[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH1174485A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1174485A
JPH1174485A JP10167092A JP16709298A JPH1174485A JP H1174485 A JPH1174485 A JP H1174485A JP 10167092 A JP10167092 A JP 10167092A JP 16709298 A JP16709298 A JP 16709298A JP H1174485 A JPH1174485 A JP H1174485A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10167092A
Other languages
English (en)
Inventor
Shigehiko Saida
繁彦 齋田
Yoshitaka Tsunashima
祥隆 綱島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10167092A priority Critical patent/JPH1174485A/ja
Priority to US09/105,024 priority patent/US6284583B1/en
Publication of JPH1174485A publication Critical patent/JPH1174485A/ja
Priority to US09/874,309 priority patent/US6538271B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】キャパシタ絶縁膜としてシリコン窒化膜を用い
たキャパシタにおけるリーク電流を低減化を図ること。 【解決手段】減圧ＣＶＤ法によりシリコン窒化膜４を形
成する際に、原料ガスとして四塩化シリコンとアンモニ
アとの混合ガスを使用することにより、シリコン窒化膜
４がＳｉ−Ｈ結合を実質的に含まないようにし、シリコ
ン窒化膜４中の水素面密度を１×１０15ｃｍ-2以下とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁膜にシリコン
窒化膜を用いた半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】近年、情報処理装置の記録装置として、
半導体記憶装置が多用されている。半導体記憶装置は、
機械的駆動機構を有しないので衝撃に強く、また電気的
に読出しを行なうので高速なアクセスが可能である。
【０００３】ところで、近年の半導体技術の進歩、特に
微細加工技術の進歩により、メモリセルの微細化、つま
り、半導体記憶装置の高集積化が急速に進められ、これ
によりメモリセルの記憶保持特性に関する問題が顕在化
している。
【０００４】例えば、メモリセルがＭＯＳトランジスタ
とキャパシタを直列接続して構成されたＤＲＡＭにあっ
ては、高集積化に伴うキャパシタ面積の減少によって、
キャパシタ容量が減少する方向にある。この結果、メモ
リ内容が誤って読み出されたり、あるいはα線により記
憶内容が破壊されるというソフトエラーが問題となって
いる。
【０００５】このような問題を解決するためには、メモ
リセルの微細化を行なっても、キャパシタ容量を減少さ
せないことが重要である。そのためには、キャパシタ面
積の増加とともに、キャパシタ絶縁膜の薄膜化が必須で
ある。
【０００６】キャパシタ絶縁膜としては、シリコン酸化
膜よりも誘電率の高いシリコン窒化膜が広く用いられて
いる。この種のシリコン窒化膜は、従来より減圧ＣＶＤ
法にて形成されている。しかしながら、このようにして
形成されたシリコン窒化膜は、リーク電流が大きいとい
う問題があった。
【０００７】
【発明が解決しようとする課題】上述の如く、キャパシ
タ絶縁膜として、従来、減圧ＣＶＤ法にて形成されたシ
リコン窒化膜を用いていた。しかしながら、この種のシ
リコン窒化膜は、リーク電流が増大しやすいという問題
があった。
【０００８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、リーク電流の小さいシ
リコン窒化膜を有する半導体装置およびその製造方法を
提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置（請求項１）は、半導体基
板と、前記半導体基板上に形成されたシリコン窒化膜と
を具備し、前記シリコン窒化膜は、Ｓｉ−Ｈ結合を実質
的に含まないことを特徴とする。
【００１０】また、前記シリコン窒化膜の単位面積当た
りに含まれるＳｉ−Ｈ結合の密度が、１×１０15ｃｍ-2
以下であることを特徴とする（請求項２）。また、前記
シリコン窒化膜の膜厚は、４ｎｍ以上８ｎｍ以下である
ことを特徴とする（請求項３）。
【００１１】また、前記シリコン窒化膜は、膜厚２ｎｍ
以下の単位層が積層された積層構造であることを特徴と
する。また、前記シリコン窒化膜をキャパシタ絶縁膜お
よびゲート絶縁膜の少なくとも一方に用いたことを特徴
とする（請求項４）。
【００１２】また、前記シリコン窒化膜は、Ｎ−Ｈ結合
を実質的に含まないことを特徴とする（請求項５）。本
発明に係る半導体装置の製造方法（請求項６）は、基板
を減圧ＣＶＤ装置に導入する工程と、所定のシリコン原
料ガスを、前記減圧ＣＶＤ装置に導入して、Ｓｉ−Ｈ結
合を実質的に含まないシリコン窒化膜を形成する工程と
を具備することを特徴とする。
【００１３】また、前記シリコン窒化膜を形成する工程
は、単位面積当たりのＳｉ−Ｈ結合密度が１×１０15ｃ
ｍ-2以下のシリコン窒化膜を前記基板に形成する工程を
含むことを特徴とする（請求項７）。
【００１４】また、前記所定のシリコン原料ガスは、Ｓ
ｉ−Ｈ結合を含まないシリコン原料ガスを使用すること
を特徴とする。また、前記所定のシリコン原料ガスは、
シリコンの全ての結合手が、シリコン、窒素およびハロ
ゲンからなる元素群から選ばれた少なくとも１つと結合
していることを特徴とする。
【００１５】また、前記所定のシリコン原料ガスは、四
塩化シリコン、六塩化二シリコン、テトラキスジメチル
アミノシリコンおよびトリクロルシリルアジドの中の１
つであることを特徴とする。
【００１６】また、前記シリコン窒化膜を形成する工程
は、Ｓｉ−Ｈ結合を有する前記所定のシリコン原料を使
用して前記シリコン窒化膜を形成した後に、熱処理によ
り前記シリコン窒化膜中の水素を低減し、単位面積当た
りのＳｉ−Ｈ結合密度が１×１０15ｃｍ-2以下のシリコ
ン窒化膜を形成する工程を含むことを特徴とする（請求
項８）。
【００１７】また、前記熱処理の処理温度は、９００℃
以上１１００℃以下であることを特徴とする。本発明に
係る他の半導体装置の製造方法（請求項９）は、半導体
基板をチャンバーに導入する工程と、シリコンを含むガ
スを前記チャンバー内に導入する第１の工程と、前記半
導体基板に対し、前記シリコンを含むガス中で、温度６
００℃以上９００℃以下、圧力０．１Ｔｏｒｒ以上１０
Ｔｏｒｒ以下で第１のアニールを行う第２の工程と、前
記第１のアニールの後で、前記シリコンを含むガスを排
気する第３の工程と、第３の工程の後で、窒素を含むガ
スを導入する第４の工程と、前記半導体基板に対し、前
記窒素を含むガス中で、温度６００℃以上１０００℃以
下、圧力０．５Ｔｏｒｒ以上１００Ｔｏｒｒ以下で第２
のアニールを行う第５の工程と、前記第５の工程の後
で、前記窒素を含むガスを排気する第６の工程と、前記
第１乃至第６の工程を複数回繰り返す工程とを具備する
ことを特徴とする。
【００１８】また、前記シリコンを含むガスとして、四
塩化シラン、三塩化シラン、および二塩化シランの内の
少なくとも１つを含むことを特徴とする。また、前記窒
素を含むガスとして、アンモニア、三弗化窒素、ヒドラ
ジン、ジメチルヒドラジン、およびモノメチルヒドラジ
ンの内の少なくとも１つを含むことを特徴とする。
【００１９】また、前記第１の工程の前に、前記半導体
基板を熱窒化する工程をさらに有することを特徴とす
る。また、前記第１の工程の前に、前記半導体基板の表
面に自然酸化膜を形成する工程と、前記自然酸化膜を除
去する工程とをさらに具備することを特徴とする（請求
項１０）。
【００２０】また、前記第１の工程の前に、前記半導体
基板の表面に自然酸化膜を形成する工程と、前記自然酸
化膜を六塩化二シラン中でアニールする工程とをさらに
具備することを特徴とする（請求項１１）。
【００２１】また、前記六塩化二シラン中のアニール温
度が４００℃以下であることを特徴とする。また、前記
第３および第６の工程において、前記シリコンを含むガ
ス、および窒素を含むガスのいずれかを排気する際に、
不活性ガス、水素ガスおよび塩化水素ガスのいずれかに
置換する工程を含むことを特徴とする（請求項１２）。
【００２２】また、前記第５の工程により形成されるシ
リコン窒化膜の単位面積当たりのＳｉ−Ｈ結合密度が１
×１０15ｃｍ-2以下であることを特徴とする。本発明
は、以下のような知見に基づいてなされたものである。
【００２３】キャパシタ絶縁膜に用いるシリコン窒化膜
は、従来より減圧ＣＶＤ法を用いて形成されているが、
この方法で形成されたシリコン窒化膜は多量（３×１０
21ｃｍ-3以上）の水素を含んでいる。
【００２４】この場合、シリコン窒化膜膜中の水素はＳ
ｉ−Ｈ結合およびＮ−Ｈ結合を形成しているが、特にＳ
ｉ−Ｈ結合は結合力が弱いために、シリコン窒化膜中に
は多量のシリコンの未結合手が存在している。シリコン
の未結合手はトラップとなるため、シリコンの未結合手
の多いシリコン窒化膜では、リーク電流が増大すること
になる。
【００２５】したがって、リーク電流の低減を図るため
には、Ｓｉ−Ｈ濃度を低くし、シリコンの未結合手の数
を少なくすれば良い。そして、リーク電流を十分に小さ
くするには、Ｓｉ−Ｈ面密度が１×１０15ｃｍ-2以下で
あれば良いことが分かった。
【００２６】本発明の半導体装置（請求項１）によれ
ば、単位面積当たりのＳｉ−Ｈ密度が１×１０15ｃｍ-2
以下であるために、リーク電流の小さいシリコン窒化膜
を実現できる。
【００２７】また、本発明では、シリコン窒化膜の膜厚
を４ｎｍ以上としている。この程度の値であれば、成膜
の際にシリコン窒化膜の膜厚を容易に制御性できる。ま
た、単位面積当たりのＳｉ−Ｈ密度を小さくするには、
Ｓｉ−Ｈ密度を低くするだけではなく、膜厚を薄くする
ことも有効である。例えば、本発明のように、膜厚を８
ｎｍ以下にすることにより、Ｓｉ−Ｈ密度が１×１０15
ｃｍ-2以下の条件を満たすシリコン窒化膜を容易に形成
できるようになる。
【００２８】また、本発明では、シリコン窒化膜を積層
構造とすることができる。このような構造のシリコン窒
化膜は、本発明の半導体装置の製造方法（請求項７）
で、膜厚２ｎｍ以下として、これを繰返すことにより容
易に形成できる。
【００２９】また、本発明のシリコン窒化膜は、薄膜
（酸化膜換算で５ｎｍ以下）および低リーク電流が求め
られるキャパシタ絶縁膜やゲート絶縁膜に特に有効であ
る。また、本発明の半導体装置の製造方法（請求項７）
では、所定のシリコン原料ガスを用いた減圧ＣＶＤ法に
より、単位面積当たりのＳｉ−Ｈ結合密度が１×１０15
ｃｍ-2以下のシリコン窒化膜が形成される。すなわち、
シリコンの未結合手（トラップ）の原因となるＳｉ−Ｈ
結合を含まないシリコン原料ガスが使用されている。
【００３０】したがって、このようなシリコン原料ガス
を用いれば、Ｓｉ−Ｈ結合の数が減少するので、シリコ
ンの未結合手（トラップ）が減少し、リーク電流は小さ
くなる。
【００３１】また、本発明の製造方法では、初めからＳ
ｉ−Ｈ結合密度が低いシリコン窒化膜を形成するのでは
なく、後処理によりＳｉ−Ｈ結合密度を低減化すること
により、Ｓｉ−Ｈ結合面密度が１×１０15ｃｍ-2以下の
シリコン窒化膜を形成することもできる。すなわち、シ
リコン窒化膜を形成した後に、熱処理により前記シリコ
ン窒化膜中の水素が低減される。この場合も、Ｓｉ−Ｈ
結合の数が減少するので、リーク電流は小さくなる。
【００３２】なお、熱処理の処理温度が低いと、水素の
外方拡散が起こりにくいので、処理温度は９００℃以
上、好ましくは９５０℃以上とする。また、処理温度が
高過ぎると他の素子などが悪影響を受けるので、処理温
度は１１００℃以下、好ましくは１０５０℃以下とす
る。
【００３３】また、本発明の製造方法では、シリコンを
含む膜を形成した後にこの膜を窒化することにより、シ
リコンの未結合手が窒素により終端され、トラップ密度
が低減化されたシリコン窒化膜が得られる。したがっ
て、トラップを介して流れるリーク電流は小さくなる。
【００３４】また、窒化の条件によっては、単位面積当
たりのＳｉ−Ｈ密度が１×１０15ｃｍ-2以下の領域を有
するシリコン窒化膜が形成され、これによりＳｉ−Ｈ結
合に起因したリーク電流はさらに小さくなる。
【００３５】また、シリコンを含む膜の膜厚を２ｎｍ以
下にすると、この膜の全体を容易に窒化でき、これによ
りリーク電流の増加を効果的に抑制できるようになる。
また、薄膜窒化膜のリーク電流を低減するためには、膜
中の不純物の低減が重要である。従来の化学気相成長法
（ＣＶＤ）では、窒化膜中に多くの水素、塩素が含ま
れ、リーク電流の原因になっている。
【００３６】本発明の他の半導体装置の製造方法（請求
項１４）では、シリコン源および窒素源を交互に供給す
ることで、ガスが混ざることがないために気相反応を抑
制することができる。その結果、水素、塩素は膜表面に
のみ残留し、かつ反応が一定量に制限されて（自己制限
的に）進むため、熱処理時間を充分に長くすることによ
り、表面に残留した水素、塩素濃度を低減することがで
きる。
【００３７】反応が自己制限的に進む理由は、Ｓｉ源は
窒化膜表面では化学反応を起こすが、Ｓｉ表面上では反
応が起こりにくいためである。例えば図１５に示すよう
に、分子軌道法に基づく検討から、表面に存在するＮ−
Ｈ結合は四塩化シリコンと反応し、塩化水素を脱離し、
Ｎ−ＳｉＣｌ3 という結合を形成する反応がエネルギー
障壁無しで進むことが明らかになっている。この成膜メ
カニズムにより、シリコン窒化膜中の水素、塩素濃度を
低減でき、かつリーク電流を低減できる。
【００３８】さらに上述したように反応が自己制限的に
進むために、非常に良好な段差被覆性を有している。ま
た、塩化シランをシリコン源として用いる場合には、窒
化膜表面に有るＮ−Ｈ結合が塩化シランのＳｉ−Ｃｌ結
合と反応し、水素を効果的に除去できる。
【００３９】また、アンモニアやヒドラジンといった活
性な窒素源を用いる場合には、容易にＳｉ−Ｃｌ結合か
ら塩素を除去することができる。また、高温で比較的高
い圧力にて処理を行うことにより、水素、塩素の除去効
果をより高めることができる。ただしシリコンを含むガ
スで熱処理を行う場合、あまり高温で熱処理を行うとシ
リコンが堆積するので、シリコン源が分解する温度以下
で、熱処理を行う必要がある。
【００４０】同様の理由で、圧力を高くすると、気相反
応によりシリコンが堆積し、また逆に圧力が低すぎる
と、充分表面反応が進みにくく、一方窒素を含む熱処理
では、できるだけ高温で熱処理を行うことが好ましい。
【００４１】また、シリコン窒化膜形成の前処理とし
て、基板表面を熱窒化すれば、シリコン窒化膜のマイク
ロスコピックな膜厚均一性を著しく向上でき、シリコン
窒化膜を低リーク電流化することができる。特に六塩化
二シリコンにより自然酸化膜を熱処理することにより、
従来の熱窒化膜よりも高品質の極薄酸化膜上に膜厚均一
性良くシリコン窒化膜を形成することができる。
【００４２】また、所定の処理終了後、不活性ガスまた
は塩化水素ガスまたは水素ガスにより、各原料ガスを置
換することにより、各原料ガスが気相中で反応すること
を抑制することができる。その結果、Ｓｉ−Ｃｌ、Ｓｉ
−Ｈ、Ｎ−Ｈといった不純物を含む結合は、最表面にの
み形成され、従って容易に除去可能になる。また、他の
効果として、気相中での反応が抑制できるので、成膜中
のダストが低減できる。
【００４３】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係るシリコン窒化膜の形成方法を段階的に示す断面図で
ある。ここでは、キャパシタ絶縁膜としてのシリコン窒
化膜の場合について説明する。
【００４４】まず、図１（ａ）に示すように、シリコン
基板１上に存在する金属などの汚染物を塩酸と過酸化水
素水との混合液（洗浄液）を用いて洗浄する。この洗浄
液には過酸化水素水が含まれているので、洗浄の際にシ
リコン基板１の表面に自然酸化膜層２が形成される。こ
の自然酸化膜層２の膜厚は、例えば１．０ｎｍ程度であ
る。
【００４５】次に図１（ｂ）に示すように、アンモニア
雰囲気中でシリコン基板１を９００℃、１時間、１０Ｔ
ｏｒｒの条件で熱処理し、シリコン基板１の表面に厚さ
２．０ｎｍの窒化された自然酸化膜層（窒化自然酸化膜
層）３を形成する。すなわち、自然酸化膜層２をより厚
い窒化自然酸化膜層３に変える。
【００４６】次に図１（ｃ）に示すように、窒化自然酸
化膜層３上にキャパシタ絶縁膜としての厚さ４．０ｎｍ
のシリコン窒化膜４を、減圧ＣＶＤ法を用いて形成す
る。このとき、原料ガスとして四塩化シリコンとアンモ
ニアとの混合ガスを使用し、成膜圧力を０．５Ｔｏｒ
ｒ、成膜温度が７００℃とする。
【００４７】このようにして単位面積当たりの水素密度
が１×１０15ｃｍ-2以下のシリコン窒化膜４を形成する
ことができる。この後、図示しない上部電極を形成して
キャパシタが完成する。
【００４８】なお、本実施形態では、窒化自然酸化膜層
３上にシリコン窒化膜４を形成したが、シリコン基板１
の表面の自然酸化膜を完全に除去した状態で、シリコン
窒化膜４の成膜を行なっても良い。
【００４９】図２に、本実施形態のシリコン窒化膜およ
び従来のシリコン窒化膜について、膜厚（深さ）方向の
水素濃度の分布を示す。この場合、従来のシリコン窒化
膜は、原料ガスとしてジクロルシランとアンモニアとの
混合ガスを用いて形成されたものである。他の条件は本
発明の第１の実施形態と同じである。図２から、本実施
形態のシリコン窒化膜の方が従来のシリコン窒化膜より
も、水素濃度が低いことが分かる。その理由は以下のよ
うに考えられる。
【００５０】従来のシリコン窒化膜の場合、原料ガスと
してジクロルシランとアンモニアとの混合ガスを用いて
いる。ジクロルシランは、シリコンに水素が直接結合し
た構造（Ｓｉ−Ｈ結合）を有する物質である。ジクロル
シランの水素は膜中に混入しやすいので、これが原因で
従来のシリコン窒化膜は水素濃度が高いと考えられる。
【００５１】一方、本実施形態のシリコン窒化膜の場
合、原料ガスとして四塩化シリコンとアンモニアとの混
合ガスを用いている。四塩化シリコンはＳｉ−Ｈ結合を
もっていないので、ジクロルシランの場合とは異なり、
シリコン窒化膜中の水素濃度が高くなることはない。
【００５２】図３に、本実施形態のシリコン窒化膜およ
び従来のシリコン窒化膜について、それぞれのＥＳＲ
（electron spin resonance ）吸収スペクトルの測定結
果を示す。図３から、本実施形態のシリコン窒化膜の方
が従来のシリコン窒化膜よりも、シリコンのダングリン
グボンド（図３において、Ｎ3 Ｓｉ−で表わす）の数が
少ないことが分かる。なお、この場合、分析方法として
ＥＳＲを用いたが、ＦＴ−ＩＲ（Fourier-transform in
fra-red ）吸収を用い、Ｓｉ−Ｈ結合の測定を行っても
良い。
【００５３】また、本実施形態のシリコン窒化膜および
従来のシリコン窒化膜を、それぞれゲート絶縁膜に用い
てＭＩＳ構造を形成し、リーク電流（Ｖｇ−Ｔeff 特
性）を調べて見た。図４にその結果を示す。図４におい
て、横軸はシリコン酸化膜換算膜厚Ｔeff 、縦軸は１×
１０-8Ａ／ｃｍ2 の電流を流した場合のゲート電圧Ｖｇ
を示している。図４から、ＳｉＣｌ4 を用いた本実施形
態のシリコン窒化膜の方が、ＳｉＣｌ2 Ｈ2 を用いた従
来のシリコン窒化膜よりも、リーク電流が小さいことが
分かる。
【００５４】また、図５に、実膜厚が５ｎｍのシリコン
窒化膜の水素面密度とリーク電流との関係を示す。図５
から、上記膜厚における単位面積当たりの水素密度が１
×１０15ｃｍ-2以下になると、リーク電流が急激に減少
していることが分かる。これは以下のように説明するこ
とができる。
【００５５】シリコン窒化膜中には多量のトラップが存
在することが知られており、このトラップは水素密度に
対しておよそ１０分の１ほど形成されていることが分か
っている。
【００５６】単位面積当たりの水素密度が１×１０15ｃ
ｍ-2であるとすると、トラップ密度は１×１０14ｃｍ-2
であり、１個のトラップがその周囲１ｎｍの範囲に影響
を与えるとすると、リーク電流はトラップを介して流れ
ることになる。単位面積当たりの水素密度が１×１０15
ｃｍ-2よりも低くなると、トラップを介さずに流れる電
流が支配的となり、リーク電流が減少する。したがっ
て、理想的には、トラップ密度をさらに２桁ほど低減す
ることが好ましく、単位面積当たりの水素密度で１×１
０13ｃｍ-2以下にすることが好ましい。
【００５７】単位面積当たりの水素密度を低減するに
は、水素濃度を低減するだけではなく、薄膜化すること
も有効である。本実施形態のシリコン窒化膜は、単位体
積当たりの水素密度が１．２×１０21ｃｍ-3であるため
に、膜厚８ｎｍ以下にしなければ、単位面積当たりの水
素密度１×１０15ｃｍ-2以下を達成できない。このた
め、本実施形態では膜厚を４ｎｍとしている。この場
合、膜厚が４ｎｍ未満だと膜厚の制御が困難になる。言
い換えれば、４ｎｍまでは制御性良く薄膜形成が可能で
ある。したがって、シリコン窒化膜の膜厚は、４ｎｍ以
上８ｎｍ以下であることが好ましい。
【００５８】図６に、原料ガスにＳｉＣｌ4 を用いた本
実施形態のシリコン窒化膜と、ＳｉＣｌ2 Ｈ2 を用いた
従来のシリコン窒化膜について、それぞれのＦＴ−ＩＲ
吸収スペクトルの測定結果を示す。図６から、本実施形
態のシリコン窒化膜の方が従来のシリコン窒化膜より
も、Ｓｉ−Ｈ結合が少なく、検出限界以下になっている
ことが分かる。
【００５９】以上述べたように、本実施形態によれば、
原料ガスとして四塩化シリコンとアンモニアとの混合ガ
スを用いた減圧ＣＶＤ法により、単位面積当たりの水素
密度が１×１０15ｃｍ-2以下で、Ｓｉ−Ｈ結合が実質的
にゼロのシリコン窒化膜（キャパシタ絶縁膜）が形成で
きる。すなわち、トラップの原因となる結合力の弱いＳ
ｉ−Ｈ結合が十分に低減されたシリコン窒化膜が形成で
きる。これにより、シリコン窒化膜のリーク電流が小さ
くでき、同じキャパシタ面積でも蓄積電荷量は従来より
も多くなる。
【００６０】さらには小さいキャパシタ面積でも蓄積電
荷量を従来よりも多くすることも可能である。これはト
レンチキャパシタの場合にはトレンチの深さを浅くで
き、スタックトキャパシタの場合には高さを低く押さえ
ることができることを意味している。
【００６１】また、このシリコン窒化膜は４ｎｍまで制
御性良く薄膜化できるので、キャパシタの微細化を容易
に図ることもできる。なお、本実施形態では、原料ガス
として四塩化シリコンとアンモニアとの混合ガスを用い
たが、他の原料ガスを用いても良い。例えば、四塩化シ
リコンとトリクロルナイトライドとの混合ガスを用いて
も良い。さらに、テトラキスジメチルアミノシリコン、
トリクロルシリルアジドのガスを用いても良い。要は、
シリコン原料ガスとして、Ｓｉ−Ｈ結合を持っていない
物質のガスを用いれば良い。また、原料ガス以外の成膜
条件も上述した値に限定されるものではない。
【００６２】また、本実施形態では、平面基板上にキャ
パシタを形成する場合について説明したが、本発明はト
レンチキャパシタやスタックキャパシタ等の３次元構造
を有するキャパシタにも適用できる。また、本発明はゲ
ート絶縁膜などの他の絶縁膜にも適用できる。
【００６３】また、本実施形態では、特定の原料ガスを
用いることで、リーク電流の小さいシリコン窒化膜を形
成したが、従来のように原料ガスとしてジクロルシラン
とアンモニアとの混合ガス（Ｓｉ−Ｈ結合を有する原料
ガス）を用いても、リーク電流の小さいシリコン窒化膜
を形成することが可能である。
【００６４】すなわち、原料ガスとしてジクロルシラン
とアンモニアとの混合ガスを用いた減圧ＣＶＤ法によ
り、シリコン窒化膜を形成した後に、熱処理によりシリ
コン窒化膜中の水素を低減することができる。この場合
も、Ｓｉ−Ｈ結合の数が減少するので、リーク電流は小
さくなる。
【００６５】この場合、熱処理の処理温度が低いと、水
素の外方拡散が起こりにくいので、処理温度は９００℃
以上、好ましくは９５０℃以上とするのが良い。また、
処理温度が高過ぎると他の素子などが悪影響を受けるの
で、処理温度の上限は１１００℃以下、好ましくは１０
５０℃以下とする。
【００６６】また、本実施形態では、シリコン窒化膜の
成膜方法として減圧ＣＶＤ法を用いたが、熱窒化を用い
ても良い。さらに、熱窒化を用いてある程度の厚さのシ
リコン窒化膜を形成した後、残りのシリコン窒化膜を減
圧ＣＶＤ法により形成しても良い。 （第２の実施形態）図７乃至図９は、本発明の第２の実
施形態に係るＤＲＡＭメモリセルの製造方法を段階的に
示す断面図である。
【００６７】まず、図７（ａ）に示すように、ｐ型シリ
コン基板１１（例えば、比抵抗１０Ωｃｍ、結晶面（１
００））の全面に厚さ１０ｎｍのシリコン酸化膜１２を
熱酸化法を用いて形成する。この後、シリコン酸化膜１
２上に厚さ５００ｎｍのシリコン窒化膜１３をＣＶＤ法
を用いて形成する。
【００６８】次に図７（ｂ）に示すように、フォトリソ
グラフィとエッチングを用いて、トレンチ溝１４を形成
した後、トレンチ溝１４の底面および側面にあたるｐ型
シリコン基板１１の表面に、プレート電極としての高不
純物濃度のｎ型不純物拡散層１５を周知の方法により形
成する。
【００６９】さらに、窒化剤としてＮＨ3 を用いた、窒
素性雰囲気中での９５０℃、１時間の窒化処理により、
第１のシリコン窒化膜１６を形成し、第１のキャパシタ
絶縁膜とする。
【００７０】さらに、第１のシリコン窒化膜１６上に厚
さ６ｎｍの第２のシリコン窒化膜１７をＣＶＤ法を用い
て形成し、第２のキャパシタ絶縁膜とする。この場合、
原料ガスとしては第１の実施形態と同様なものを用い、
単位面積当たりの水素密度が１×１０15ｃｍ-2以下とな
るようにすることが好ましい。
【００７１】この後、窒素性雰囲気中で、第２のシリコ
ン窒化膜１７を９５０℃、１時間の条件で熱窒化（アニ
ール）し、第２のシリコン窒化膜１７の表面から２ｎｍ
の深さまでに存在するダングリングボンドを窒素で終端
する。
【００７２】次に図７（ｃ）に示すように、第１のスト
レージノード電極１８となる砒素ドープポリシリコン膜
を、トレンチ溝１４を埋め込むように全面に堆積し、次
いで化学的機械的研磨（ＣＭＰ）法を用いてシリコン窒
化膜１３の表面が現れるまで、砒素ドープポリシリコン
膜を研磨する。
【００７３】次いでＲＩＥを用いて砒素ドープポリシリ
コン膜をエッチバックし、第１のストレージノード電極
１８を形成する。このときのＲＩＥにより、第１のスト
レージノード電極１８より上に在るトレンチ溝１４の側
壁のシリコン窒化膜１６，１７も除去する。
【００７４】この後、第１のストレージノード電極１８
より上に在るトレンチ溝１４の側壁に後酸化膜１９を形
成する。次に図８（ｄ）に示すように、第２のストレー
ジノード電極２０となる第２の砒素ドープポリシリコン
膜を、トレンチ溝１４を埋め込むように全面に堆積す
る。その後、第１のストレージノード電極１８の場合と
同様のＣＭＰによる研磨、ＲＩＥによるエッチバックを
行い、第２のストレージノード電極２０を形成する。
【００７５】さらに、第２のストレージノード電極１８
よりも上に在るトレンチ溝１４の側壁の後酸化膜１９を
除去した後、第３のストレージノード電極となる第３の
ボロンドープポリシリコン膜２１を、トレンチ溝１４を
埋め込むように全面に堆積する。
【００７６】次に図８（ｅ）に示すように、第３の砒素
ドープポリシリコン膜２１を基板表面までエッチバック
した後、レジストパターン２９を形成する。さらに、レ
ジストパターン２９をマスクにして第３の砒素ドープポ
リシリコン膜２１を選択的にＲＩＥで除去する。
【００７７】次にず８（ｆ）に示すように、エッチング
種を変えて、レジストパターン２９をマスクにしてシリ
コン窒化膜１３を選択的にＲＩＥする。さらにエッチン
グ種を変えて、レジストパターン２９をマスクにしてシ
リコン酸化膜１２を選択的にＲＩＥで除去する。
【００７８】さらに、レジストパターン２９をマスクに
して、残された第３の砒素ドープポリシリコン膜２１の
一部およびｐ型シリコン基板１１の一部をＲＩＥで除去
し、素子分離溝３０を形成する。この後、レジストパタ
ーン２９を剥離する。
【００７９】次に図９（ｇ）に示すように、素子分離絶
縁膜２２としてのＴＥＯＳ膜を素子分離溝を埋め込むよ
うに全面に堆積した後、シリコン窒化膜１３が現れるま
で上記ＴＥＯＳ膜をＣＭＰ法で除去する。
【００８０】次に図９（ｈ）に示すように、弗化水素
（ＨＦ）を用いて素子分離絶縁膜２２を基板表面まで選
択的にエッチングする。さらに、熱燐酸液を用いてシリ
コン窒化膜１３を選択的に除去し、次いでＨＦを用いて
シリコン酸化膜１２を選択的に除去する。
【００８１】次に図９（ｉ）に示すように、素子領域の
シリコン基板１１上にゲート酸化膜２３を熱酸化法を用
いて形成した後、全面にゲート電極２４となるリンドー
プ多結晶シリコン膜、ゲート上部絶縁膜２５となる絶縁
膜を順次形成する。この後、これらの膜をフォトリソグ
ラフィとエッチングを用いて加工し、ゲート電極２４、
ゲート上部絶縁膜２５を形成する。
【００８２】さらに、ゲート上部絶縁膜２５、ゲート電
極２４をマスクにして、ｎ型不純物イオンを基板表面に
注入し、低不純物濃度の浅いソース・ドレイン領域（Ｌ
ＤＤ）２６を形成する。
【００８３】さらに、ゲート側壁シリコン窒化膜２７と
なる厚さ１０ｎｍのシリコン窒化膜をＣＶＤ法を用いて
全面に堆積した後、このシリコン窒化膜をＲＩＥで異方
性エッチングし、ゲート電極２４、ゲート上部絶縁膜２
５の側壁に上記シリコン窒化膜を選択的に残置し、ゲー
ト側壁シリコン窒化膜２７を形成する。
【００８４】最後に、ゲート電極２４、ゲート上部絶縁
膜２５、ゲート側壁シリコン窒化膜２７をマスクにし
て、ｎ型不純物イオンを基板表面に注入し、高不純物濃
度のソース・ドレイン領域２８を形成する。なお、ソー
ス・ドレイン領域２６，２８のｎ型不純物の活性化は、
同時でも別々でも良い。
【００８５】図１０に、本実施形態に従って形成された
トレンチキャパシタと、従来のシリコン窒化膜を用いた
トレンチキャパシタのＶｇ−Ｔeff 特性を示す。図１０
から、本実施形態のトレンチキャパシタの方がリーク電
流が小さいことが分かる。
【００８６】本実施形態のトレンチキャパシタの方がリ
ーク電流が小さい理由は、以下の通りである。すなわ
ち、第２のシリコン窒化膜１７中のダングリングボンド
が、窒素性雰囲気中での熱窒化（アニール）により終端
され、リーク電流の原因であるトラップが減少したから
である。
【００８７】この効果は、第２のシリコン窒化膜１７の
原料ガスとして、従来と同じものを使用しても得られ
る。もちろん、第１の実施形態で述べた原料ガスを用
い、単位面積当たりの水素密度を１×１０15ｃｍ-2以下
にすることが好ましい。
【００８８】また、熱窒化の条件によっても、単位面積
当たりの水素密度を１×１０15ｃｍ-2以下にすることが
できる。例えば、第１の実施形態で述べた温度範囲（９
００℃以上１１００℃以下、好ましくは９５０℃以上１
０５０℃以下）で熱窒化を行なう。
【００８９】熱窒化の条件は、ＮＨ3 雰囲気で行なう場
合には、７００℃で３０分以上、９００℃では１０分以
上行なうことが好ましい。トラップ密度を効果的に低減
するためには、高温、長時間の熱窒化が好ましく、例え
ば本実施形態で示した９５０℃、１時間という条件が良
い。
【００９０】また、窒化材はＮＨ3 に限定されるもので
はなく、例えばＮＦ3 ，Ｎ2 Ｏ，ＮＯを用いても良い。
要はシリコン窒化膜中のダングリングボンドが終端され
るものを使用すれば良い。 （第３の実施形態）図１１は、本発明の第３の実施形態
に係るＤＲＡＭメモリセルの製造方法を段階的に示す断
面図である。第２の実施形態は、シリコン窒化膜の表面
部分のみを熱窒化する例であったが、本実施形態は、シ
リコン窒化膜の全体を熱窒化する例である。
【００９１】まず、図１１（ａ）に示すように、周知の
方法に従ってｐ型シリコン基板３１にＭＯＳトランジス
タが形成される。図１１（ａ）において、３２は素子分
離絶縁膜、３３はゲート酸化膜、３４はゲート電極、３
５はゲート上部絶縁膜、３６はゲート側壁絶縁膜、３７
はＬＤＤ構造のソース・ドレイン領域を示している。
【００９２】さらに、全面に層間絶縁膜３８を堆積す
る。この後、層間絶縁膜３８に一方のソース・ドレイン
領域３７に達する溝を開孔した後、多結晶シリコン膜か
らなるストレージノード電極３９を形成する。
【００９３】次に図１１（ｂ）に示すように、窒化剤と
してＮＨ3 を用いた窒素性雰囲気中で９５０℃、１時間
の条件でストレージノード電極（多結晶シリコン膜）３
９の表面を熱窒化する。これにより、ストレージノード
電極（多結晶シリコン膜）３９の表面に、第１のキャパ
シタ絶縁膜として厚さ２ｎｍ程度の第１のシリコン窒化
膜４０ａが形成される。
【００９４】さらに、第１のシリコン窒化膜４０ａ上
に、第２のキャパシタ絶縁膜として厚さ２ｎｍの第２の
シリコン窒化膜４０ｂをＣＶＤ法により形成する。この
後、窒化剤としてＮＨ3 を用いた窒化性雰囲気中、９５
０℃、１時間の条件で第２のシリコン窒化膜４０ｂの全
体を熱窒化し、膜中のダングリングボンドを終端する。
【００９５】この後、上記の工程をさらにもう１回繰返
すことにより、膜中のダングリングボンドが終端された
第３、第４のシリコン窒化膜４０ｃ，４０ｄが形成され
る。なお、シリコン窒化膜４０ｂ〜４０ｄの原料ガスと
しては、第１の実施形態で述べたものを使用し、単位面
積当たりの水素密度を１×１０15ｃｍ-2以下にすること
が好ましい。
【００９６】最後に、図１１（ｃ）に示すように、プレ
ート電極４１としての多結晶シリコン膜を堆積した後、
この多結晶シリコン膜およびシリコン窒化膜４０ａ〜４
０ｄを所定の形状にパターニングすることにより、ＤＲ
ＡＭメモリセルが完成する。
【００９７】本実施形態でも第２の実施例と同様な理由
により、リーク電流の低減化を図ることができる。ここ
で、シリコン窒化膜４０ｂ〜４０ｄの各々はその全体が
熱窒化されているので、リーク電流をさらに小さくでき
る。
【００９８】なお、シリコン窒化膜４０ｂ〜４０ｄの膜
厚は２ｎｍ以下とする。その理由は、９５０℃、１時間
の熱窒化処理の場合、窒化剤は２ｎｍの深さを越えて拡
散しないからである。また、本実施形態では４層構造の
場合について説明したが、５層以上でも良いし、または
２層もしくは３層でも良い。
【００９９】また、第２、第３の実施形態において、熱
窒化工程の際に、ＮＨ3 に水素を同時に流しても良い。
水素を流すことでダングリングボンドの終端をより効率
的に行なうことが可能となる。ただし、水素密度の低減
化の観点からは、窒素で終端するほうが好ましい。 （第４の実施形態）第２、第３の実施形態では、シリコ
ン窒化膜を熱窒化する場合について説明したが、本実施
形態では、シリコン酸化膜を熱窒化する場合について説
明する。
【０１００】まず、シリコン基板の表面に生じた自然酸
化膜を９００℃の温度で熱窒化し、次いでその上に厚さ
２ｎｍのシリコン酸化膜をＣＶＤ法により形成する。こ
の場合、シリコン酸化膜の成膜条件は、原料ガスとして
ＳｉＣｌ2 Ｈ2 とＮ2 Ｏとの混合ガスを使用し、成膜温
度は７５０℃、成膜圧力は０．３Ｔｏｒｒとする。
【０１０１】この後、９５０℃、１時間の条件で、窒化
剤としてＮＨ3 を用いた窒素性雰囲気中で上記シリコン
酸化膜を熱窒化する。このようなシリコン酸化膜の成膜
と熱窒化処理を繰返して、実膜厚が６ｎｍのシリコン窒
化酸化膜を形成する。
【０１０２】このような方法でも膜中のダングリングボ
ンドが窒素により終端され、トラップが低減化されるの
で、リーク電流の小さいシリコン窒化酸化膜を形成する
ことができる。
【０１０３】なお、シリコン酸化膜の代わりに、シリコ
ン膜を熱窒化してシリコン窒化膜を形成しても良い。例
えば、厚さ２ｎｍの非晶質シリコン膜を堆積した後、窒
化剤としてＮＨ3 を用いた窒素性雰囲気中で上記非晶質
シリコン膜を熱窒化しても良い。この方法でも、厚さが
２ｎｍ程度の低トラップ密度のシリコン窒化膜を形成で
き、リーク電流の低減化を図ることができる。また、多
結晶シリコン膜の場合にも同様な効果が得られる。 （第５の実施形態）第３、第４の実施形態において、シ
リコン窒化膜、シリコン酸化膜の堆積工程と熱窒化工程
を、同一の装置内で真空連続的に行なうことが、生産性
の向上や、ダスト等による汚染の低減化のためには好ま
しい。
【０１０４】このような連続処理は、例えばホットウォ
ール型のバッチ式の熱処理装置を用いて行なうことがで
きる。すなわち、まず、シリコン基板（ウェハ）を６０
０℃で装置内に搬送し、次いで減圧下のＮＨ3 雰囲気で
９５０℃まで昇温し１時間の熱処理を行なって、基板表
面にシリコン窒化膜を形成する。
【０１０５】次に７００℃まで降温した後、ＳｉＣｌ2
Ｈ2 とＮＨ3 との混合ガスを原料ガスに用いたＣＶＤ法
により、上記シリコン窒化膜上に厚さ２ｎｍのシリコン
窒化膜を堆積する。この後、雰囲気をＮＨ3 雰囲気に切
り替えた後、温度を９５０℃まで昇温し、上記厚さ２ｎ
ｍのシリコン窒化膜を熱窒化し、ダングリングボンドを
窒素で終端する。
【０１０６】このシリコン窒化膜の堆積工程と熱窒化工
程を繰返し、必要な膜厚のシリコン窒化膜を形成する。
そして、最後の熱窒化工程を終了した後、ＮＨ3 雰囲気
で温度を６００℃まで降温し、シリコン基板（ウェハ）
を装置外に搬送する。
【０１０７】なお、本実施形態では、バッチ式の熱処理
装置を用いた場合について説明したが、枚葉式のマルチ
チャンバを有する熱処理装置を用いても良い。この場
合、熱処理装置は、熱窒化を行なう第１の熱処理室と、
シリコン窒化膜の成膜を行なう第２の熱処理室とを備
え、まず第１の熱処理室で基板表面を窒化する。次に第
１の熱処理室でシリコン窒化膜の成膜を行なった後、第
２の熱処理室でシリコン窒化膜を熱窒化する。成膜はＣ
ＶＤ法で行なう。この後、第１の熱処理室でのシリコン
窒化膜の成膜と、第２の熱処理室での熱窒化処理とを繰
返えし、必要な厚さのシリコン窒化膜を形成する。
【０１０８】以上詳述したように本発明によれば、単位
面積当たりの水素密度を１×１０15ｃｍ-2以下にするこ
とにより、リーク電流の小さいシリコン窒化膜を実現で
きるようになる。
【０１０９】しかしながら、この方法でも窒化膜中の塩
素、およびＮ−Ｈ結合を減少させることは困難である。
さらに、従来のＣＶＤ法では、原料ガスが混合された状
態で供給されるため、気相中で反応が進み、基板表面に
はクラスター化した分子が吸着し、反応がおこる。この
ため、一旦膜に取り込まれた水素、塩素などの除去が困
難になる。
【０１１０】一方、デジタルＣＶＤとして原料ガスを間
欠的に供給して堆積する方法が知られている（Appl. Ph
ys. Lett. 68(23) p.3257(1996) ）。この方法を用いれ
ば、反応を基板表面だけに限定することができる。
【０１１１】しかしながら、この方法では、高温にする
と原料ガス自身が分解して基板上に堆積してしまうた
め、これまで４００−４５０℃以下の低温での成膜しか
検討されてこなかった。従って、デジタルＣＶＤ法でも
充分に反応を促進することができず、膜中に多量の水素
および塩素が残り、リーク電流が減少しないという問題
がある。
【０１１２】そこで、次に窒化膜中の、水素濃度のみな
らず塩素濃度を大幅に低減できる実施形態を説明する。 （第６の実施形態）図１２は、本発明の第６の実施形態
に係る窒化膜の製造方法を段階的に示す断面図である。
【０１１３】まず、図１２（ａ）に示すように、シリコ
ン基板１０１を塩酸と過酸化水素水の混合溶液を用いて
洗浄し、厚さ１. ０ｎｍの自然酸化膜１０２ａを形成す
る。次に、図１２（ｂ）に示すように、この自然酸化膜
１０２ａを９００℃、１００Ｔｏｒｒの条件においてア
ンモニア雰囲気中で熱処理し、２ｎｍの窒化された自然
酸化膜１０２ｂを形成する。
【０１１４】つぎに、図１２（ｃ）に示すように、この
窒化された自然酸化膜１０２ｂを四塩化シリコンを用い
てアニールし（８００℃、０．５Ｔｏｒｒ）、熱窒化膜
表面に塩素で終端されたシリコン層１０３を１原子層形
成する。
【０１１５】その後、図１２（ｄ）に示すように、炉内
の四塩化シリコンを１分間で窒素に置換した後、供試基
板をアンモニア中でアニールし（８００℃、０．５Ｔｏ
ｒｒ）、その表面にシリコン窒化層１０４を形成する。
その後、炉内のＮＨ3 をＮ２にて置換する。
【０１１６】上記の図１２（ｃ）および図１２（ｄ）の
工程によりシリコン窒化膜を１原子層形成することがで
きる。この工程を４０回繰り返すことにより、図１２
（ｅ）に示すように厚さ４． ０ｎｍのシリコン窒化膜
１０５が形成される。
【０１１７】その後、通常のキャパシタ形成工程を経
て、ＭＩＳキャパシタが形成される。本実施形態の如き
絶縁膜の形成方法を用いれば、シリコン窒化膜を１層毎
に一定量形成することができる。特に、自己制限的に一
定量の膜厚が形成されるため、充分に四塩化シリコンと
アンモニアの間で反応をおこすことができる。かつ、シ
リコン源として四塩化シリコンを用いることにより、高
温でもシリコンの堆積が抑制され、膜中に取り込まれる
塩素、水素などの不純物を大幅に低減することが可能と
なる。
【０１１８】本実施形態に従い形成したＭＩＳキャパシ
タと、四塩化シリコンとアンモニアを原材料として用い
てＣＶＤ法で形成した窒化膜（第１の実施例）のＭＩＳ
キャパシタとのリーク電流を比較した結果を図１３に示
す。本実施形態によりリーク電流がさらに低減されてい
ることが分かる。これは、窒化膜中のＳｉ−Ｈのみなら
ず、Ｎ−Ｈ、Ｓｉ−Ｃｌ濃度が低減したためである。
【０１１９】また、図１４は、第１の実施形態のシリコ
ン窒化膜と本実施形態のシリコン窒化膜のＦＴ−ＩＲ吸
収スペクトルをそれぞれ示したものである。第１の実施
形態のシリコン窒化膜（図１４（ａ））では、Ｎ−Ｈ結
合が僅かではあるが認められるが、本実施形態（図１４
（ｂ））では、Ｎ−Ｈ結合はほとんど視認できないほど
に減少している。
【０１２０】本実施形態では、四塩化シリコンのアニー
ル条件を８００℃、０．５Ｔｏｒｒ，１分としたが、必
ずしもこの条件である必要はない。要は、四塩化シリコ
ンからシリコンが堆積せず、かつできるだけ高温、高圧
で行うことが望ましい。例えば、圧力を１０Ｔｏｒｒ程
度まで上げても良いし、アニール温度を８５０℃として
も良い。一方、アンモニア中でのアニールはできるだけ
高温で行うことが好ましい。窒素の置換は充分に各ガス
が置換できる時間で行えばよい。
【０１２１】また、本実施形態では窒素源としてアンモ
ニアを用いたが、必ずしもアンモニアである必要は無
く、ヒドラジン、三弗化窒素等を用いてもよい。一方、
シリコン源としては、四塩化シリコン以外に三塩化シリ
コンや二塩化シリコンでも良いが、アニール温度を高温
にするためには、四塩化シリコンが好ましい。
【０１２２】また、本実施形態ではシリコン基板表面を
窒化した後、シリコン窒化膜を堆積している。熱窒化を
行うことは、四塩化シリコンの吸着点を増加させる役割
が有り、シリコン窒化膜の島状成長を抑制する。従っ
て、必ずしも表面を窒化処理しなくても、四塩化シリコ
ンの吸着点を増加させるような処理を行えばよい。例え
ば、基板の自然酸化膜を除去する工程でもよいし、自然
酸化膜を六塩化二シリコン中でアニールすることで、吸
着点を増加させてもよい。特に、熱窒化を使わずに自然
酸化膜上で吸着点を増加させる六塩化二シリコン中の４
００℃以下でのアニールは、トランジスタに用いるＭＩ
Ｓキャパシタのゲート絶縁膜形成時に用いることによ
り、非常な良好な界面が形成できる。
【０１２３】また、本実施形態では、原料ガスの置換に
窒素を用いているが、必ずしもこれに限定されるもので
はない。窒素の代わりに他の不活性ガス、例えばアルゴ
ンやヘリウムを用いてもよいし、また塩化水素や水素ガ
スを用いてもよい。
【０１２４】また、本実施形態では平面基板上にキャパ
シタを形成する例を示したが、トレンチキャパシタやス
タックトキャパシタ等の３次元構造を有するキャパシタ
に適用しても良い。また、トランジスタのＭＩＳキャパ
シタに用いるゲート絶縁膜に適用してもよい。
【０１２５】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限られるものではなく、本発明の
主旨を逸脱しない範囲で種々変形して実施することがで
きる。
【０１２６】
【発明の効果】以上詳述したように本発明によれば、シ
リコン窒化膜中にＳｉ−Ｈ結合を実質的に含まない、具
体的には、単位面積当たりの水素密度を１×１０15ｃｍ
-2以下にすることにより、リーク電流の小さいシリコン
窒化膜を実現できるようになる。
【０１２７】また、本発明では、シリコン窒化膜形成
時、塩化シリコンとアンモニアを交互に供給することに
より、シリコン窒化膜中の水素、塩素濃度を大幅に低下
させることができる。これにより、リーク電流が本質的
に多いシリコン窒化膜を高品質化でき、かつ薄膜化する
ことが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るシリコン窒化膜
の形成方法を段階的に示す断面図。
【図２】第１の実施形態に係るシリコン窒化膜および従
来のシリコン窒化膜の水素濃度分布を示す図。
【図３】第１の実施形態に係るシリコン窒化膜および従
来のシリコン窒化膜のＥＳＲ吸収スペクトルの測定結果
を示す図。
【図４】第１の実施形態に係るシリコン窒化膜および従
来のシリコン窒化膜の膜厚とゲート電圧（１０-8Ａ／ｃ
ｍ2 における）の関係を示す図。
【図５】シリコン窒化膜の単位面積当たりの水素密度と
リーク電流との関係を示す図。
【図６】第１の実施形態に係るシリコン窒化膜および従
来のシリコン窒化膜のＦＴ−ＩＲ吸収率の測定結果を示
す図。
【図７】本発明の第２の実施形態に係るＤＲＡＭメモリ
セルの製造工程を段階的に示す断面図。
【図８】図７の次の工程を示す図。
【図９】図８の次の工程を示す図。
【図１０】第２の実施形態に係るトレンチキャパシタお
よび従来のシリコン窒化膜を用いたトレンチキャパシタ
の膜厚とゲート電圧（１０-8Ａ／ｃｍ2 における）の関
係を示す図。
【図１１】本発明の第３の実施形態に係るＤＲＡＭメモ
リセルの製造工程を段階的に示す断面図。
【図１２】本発明の第６の実施形態に係るシリコン窒化
膜の製造工程を段階的に示す断面図。
【図１３】第６の実施形態に係るキャパシタおよび従来
のシリコン窒化膜を用いたキャパシタの膜厚とゲート電
圧（１０-8Ａ／ｃｍ2 における）の関係を示す図。
【図１４】（ａ）は第１の実施形態に係るシリコン窒化
膜のＦＴ−ＩＲ吸収率の測定結果を示す図で、（ｂ）は
第６の実施形態に係るシリコン窒化膜のＦＴ−ＩＲ吸収
率の測定結果を示す図。
【図１５】第６の実施形態における四塩化シリコンとＮ
−Ｈ結合の反応の進行をエネルギーの観点から説明する
図。
【符号の説明】
１…シリコン基板 ２…自然酸化膜層 ３…窒化自然酸化膜層 ４…シリコン窒化膜 １１…ｐ型シリコン基板 １２…シリコン酸化膜 １３…シリコン窒化膜 １４…トレンチ溝 １５…ｎ型不純物拡散層（プレート電極） １６、１７…シリコン窒化膜（キャパシタ絶縁膜） １８…第１のストレージノード電極 １９…後酸化膜 ２０…第２のストレージノード電極 ２１…第３のストレージノード電極 ２２…素子分離絶縁膜 ２３…ゲート酸化膜 ２４…ゲート電極 ２５…ゲート上部絶縁膜 ２６…ソース・ドレイン領域（ＬＤＤ） ２７…ゲート側壁シリコン窒化膜 ２８…ソース・ドレイン領域 ２９…レジストパターン ３１…ｐ型シリコン基板 ３２…素子分離絶縁膜 ３３…ゲート酸化膜 ３４…ゲート電極 ３５…ゲート上部絶縁膜 ３６…ゲート側壁絶縁膜 ３７…ソース・ドレイン領域 ３８…層間絶縁膜 ３９…ストレージノード電極

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板上に形成されたシリコン窒化膜と、を具
    備し、前記シリコン窒化膜は、Ｓｉ−Ｈ結合を実質的に
    含まないことを特徴とする半導体装置。
  2. 【請求項２】 前記シリコン窒化膜の単位面積当たりに
    含まれるＳｉ−Ｈ結合の密度が、１×１０15ｃｍ-2以下
    であることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記シリコン窒化膜の膜厚は、４ｎｍ以
    上８ｎｍ以下であることを特徴とする請求項１に記載の
    半導体装置。
  4. 【請求項４】 前記シリコン窒化膜をキャパシタ絶縁膜
    およびゲート絶縁膜の少なくとも一方に用いたことを特
    徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 前記シリコン窒化膜は、Ｎ−Ｈ結合を実
    質的に含まないことを特徴とする請求項１に記載の半導
    体装置。
  6. 【請求項６】 基板を減圧ＣＶＤ装置に導入する工程
    と、 所定のシリコン原料ガスを、前記減圧ＣＶＤ装置に導入
    して、Ｓｉ−Ｈ結合を実質的に含まないシリコン窒化膜
    を形成する工程と、を具備することを特徴とする半導体
    装置の製造方法。
  7. 【請求項７】 前記シリコン窒化膜を形成する工程は、
    単位面積当たりのＳｉ−Ｈ結合密度が１×１０15ｃｍ-2
    以下のシリコン窒化膜を前記基板に形成する工程を含む
    ことを特徴とする請求項６に記載の半導体装置の製造方
    法。
  8. 【請求項８】 前記シリコン窒化膜を形成する工程は、
    Ｓｉ−Ｈ結合を有する前記所定のシリコン原料を使用し
    て前記シリコン窒化膜を形成した後に、熱処理により前
    記シリコン窒化膜中の水素を低減し、単位面積当たりの
    Ｓｉ−Ｈ結合密度が１×１０15ｃｍ-2以下のシリコン窒
    化膜を形成する工程を含むことを特徴とする請求項６に
    記載の半導体装置の製造方法。
  9. 【請求項９】 半導体基板をチャンバーに導入する工程
    と、 シリコンを含むガスを前記チャンバー内に導入する第１
    の工程と、 前記半導体基板に対し、前記シリコンを含むガス中で、
    温度６００℃以上９００℃以下、圧力０．１Ｔｏｒｒ以
    上１０Ｔｏｒｒ以下で第１のアニールを行う第２の工程
    と、 前記第１のアニールの後で、前記シリコンを含むガスを
    排気する第３の工程と、 第３の工程の後で、窒素を含むガスを導入する第４の工
    程と、 前記半導体基板に対し、前記窒素を含むガス中で、温度
    ６００℃以上１０００℃以下、圧力０．５Ｔｏｒｒ以上
    １００Ｔｏｒｒ以下で第２のアニールを行う第５の工程
    と、 前記第５の工程の後で、前記窒素を含むガスを排気する
    第６の工程と、 前記第１乃至第６の工程を複数回繰り返す工程と、を具
    備することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 前記第１の工程の前に、前記半導体基
    板の表面に自然酸化膜を形成する工程と、 前記自然酸化膜を除去する工程と、をさらに具備するこ
    とを特徴とする請求項９に記載の半導体装置の製造方
    法。
  11. 【請求項１１】 前記第１の工程の前に、前記半導体基
    板の表面に自然酸化膜を形成する工程と、 前記酸化膜を六塩化二シリコン中でアニールする工程
    と、をさらに具備することを特徴とする請求項９に記載
    の半導体装置の製造方法。
  12. 【請求項１２】 前記第３および第６の工程において、
    前記シリコンを含むガス、および窒素を含むガスのいず
    れかを排気する際に、不活性ガス、水素ガスおよび塩化
    水素ガスのいずれかに置換する工程を含むことを特徴と
    する請求項９に記載の半導体装置の製造方法。
JP10167092A 1997-06-30 1998-06-15 半導体装置およびその製造方法 Pending JPH1174485A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10167092A JPH1174485A (ja) 1997-06-30 1998-06-15 半導体装置およびその製造方法
US09/105,024 US6284583B1 (en) 1997-06-30 1998-06-26 Semiconductor device and method of manufacturing the same
US09/874,309 US6538271B2 (en) 1997-06-30 2001-06-06 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17468197 1997-06-30
JP9-174681 1997-06-30
JP10167092A JPH1174485A (ja) 1997-06-30 1998-06-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1174485A true JPH1174485A (ja) 1999-03-16

Family

ID=26491240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10167092A Pending JPH1174485A (ja) 1997-06-30 1998-06-15 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6284583B1 (ja)
JP (1) JPH1174485A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255230B1 (en) 1999-06-04 2001-07-03 Canon Sales Co., Inc. Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same
US6355582B1 (en) * 1999-09-17 2002-03-12 Tokyo Electron Limited Silicon nitride film formation method
JP2002217317A (ja) * 2001-01-16 2002-08-02 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP2002289708A (ja) * 2001-03-28 2002-10-04 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6900144B2 (en) 2000-03-31 2005-05-31 Canon Sales Co., Inc. Film-forming surface reforming method and semiconductor device manufacturing method
KR100560654B1 (ko) * 2004-01-08 2006-03-16 삼성전자주식회사 질화실리콘막을 형성을 위한 질소화합물 및 이를 이용한질화실리콘 막의 형성방법
DE10123858B4 (de) * 2001-05-01 2006-03-23 Samsung Electronics Co., Ltd., Suwon Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht
JP2007059872A (ja) * 2005-07-25 2007-03-08 Toshiba Corp 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法
JP2009044166A (ja) * 2008-09-22 2009-02-26 Tokyo Electron Ltd 窒化シリコン膜の形成方法
JP2010283357A (ja) * 2002-07-19 2010-12-16 Asm America Inc 超高品質シリコン含有化合物層の形成方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP3406250B2 (ja) * 1999-08-30 2003-05-12 日本エー・エス・エム株式会社 窒化珪素系膜の成膜方法
US6559007B1 (en) 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
US6465373B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer
US6844273B2 (en) * 2001-02-07 2005-01-18 Tokyo Electron Limited Precleaning method of precleaning a silicon nitride film forming system
AU2002306436A1 (en) 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6825081B2 (en) * 2001-07-24 2004-11-30 Micron Technology, Inc. Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors
US20030059535A1 (en) * 2001-09-25 2003-03-27 Lee Luo Cycling deposition of low temperature films in a cold wall single wafer process chamber
US6756325B2 (en) * 2002-05-07 2004-06-29 Agilent Technologies, Inc. Method for producing a long wavelength indium gallium arsenide nitride(InGaAsN) active region
US7651910B2 (en) * 2002-05-17 2010-01-26 Micron Technology, Inc. Methods of forming programmable memory devices
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US6940151B2 (en) * 2002-09-30 2005-09-06 Agere Systems, Inc. Silicon-rich low thermal budget silicon nitride for integrated circuits
US6884464B2 (en) * 2002-11-04 2005-04-26 Applied Materials, Inc. Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber
TW575926B (en) * 2002-11-28 2004-02-11 Au Optronics Corp Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same
US7074677B1 (en) * 2002-11-29 2006-07-11 Fasl Llc Memory with improved charge-trapping dielectric layer
US7371629B2 (en) * 2002-12-09 2008-05-13 Taiwan Semiconductor Manufacturing Company N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications
US7122222B2 (en) * 2003-01-23 2006-10-17 Air Products And Chemicals, Inc. Precursors for depositing silicon containing films and processes thereof
US7413996B2 (en) * 2003-04-14 2008-08-19 Lsi Corporation High k gate insulator removal
US20050064716A1 (en) * 2003-04-14 2005-03-24 Hong Lin Plasma removal of high k metal oxide
JP4354732B2 (ja) * 2003-04-17 2009-10-28 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 気相成長法によるシリコン窒化物膜の製造方法
US7547646B2 (en) * 2003-10-31 2009-06-16 Infineon Technologies Ag Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates
US20060198958A1 (en) * 2004-04-08 2006-09-07 Christian Dussarrat Methods for producing silicon nitride films by vapor-phase growth
JP4477981B2 (ja) * 2004-10-07 2010-06-09 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2007091301A1 (ja) 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置とその製造方法
KR102326396B1 (ko) 2013-09-27 2021-11-12 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 아민 치환된 트리실릴아민 및 트리디실릴아민 화합물
CN105981148B (zh) * 2014-02-10 2019-01-04 夏普株式会社 半导体器件及其制造方法
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395438A (en) * 1980-09-08 1983-07-26 Amdahl Corporation Low pressure chemical vapor deposition of silicon nitride films
US4717602A (en) * 1984-03-12 1988-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing silicon nitride layers
US4692344A (en) * 1986-02-28 1987-09-08 Rca Corporation Method of forming a dielectric film and semiconductor device including said film
JPH02186632A (ja) 1989-01-12 1990-07-20 Nec Corp 絶縁膜の製造方法
US5264724A (en) * 1989-02-13 1993-11-23 The University Of Arkansas Silicon nitride for application as the gate dielectric in MOS devices
JP3325274B2 (ja) 1990-12-05 2002-09-17 沖電気工業株式会社 キャパシタ絶縁膜の形成方法
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH06283684A (ja) 1993-03-29 1994-10-07 Nippon Steel Corp 半導体装置の製造方法
JP2616741B2 (ja) * 1995-04-27 1997-06-04 日本電気株式会社 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法
JPH0950996A (ja) 1995-08-07 1997-02-18 Ulvac Japan Ltd 窒化シリコン膜の形成方法およびその窒化シリコン膜
US5981404A (en) * 1996-11-22 1999-11-09 United Microelectronics Corp. Multilayer ONO structure
US6146938A (en) * 1998-06-29 2000-11-14 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255230B1 (en) 1999-06-04 2001-07-03 Canon Sales Co., Inc. Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same
US6355582B1 (en) * 1999-09-17 2002-03-12 Tokyo Electron Limited Silicon nitride film formation method
US6900144B2 (en) 2000-03-31 2005-05-31 Canon Sales Co., Inc. Film-forming surface reforming method and semiconductor device manufacturing method
JP2002217317A (ja) * 2001-01-16 2002-08-02 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP4617574B2 (ja) * 2001-01-16 2011-01-26 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
JP2002289708A (ja) * 2001-03-28 2002-10-04 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP4696383B2 (ja) * 2001-03-28 2011-06-08 ソニー株式会社 不揮発性半導体記憶装置の製造方法
DE10123858B4 (de) * 2001-05-01 2006-03-23 Samsung Electronics Co., Ltd., Suwon Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht
JP2010283357A (ja) * 2002-07-19 2010-12-16 Asm America Inc 超高品質シリコン含有化合物層の形成方法
KR100560654B1 (ko) * 2004-01-08 2006-03-16 삼성전자주식회사 질화실리콘막을 형성을 위한 질소화합물 및 이를 이용한질화실리콘 막의 형성방법
JP2007059872A (ja) * 2005-07-25 2007-03-08 Toshiba Corp 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法
JP2009044166A (ja) * 2008-09-22 2009-02-26 Tokyo Electron Ltd 窒化シリコン膜の形成方法

Also Published As

Publication number Publication date
US6284583B1 (en) 2001-09-04
US6538271B2 (en) 2003-03-25
US20010024867A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
JPH1174485A (ja) 半導体装置およびその製造方法
JP2871580B2 (ja) 半導体装置の製造方法
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
JP2001257208A (ja) 半導体装置のゲート絶縁膜形成方法
JPH06244364A (ja) 半導体装置の製造方法
JPH10303368A (ja) 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ
JPH09139437A (ja) 窒化酸化物誘電体層を有する半導体素子の製造方法
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
TWI279891B (en) Method of manufacturing a flash memory cell
JP4563016B2 (ja) シリコン基板の複合面に酸化膜を形成する方法
JPH07221201A (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH05167008A (ja) 半導体素子の製造方法
TW200403763A (en) Manufacturing method of semiconductor integrated circuit device
US7446023B2 (en) High-density plasma hydrogenation
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
JP2000058483A (ja) 半導体装置の製造方法
US6218315B1 (en) HTO (high temperature oxide) deposition for capacitor dielectrics
US6403455B1 (en) Methods of fabricating a memory device
JP2000091337A (ja) 半導体装置及びその製造方法
US20030052353A1 (en) Semiconductor integrated circuit device and manufacturing method thereof
US7547607B2 (en) Methods of fabricating integrated circuit capacitors using a dry etching process
KR100347400B1 (ko) 반도체 장치의 제조 방법
JPH07130668A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法と、基板熱処理方法及び化学気相堆積方法
US9391133B2 (en) Capacitor and preparation method thereof
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060808