[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH1174413A - リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器 - Google Patents

リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器

Info

Publication number
JPH1174413A
JPH1174413A JP9354244A JP35424497A JPH1174413A JP H1174413 A JPH1174413 A JP H1174413A JP 9354244 A JP9354244 A JP 9354244A JP 35424497 A JP35424497 A JP 35424497A JP H1174413 A JPH1174413 A JP H1174413A
Authority
JP
Japan
Prior art keywords
bump
lead frame
film
plating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9354244A
Other languages
English (en)
Inventor
Kenji Osawa
健治 大沢
Hidetoshi Kusano
英俊 草野
Haruhiko Makino
晴彦 牧野
Hideyuki Takahashi
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9354244A priority Critical patent/JPH1174413A/ja
Priority to SG1998001546A priority patent/SG64493A1/en
Priority to TW087110596A priority patent/TW432465B/zh
Priority to US09/106,772 priority patent/US6051450A/en
Priority to KR1019980026408A priority patent/KR19990013513A/ko
Publication of JPH1174413A publication Critical patent/JPH1174413A/ja
Priority to US09/491,444 priority patent/US6563202B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 バンプを有するリードフレームの製造にお
いて、バンプの形成位置の位置精度を高め、ボンディン
グ性の確保に必要な厚さのバンプを比較的短時間に形成
し、バンプとインナーリードとの接着性を充分にし、バ
ンプを成す金属の無駄な使用をなくし、ボンディング性
を、ギャングボンディングが可能なるよう高める。 【解決手段】 金属ベース１上にバンプを成す金属（例
えば金或いはパラジウム）膜６を電解メッキにより形成
し、その後、バンプを成す金属（金或いはパラジウム）
膜６（或いは６ａ）に接続されたインナーリードを含む
回路配線７を金属の電解メッキにより形成する

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
特に、例えば銅系金属等の金属を主材料とするベースを
母材として用い、インナーリード先端部表面に金属から
なるバンプを有するリードフレームと、その製造方法
と、そのリードフレームを用いる半導体装置と、その組
立方法と、該半導体装置を用いた電子機器に関する。
【０００２】
【従来の技術】リードフレームは半導体チップの各電極
をリードの形で取り出す技術に不可欠なもので、半導体
チップの実装に非常に多く用いられる。リードフレーム
は一般に銅系材料を用いて形成され、インナーリードの
先端部表面には、半導体チップの各電極パッドとのボン
ディングを為し得るようにバンプが形成される。斯かる
バンプは、従前はアルミニウムにより形成されたが、近
年、金により形成する技術が現れた。このバンプを金に
より形成するのは、より良好なボンディングができ、
又、シングポイントボンディングよりも生産効率の高い
ギャングボンディングが可能になるからである。特にギ
ャングボンディングが可能になるという点は非常に重要
である。
【０００３】というのは、半導体チップの電極パッドは
アルミニウムからなり、このようなアルミニウムからな
るパッドに対して従前におけるようにアルミニウムから
なるバンプを有するリードをボンディングする場合には
少なくとも現在の技術ではシングルポイントボンディン
グによらなければならないが、バンプを金で形成した場
合にはギャングボンディングにより行うことができ、ボ
ンディング能率の著しい向上を図ることができるからで
ある。図１１はバンプを金で形成した場合のボンディン
グの説明図で、例えば銅からなり先端部にバンプ（表面
側から金、錫、アルミニウムの三層構造を有する。）を
有するインナーリードのバンプを半導体チップの電極パ
ッド（表面側から金、錫、アルミニウムの三層構造を有
する。）上に臨ませ、ボンディングツールを用いて超音
波ボンディングによりボンディングする。
【０００４】ところで、従来の金からなるバンプを形成
する技術として下記のものがある。その第１のものは、
銅等からなるインナーリードのバンプ形成側の面を選択
的にハーフエッチングすることによりバンプ形成部分を
突起状にし、その後、リード表面に全面的に金メッキ
（下地としてニッケルメッキ層を形成する。）する技術
であり、第２のものは、インナーリード表面にバンプを
成す金を転写法により転写する技術であり、第３のもの
はインナーリードのバンプを形成すべき部分に金を蒸着
する技術であり、第４のものはインナーリードに全面的
にニッケルメッキ層を下地として金膜をメッキする技術
である。
【０００５】
【発明が解決しようとする課題】ところで、金からな
り、ボンディング性が良好で、更にはギャングボンディ
ングが可能なバンプを形成する技術の上述した従来のも
のにはそれぞれ問題があった。先ず、第１のものには、
即ちリードのバンプ形成側の面を選択的にハーフエッチ
ングすることによりバンプ形成部分を突起状にし、その
後、リード表面に全面的に金メッキする技術には、リー
ドを成す銅の硬さによりＩＣチップの電極パッド割れが
生じ易いという問題があり、また、金メッキ層の下地と
してニッケルメッキ層の形成が必要であり、プロセス数
が多くなるという問題があり、更に、リード表面に全面
的に金を形成すると、金の使用量が多くなり、材料費が
高くなり、コスト増を招くという問題があった。
【０００６】次に、第２のものには、即ち、インナーリ
ード表面にバンプを成す金を転写法により転写する技術
には、転写位置制御の精度が低いので、位置ずれが生じ
易いという問題があった。次に、第３のものには、即
ち、インナーリードのバンプを形成すべき部分に金を蒸
着する技術には、蒸着設備が高いことから設備投資の増
大を招くという問題と、金蒸着に要する時間が長く、生
産性が悪いという問題と、金蒸着膜と銅リードとの接着
性が不充分であるという問題があった。
【０００７】そして、第４のものには、インナーリード
に全面的にニッケルメッキ層を下地として金膜をメッキ
する技術には、金メッキ層の下地としてニッケルメッキ
層の形成が必要であり、プロセス数が多くなるという問
題があり、また、リード表面に全面的に金を形成する
と、金の使用量が多くなり、材料費が高くなる。特に、
ボンディング性を確保するために必要な厚さに金メッキ
膜を厚くする必要があり、そのように厚くすると金の使
用量がきわめて多くなり、無視できないコスト増を招く
という問題があった。
【０００８】本発明はこのような問題点を解決すべく為
されたものであり、例えば金属ベースを母材として用
い、インナーリード先端部表面に金属からなるバンプを
有するリードフレームの製造において、バンプの形成位
置の位置精度を高め、インナーリードのファインピッチ
化に対応したバンプの形成を可能にし、蒸着という生産
性が悪く設備費が高価な方法によらずボンディング性の
確保に必要な厚さのバンプを比較的短時間に形成し、バ
ンプとインナーリードとの接着性を充分にし、金属の無
駄な使用をなくし材料費の徒な増大を招くことなく、ボ
ンディング性を高め、更には、ギャングボンディングが
可能なるようにし、また更にはバンプの使用金属材料の
低価格化を図ることを目的とする。
【０００９】
【課題を解決するための手段】請求項１のリードフレー
ムの製造方法は、金属からなるベース上にバンプを成す
金属膜をメッキにより形成し、その後、上記バンプを成
す金属膜に接続されたインナーリードを含む回路配線を
金属のメッキにより形成することを特徴とする。
【００１０】請求項１のリードフレームの製造方法によ
れば、蒸着に比較してメッキの方が下地との密着力を強
くすることができ、また、金属膜の成長速度が速いの
で、必要な厚さの金属膜を形成するのに要する時間を短
くすることができる。更に、蒸着の場合に比較してメッ
キの方が要する設備の価格が低く、設備投資に要する費
用が安くて済む。
【００１１】そして、インナーリードの形成前の剛性の
強い状態のベース上にバンプを成す金属膜をメッキによ
り形成するので、できてしまったインナーリードの表面
先端部に形成する場合に比較して下地（土台）の安定性
が高く、バンプの形成がし易く、形成位置の位置精度を
高めることができる。
【００１２】特に、バンプを成す金属膜の形成を、ベー
ス上に、形成すべきインナーリード及び回路配線のパタ
ーンに対してネガのパターンを有するレジスト膜を形成
し、更に、各インナーリードの先端部へのメッキを阻む
マスク治具でマスクした状態でメッキすることにより行
うこととした場合には、レジスト膜とマスク治具との位
置関係をきちんとすることによりバンプを成す金属膜
を、次に形成され該金属膜とそれと接続されるインナー
リードに対して正確な位置関係を有する位置に形成する
ことが簡単にできる。
【００１３】更に、その後、マスク治具を取り去った状
態でインナーリードを含む回路配線を上記レジスト膜を
マスクとして形成することとした場合には、バンプと回
路配線との位置関係を高い精度で所定通りにできる。
【００１４】請求項３のリードフレームの製造方法は、
エッチングストップ層を表面に有するベース上にバンプ
を成す金属膜をメッキにより形成し、その後、インナー
リードを含む回路配線を金属のメッキにより形成し、上
記回路配線の形成面上に該回路配線が露出する開口部を
有する絶縁膜を形成し、上記開口部にメッキにより電極
ボールを形成し、上記ベースの反回路配線側を、上記エ
ッチングストップ層を回路配線側のエッチングを阻むス
トッパとして用いるエッチングにより、選択的にエッチ
ングし、その後、上記エッチングストップ層を除去する
ことを特徴とする。
【００１５】従って、請求項３のリードフレームの製造
方法によれば、エッチングストップ層を表面に有するベ
ース上にバンプを成す金属膜を形成し、その後、回路配
線を形成するので、リードフレームのフレーム部分、外
形リングとなる比較的厚い銅等からなる金属層の表面に
エッチングストップ層を形成したもの或いは更にそのエ
ッチングストップ層の表面にインナーリードを含む回路
配線形成材料層を形成したものをベースとして用いてイ
ンナーリードを形成する技術（特開平８−１４８５３０
号公報、特願平８−４７２２１号）に、請求項１記載の
金属膜からなるバンプを形成する技術を適用することが
可能になる。
【００１６】請求項８のリードフレームは、絶縁性フィ
ルムの一方の表面にインナーリードを含む配線膜を形成
し他方の表面にその配線膜と該絶縁フィルムの開口部を
通じて接続された外部端子を成す電極を有するリードフ
レームにおいて、上記バンプをパラジウムにより形成し
てなることを特徴とし、請求項１１の半導体装置はその
ようなリードフレームを用いたことを特徴とする。
【００１７】従って、請求項８、１１のリードフレー
ム、半導体装置によれば、バンプが金ではなく、パラジ
ウムからなるので、材料費が安く、それでいてギャング
ボンディングも可能である。また、金をメッキする場
合、シアンという毒性、危険性の高いメッキ液を使用す
る必要があり、また、アルミニウムをメッキする場合に
は起爆性のあるメッキ液を使用する必要がある（但し、
アルミニウムはメッキにより形成する場合よりも蒸着で
形成する場合の方が多い。）が、パラジウムをメッキで
形成する場合にはそのような問題のあるメッキ液を使用
する必要がなく、安全性に高いというメリットもある。
ちなみに、パラジウムメッキ液として例えば高純度化学
パラグライトＳＳＴ等があるが、パラジウムメッキ液は
一般にアンモニア系刺激臭のある毒性成分を含むので毒
性が無いというわけではない。しかし、金メッキ液とし
ては工業上一般的にシアン化合物を使い、このシアン化
合物は塩酸ＨＣｌ等と作用すると青酸ガスを生成するの
で、極めて少量で致死の可能性の高い毒性物質であり、
パラジウムメッキ液は金メッキ液と比較すると極めて安
全性が高いのである。
【００１８】請求項１４の半導体装置の組立方法は、先
ず上記いずれかのリードフレームの製造方法によりリー
ドフレームを製造した後、そのリードフレームの各イン
ナーリードをそのバンプにて半導体チップの電極パッド
にシングルポイントボンディング又はギャングボンディ
ングにより接続することを特徴とする。
【００１９】従って、請求項１４の半導体装置の組立方
法によれば、上記リードフレームの製造方法により製造
されたリードフレームを用いるので、ボンディング性が
良好でギャンボンディング可能なバンプが形成されたリ
ードフレームを半導体装置の組立に用いることができ
る。そして、そのようなリードフレームを用いてインナ
ーリードと半導体チップの電極パッドをシングルポイン
トボンディングによりボンディングした場合には、きわ
めて良好なボンディングができ、また、ギャングボンデ
ィングによりボンディングした場合には生産性を高くで
きる。
【００２０】請求項１５の電子機器は、上記リードフレ
ームを用いた半導体装置を使用することを特徴とする。
【００２１】従って、請求項１５の電子機器によれば、
上記リードフレームの持つ上述した各利点を享受した半
導体装置を用いるので、その利点を電子機器に享受させ
ることができる。
【００２２】
【発明の実施の形態】本発明は、基本的には、金属から
なるベース上の少なくとも半導体チップの各電極とボン
ディングされる位置にバンプを成す金属膜をメッキによ
り形成し、その後、上記バンプを成す金膜に接続された
インナーリードを含む回路配線を金属のメッキにより形
成することを特徴とする。ベースを成す金属材料として
最も一般的に考えられるものは、銅、或いは銅系金属で
あるが、本発明においては必ずしもそれに限定されるも
のではない。インナーリードを含む回路配線を成す材料
として最も一般的に考えられるものも、やはり銅、或い
は銅系金属であるが、本発明においては必ずしもそれに
限定されるものではない。
【００２３】また、本発明は、バンプを成す金属膜の形
成を、ベース上に、形成すべきインナーリード及び回路
配線のパターンに対してネガのパターンを有するレジス
ト膜を形成し、更に、各インナーリードの先端部へのメ
ッキを阻むマスク治具でマスクした状態でメッキするこ
とにより行い、そして、インナーリードを含む回路配線
の形成を、上記マスク治具を取り去り、上記レジスト膜
のみをマスクとするメッキにより行うという形態でも実
施することができる。この場合、バンプを成す金属膜の
形成においては、レジスト膜のみならずマスク治具もマ
スクとして機能することが必要であるので、金属膜を形
成するメッキは、電解メッキでなければならない。即
ち、無電解メッキでは不可能である。マスク治具は例え
ばプラスチック等の材料を用いて形成できる。
【００２４】また、バンプを成す金属膜は例えば金によ
り形成しても良いが、パラジウムにしても良い。このよ
うにバンプの材料をパラジウムにすることによる利点
は、先ず第１に金よりも安価にできることにあり、イン
ナーリードを、そしてそれを用いた半導体装置を、更に
はそのような半導体装置を用いた電子機器をより安価に
することができるのである。第２の利点は、前述の通り
メッキをするとき金の場合にはシアンという有毒で危険
なメッキ液を使用し、アルミニウムの場合には起爆液を
使用する必要があり（但し，蒸着で形成する場合が多
い。）、危険を伴うが、パラジウムの場合にはそのよう
な危険なメッキ液を使用しなくても済み、従って係る危
険を伴わず、管理の難しさが低いというところにある。
パラジウムメッキ液としては例えば高純度化学パラグラ
イトＳＳＴを用いることができるが、それ以外のものを
用いても良い。尚、そバンプを成すパラジウム膜は０．
０１μｍ以上の厚さにすることが好ましい。というの
は、それ以下だとバンプとして要求されるボンディング
性、弾力性等を充分に得ることが難しいからである。ま
た、パラジウムの下地にニッケル膜を形成した方が好ま
しい。なぜならば、超音波振動によりパッドを半導体チ
ップの電極にボンディングするときの振動の拡散をその
ニッケル膜により防止することができるからである。そ
の拡散防止膜としてニッケル膜を形成する場合における
ニッケル膜の膜厚は例えば０．１μｍ以上であることが
好ましい。というのは、それより薄いと、拡散防止効果
を充分に得ることが難しいからである。
【００２５】更に、本発明は、エッチングストッパとな
る金属層、即ちエッチングストップ層を表面に有する金
属からなるベース上の少なくとも半導体チップの各電極
と対応する位置にバンプを成す例えば金或いはパラジウ
ム等からなる金属膜をメッキにより形成し、その後、上
記バンプを成す金属膜に接続されたインナーリードを含
む回路配線を金属のメッキにより形成し、該回路配線の
形成面上に該回路配線が露出する開口部を有する絶縁膜
を形成し、該開口部にメッキにより電極ボールを形成
し、上記ベースの反回路配線側を、上記エッチングスト
ッパとなる金属層を回路配線側のエッチングを阻むスト
ッパとして用いるエッチングにより、選択的にエッチン
グし、その後、上記エッチングストッパとなる金属層を
除去する形態でも実施することができる。上記絶縁層は
例えばポリイミド等の樹脂を用いるのが好適であるが、
必ずしもそれに限定されない。
【００２６】また、エッチングストッパとなる金属層は
ベース、インナーリードを含む回路配線を成す金属層と
エッチングレートが顕著に異なる材質であることが必要
であり、該ベース等を成す金属層のエッチングおいてエ
ッチングストッパとして機能し得、また、自身のエッチ
ングにおいてベース等を成す金属層をマスクとして利用
できる材質であれば何でも良い。例えば、ベース、イン
ナーリードを含む回路配線を銅ないし銅系金属で構成し
た場合には、エッチングストップ層としてアルミニウム
或いはニッケル系の金属（ニッケルあるいはニッケル／
リン合金）を用いることができる。そして、アルミニウ
ム系の金属を用いた場合には、これをエッチングストッ
パとして銅等からなる金属層をエッチングしてインナー
リード等を形成するときのエッチング液としては、例え
ばＨ2 Ｏ2 ／Ｈ2 ＳＯ3 系のエッチング液が好適であ
り、パターニングされた銅等の層をマスクとしてアルミ
ニウムをエッチングするときのエッチング液としてはア
ルカリ溶液系のエッチング液が好適である。
【００２７】また、ニッケル系の金属をエッチングスト
ップ層としての銅系金属層のエッチングにはアンモニア
水と塩化第二銅との混合液が好適であり、銅系金属層を
マスクとするニッケル系金属に対するエッチングには硫
酸、過酸化水素、芳香族スルフォン酸を主剤とした酸性
液体が好適である。
【００２８】尚、上述した製造方法により製造されたリ
ードフレームは、バンプのボンディング性が良いので、
シングルポイントボンディングによりインナーリードと
半導体チップの電極パッドとのボンディング性をより良
好にできる。また、ギャングボンディングによりボンデ
ィングすることも可能であり、この場合はボンディング
が一括でできるので、生産効率が良い。
【００２９】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１（Ａ）〜（Ｆ）は本発明リードフレームの
製造方法の第１の実施例を工程順に示す断面図である。
本実施例は、本発明をボールグリッドアレイタイプのリ
ードフレームの製造に適用したものである。
【００３０】（Ａ）図１（Ａ）に示すように、ベース１
を用意し、この表面を選択的にマスクした状態でバンプ
を成す金膜６を形成する。尚、バンプとして金膜に代え
てパラジウム膜を形成するようにしても良い。このよう
にした場合については後で説明する。
【００３１】ここで、ベース１についてより具体的に説
明すると、該ベース１は多層構造を有し、例えば１５０
μｍ程度の厚さを有する銅系金属層２の表面に例えばニ
ッケル（リンを含んだニッケルの場合もある。）からな
るエッチングストップ層（厚さ例えば２〜５μｍ）３を
形成し、更に該エッチングストップ層３の表面にメッキ
下地層となる銅層（厚さ例えば０．５μｍ程度）４を形
成してなる。尚、該メッキ下地層４は後で銅からなるイ
ンナーリード等を形成するためのメッキをする際に、そ
のメッキをし易くするに過ぎず、必ずしも必要ではな
い。
【００３２】そして、該ベース１の銅層４の表面にレジ
スト膜（例えばドライフィルムレジストからなり厚さ例
えば４０μｍ程度）５を形成し、該レジスト膜５を露
光、現像によりバンプを形成すべき部分以外を覆うよう
にパターニングし、該レジスト膜５をマスクとして上記
銅層４上に電解メッキによりバンプを成す金膜６を形成
する。金膜６形成後はレジスト膜５は除去する。
【００３３】（Ｂ）次に、図１（Ｂ）に示すように、イ
ンナーリードを含む回路配線（厚さ例えば３０μｍ程
度）７を銅の電解メッキにより形成する。該電解メッキ
は例えばパターニングされたレジスト膜をマスクとして
形成して行う。従って、該レジスト膜は形成すべき上記
回路配線７のパターンに対してネガのパターンに形成し
なければならない。そして、その各インナーリードの先
端は上記バンプを成す金膜６上に位置せしめられるよう
になっている。
【００３４】（Ｃ）次に、ベース１に対してそれを貫通
するエッチングを両面から選択的に行うことにより複数
のＩＣ分のフィルム回路を一体に形成したリードフレー
ム形状に形成する。そのエッチングは例えば塩化第２鉄
溶液をエッチング液として用いることにより行うことが
できる。図１（Ｃ）はそのエッチング後の状態を示す。 （Ｄ）次に、インナーリードを含む回路配線７の形成面
上に例えばポリイミド或いはエポキシ樹脂からなる絶縁
膜８を選択的に形成する。該絶縁膜８は外部端子となる
半田ボール（電極）を形成すべき部分に上記回路配線７
の表面が露出する開口部９を有する。その後、例えばポ
リイミドテープからなる矩形状ダム層１０を形成する。
該ダム層１０は半導体チップのボンディング後に封止す
る樹脂の封止箇所の広がりを防止する堰としての役割を
果たすが、しかし、必ずしも不可欠というわけではな
い。図１（Ｄ）はダム層１０形成後の状態を示す。
【００３５】（Ｅ）次に、図１（Ｅ）に示すように、上
記絶縁膜８の各開口部９に露出する回路配線７表面上に
半田ボール１１を形成する。具体的には、ニッケルメッ
キ（厚さ例えば８０〜１１０μｍ）及び半田もしくは金
（厚さ例えば０．１〜５μｍ）もしくはパラジウムによ
りメッキで形成される。
【００３６】（Ｆ）次に、ベース１を成す銅層２のリー
ドフレームのフレームとして用いる部分を除き下側から
の選択エッチングにより除去する。このときニッケルか
らなるエッチングストップ層３がエッチングストッパと
なる。このエッチングは、例えばアンモニア水と塩化第
二銅との混合液をエッチング液として用いて行う。その
後、ニッケルからなるエッチングストップ層３の裏面に
露出する部分及びメッキ下地層として用いた銅層４を除
去する。このエッチングは例えば硫酸を主材とし弗化物
塩と界面活性剤の混合液をエッチング液として用いて行
う。
【００３７】図２（Ａ）〜（Ｅ）は図１に示すプロセス
を終えたリードフレームへの半導体チップの組付け（本
発明半導体装置の組立方法の第１の実施例）を工程順に
示す断面図である。
【００３８】（Ａ）先ず、図２（Ａ）に示すように、半
導体チップ１２をその各電極パッド（アルミニウムから
なる）にてリードフレームの各インナーリード７にその
バンプを成す金膜６にてボンディングする。このボンデ
ィングはシングルポイントボンディングでもできるが、
一括的にボンディングができる効率の高いギャングボン
ディングによってもできる。ギャングボンディングは、
具体的には、ボンディングステージ２０上に半導体チッ
プ１２を置き、そのアルミニウムからなる電極パッド上
に各インナーリード７の各バンプ６が位置するようにリ
ードフレームを位置決めし、その状態で、例えば４２０
℃程度に加熱されているホットツール２１により全イン
ナーリードの先端部を上から押さえて一括ボンディング
することにより行う。
【００３９】（Ｂ）次に、図２（Ｂ）に示すように、半
導体チップ１２のインナーリード７が接続された表面を
樹脂封止する。このとき、ダム層１０が樹脂の外側への
食み出しを防止する。１３は樹脂である。
【００４０】（Ｃ）次に、図２（Ｃ）に示すように、ヒ
ートスプレッダ１４を半導体チップ１２裏面及びリード
フレーム裏面に接着する。
【００４１】（Ｄ）次に、図２（Ｄ）に示すように、リ
フローフュージングにより半田バンプ１１をドーム状に
整形する。
【００４２】（Ｅ）次に、図２（Ｅ）に示すように、リ
ードフレームの不要部分を除去する。これにより、リー
ドフレームは半導体チップ１個分ずつ分離独立した状態
になる。尚、図２（Ｅ）においては、リードフレームが
上下逆さにされた状態に示されている。この状態で例え
ばプリント配線基板の配線に半田バンプ１１にて接続さ
れる。
【００４３】図１に示したリードフレームの製造方法に
よれば、バンプを成す金膜６をメッキにより形成するの
で、先ず、蒸着に比較してメッキの方が下地との密着力
を強くすることができ、また、金膜の成長速度が速いこ
とから、バンプ６のインナーリード５に対する接着強度
を蒸着の場合よりも強くすることができ、剥がれが生じ
にくくなるようにすることができ、また、必要な厚さ、
例えばギャングボンディングをするのに必要な厚さ（一
般には５〜１５μｍ 因みに、シングルポイントボンデ
ィングの場合は０．１〜５μｍ程度必要）の金膜を形成
するのに要する時間を短くすることができる。更に、蒸
着の場合に比較してメッキの方が要する設備の価格が低
く、設備投資に要する費用が安くて済む。
【００４４】そして、インナーリード５の形成前の剛性
の強い状態のベース１上にバンプを成す金膜６をメッキ
により形成するので、ベース１を電解メッキに必要なバ
ンプへの電流供給の経路にでき、電解メッキのための配
線を特別に形成する必要がなく、メッキがやりやすい。
しかも、ベース１上にバンプ６を形成するので、できて
しまったインナーリードの表面先端部に形成する場合に
比較して下地（土台）の安定性が高く、バンプの形成に
際して下地となるインナーリードがその不安定性故に位
置がずれてバンプ形成位置にずれを生じるという従来あ
ったおそれは本リードフレームの製造方法によれば生じ
る余地がなくなる。
【００４５】しかも、バンプ６の形成は表面にインナー
リードを含む配線膜７が形成されたベース１のその表面
上にレジスト膜５を形成し、それを露光、現像すること
によりパターニングし、それをマスクとして金膜の電解
メッキをすることにより行うので、半導体チップの各領
域、各配線、各スルーホール等を形成する極めて高い加
工精度を有するフォトリソグラフィ技術の持つ加工精度
で位置決めをすることができる。従って、バンプ６の位
置決め精度、パターン精度を極めて高くすることができ
る。
【００４６】尤も、バンプ６の位置が重要なのは、バン
プ６のインナーリード７との相対位置であり、バンプ６
の形成後に形成されるインナーリード７の位置精度が低
ければ該インナーリード７との相対位置の位置決め精度
が低くなることになるが、しかし、該インナーリードは
やはりバンプ６の場合と同じフォトリソグラフィ技術に
より形成するので、該相対位置の位置決め誤差はマスク
合わせ誤差程度で済み、ほとんど無視できる程度に小さ
い。従って、バンプ６のインナーリードに対する相対位
置の位置決め精度は極めて高くできるのである。
【００４７】従って、本リードフレームの製造方法によ
れば、インナーリード７の加工精度がきわめて高く、そ
れと共に、それに形成されるバンプ６のインナーリード
７に対する位置の精度が極めて高いので、全バンプ６を
半導体チップの全電極パッドに一括してボンディングす
るギャングボンディングが支障なく行い得る。しかも、
バンプ６は成長速度の速いメッキにより行うので、ギャ
ングボンディングに必要な厚さに要する時間を蒸着によ
り行う場合に比較して短くでき、ギャングボンディング
の適用範囲を広め、生産性の向上に大きく貢献できる。
【００４８】図３（Ａ）〜（Ｃ）は本発明リードフレー
ムの製造方法の第２の実施例の要部を説明するための断
面図である。本実施例は、バンプをパラジウムにより形
成するものものであり、図１（Ａ）に示すバンプを形成
するためのレジスト膜５をマスクとするメッキを金メッ
キではなく、図３（Ａ）に示すようにパラジウムメッキ
で行う。パラジウムメッキ液としては例えば高純度化学
パラグライトＳＳＴを用いる。６ｐはパラジウム膜（厚
さ例えば０．０１μｍ以上）である。このようにバンプ
としてパラジウム膜６ｐを形成するのは、前述の通り、
第１に、金よりも材料費が安くそれでいてアルミニウム
バンプの場合よりも良好なボンディングが可能であり、
ギャングボンディングも可能だからであり、第２に、メ
ッキ液として金メッキ、アルミニウムメッキの場合より
も安全な液を使用することができるからである。
【００４９】次に、図３（Ｂ）に示すように、ニッケル
膜（厚さ例えば０．１μｍ以上）４０を上記レジスト膜
５をマスクとして形成する。このニッケル膜４０は半導
体チップの電極と回路配線のバンプ６ｐを超音波ボンデ
ィングするときに超音波振動が逃げないようにするため
のバンプ６ｐの下地となるよう形成する。
【００５０】その後は図１（Ｂ）〜（Ｆ）に示したと同
じ工程によりリードフレーム製造を進めると図３（Ｃ）
に示すリードフレームが出来上がる。そして、そのリー
ドフレームを用いて図２（Ａ）〜（Ｅ）に示したと同じ
方法で半導体装置を組み立てると図４に示す半導体装置
が出来上がる。
【００５１】このようなリードフレーム、半導体装置に
よれば、バンプとして金に比較して安価なパラジウムを
用いることができるので、材料費を安くすることがで
き、延いてはリードフレーム、半導体装置を低価格化す
ることができる。そして、パラジウムのメッキにはシア
ンの如き毒性の強いものや起爆性のあるものをメッキ液
として使用する必要がないので、管理がし易いという利
点もある。
【００５２】図５（Ａ）〜（Ｄ）は本発明リードフレー
ムの製造方法の第３の実施例の要部を工程順に示す断面
図である。本実施例は、図１、３に示した実施例におけ
る金膜６或いはパラジウム膜６ｐからなるバンプの形成
に変形を加えたものであり、バンプの形成以外に関して
は第１の実施例と異なるところはないので、詳細な説明
を省略する。尚、本実施例はバンプを金膜６により形成
したものを例とするものであるが、パラジウム膜６ｐに
より形成するようにしても良いことはいうまでもない。
【００５３】（Ａ）先ず、図１に示したベース１と同じ
ものを用意し、そのインナーリード形成側表面（メッキ
下地層となる銅層４表面）に、形成すべきインナーリー
ドを含む回路配線のパターンに対してネガのパターンを
有するレジスト膜１５を形成する。図５（Ａ）は該レジ
スト膜１５形成後の状態を示す。
【００５４】（Ｂ）次に、図５（Ｂ）に示すように、マ
スク治具（例えばプラスチックからなる。）１６をあて
がい、インナーリード７のバンプを形成すべき先端部よ
りも外側を該マスク治具１６によりマスクした状態にす
る。
【００５５】（Ｃ）次に、図５（Ｃ）に示すように、バ
ンプを成す金膜６を電解メッキにより形成する。また、
金膜上にニッケル膜を拡散防止膜として付加することも
できる。
【００５６】この電解メッキにおいて、メッキ下地膜た
る銅膜４を覆うレジスト膜１５とマスク治具１６とがマ
スクとなる。その後、マスク治具１６を取り去る。尚、
バンプをパラジウム膜６ｐで形成する場合には、金膜６
を形成する場合と同様にマスク治具１６をマスクとして
電解メッキすることにより行う。そして、ニッケル膜
（図３の４０に相当する。）を続けて行うことになる。
図５（Ｃ）の下側に矢印により引き出した部分はバンプ
をパラジウムにより形成した場合におけるバンプ部分を
拡大して示しており、６ｐがパラジウム、４０がニッケ
ル膜である。
【００５７】（Ｄ）次に、図５（Ｄ）に示すように、上
記レジスト膜１５をマスクとして銅を電解メッキするこ
とによりインナーリードを含む回路配線７を形成する。
【００５８】その後は、図１（Ｃ）に示す工程に移り、
以後、第１の実施例と同様に工程を進める。リードフレ
ームの製造後の半導体チップの組み付け（半導体装置の
組立）も図２に示す工程で行う。
【００５９】本発明はこのような態様でも実施すること
ができ、第１、第２の実施例の場合に比較してフォトリ
ソグラフィ 工程が少なくなるので、工程数の低減を図
り、生産性の向上を図ることができる。尚、この場合、
マスク治具１６の位置決め精度がフォトリソグラフィの
加工精度よりも低いが、しかし、バンプ６（６ｐ）の位
置決め精度として要求される精度は充分に得ることがで
きるし、多少マスク治具１６に位置ずれが生じても、バ
ンプ６（６ｐ）が形成されるのはインナーリード形成用
レジスト膜１５で覆われていない部分に限られているか
ら、インナーリード７から横に食み出して形成されるこ
とはあり得ない。マスク治具１６の位置ずれにより生じ
るのは単にバンプ６のインナーリード７の長手方向にお
けるずれのみであり、予想されるずれ分を考慮してバン
プ６の長さを稍長めに設定しておくなどの措置により対
処できるので問題は生じない。
【００６０】図６（Ａ）乃至（Ｅ）は本発明の第４の実
施例の要部を工程順に示す断面図である。本実施例は、
第１或いは第２の実施例とはベースとして銅或いは銅合
金からなる単層の金属板を用い、後でエッチングストッ
パとなるエッチングストップ層をその金属板の表面に選
択的に形成するという点で顕著に異なっているが、それ
以外の点では第１或いは第２の実施例とは異なるところ
はないので、異ならない点についての詳細な説明を省略
する。また、本実施例はバンプとして金膜６を形成する
が、パラジウム膜６ｐを形成するようにしても良いこと
はいうまでもない。
【００６１】（Ａ）先ず、ベースとして、銅或いは銅合
金からなる単層の金属板１ａを用意し、そのインナーリ
ード形成側表面に、形成すべきインナーリードを含む回
路配線のパターンに対してネガのパターンを有するレジ
スト膜１５を形成する。図６（Ａ）は該レジスト膜１５
形成後の状態を示す。
【００６２】（Ｂ）次に、図６（Ｂ）に示すように、上
記レジスト膜１５をマスクとして、例えばニッケル或い
はニッケル・リン合金からなるエッチングストップ層３
ａを電解メッキにより形成する。該エッチングストップ
層３ａは後でベース１ａを裏面側から選択エッチングし
て不要部分を除去する[ 図１（Ｆ）に示す工程参照] に
際してエッチングストッパとして作用してインナーリー
ドを含む回路配線を保護する役割を果たすものであり、
該回路配線を保護しさえすればよいので、全面的に形成
されている必要はなく、回路配線と同じパターンでも良
い。そして、このようにすると、このエッチングストッ
プ層３ａにより各配線間が短絡されるというおそれがな
く、従って、エッチングストップ層３ａを除去する工程
は必要ではなくなる。尚、該エッチングストップ層３ａ
形成後にメッキ下地層として例えば銅層を形成するよう
にしても良い。
【００６３】（Ｃ）次に、図６（Ｃ）に示すように、マ
スク治具１６をあてがい、インナーリードのバンプを形
成すべき先端部よりも外側を該マスク治具１６によりマ
スクした状態にする。また、マスクとして感光性樹脂を
用いることもできる。
【００６４】（Ｄ）次に、図６（Ｄ）に示すように、バ
ンプを成す金膜（あるいは金膜上にニッケル膜を形成し
た多層膜）６を電解メッキにより形成する。この場合、
メッキ下地膜たる銅膜４を覆うレジスト膜１５とマスク
治具１６とが電解メッキにおけるマスクとなる。その
後、マスク治具１６を取り去る。尚、前述の通り、バン
プをパラジウム膜により形成する場合には、上記マスク
（マスク治具１６或いは感光性樹脂等）をした上で金膜
に代わるパラジウム膜（厚さ例えば０．０１μｍ以上）
を電解メッキにより形成し、その後引き続いて、拡散防
止用のニッケル膜（厚さ例えば０．１μｍ以上）を電解
メッキにより形成する。図６（Ｄ）の下側に矢印により
引き出した部分はバンプをパラジウムにより形成した場
合におけるバンプ部分を拡大して示しており、６ｐがパ
ラジウム、４０がニッケル膜である。
【００６５】（Ｅ）次に、図６（Ｅ）に示すように、上
記レジスト膜１５をマスクとして銅を電解メッキするこ
とによりインナーリードを含む回路配線７を形成する。
【００６６】その後は、図１（Ｃ）に示す工程に移り、
以後、第１の実施例と同様に工程を進める。
【００６７】但し、エッチングストップ層３ａを除去す
る工程は必要ではない。この点については、前にも触れ
たが、詳しく説明すると次の通りである。第１、第２の
実施例のように、全面的にエッチングストップ層３を形
成した場合には、ベース１を成す銅層２のリードフレー
ムのフレームとして用いる部分を除き下側からの選択エ
ッチングにより除去するときにニッケルからなるエッチ
ングストップ層３がエッチングストッパとなるが、その
エッチング後、ニッケルからなるエッチングストップ層
３の裏面に露出する部分及びメッキ下地層として用いた
銅層４を除去する。なぜならば、この除去をしないと、
各インナーリード間がエッチングストップ層３及び銅層
４により短絡された状態のままになるからである。
【００６８】しかるに、図６に示す第３の実施例によれ
ば、エッチングストップ層３ａはインナーリードを含む
回路配線と同じパターンになるので、インナーリード間
を短絡した状態になっていない。従って、除去する必要
がない。
【００６９】尚、リードフレームの製造後の半導体チッ
プの組み付けは図２に示す工程で行う。勿論、バンプ６
と半導体チップの電極パッドとの接続はギャングボンデ
ィングにより行うことができる。
【００７０】図７（Ａ）乃至（Ｆ）は本発明リードフレ
ームの製造方法の第５の実施例を工程順に示す断面図で
ある。本実施例は本発明をチップサイズパッケージタイ
プのリードフレームの製造に適用したものである。本実
施例においてはバンプを金により形成しているが、パラ
ジウムにより形成するようにしても良いことはいうまで
もない。
【００７１】（Ａ）先ず、図７（Ａ）に示すように、二
層構造の積層板上のベース１ｂを用意し、該ベース１ａ
上にバンプを成す金膜６を形成する。
【００７２】該ベース１ｂは、リング（半導体チップを
囲繞しそれとの間を接着されることにより該半導体チッ
プを補強するもので、外形リングと称される。）となる
厚さ例えば１５０μｍの銅層２ａ、エッチングストッパ
としての役割を担う厚さ例えば２μｍのニッケル層３ａ
を積層したものである。尚、該ニッケル層３ａ上に厚さ
例えば２μｍの銅からなるメッキ下地層を積層したもの
を用いても良い。この場合において、メッキ下地層は、
例えばクロム層（厚さ例えば０．２μｍ）の上にニッケ
ル層（厚さ例えば２μｍ）を形成した多層構造にしても
良い。
【００７３】また、バンプを成す金膜６はベース１ｂ上
にレジスト膜を選択的に（形成すべき金膜のパターンに
対してネガのパターンに）形成し、その後、該レジスト
膜をマスクとして金を電解メッキすることにより形成す
る。金膜６の厚さは例えば０．１〜５μｍである。本実
施例はチップサイズパッケージ型リードフレームに本発
明を適用したものであり、斯かるリードフレームの場
合、ギャングボンディングは難しいので、シングルポイ
ントボンディングが為されることになり、その場合、バ
ンプを成す金膜はギャングボンディングをする場合のよ
うには厚いことは要求されず、０．１〜５μｍ程度で充
分である。金膜（あるいは金膜上にニッケル膜を形成し
た多層膜）６の形成を終えると、その際マスクとして用
いたレジスト膜は除去する。図７（Ａ）は該レジスト膜
除去後の状態を示す。
【００７４】尚、バンプを金膜ではなく、パラジウム膜
により形成する場合には、当然に本工程はパラジウム膜
の電解メッキ工程（メッキ膜厚０．０１μｍ以上）にな
る。そして、パラジウム膜形成後は、そのパラジウム膜
の形成に用いたマスクをそのままマスクとして用いて拡
散防止用のニッケル膜のメッキ（膜厚０．１μｍ以上）
を施すことになる。図７（Ａ）の下側に矢印により引き
出した部分はバンプをパラジウムにより形成した場合に
おけるバンプ部分を拡大して示しており、６ｐがパラジ
ウム、４０がニッケル膜である。
【００７５】（Ｂ）次に、図７（Ｂ）に示すように、上
記ベース１ｂ上にインナーリード７及び吊り部３１（図
７には現れないが、図９に現れる。）を形成する。具体
的には、該インナーリード７及び吊り部３１を形成すべ
きパターンに対してネガのパターンのレジストを塗布
し、該レジストをマスクとして銅メッキ（メッキ厚さ例
えば３０μｍ）することにより形成する。
【００７６】該吊り部３１は、半導体チップ（１２）を
囲繞する補強用外形リング（３２）を吊るものであり、
インナーリード７と同じ層からなり、従って、例えば銅
からなる。一方、リング（３２）は、今の段階ではまだ
形成されていないが、吊り部３１を介してリードフレー
ム主部の外側に一体に形成されるものであり、例えば
銅、ニッケル（或いはアルミニウム）、銅等からなる積
層構造を有する。
【００７７】（Ｃ）次に、図７（Ｃ）に示すように、ベ
ース１ｂに対してそれを貫通するエッチングを両面から
選択的に行うことにより複数のフィルム回路が一体に連
結されたリードフレーム形状に成形する。該エッチング
は例えば塩化第２鉄系のエッチング液を用いて行う。
【００７８】（Ｄ）次に、図７（Ｄ）に示すように、ベ
ース１ｂａのリード形成面側の表面に絶縁層（絶縁フィ
ルム）８を選択的に形成し、該絶縁層８の開口９に半田
ボール１１を形成する。
【００７９】（Ｅ）次に、図７（Ｅ）に示すように、ベ
ース１ａの裏面側に位置する厚い銅層２ａの外形リング
となる部分（３２）よりも内側を裏面側からの選択的エ
ッチングにより除去する。このとき、ニッケルからなる
エッチングストップ層３ａがリードを含む回路配線７の
エッチングを防止するエッチングストッパとしての働き
をする。尚、この段階では、該ニッケルからなるエッチ
ングストップ層３ａは図７（Ｃ）の選択的エッチングの
際に除去された部分を除き残存している状態である。
【００８０】（Ｆ）次に、図７（Ｆ）に示すように、上
記リード７及び吊り部３１（但し、図５には吊り部３１
は一つも現れない。図９参照されたし。）をマスクとし
てニッケルからなるエッチングストップ層３ａをエッチ
ングする。これにより、各インナーリードを含む回路配
線７が独立し、ここで初めて互いに電気的にショートし
た状態ではなくなる。３３はリードフレーム１の主部
で、該主部３３は図７（Ｆ）においては外形リング３２
と分離したかのように視えるが、しかし、それは図７に
示す断面に吊り部３１が現れないためであり、実際には
その吊り部３１を介して外形リング３２と一体に連結さ
れている。
【００８１】図８（Ａ）乃至（Ｄ）は上記各方法により
製造されたリードフレームの半導体チップへの組付けを
工程順に示す断面図である。
【００８２】（Ａ）先ず、図８（Ａ）に示すように、リ
ードフレームに、整列された半導体チップ１２を位置決
めしたうえで緩衝接着層３４を介して接着する。該緩衝
接着剤３４はリードフレームと半導体チップ１２とを接
着する役割を持つが、更に、半導体チップ１２の表面を
保護する役割を担うので、クッション性を持つことが要
求される。
【００８３】（Ｂ）次に、図８（Ｂ）に示すように、各
インナーリード７の先端部のバンプ６を半導体チップ１
２の電極パッド５、５、・・・に例えばシングルポイン
トボンディングにより接続する。３６はシングルポイン
トボンディング用ボンディングツールである。尚、チッ
プサイズパッケージタイプのものは半導体チップの周辺
部に電極が存在するので現在の技術ではギャングボンデ
ィングが難しい。しかし、技術の進歩によりギャングボ
ンディングができる可能性がある。
【００８４】（Ｃ）次に、図８（Ｃ）に示すように、半
導体チップ１２及びリードフレーム主部３３・外形リン
グ３２間にエポキシ樹脂あるいはシリコン樹脂等の封止
剤３７をポッテングにより注入して封止し、且つ半導体
チップ１２及びリードフレーム主部３３・外形リング３
２間を固定する。
【００８５】（Ｄ）次に、複数の半導体チップ１２のイ
ンナーリードを一体に連結したリードフレームの不要部
分を切断することにより図８（Ｄ）に示すように、リー
ドフレーム１の各半導体チップ毎の部分を互いに他から
分離する。これによってリードフレームを中間回路基板
として有し、該中間回路基板上に半導体チップ１２の各
電極と接続されたボールグリッドアレイ状の外部端子を
成す半田ボール１１を有し、外形リング３２により補強
された半導体装置を得ることができる。図９はそのでき
た半導体装置の封止剤３７を捨象して示す平面図であ
る。
【００８６】斯かる実施例によれば、第１乃至第３の実
施例が享受する効果を、ギャングボンディングにより一
括してボンディングすることにより生産性を高めること
ができるという効果を除き、享受しうる。
【００８７】尚、上記各実施例においては、エッチング
ストップ層３、３ａをニッケルにより形成していたが、
アルミニウムにより形成しても良いことは発明の実施の
形態の項で述べた。
【００８８】上述した各種リードフレームは半導体装置
の小型化に寄与するので、上記リードフレームを用いた
半導体装置は電子機器に使用されてその電子機器の小型
化に寄与する。図１０はそのような電子機器（携帯電
話）の一例を示す一部切欠斜視図である。同図におい
て、Ａは電子機器、例えば携帯電話、Ｂは該電子機器Ａ
内のマザーボード、Ｃは該マザーボードＢに搭載された
ところの本発明に係る半導体装置であり、該電子機器の
内部回路を構成する。
【００８９】
【発明の効果】請求項１のリードフレームの製造方法に
よれば、蒸着に比較してメッキの方が下地との密着力を
強くすることができ、また、バンプを成す金属膜の成長
速度が速いので、必要な厚さの金属膜を形成するのに要
する時間を短くすることができる。更に、蒸着の場合に
比較してメッキの方が要する設備の価格が低く、設備投
資に要する費用が安くて済む。
【００９０】そして、インナーリードの形成前の剛性の
強い状態のベース上にバンプを成す金属膜をメッキによ
り形成するので、できてしまったインナーリードの表面
先端部に形成する場合に比較して下地（土台）の安定性
が高く、バンプの形成がし易く、形成位置の位置精度を
高めることができる。
【００９１】請求項２のリードフレームの製造方法によ
れば、バンプを成す金属膜の形成を、ベース上に、形成
すべきインナーリード及び回路配線のパターンに対して
ネガのパターンを有するレジスト膜を形成し、更に、各
インナーリードの先端部へのメッキを阻むマスク治具で
マスクした状態でメッキすることにより行うので、レジ
スト膜とマスク治具との位置関係をきちんとすることに
よりバンプを成す金属膜を、次に形成され該金属膜とそ
れと接続されるインナーリードに対して比較的正確な位
置関係を有する位置に形成することが簡単にできる。
【００９２】しかも、その後、マスク治具を取り去った
状態でインナーリードを含む回路配線を上記レジスト膜
をマスクとして形成するので、バンプと回路配線との位
置関係を高い精度で所定通りにできる。
【００９３】請求項３のリードフレームの製造方法によ
れば、エッチングストップ層を表面に有するベース上に
バンプを成す金膜を形成し、その後、回路配線を形成す
るので、リードフレームのフレーム部分、外形リングと
なる比較的厚い銅等からなる金属層の表面にエッチング
ストップ層を形成したもの或いは更にそのエッチングス
トップ層の表面にインナーリードを含む回路配線形成材
料層を形成したものをベースとして用いてインナーリー
ドを形成する技術（特開平８−１４８５３０号公報、特
願平８−４７２２１号）に、請求項１記載の金バンプを
形成する技術を適用することが可能になる。
【００９４】請求項４のリードフレームの製造方法によ
れば、バンプを成す金属膜を金により形成するので、半
導体チップとのボンディングを良好に行うことができ、
シングルボンディングは勿論のことギャングボンディン
グによるボンディングも可能になる。
【００９５】請求項５のリードフレームの製造方法によ
れば、バンプを成す金属膜をパラジウムにより形成する
ので、半導体チップの電極とのボンディングを良好にす
ることができ、シングルボンディングは勿論のことギャ
ングボンディングによるボンディングも可能になるのみ
ならず、パラジウムが金よりも低価格なので、リードフ
レームの低価格化に、延いてはリードフレームを用いた
半導体装置の低価格化に寄与する。また、パラジウムメ
ッキには金メッキ等のように危険なメッキ液を使用しな
くて済むので管理がやりやすく、管理コストも安くて済
む。
【００９６】請求項６のリードフレームの製造方法によ
れば、バンプを成すパラジウム膜の厚さを０．０１μｍ
以上にしたので、バンプに必要な電極パッドとのボンデ
ィング性と弾力性を充分に得ることができる。
【００９７】請求項７のリードフレームの製造方法によ
れば、バンプを成すパラジウム膜の下地としてニッケル
膜があるので、バンプを半導体チップの電極にボンディ
ングする場合に超音波の拡散を防止する役割を果たし、
超音波振動が拡散してボンディング部に集中しないこと
によりボンディングが不完全になることを阻む。依っ
て、良好なボンディングが可能になる。
【００９８】請求項８のリードフレームによれば、バン
プを成す金属膜をパラジウムにより形成するので、半導
体チップの電極とのボンディングを良好にすることがで
き、シングルボンディングは勿論のことギャングボンデ
ィングによるボンディングも可能になるのみならず、パ
ラジウムが金よりも低価格なので、リードフレームの低
価格化に、延いてはリードフレームを用いた半導体装置
の低価格化に寄与する。また、パラジウムメッキには金
メッキ等のように危険なメッキ液を使用しなくて済むの
で管理がやりやすく、管理コストも安くて済む。
【００９９】請求項９のリードフレームによれば、バン
プを成すパラジウム膜の厚さを０．０１μｍ以上にした
ので、バンプに必要な電極パッドとのボンディング性と
弾力性を充分に得ることができ、より良いボンディング
ができる。
【０１００】請求項１０のリードフレームによれば、バ
ンプを成すパラジウム膜の下地としてニッケル膜がある
ので、バンプを半導体チップの電極にボンディングする
場合に超音波の拡散を防止する役割を果たし、超音波振
動が拡散してボンディング部に集中しないことによりボ
ンディングが不完全になることを阻む。依って、良好な
ボンディングが可能になる。
【０１０１】請求項１１の半導体装置によれば、用いる
リードフレームのバンプが金ではなく、パラジウムから
なるので、材料費が安く、それでいてギャングボンディ
ングも可能である。また、金をメッキする場合、シアン
という毒性、危険性の高いメッキ液を使用する必要があ
り、また、アルミニウムをメッキする場合には起爆性の
あるメッキ液を使用する必要があるが、パラジウムをメ
ッキで形成する場合にはそのような問題のあるメッキ液
を使用する必要がなく、安全性に高いというメリットも
ある。
【０１０２】請求項１２の半導体装置によれば、用いる
リードフレームのバンプの厚さを０．０１μｍ以上にし
たので、バンプに必要な電極パッドとのボンディング性
と弾力性を充分に得ることができ、より良いボンディン
グができる。
【０１０３】請求項１３の半導体装置によれば、バンプ
を成すパラジウム膜の下地としてニッケル膜があるの
で、バンプを半導体チップの電極にボンディングする場
合に超音波の拡散を防止する役割を果たし、超音波振動
が拡散してボンディング部に集中しないことによりボン
ディングが不完全になることを阻む。依って、良好なボ
ンディングが可能になる。
【０１０４】請求項１４の半導体装置の組立方法によれ
ば、上記リードフレームの製造方法により製造されたリ
ードフレームを半導体装置の組立に用いるので、ボンデ
ィング性が良好でギャンボンディング可能なバンプが形
成されたリードフレームを半導体装置の組立に用いるこ
とができる。そして、そのようなリードフレームを用い
てインナーリードと半導体チップの電極パッドをシング
ルポイントボンディングによりボンディングした場合に
は、きわめて良好なボンディングができ、また、ギャン
グボンディングによりボンディングした場合には生産性
を高くできるのである。
【０１０５】請求項１５の電子機器によれば、上記リー
ドフレームの持つ上述した各利点を享受した半導体装置
を用いるので、その利点を享受することができる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｆ）は本発明リードフレームの製
造方法の第１の実施例を工程順に示す断面図である。
【図２】（Ａ）乃至（Ｅ）は図１に示すプロセスを終え
たリードフレームへの半導体チップの組付け（本発明半
導体装置の組立方法の第１の実施例）を工程順に示す断
面図である。
【図３】（Ａ）乃至（Ｃ）は本発明リードフレームの製
造方法の第２の実施例の要部を説明する断面図である。
【図４】図３に示した製造方法により製造されたリード
フレームを用いた半導体装置を示す断面図である。
【図５】（Ａ）乃至（Ｄ）は本発明リードフレームの製
造方法の第３の実施例の要部を工程順に示す断面図であ
る。
【図６】（Ａ）乃至（Ｅ）は本発明リードフレームの製
造方法の第４の実施例の要部を工程順に示す断面図であ
る。
【図７】（Ａ）乃至（Ｆ）は本発明リードフレームの製
造方法の第５の実施例を工程順に示す断面図である。
【図８】（Ａ）乃至（Ｄ）は図７により製造されたリー
ドフレームの半導体チップへの組付けを工程順に示す断
面図である。
【図９】図８に示した組立方法によりできた半導体装置
の封止剤を捨象して示す平面図である。
【図１０】本発明に係るリードフレームを用いた半導体
層を使用した電子機器を一部切り欠いて示す斜視図であ
る。
【図１１】リードフレームのバンプの半導体チップの電
極パッドへのボンディングを示す図である。
【符号の説明】
１・・・ベース、３・・・エッチングストップ層、５・
・・レジスト膜、６・・・バンプを成す金膜、６ａ・・
・バンプを成すパラジウム、７・・・インナーリードを
含む回路配線、８・・・絶縁層、９・・・開口部、１１
・・・半田ボール（外部端子を成す電極）、１２・・・
半導体チップ、１５・・・レジスト膜、１６・・・マス
ク治具、２０、２１・・・ギャングボンディング用部
材、４０・・・ニッケル膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 秀幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 金属からなるベース上の少なくとも半導
    体チップの各電極とボンディングされる位置にバンプを
    成す金属膜をメッキにより形成し、 その後、上記バンプを成す金属膜に接続されたインナー
    リードを含む回路配線を金属のメッキにより形成するこ
    とを特徴とするリードフレームの製造方法。
  2. 【請求項２】 バンプを成す金属膜の形成を、ベース上
    に、形成すべきインナーリード及び回路配線のパターン
    に対してネガのパターンを有するレジスト膜を形成し、
    更に、各インナーリードの先端部へのメッキを阻むマス
    ク治具でマスクした状態でメッキすることにより行い、 インナーリードを含む回路配線の形成を、上記マスク治
    具を取り去り、上記レジスト膜のみをマスクとするメッ
    キにより行うことを特徴とする請求項１記載のリードフ
    レームの製造方法。
  3. 【請求項３】 エッチングストッパとなる金属層（エッ
    チングストップ層）を表面に有する金属からなるベース
    上の少なくとも半導体チップの各電極とボンディングさ
    れる位置にバンプを成す金属膜をメッキにより形成し、 その後、上記バンプを成す金属膜に接続されたインナー
    リードを含む回路配線を金属のメッキにより形成し、 上記回路配線の形成面上に該回路配線が露出する開口部
    を有する絶縁膜を形成し、 上記開口部にメッキにより電極ボールを形成し、 上記ベースの反回路配線側を、上記エッチングストップ
    層を回路配線側のエッチングを阻むストッパとして用い
    るエッチングにより、選択的にエッチングし、 その後、上記エッチングストップ層を除去することを特
    徴とするリードフレームの製造方法。
  4. 【請求項４】 バンプを成す金属膜を金により形成する
    ことを特徴とする請求項１、２又は３記載のリードフレ
    ームの製造方法。
  5. 【請求項５】 バンプを成す金属膜をパラジウムにより
    形成することを特徴とする請求項１、２又は３記載のリ
    ードフレームの製造方法。
  6. 【請求項６】 バンプを成しパラジウムからなる金属膜
    を厚さが０．０１μｍ以上に形成することを特徴とする
    請求項５記載のリードフレームの製造方法。
  7. 【請求項７】 パラジウムからなるバンプを成す金属膜
    をニッケル膜を下地にして形成することを特徴とする請
    求項５又は６記載のリードフレームの製造方法。
  8. 【請求項８】 絶縁性フィルムの一方の表面にインナー
    リードを含む配線膜を形成し他方の表面にその配線膜と
    該絶縁フィルムの開口部を通じて接続された外部端子を
    成す電極を有するリードフレームにおいて、 上記バンプをパラジウムにより形成してなることを特徴
    とするリードフレーム。
  9. 【請求項９】 パラジウムからなるバンプの厚さが０．
    ０１μｍ以上であることを特徴とする請求項８記載のリ
    ードフレーム。
  10. 【請求項１０】 パラジウムからなるバンプがニッケル
    膜を下地にして形成されていることを特徴とする請求項
    ８又は９記載のリードフレーム。
  11. 【請求項１１】 絶縁性フィルムの一方の表面にインナ
    ーリードを含む配線膜を形成し他方の表面にその配線膜
    と該絶縁フィルムの開口部を通じて接続された外部端子
    を成す電極を有するリードフレームと、各電極が上記各
    インナーリードと接続された半導体チップを有する半導
    体装置において、 上記バンプをパラジウムにより形成してなることを特徴
    とする半導体装置。
  12. 【請求項１２】 パラジウムからなるバンプの厚さが
    ０．０１μｍ以上であることを特徴とする請求項１１記
    載の半導体装置。
  13. 【請求項１３】 パラジウムからなるバンプがニッケル
    膜を下地にして形成されていることを特徴とする請求項
    １１又は１２記載の半導体装置。
  14. 【請求項１４】 請求項１、２、３、４、５、６又は７
    記載されたリードフレームの製造方法によりリードフレ
    ームを製造し、 その後、該リードフレームのインナーリードをそのバン
    プにて半導体チップの電極パッドにシングルポイントボ
    ンディング又はギャングボンディングによりボンディン
    グすることを特徴とする半導体装置の組立方法。
  15. 【請求項１５】 絶縁性フィルムの一方の表面にインナ
    ーリードを含む配線膜を形成し他方の表面にその配線膜
    と該絶縁フィルムの開口部を通じて接続された外部端子
    を成す電極を有するリードフレームと、各電極が上記各
    インナーリードと接続された半導体チップを有し、 上記バンプをパラジウムにより形成してなる半導体装置
    を用いたことを特徴とする電子機器。
JP9354244A 1997-07-01 1997-12-24 リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器 Pending JPH1174413A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9354244A JPH1174413A (ja) 1997-07-01 1997-12-24 リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
SG1998001546A SG64493A1 (en) 1997-07-01 1998-06-29 Lead frame manufacturing method of a lead frame semiconductor device assembling method of a semiconductor device and electronic apparatus
TW087110596A TW432465B (en) 1997-07-01 1998-06-30 Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus
US09/106,772 US6051450A (en) 1997-07-01 1998-06-30 Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus
KR1019980026408A KR19990013513A (ko) 1997-07-01 1998-07-01 리드 프레임, 리드 프레임 제조 방법, 반도체 디바이스,반도체 디바이스의 조립 방법, 및 전자 장치
US09/491,444 US6563202B1 (en) 1997-07-01 2000-01-26 Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-175807 1997-07-01
JP17580797 1997-07-01
JP9354244A JPH1174413A (ja) 1997-07-01 1997-12-24 リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器

Publications (1)

Publication Number Publication Date
JPH1174413A true JPH1174413A (ja) 1999-03-16

Family

ID=26496958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9354244A Pending JPH1174413A (ja) 1997-07-01 1997-12-24 リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器

Country Status (5)

Country Link
US (2) US6051450A (ja)
JP (1) JPH1174413A (ja)
KR (1) KR19990013513A (ja)
SG (1) SG64493A1 (ja)
TW (1) TW432465B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047936A (ja) * 2000-10-18 2008-02-28 Nec Corp 半導体パッケージおよびその製造方法
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6323065B1 (en) * 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP3942738B2 (ja) * 1998-07-17 2007-07-11 松下電器産業株式会社 バンプ接合装置及び方法、並びに半導体部品製造装置
TW446627B (en) * 1998-09-30 2001-07-21 Toyo Kohan Co Ltd A clad sheet for lead frame, a lead frame using thereof and a manufacturing method thereof
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
JP4564113B2 (ja) * 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP4024958B2 (ja) * 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
KR100328576B1 (ko) * 1999-04-26 2002-03-14 김용훈 이동통신단말기를 이용한 계좌 이체방법
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW427555U (en) * 1999-10-06 2001-03-21 Shen Ming Tung Semiconductor device
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
US6649507B1 (en) 2001-06-18 2003-11-18 Taiwan Semiconductor Manufacturing Company Dual layer photoresist method for fabricating a mushroom bumping plating structure
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
EP1367644A1 (en) * 2002-05-29 2003-12-03 STMicroelectronics S.r.l. Semiconductor electronic device and method of manufacturing thereof
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
JP5346497B2 (ja) * 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
JP5443497B2 (ja) * 2008-09-25 2014-03-19 エルジー イノテック カンパニー リミテッド リードフレームの製造方法
EP2216796A1 (en) * 2009-02-05 2010-08-11 Delphi Technologies, Inc. Sliding contact assembly
CN101924046A (zh) * 2009-06-16 2010-12-22 飞思卡尔半导体公司 在半导体器件中形成引线键合的方法
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US8482136B2 (en) 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
CN103137570B (zh) 2011-11-29 2016-02-10 先进封装技术私人有限公司 基板结构、半导体封装元件及基板结构的制造方法
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622642A (ja) 1985-06-28 1987-01-08 Dainippon Printing Co Ltd 支持体付きリ−ドフレ−ムの製造方法
JPH0693699B2 (ja) * 1985-07-05 1994-11-16 富士通株式会社 デイジタル交換回線の切断接続方式
JPS6353959A (ja) * 1986-08-22 1988-03-08 Mitsui Haitetsuku:Kk 半導体装置用リ−ドフレ−ム及びその製造方法
JPS63239852A (ja) * 1987-12-03 1988-10-05 Mitsui Haitetsuku:Kk 半導体装置
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
US6025728A (en) * 1997-04-25 2000-02-15 Micron Technology, Inc. Semiconductor package with wire bond protective member

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047936A (ja) * 2000-10-18 2008-02-28 Nec Corp 半導体パッケージおよびその製造方法
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法

Also Published As

Publication number Publication date
SG64493A1 (en) 1999-04-27
KR19990013513A (ko) 1999-02-25
US6563202B1 (en) 2003-05-13
US6051450A (en) 2000-04-18
TW432465B (en) 2001-05-01

Similar Documents

Publication Publication Date Title
JPH1174413A (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6492252B1 (en) Method of connecting a bumped conductive trace to a semiconductor chip
US6627824B1 (en) Support circuit with a tapered through-hole for a semiconductor chip assembly
US7307347B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP3003624B2 (ja) 半導体装置
JP3971500B2 (ja) 半導体素子実装用配線基板の製造方法
US6800506B1 (en) Method of making a bumped terminal in a laminated structure for a semiconductor chip assembly
US6537851B1 (en) Method of connecting a bumped compliant conductive trace to a semiconductor chip
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPH11186439A (ja) 半導体パッケージ用基板及びその製造方法
JP2872548B2 (ja) 半導体装置の製造方法
JPH11163197A (ja) 半導体実装用基板
US6949408B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2002110858A (ja) 半導体パッケージの製造法及び半導体パッケージ
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JP2872531B2 (ja) 半導体モジュール基板，及びそれを用いた半導体装置
JP2004282098A (ja) 半導体パッケージの製造方法
JPH06151514A (ja) 集積回路のリードフレーム
JP2003133479A (ja) 半導体パッケージ及びその製造方法
JPH10135280A (ja) 半導体装置及びその製造方法並びに基板用回路フィルム
JP2004247766A (ja) 半導体素子実装用基板、半導体パッケージ及びその製造方法