[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH11265964A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH11265964A
JPH11265964A JP10067330A JP6733098A JPH11265964A JP H11265964 A JPH11265964 A JP H11265964A JP 10067330 A JP10067330 A JP 10067330A JP 6733098 A JP6733098 A JP 6733098A JP H11265964 A JPH11265964 A JP H11265964A
Authority
JP
Japan
Prior art keywords
insulating substrate
resin
semiconductor chip
outer peripheral
end surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10067330A
Other languages
English (en)
Other versions
JP3203228B2 (ja
Inventor
Haruo Hyodo
治雄 兵藤
Takayuki Tani
孝行 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP06733098A priority Critical patent/JP3203228B2/ja
Publication of JPH11265964A publication Critical patent/JPH11265964A/ja
Application granted granted Critical
Publication of JP3203228B2 publication Critical patent/JP3203228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 実装面積を縮小した小型のパッケージを得る
と共に、実装時の半田の吸着による事故を回避した、半
導体装置を提供する。 【解決手段】 絶縁基板１１の表面にアイランド部１３
とリード部１４を形成し、スルーホール１７、１８を介
して外部電極１５、１６と電気的に接続する。アイラン
ド部１３に半導体チップ１２を搭載し、リード部１４と
ワイヤボンドする。半導体チップ１２上を樹脂２１で被
覆し、ダイシングすることで絶縁基板１１の外周端面１
１ａと樹脂２１の外周端面２１ａとを連続した同一水平
面とする。外周端面１１ａ付近からアイランド部１２と
リード部１３の金メッキ層を後退させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にパッケージ外形を縮小し、実装面積を低減できる半
導体装置に関する。
【０００２】
【従来の技術】半導体装置の製造におけるパッケージン
グの技術には、金型と樹脂注入によるトランスファーモ
ールドが多用されている。このトランスファーモールド
技術にはリードフレームが用いられており、１本のリー
ドフレームで複数の半導体装置を同時に製造することに
なる。
【０００３】図５（Ａ）はトランスファーモールド工程
を示す図である。ダイボンド、ワイヤボンドにより半導
体チップ１をリードフレーム２に固着し、上下金型３
Ａ、３Ｂで形成したキャビティ４の内部にリードフレー
ム２を設置し、キャビティ４内にエポキシ樹脂を注入す
ることにより、半導体チップ１の封止が行われる。この
ようなトランスファーモールド工程の後、リードフレー
ム２を各半導体チップ１毎に切断して、個別の半導体装
置が製造される。
【０００４】図５（Ｂ）は、トランスファーモールドに
よって製造した半導体装置を示す図である。トランジス
タ等の素子が形成された半導体チップ１がアイランド５
上に半田等のろう材６によって固着実装され、半導体チ
ップ１の電極パッドとリード７とがワイヤ８で接続さ
れ、半導体チップ１の周辺部分が上記キャビティの形状
に合致した樹脂９で被覆され、樹脂９の外部にリード７
の先端部分が導出されたものである。
【０００５】
【発明が解決しようとする課題】従来のリードフレーム
とトランスファーモールドを用いたパッケージでは、外
部接続用のリード端子を樹脂から突出させるので、リー
ド端子の先端部までの距離を実装面積として考慮しなく
てはならず、樹脂の外形寸法より実装面積の方が遙かに
大きくなるという欠点がある。
【０００６】そのため、外部接続リードに半田バンプな
どを用いることで外形寸法と実装面積とをほぼ等しくす
るような手法や、実装基板上にベアチップを直接ダイボ
ンドする方法等が提案されている。このような命題に対
し、本願出願人は、絶縁基板とダイシング技術を用いる
ことにより、実装面積を大幅に低減した半導体装置を特
願平９−２６２１６０号に提案した。
【０００７】斯かる装置は、図６を参照して、第１の絶
縁基板５１に導電パターンによりアイランド部５２とリ
ード部５３を設け、半導体チップ５４をダイボンド、ワ
イヤボンドし、第２の絶縁基板５５の裏面に外部電極５
６を設け、更に第２の絶縁基板５５の４隅に導電メッキ
を施した切り欠き５７を設けて外部電極５６と接続し、
該外部電極５６とアイランド部５２及びリード部５３と
を中間の導電体パターン５８とスルーホール５９とによ
り電気的に接続したものである。パッケージの外形寸法
は金型のキャビティで決めるのではなく、半導体チップ
５４の周囲で樹脂６０と共にダイシングで切断すること
により形成している。これを実装するときは、切り欠き
５７内面に露出する導電メッキ層と共に第２の絶縁基板
５５裏面に形成した外部電極５６を電極として、実装基
板に半田で接着するものである。この構造は、リード端
子が突出しないので、実装面積を大幅に低減する事がで
きる。尚、図６（Ｂ）は図６（Ａ）のＢＢ線断面図であ
る。
【０００８】しかしながら、斯かる構造では樹脂６０と
第１の絶縁基板５１の境界部分にアイランド部５２とリ
ード部５３の導電パターンの端面が露出した構造とな
る。導電パターンに用いる金（Au）は半田との塗れ性が
極めて高いため、実装用の半田が前記導電パターンの端
面に達すると半田を吸着してしまい、第１の絶縁基板５
１と樹脂６０との境界に半田が侵入して剥がれ不良を生
じることが明らかになった。
【０００９】
【課題を解決するための手段】本発明は、上述した各事
情に鑑みて成されたものであり、第１に、共通の絶縁基
板上に複数の半導体チップを搭載し、半導体チップを樹
脂で封止し、半導体チップを囲むように樹脂と絶縁基板
とをダイシング・切断することにより、装置の外形寸法
及び実装面積を大幅に低減できる半導体装置を提供する
ものである。
【００１０】第２に、絶縁基板の表面に形成した導電体
パターンを、絶縁基板の外周端面から内側に後退させる
ことにより、導電体パターンが露出することを防止し、
もって実装時の半田が樹脂と絶縁基板との界面に吸着さ
れる現象を防止するものである。
【００１１】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。図１は本発明の半導体装置を示す（Ａ）平
面図、（Ｂ）ＡＡ線断面図である。この半導体装置は、
板厚が各々２５０〜３５０μのセラミックやガラスエポ
キシ等からなる絶縁基板１１と、基板１１の上に搭載さ
れ、トランジスタ素子などを形成した半導体チップ１２
とを有する。
【００１２】絶縁基板１１の表面には、金メッキ層によ
ってアイランド部１３とリード部１４とが形成されてお
り、絶縁基板１１の裏面にも金メッキ層により外部電極
１５、１６が形成されている、アイランド部１３とリー
ド部１４には絶縁基板１１を貫通するスルーホール１
７、１８が設けられ、この内壁にも金メッキ層等が設け
られて、表面のアイランド部１３、リード部１４と外部
電極１５、１６とを電気的に接続している。これによ
り、外部電極１５がトランジスタのコレクタ電極とな
り、外部電極１６が各々トランジスタのベース、エミッ
タに対応する。
【００１３】そして、半導体チップ１２はアイランド部
１３に銀ペーストや金シリコン共晶等の接着剤１９によ
って固着されており、半導体チップ１２表面に形成した
ボンディングパッドとリード部１４とが、ワイヤ２０で
ワイヤボンディングされている。これらの半導体チップ
１２とワイヤ２０を被覆するように、絶縁基板１１の上
にエポキシ系の絶縁樹脂２１を形成してこれを封止し、
略直方体のパッケージを形成している。
【００１４】パッケージの外形は、上面が樹脂２１によ
り、下面が絶縁基板１１の裏面により、そして４つの側
面が樹脂２１と絶縁基板１１の外周端面１１ａ、２１ａ
によって各々構成される。樹脂２１の外周端面２１ａと
絶縁基板１１の外周端面１１ａとは連続する同一水平面
を成している。そして、絶縁基板１１の表面に形成した
アイランド部１３とリード部１４の金メッキ層は、絶縁
基板１１の外周端部１１ａには達せず、基板１１の全周
にわたって、その端部から３０〜７０μの距離だけ後退
されている。後退された箇所には、絶縁基板１１の外周
端面１１ａに沿って半導体チップ１２の周囲を囲むよう
に幅が３０〜７０μ、深さ１００μ程度の溝２２が形成
されている。
【００１５】図１（Ｃ）は、斯かる装置を実装した状態
を示す断面図である。実装基板２３上に形成された回路
網形成用のプリント配線２４に、装置の外部電極１５、
１６を位置あわせして、半田により装置が固着される。
半田２５は表面張力によって端部に盛り上がって半田フ
ィレット２５を形成する。本発明の半導体装置であれ
ば、アイランド部１３とリード部１４を後退させたこと
により、樹脂２１と絶縁基板１１との境界部分の側面に
金メッキ層が露出しないので、半田フィレット２５の半
田を吸収することもなく、樹脂２１が剥離する事故を回
避できる。また、溝２２を設けたことにより絶縁基板１
１と樹脂２１との密着面積が増大するので、両者の接着
強度を増大できる。
【００１６】以上に説明した半導体装置は、以下の方法
によって得ることができる。 第１工程：図２（Ａ）参照 まずは装置複数個分に対応する大判の絶縁基板１１を準
備する。絶縁基板１１の表面には金メッキ層によりアイ
ランド１３とリード部１４に対応するパターンが櫛歯状
の連続パターンで描画されている。絶縁基板１１の裏面
にも同様の連続パターンで外部電極１５、１６に対応す
る金メッキ層が形成される。アイランド１３とリード部
１４の絶縁基板１１には外部電極１５、１６と電気的接
続を取るためのスルーホール１６、１７が設けられてい
る。この段階では、アイランド部１３とリード部１４と
は分離していない連続したパターンである。
【００１７】絶縁基板１１に対して、多数の半導体チッ
プ１２をダイボンドし、チップ上に形成したボンディン
グパッドとリード部１４とをボンディングワイヤ２０で
接続する。同図において、ダイシングライン２６で囲ま
れた領域が１つの半導体装置として後に切り出されるこ
とになる。 第２工程：図２（Ｂ） ダイシングライン２６を中心線として、これに沿うよう
幅５０〜８０μ、深さ約１００μの溝２２を形成する。
溝２２はダイシングブレードを用いて金メッキ層と共に
絶縁基板１１表面をダイシングすることによって形成す
る。これにより、溝２２を形成すると同時にアイランド
部１３とリード部１４をダイシングライン２６から後退
させることができる。
【００１８】第３工程：図３（Ａ） 絶縁基板１１の上にポッティングなどの手法により樹脂
２１を形成する。樹脂２１は半導体チップ１２を個別に
被覆するものではなく、複数の半導体チップ１２を連続
した樹脂層で一括して被覆する。例えば一枚の絶縁基板
１１に５０個の半導体チップ１２を搭載した場合は、５
０個全てのチップを一括して被覆する。
【００１９】第４工程：図３（Ｂ） ダイシングブレード２７により、ダイシングライン２６
に沿って樹脂１２と絶縁基板１１を同時に切断し、個々
の半導体装置に分離する。この工程では溝２２の幅より
も板厚が狭いダイシングブレードを用いており、これに
よって絶縁基板１１の外周端面１１ａに溝２２を残し、
アイランド部１３とリード部１４との金メッキ層が樹脂
２１の外周端面２１ａに露出しない構造を得ることがで
きる。更に、ダイシングによってパッケージの４つの側
面を構成することにより、それらの切断面（外周端面２
５、２６、２７）が同一平面で構成される。
【００２０】以上の方法によって製造された半導体装置
は、以下のメリットを有する。多数個の素子をまとめて
樹脂でパッケージングするので、個々にパッケージング
する場合に比べて、無駄にする樹脂材料を少なくでき。
材料費の低減につながる。モールド金型とリードフレー
ムとの位置合わせ精度がプラス・マイナス５０μ程度で
あるのに対して、ダイシング装置の位置あわせ精度はプ
ラス・マイナス１０μ程度と精度が高い。従って樹脂外
形をダイシングで形成すれば、アイランド部１３から樹
脂２１の切断面までの肉厚を薄くして、より外形寸法の
小さなパッケージを得ることができるほか、同じ外形寸
法で比較すればアイランド部１３の面積を増大して、搭
載可能な半導体チップ１２を大型化できる。
【００２１】尚、ダイシングで溝２２を形成する手段に
代えて、アイランド部１３とリード部１４のパターンを
形成する際に、あらかじめダイシングライン２６から後
退させたパターンで形成することでも同様の構造を得る
ことができる。更に図４に示したように、溝２２の形成
と同時的にアイランド部１３とリード部１４との間の空
白部分にも溝２２ａを形成することにより、樹脂との密
着強度を更に向上することも可能である。
【００２２】本実施形態では、半導体チップ１２にトラ
ンジスタを形成したが、縦型或いは比較的発熱量の少な
い横型のデバイスであればこれに限らず、例えば、パワ
ーＭＯＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等のデバイスを形成
した半導体チップであっても、本発明に応用ができるこ
とは説明するまでもない。
【００２３】
【発明の効果】以上に説明したように、本発明によれ
ば、リードフレームを用いた半導体装置よりも更に小型
化できるパッケージ構造を提供できる利点を有する。こ
のとき、リード端子が突出しない構造であるので、実装
したときの占有面積を低減し、高密度実装を実現でき
る。
【００２４】更に、絶縁基板１１と樹脂２１との境界部
分に金メッキ層が露出しない構成としたので、実装時の
半田が境界部分に吸いこまれて樹脂２１が剥離する事故
を回避することができる。加えて、絶縁基板１１の外周
部分に溝２２を形成することにより、絶縁基板１１と樹
脂２１との密着力を増大でき、溝２２をダイシングで形
成することにより、金メッキ層の後退と溝２２の形成を
同時的に実施することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す（Ａ）平面図、
（Ｂ）断面図、（Ｃ）断面図である。
【図２】製造方法を説明するための平面図である。
【図３】製造方法を説明するための断面図である。
【図４】他の実施の形態を示す（Ａ）平面図、（Ｂ）断
面図である。
【図５】従来例を説明する断面図。
【図６】半導体装置を示す（Ａ）平面図（Ｂ）断面図で
ある。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 その表面に導電体パターンによってアイ
    ランド部とリード部とを形成した絶縁性の基板と、 前記アイランド部に搭載した半導体チップと、 前記半導体チップの電極と前記リード部とを電気的に接
    続する手段と、 前記絶縁性の基板の上に設けられて前記半導体チップ及
    び前記アイランド部と前記リード部とを被覆する絶縁樹
    脂層と、 前記絶縁基板の裏面側に形成され、前記アイランド部ま
    たはリード部と電気的に接続された外部電極と、 前記絶縁基板の外周端面と、 前記絶縁樹脂の外周端面とを具備し、 前記絶縁基板の外周端面と前記絶縁基板の外周端面とが
    ほぼ一致し、 前記アイランド部と前記リード部の導電体パターンが前
    記外周端面より内側に位置し、 前記外周端面付近では前記絶縁性の基板の素材と前記絶
    縁樹脂とが密着していることを特徴とする半導体装置。
  2. 【請求項２】 前記外周端面が前記絶縁樹脂と前記絶縁
    基板とを同時に切断した切断面で構成されていることを
    特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記外周端面付近に溝を設けたことを特
    徴とする請求項１記載の半導体装置。
  4. 【請求項４】 その表面に複数個の半導体素子を形成す
    るための導電体パターンを形成した、絶縁性の基板を準
    備する工程と、 前記導電体パターンを前記絶縁性の基板の端から後退さ
    せる工程と、 前記導電体パターンに半導体チップを固着する工程と、 前記半導体チップを被覆するように前記絶縁基板の上部
    を樹脂で被覆する工程と、 前記半導体チップの周囲で、前記樹脂と前記絶縁基板と
    を切断して前記半導体素子を個々に分離する工程と、を
    具備することを特徴とする半導体装置の製造方法。
  5. 【請求項５】前記導電体パターンを前記絶縁性の基板の
    端から後退させる工程がダイシングによることを特徴と
    する請求項４記載の半導体装置の製造方法。
JP06733098A 1998-03-17 1998-03-17 半導体装置とその製造方法 Expired - Fee Related JP3203228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06733098A JP3203228B2 (ja) 1998-03-17 1998-03-17 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06733098A JP3203228B2 (ja) 1998-03-17 1998-03-17 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH11265964A true JPH11265964A (ja) 1999-09-28
JP3203228B2 JP3203228B2 (ja) 2001-08-27

Family

ID=13341912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06733098A Expired - Fee Related JP3203228B2 (ja) 1998-03-17 1998-03-17 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3203228B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196390A (ja) * 2000-01-11 2001-07-19 Sanyo Electric Co Ltd 半導体装置の製造方法
US6350631B1 (en) 1999-05-27 2002-02-26 Matsushita Electric Industrial Co., Ltd. Electronic device, method of manufacturing the same, and apparatus for manufacturing the same
US6890800B2 (en) 2001-12-14 2005-05-10 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device with ceramic multilayer board
US6919624B2 (en) * 2002-08-28 2005-07-19 Sanyo Electric Co., Ltd. Semiconductor device with exposed electrodes
WO2005071745A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485176B1 (ko) * 2017-09-27 2023-01-05 엘지이노텍 주식회사 램프 모듈 및 이를 포함하는 헤드램프

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350631B1 (en) 1999-05-27 2002-02-26 Matsushita Electric Industrial Co., Ltd. Electronic device, method of manufacturing the same, and apparatus for manufacturing the same
US6440774B2 (en) 1999-05-27 2002-08-27 Matsushita Electric Industrial Co., Ltd. Electronic device, method of manufacturing the same, and apparatus for manufacturing the same
JP2001196390A (ja) * 2000-01-11 2001-07-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4711483B2 (ja) * 2000-01-11 2011-06-29 三洋電機株式会社 半導体装置の製造方法
US6890800B2 (en) 2001-12-14 2005-05-10 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device with ceramic multilayer board
CN100353532C (zh) * 2002-08-28 2007-12-05 三洋电机株式会社 半导体装置
US6919624B2 (en) * 2002-08-28 2005-07-19 Sanyo Electric Co., Ltd. Semiconductor device with exposed electrodes
GB2415294A (en) * 2004-01-27 2005-12-21 Murata Manufacturing Co Laminated electronic part and its manufacturing method
JPWO2005071745A1 (ja) * 2004-01-27 2007-07-26 株式会社村田製作所 積層型電子部品およびその製造方法
GB2415294B (en) * 2004-01-27 2007-10-10 Murata Manufacturing Co Laminated electronic part and its manufacturing method
WO2005071745A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
CN100411155C (zh) * 2004-01-27 2008-08-13 株式会社村田制作所 层叠型电子元器件及其制造方法
US7446262B2 (en) 2004-01-27 2008-11-04 Murata Manufacturing Co., Ltd. Laminated electronic component and method for producing the same

Also Published As

Publication number Publication date
JP3203228B2 (ja) 2001-08-27

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
JP3819574B2 (ja) 半導体装置の製造方法
US6410363B1 (en) Semiconductor device and method of manufacturing same
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
JP2001015679A (ja) 半導体装置及びその製造方法
KR20010028815A (ko) 적층 패키지 및 그의 제조 방법
JP2002110718A (ja) 半導体装置の製造方法
JP3877409B2 (ja) 半導体装置の製造方法
JP3269025B2 (ja) 半導体装置とその製造方法
JPH08279591A (ja) 半導体装置とその製造方法
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JP3203228B2 (ja) 半導体装置とその製造方法
JP4073098B2 (ja) 半導体装置の製造方法
JP3877405B2 (ja) 半導体装置の製造方法
JP2000243875A (ja) 半導体装置
JP2000150705A (ja) 半導体装置およびその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP4162303B2 (ja) 半導体装置の製造方法
JPH11260850A (ja) 半導体装置およびその製造方法
JP4215300B2 (ja) 半導体装置の製造方法
KR100394775B1 (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
JP3045940B2 (ja) 半導体装置およびその製造方法
JPH09199631A (ja) 半導体装置の構造と製造方法
JP3877448B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees