[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH11224885A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11224885A
JPH11224885A JP10025277A JP2527798A JPH11224885A JP H11224885 A JPH11224885 A JP H11224885A JP 10025277 A JP10025277 A JP 10025277A JP 2527798 A JP2527798 A JP 2527798A JP H11224885 A JPH11224885 A JP H11224885A
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
semiconductor device
semiconductor chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10025277A
Other languages
Japanese (ja)
Inventor
Ryuichi Sawara
隆一 佐原
Nozomi Shimoishizaka
望 下石坂
Yoshifumi Nakamura
嘉文 中村
Takahiro Kumakawa
隆博 隈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10025277A priority Critical patent/JPH11224885A/en
Publication of JPH11224885A publication Critical patent/JPH11224885A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device with high reliability by preventing the peeling off of an insulating resin layer, due to moisture absorbed by the insulating resin layer. SOLUTION: This semiconductor device is provided with an insulating resin layer 20 formed by opening an electrode 11 on the main surface of a semiconductor chip 10, metal wiring 30 formed on the electrode 11 and the insulating resin layer 20 and provided with a land 31, a solder resist 40 formed by opening the land 31, a through-hole 50 passing through the solder resist 40 and the insulating resin layer 20 reaching the main surface of the semiconductor chip 10 and a metal ball 60 provided on the land 31. Since the moisture absorbed by the insulating resin layer 20 is discharged from the exposed surface of the insulating resin layer 20 at the through-hole 50 to the outside of the semiconductor device, the peeling off of the insulating resin layer 20 due to the moisture is prevented, and the semiconductor device with the high reliability is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、トランジスタ等の
半導体素子を有する半導体装置であって、特に外部機器
との間における接続の信頼性を確保できる半導体装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a semiconductor element such as a transistor, and more particularly to a semiconductor device capable of securing reliability of connection with an external device.

【0002】[0002]

【従来の技術】近年、電子機器の小型化、高機能化に伴
い、半導体装置に対して小型化、高密度化、高速化が要
求されるようになってきた。このため、例えば、メモリ
ー用パッケージとしてはLOC(リード・オン・チッ
プ)やSON(スモール・アウトライン・ノンリード)
等が開発され、あるいはTABテープを利用したμBG
A(マイクロ・ボール・グリッド・アレイ)(特表平0
6−504408号公報)といったパッケージが開発さ
れている。
2. Description of the Related Art In recent years, as electronic devices have become smaller and more sophisticated, semiconductor devices have been required to be smaller, denser and faster. For this reason, for example, LOC (lead-on-chip) or SON (small outline non-lead) is used as a memory package.
ΜBG using TAB tape
A (Micro ball grid array)
No. 6-504408).

【0003】以下、μBGAと呼ばれる従来の半導体装
置及びその製造方法について、図3を参照しながら説明
する。図3は、μBGAと呼ばれる従来の半導体装置を
示す断面図である。図3において、101はトランジス
タ等の半導体素子を内蔵する半導体チップ、102は半
導体チップ101上に設けられ樹脂からなる配線回路シ
ート、103は半導体チップ101と配線回路シート1
02との間に介在するしなやかな低弾性率材料、104
は配線回路シート102が有する部分リード、105は
半導体チップ101が有する電極、106は配線回路シ
ート102の電極であって半導体装置と外部機器とを接
続するための外部電極、107は外部電極106上に設
けられた金属ボールである。図3に示すように、μBG
Aと呼ばれる半導体装置は、半導体チップ101上に低
弾性率材料103を介して配線回路シート102が接合
された構造を有し、半導体チップ101の電極105と
配線回路シート102の外部電極106とが、部分リー
ド104を介して電気的に接続されたものである。
Hereinafter, a conventional semiconductor device called μBGA and a method of manufacturing the same will be described with reference to FIG. FIG. 3 is a cross-sectional view showing a conventional semiconductor device called μBGA. 3, reference numeral 101 denotes a semiconductor chip having a built-in semiconductor element such as a transistor; 102, a wiring circuit sheet provided on the semiconductor chip 101 and made of resin; 103, a semiconductor chip 101 and a wiring circuit sheet 1;
02, a flexible low-modulus material interposed between
Is a partial lead of the wiring circuit sheet 102, 105 is an electrode of the semiconductor chip 101, 106 is an electrode of the wiring circuit sheet 102, an external electrode for connecting the semiconductor device to an external device, and 107 is on the external electrode 106. Are metal balls provided on the surface. As shown in FIG.
The semiconductor device called A has a structure in which a wiring circuit sheet 102 is bonded to a semiconductor chip 101 via a low elastic modulus material 103, and an electrode 105 of the semiconductor chip 101 and an external electrode 106 of the wiring circuit sheet 102 are connected to each other. , Are electrically connected via the partial leads 104.

【0004】次に、μBGAと呼ばれる従来の半導体装
置の製造方法を、図3を参照して説明する。まず、半導
体チップ101上に、外部電極106と該外部電極10
6から延設された部分リード104とを有する配線回路
シート102を、低弾性率材料103を介して接合す
る。該低弾性率材料103は絶縁性樹脂であって、接着
機能を有する。次に、「TAB」(テープ・オートメイ
テッド・ボンディング)作業で電気的に接続する際に通
常用いられる従来の熱圧着技術又は超音波ボンディング
技術によって、部分リード104と電極105とを接続
する。次に、封止樹脂を塗布することにより接続部を補
強する。次に、外部電極106上に金属ボール107を
載置した後に、外部電極106と金属ボール107とを
溶融結合する。以上の方法によって、μBGAと呼ばれ
る半導体装置を製造していた。
Next, a method of manufacturing a conventional semiconductor device called μBGA will be described with reference to FIG. First, the external electrode 106 and the external electrode 10 are formed on the semiconductor chip 101.
The wiring circuit sheet 102 having the partial leads 104 extended from 6 is joined via the low elastic modulus material 103. The low elastic modulus material 103 is an insulating resin and has an adhesive function. Next, the partial lead 104 and the electrode 105 are connected by a conventional thermocompression bonding technique or an ultrasonic bonding technique which is usually used when electrically connecting in a “TAB” (tape automated bonding) operation. Next, the connection portion is reinforced by applying a sealing resin. Next, after placing the metal ball 107 on the external electrode 106, the external electrode 106 and the metal ball 107 are melt-bonded. By the above method, a semiconductor device called μBGA has been manufactured.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置によれば、低弾性率材料103が吸湿し
ている、すなわち雰囲気中の水分を吸収しているので、
半導体装置をプリント基板等に実装する際のハンダのリ
フロー等による高温雰囲気中において、吸収された水分
が低弾性率材料103から気化する。したがって、半導
体チップ101と低弾性率材料103との界面、又は低
弾性率材料103と配線回路シート102との界面にお
いて、気化した水分に起因する剥離が発生して接続の信
頼性が低下するという問題があった。
However, according to the above-described conventional semiconductor device, since the low elastic modulus material 103 absorbs moisture, that is, absorbs moisture in the atmosphere,
In a high-temperature atmosphere due to solder reflow or the like when a semiconductor device is mounted on a printed circuit board or the like, absorbed moisture evaporates from the low elastic modulus material 103. Therefore, at the interface between the semiconductor chip 101 and the low-modulus material 103 or at the interface between the low-modulus material 103 and the wiring circuit sheet 102, peeling due to vaporized moisture occurs, and the connection reliability is reduced. There was a problem.

【0006】本発明は、上記従来の課題を解決するもの
で、高い信頼性を有する半導体装置を提供することを目
的とする。
An object of the present invention is to solve the above conventional problems and to provide a semiconductor device having high reliability.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、請求項1〜3に記載された半導体装
置に関する手段を講じている。
In order to achieve the above-mentioned object, the present invention provides means for a semiconductor device according to the first to third aspects of the present invention.

【0008】本発明の第1の半導体装置は、請求項1に
記載されているように、主面に電極を有する半導体チッ
プと、主面上において電極を開口して形成された絶縁性
樹脂層と、電極に接続され絶縁性樹脂層上にわたって形
成された金属配線と、導電性材料をはじく性質を有する
絶縁性物質からなる保護膜と、保護膜を貫通し少なくと
も絶縁性樹脂層に達する貫通穴とを備えている。
According to a first aspect of the present invention, there is provided a semiconductor chip having an electrode on a main surface, and an insulating resin layer formed by opening an electrode on the main surface. And a metal wiring connected to the electrode and formed over the insulating resin layer, a protective film made of an insulating substance having a property of repelling a conductive material, and a through hole penetrating the protective film and reaching at least the insulating resin layer. And

【0009】これにより、実装時等において熱が加えら
れても、絶縁性樹脂層に吸収されている水分が、保護膜
を貫通する貫通穴の底面において露出する絶縁性樹脂層
の表面から、半導体装置の外部へと放出される。したが
って、絶縁性樹脂層において水分に起因する応力が抑制
されるので、絶縁性樹脂層と、半導体チップ又は保護膜
との界面で剥離が発生せず、高い信頼性を有する半導体
装置が実現される。
Thus, even if heat is applied during mounting or the like, the moisture absorbed in the insulating resin layer is removed from the surface of the insulating resin layer exposed from the bottom surface of the through hole penetrating the protective film. Released outside the device. Therefore, since stress caused by moisture is suppressed in the insulating resin layer, separation does not occur at the interface between the insulating resin layer and the semiconductor chip or the protective film, and a highly reliable semiconductor device is realized. .

【0010】請求項2に記載されているように、請求項
1の半導体装置において、貫通穴は更に絶縁性樹脂層を
貫通し半導体チップの主面に達する構成とすることがで
きる。
According to a second aspect of the present invention, in the semiconductor device of the first aspect, the through hole may further penetrate the insulating resin layer and reach the main surface of the semiconductor chip.

【0011】これにより、実装時等において熱が加えら
れても、絶縁性樹脂層に吸収されている水分が、保護膜
と絶縁性樹脂層とを貫通する貫通穴において露出する絶
縁性樹脂層の内壁面から、半導体装置の外部へと効果的
に放出される。したがって、絶縁性樹脂層において水分
に起因する応力がより効果的に抑制されるので、絶縁性
樹脂層と、半導体チップ又は保護膜との界面で剥離が発
生せず、より高い信頼性を有する半導体装置が実現され
る。
Thus, even if heat is applied at the time of mounting or the like, moisture absorbed in the insulating resin layer is exposed in the through-hole penetrating the protective film and the insulating resin layer. It is effectively released from the inner wall surface to the outside of the semiconductor device. Therefore, since stress caused by moisture is more effectively suppressed in the insulating resin layer, separation does not occur at the interface between the insulating resin layer and the semiconductor chip or the protective film, and a semiconductor having higher reliability is obtained. The device is realized.

【0012】請求項3に記載されているように、請求項
1又は2の半導体装置において、保護膜を貫通する開口
部に形成され金属配線に接続される突起状電極を更に備
えた構成とすることができる。
According to a third aspect of the present invention, the semiconductor device according to the first or second aspect further includes a protruding electrode formed in the opening penetrating the protective film and connected to the metal wiring. be able to.

【0013】これにより、半導体装置と外部機器との間
で、突起状電極を介していっそう確実に信号を入出力す
ることができる。
Thus, signals can be more reliably input and output between the semiconductor device and the external device via the protruding electrodes.

【0014】[0014]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態について、図1を参照しながら説明す
る。図1は、本実施形態に係る半導体装置を示す断面図
である。図1において、10はトランジスタ等の半導体
素子からなる半導体集積回路を内蔵する半導体チップで
ある。この半導体チップ10の主面においては、周辺部
の近傍に複数の電極11が配置され、各電極11を開口
してパッシベーション(図示せず)が形成されている。
そして、半導体チップ10の主面上には、各電極11を
開口し中央部において盛り上がった平坦部を形成するよ
うに、絶縁性樹脂層20が設けられている。電極11を
覆うように形成された金属配線30は、半導体チップ1
0の主面と絶縁性樹脂層20との上を、半導体チップ1
0の主面上において内側、つまり各電極11が形成され
た周辺部にそれぞれ対向する方向へと延びている。半導
体チップ10の主面上において、金属配線30の一部で
あって半導体装置と外部機器(図示せず)とを接続する
ためのランド31を開口して、ソルダーレジスト40が
形成されている。そして、絶縁性樹脂層20を貫通して
貫通穴21が、ソルダーレジスト40を貫通して貫通穴
41がそれぞれ形成され、貫通穴21と貫通穴41とは
併せて1個の貫通穴50を構成する。このことにより、
貫通穴50の内面において絶縁性樹脂層20とソルダー
レジスト40とが露出し、底面において半導体チップ1
0の主面が露出している。ランド31の上には、突起状
電極である金属ボール60が設けられている。すなわ
ち、ソルダーレジスト40の開口部に露出するランド3
1に金属ボール60が接合された構造になっている。
(First Embodiment) A first embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a sectional view showing a semiconductor device according to the present embodiment. In FIG. 1, reference numeral 10 denotes a semiconductor chip having a built-in semiconductor integrated circuit including semiconductor elements such as transistors. On the main surface of the semiconductor chip 10, a plurality of electrodes 11 are arranged in the vicinity of the peripheral portion, and a passivation (not shown) is formed by opening each of the electrodes 11.
An insulating resin layer 20 is provided on the main surface of the semiconductor chip 10 so as to open each electrode 11 and form a flat portion that rises at the center. The metal wiring 30 formed so as to cover the electrode 11 is
0 on the main surface of the semiconductor chip 1 and the insulating resin layer 20.
0, ie, in the direction facing the peripheral portion where each electrode 11 is formed. On a main surface of the semiconductor chip 10, a solder resist 40 is formed by opening a land 31 which is a part of the metal wiring 30 and connects a semiconductor device to an external device (not shown). A through hole 21 penetrates the insulating resin layer 20 and a through hole 41 penetrates the solder resist 40. The through hole 21 and the through hole 41 together form one through hole 50. I do. This allows
The insulating resin layer 20 and the solder resist 40 are exposed on the inner surface of the through hole 50, and the semiconductor chip 1 is formed on the bottom surface.
0 main surface is exposed. On the land 31, a metal ball 60 as a protruding electrode is provided. That is, the land 3 exposed at the opening of the solder resist 40
1 has a structure in which a metal ball 60 is joined.

【0015】以上説明したように、本実施形態の半導体
装置によれば、半導体チップ10の主面上において、順
次積層して設けられた絶縁性樹脂層20とソルダーレジ
スト40とを貫通して半導体チップ10の主面へ達する
貫通穴50を介して、絶縁性樹脂層20から気化した水
分が半導体装置の外部へと効果的に放出される。したが
って、実装時等において熱が加えられても、絶縁性樹脂
層20において吸収された水分に起因する応力を抑制で
きるので、半導体チップ10と絶縁性樹脂層20との界
面、又は絶縁性樹脂層20とソルダーレジスト40との
界面において剥離が発生しない半導体装置が実現され
る。
As described above, according to the semiconductor device of the present embodiment, on the main surface of the semiconductor chip 10, the semiconductor resin penetrates the insulating resin layer 20 and the solder resist 40, which are sequentially laminated. The vaporized water is effectively released from the insulating resin layer 20 to the outside of the semiconductor device through the through hole 50 reaching the main surface of the chip 10. Therefore, even if heat is applied at the time of mounting or the like, the stress caused by the moisture absorbed in the insulating resin layer 20 can be suppressed, so that the interface between the semiconductor chip 10 and the insulating resin layer 20 or the insulating resin layer A semiconductor device in which separation does not occur at the interface between the solder resist 20 and the solder resist 40 is realized.

【0016】本実施形態に係る半導体装置の製造方法に
ついて、図1を参照しながら説明する。
A method for manufacturing a semiconductor device according to this embodiment will be described with reference to FIG.

【0017】まず、半導体チップ10の主面上に、感光
性を有する絶縁物からなる樹脂を塗布し乾燥して樹脂膜
を形成した後に、露光と現像とを順次行って、電極11
の部分と貫通穴21とが開口した絶縁性樹脂層20を形
成する。この場合において、例えば露光で平行光ではな
く散乱光を使用して、電極11付近の開口部における絶
縁性樹脂層20の断面形状を、電極11に対して垂直で
はなくテーパー状にして形成する。絶縁性樹脂層20を
形成するための感光性を有する材料としては、例えばポ
リイミド、エポキシ等のような絶縁性を有する樹脂であ
ればよい。
First, a resin made of a photosensitive insulator is applied to the main surface of the semiconductor chip 10 and dried to form a resin film.
And the insulating resin layer 20 having the through hole 21 opened. In this case, for example, the cross-sectional shape of the insulating resin layer 20 in the opening near the electrode 11 is formed not in a direction perpendicular to the electrode 11 but in a tapered shape by using scattered light instead of parallel light in the exposure. As a material having photosensitivity for forming the insulating resin layer 20, any resin having an insulating property such as polyimide or epoxy may be used.

【0018】次に、半導体チップ10の主面の全面にお
いて、真空蒸着法、スパッタリング法、CVD法又は無
電解めっき法によって例えばTi/Cuからなる金属薄
膜層を形成した後に、該金属薄膜層に対してパターニン
グを行う。このことにより、半導体チップ10の主面上
に、ランド31を有する金属配線30を形成する。
Next, a metal thin film layer made of, for example, Ti / Cu is formed on the entire main surface of the semiconductor chip 10 by a vacuum evaporation method, a sputtering method, a CVD method or an electroless plating method. Then, patterning is performed. Thus, the metal wiring 30 having the lands 31 is formed on the main surface of the semiconductor chip 10.

【0019】パターニングは、以下のようにして行う。
金属薄膜層の上に感光性レジストを塗布して、露光によ
って所定のパターン部以外のレジストを硬化させた後
に、該パターン部のレジストを除去する。電解めっきを
使用して、前記パターン部に例えばCuからなる大きい
膜厚を有する金属層を形成し、その後、レジストを溶融
して除去する。その後にエッチング液に浸漬して、金属
薄膜層を溶かし、かつ大きい膜厚を有する金属層を残す
ことによって、所定の金属配線30を形成する。
The patterning is performed as follows.
A photosensitive resist is applied on the metal thin film layer, and the resist other than a predetermined pattern portion is cured by exposure, and then the resist in the pattern portion is removed. A metal layer having a large thickness, for example, made of Cu is formed on the pattern portion by using electrolytic plating, and then the resist is melted and removed. Thereafter, the metal wiring 30 is formed by dissolving the metal thin film layer and leaving a metal layer having a large thickness.

【0020】なお、表面の全面に金属膜を堆積させ、そ
の上にレジストを塗布し、フォトリソグラフィー技術を
使用して所定のパターン部の上にエッチングマスク用レ
ジストを形成し、このレジストをマスクとして金属層を
エッチングすることにより、配線パターンを形成しても
よい。
A metal film is deposited on the entire surface, a resist is applied thereon, and a resist for an etching mask is formed on a predetermined pattern portion using a photolithography technique, and this resist is used as a mask. The wiring pattern may be formed by etching the metal layer.

【0021】次に、絶縁性樹脂層20の上に感光性ソル
ダーレジストを塗布した後に、フォトリソグラフィー技
術を使用して、貫通穴21の上とランド31とをそれぞ
れ開口してソルダーレジスト40を形成する。つまり、
貫通穴21とその上の貫通穴41とによって形成された
貫通穴50において、半導体チップ10の主面が露出す
る。そして、ソルダーレジスト40によって、金属配線
30のうちランド31以外の部分が、例えばリフロー等
の後工程において溶融したハンダから保護される。
Next, after a photosensitive solder resist is applied on the insulating resin layer 20, a solder resist 40 is formed by opening the through holes 21 and the lands 31 by using photolithography technology. I do. That is,
In the through hole 50 formed by the through hole 21 and the through hole 41 thereon, the main surface of the semiconductor chip 10 is exposed. Then, the portions other than the lands 31 in the metal wiring 30 are protected from the solder melted in a post-process such as reflow by the solder resist 40.

【0022】次に、ハンダ、銅、ニッケル等からなる、
又はハンダめっきされた金属からなる金属ボール60を
ランド31の上に載置して、金属ボール60とランド3
1とを溶融接合する。以上の工程によって、本実施形態
に係る半導体装置を得ることができる。
Next, made of solder, copper, nickel, etc.
Alternatively, a metal ball 60 made of solder-plated metal is placed on the land 31 so that the metal ball 60 and the land 3
1 and melt-bonded. Through the above steps, the semiconductor device according to the present embodiment can be obtained.

【0023】本実施形態の半導体装置の製造方法によれ
ば、半導体チップ10の主面上に順次積層された絶縁性
樹脂層20とソルダーレジスト40とに貫通穴50を形
成して、本実施形態に係る半導体装置を容易に製造でき
る。
According to the method of manufacturing the semiconductor device of the present embodiment, the through holes 50 are formed in the insulating resin layer 20 and the solder resist 40 which are sequentially laminated on the main surface of the semiconductor chip 10. Can easily be manufactured.

【0024】なお、以上の説明においては、絶縁性樹脂
層20を形成するために、感光性を有する樹脂を塗布し
たが、これに限らず、予めフィルム状に形成された、感
光性を有する絶縁材料を使用してもよい。この場合に
は、フィルム状の絶縁材料を半導体チップ10の主面上
に貼り合わせた後に露光、現像して、半導体チップ10
の電極11を露出させると同時に貫通穴21を形成す
る。
In the above description, a photosensitive resin is applied to form the insulating resin layer 20. However, the present invention is not limited to this. Materials may be used. In this case, the semiconductor chip 10 is exposed and developed after a film-like insulating material is bonded onto the main surface of the semiconductor chip 10.
At the same time, the through holes 21 are formed.

【0025】また、散乱光を用いて絶縁性樹脂層20の
開口部における断面形状をテーパー状に形成した。これ
に代えて、平行光を用いて露光し、現像後の熱処理にお
ける温度プロファイルを制御する等して、絶縁性樹脂層
20の開口部における断面形状をテーパー状に形成して
もよい。
The cross section of the opening of the insulating resin layer 20 was formed in a tapered shape by using scattered light. Alternatively, the cross-sectional shape of the opening of the insulating resin layer 20 may be formed in a tapered shape by performing exposure using parallel light and controlling a temperature profile in heat treatment after development.

【0026】更に、それぞれ感光性のない絶縁材料も使
用できる。この場合には、レーザーやプラズマ等の機械
的加工、又はエッチング等の化学的加工によって、半導
体チップ10の電極11を露出させる。
Further, insulating materials having no photosensitivity can be used. In this case, the electrodes 11 of the semiconductor chip 10 are exposed by mechanical processing such as laser or plasma, or chemical processing such as etching.

【0027】なお、金属薄膜層としてTi/Cuを使用
したが、これに代えてTiW、Au、Pd、Cr、W、
Cu、Ni等を使用してもよい。
Although Ti / Cu was used as the metal thin film layer, TiW, Au, Pd, Cr, W,
Cu, Ni or the like may be used.

【0028】(第2の実施形態)以下、本発明の第2の
実施形態について、図2を参照しながら説明する。図2
は、本実施形態に係る半導体装置を示す断面図である。
第1の実施形態と同一の構成要素には図1における符号
と同一の符号を付して、その説明を省略する。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to FIG. FIG.
1 is a sectional view showing a semiconductor device according to the present embodiment.
The same components as those in the first embodiment are denoted by the same reference numerals as those in FIG. 1, and description thereof will be omitted.

【0029】本実施形態は、絶縁性樹脂層20において
気化した水分を排出するための貫通穴について、第1の
実施形態における貫通穴50に代えて、ソルダーレジス
ト40を貫通する貫通穴にすることとしたものである。
In the present embodiment, the through holes for discharging the vaporized moisture in the insulating resin layer 20 are formed through the solder resist 40 instead of the through holes 50 in the first embodiment. It is what it was.

【0030】図2において、ソルダーレジスト40を貫
通して貫通穴41が形成されている。このことにより、
貫通穴41の底面において絶縁性樹脂層20の表面が露
出している。
In FIG. 2, a through hole 41 is formed through the solder resist 40. This allows
The surface of the insulating resin layer 20 is exposed at the bottom of the through hole 41.

【0031】本実施形態の半導体装置によれば、半導体
チップ10の主面上において、絶縁性樹脂層20上に設
けられたソルダーレジスト40を貫通し絶縁性樹脂層2
0の表面へ達する貫通穴41を介して、絶縁性樹脂層2
0から気化した水分が半導体装置の外部へと放出され
る。したがって、実装時等において熱が加えられても、
絶縁性樹脂層20において吸収された水分に起因する応
力を抑制できるので、半導体チップ10と絶縁性樹脂層
20との界面、又は絶縁性樹脂層20とソルダーレジス
ト40との界面において剥離が発生しない半導体装置が
実現される。
According to the semiconductor device of this embodiment, on the main surface of the semiconductor chip 10, the insulating resin layer 2 penetrates the solder resist 40 provided on the insulating resin layer 20.
Through the through hole 41 reaching the surface of the insulating resin layer 2
Water vaporized from zero is released to the outside of the semiconductor device. Therefore, even if heat is applied during mounting, etc.,
Since the stress caused by the moisture absorbed in the insulating resin layer 20 can be suppressed, no separation occurs at the interface between the semiconductor chip 10 and the insulating resin layer 20 or at the interface between the insulating resin layer 20 and the solder resist 40. A semiconductor device is realized.

【0032】第1の実施形態における、電極11の部分
と貫通穴21とを開口して絶縁性樹脂層20を形成する
工程に代えて、電極11の部分のみを開口する工程とす
ることによって、本実施形態に係る半導体装置を容易に
製造することができる。
Instead of the step of forming the insulating resin layer 20 by opening the portion of the electrode 11 and the through hole 21 in the first embodiment, a process of opening only the portion of the electrode 11 is performed. The semiconductor device according to the present embodiment can be easily manufactured.

【0033】[0033]

【発明の効果】請求項1,2の発明によれば、絶縁性樹
脂層に吸収されている水分が、貫通穴を介して絶縁性樹
脂層の露出面から半導体装置の外部へと放出される。し
たがって、実装時等において熱が加えられても、水分に
起因する応力が抑制されるので、絶縁性樹脂層と、半導
体チップ又は保護膜との界面で剥離が発生せず、高い信
頼性を有する半導体装置が実現される。
According to the first and second aspects of the present invention, the moisture absorbed in the insulating resin layer is released from the exposed surface of the insulating resin layer to the outside of the semiconductor device through the through hole. . Therefore, even when heat is applied at the time of mounting or the like, stress due to moisture is suppressed, so that separation does not occur at the interface between the insulating resin layer and the semiconductor chip or the protective film, and high reliability is obtained. A semiconductor device is realized.

【0034】請求項3の発明によれば、半導体装置と外
部機器との間で、突起状電極を介していっそう確実に信
号を入出力することができるので、より高い信頼性を有
する半導体装置が実現される。
According to the third aspect of the present invention, signals can be more reliably input and output between the semiconductor device and the external device via the protruding electrodes, so that a semiconductor device having higher reliability can be obtained. Is achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体装置を示
す断面図である。
FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施形態に係る半導体装置を示
す断面図である。
FIG. 2 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.

【図3】従来の半導体装置を示す断面図である。FIG. 3 is a cross-sectional view illustrating a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体チップ 11 電極 20 絶縁性樹脂層 21,41,50 貫通穴 30 金属配線 31 ランド 40 ソルダーレジスト 60 金属ボール Reference Signs List 10 semiconductor chip 11 electrode 20 insulating resin layer 21, 41, 50 through hole 30 metal wiring 31 land 40 solder resist 60 metal ball

───────────────────────────────────────────────────── フロントページの続き (72)発明者 隈川 隆博 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Takahiro Kumakawa 1-1, Komachi, Takatsuki-shi, Osaka Matsushita Electronics Corporation

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 主面に電極を有する半導体チップと、 前記主面上において前記電極を開口して形成された絶縁
性樹脂層と、 前記電極に接続され前記絶縁性樹脂層上にわたって形成
された金属配線と、 導電性材料をはじく性質を有する絶縁性物質からなる保
護膜と、 前記保護膜を貫通し少なくとも前記絶縁性樹脂層に達す
る貫通穴とを備えたことを特徴とする半導体装置。
A semiconductor chip having an electrode on a main surface; an insulating resin layer formed by opening the electrode on the main surface; and an insulating resin layer connected to the electrode and formed over the insulating resin layer. A semiconductor device, comprising: a metal wiring; a protective film made of an insulating substance having a property of repelling a conductive material; and a through hole penetrating the protective film and reaching at least the insulating resin layer.
【請求項2】 請求項1記載の半導体装置において、 前記貫通穴は更に前記絶縁性樹脂層を貫通し前記半導体
チップの主面に達することを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein said through hole further penetrates through said insulating resin layer and reaches a main surface of said semiconductor chip.
【請求項3】 請求項1又は2記載の半導体装置におい
て、 前記保護膜を貫通する開口部に形成され前記金属配線に
接続される突起状電極を更に備えたことを特徴とする半
導体装置。
3. The semiconductor device according to claim 1, further comprising a protruding electrode formed in an opening penetrating the protective film and connected to the metal wiring.
JP10025277A 1998-02-06 1998-02-06 Semiconductor device Withdrawn JPH11224885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10025277A JPH11224885A (en) 1998-02-06 1998-02-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10025277A JPH11224885A (en) 1998-02-06 1998-02-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH11224885A true JPH11224885A (en) 1999-08-17

Family

ID=12161535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10025277A Withdrawn JPH11224885A (en) 1998-02-06 1998-02-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH11224885A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696317B1 (en) 1999-11-04 2004-02-24 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
US7057282B2 (en) 2003-03-18 2006-06-06 Seiko Epson Corporation Semiconductor device and method for manufacturing the same, circuit board and electronic equipment
US7323777B2 (en) 2002-08-21 2008-01-29 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
WO2022198785A1 (en) * 2021-03-26 2022-09-29 武汉新芯集成电路制造有限公司 Semiconductor apparatus and method for forming same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696317B1 (en) 1999-11-04 2004-02-24 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
US6767761B2 (en) 1999-11-04 2004-07-27 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
US7323777B2 (en) 2002-08-21 2008-01-29 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
US7057282B2 (en) 2003-03-18 2006-06-06 Seiko Epson Corporation Semiconductor device and method for manufacturing the same, circuit board and electronic equipment
WO2022198785A1 (en) * 2021-03-26 2022-09-29 武汉新芯集成电路制造有限公司 Semiconductor apparatus and method for forming same

Similar Documents

Publication Publication Date Title
US8384222B2 (en) Semiconductor device and manufacturing method thereof
JP3677429B2 (en) Method of manufacturing flip chip type semiconductor device
JP3888854B2 (en) Manufacturing method of semiconductor integrated circuit
KR100216642B1 (en) Semiconductor device and method of manufacture of the same
WO1998056041A1 (en) Semiconductor device and method for manufacturing the same
JP2002184904A (en) Semiconductor device and method for manufacturing the same
US6507095B1 (en) Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP2001135663A (en) Semiconductor device and its manufacturing method
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3538029B2 (en) Method for manufacturing semiconductor device
JP3524441B2 (en) Wiring formation method
JP3618212B2 (en) Semiconductor device and manufacturing method thereof
JPH08340002A (en) Manufacture of semiconductor device
JPH1092865A (en) Semiconductor device and its manufacture
JPH11204560A (en) Semiconductor device and manufacture thereof
JP3281591B2 (en) Semiconductor device and manufacturing method thereof
JPH11224885A (en) Semiconductor device
JPH11307694A (en) Semiconductor device and manufacture thereof
JP3477375B2 (en) Semiconductor device and manufacturing method thereof
JP3417292B2 (en) Semiconductor device
JPH11274155A (en) Semiconductor device
JP2004072043A (en) Semiconductor wafer, semiconductor chip, and semiconductor device and its manufacturing method
JP3841135B2 (en) Semiconductor device, circuit board and electronic equipment
JPH11224924A (en) Semiconductor device and manufacturing method therefor
JP3526529B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510