JPH11191642A - 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 - Google Patents
半導体発光素子、半導体発光モジュール、およびこれらの製造方法Info
- Publication number
- JPH11191642A JPH11191642A JP9359251A JP35925197A JPH11191642A JP H11191642 A JPH11191642 A JP H11191642A JP 9359251 A JP9359251 A JP 9359251A JP 35925197 A JP35925197 A JP 35925197A JP H11191642 A JPH11191642 A JP H11191642A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- semiconductor
- laminated portion
- emitting device
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 212
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000013078 crystal Substances 0.000 claims abstract description 27
- 150000001875 compounds Chemical class 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 37
- 238000005520 cutting process Methods 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 3
- 238000011112 process operation Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 239000002023 wood Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 素子全体の薄型化を実現することができる半
導体発光素子を提供する。 【解決手段】 化合物半導体の結晶からなる半導体積層
部１２をチップ状として備えた半導体発光素子Ａであっ
て、上記半導体積層部１２からその結晶成長に用いられ
た基板が除去された状態で、その半導体積層部１２を接
合搭載する薄片状のベース部材２と、上記ベース部材２
の上記半導体積層部１２を接合搭載する表面２ａに、異
なる極性の電極端子部３ａ，３ｂを有して形成された導
電膜３と、上記導電膜３の電極端子部３ａと上記半導体
積層部１２とを導通接続する導電部材４とを備えてい
る。
導体発光素子を提供する。 【解決手段】 化合物半導体の結晶からなる半導体積層
部１２をチップ状として備えた半導体発光素子Ａであっ
て、上記半導体積層部１２からその結晶成長に用いられ
た基板が除去された状態で、その半導体積層部１２を接
合搭載する薄片状のベース部材２と、上記ベース部材２
の上記半導体積層部１２を接合搭載する表面２ａに、異
なる極性の電極端子部３ａ，３ｂを有して形成された導
電膜３と、上記導電膜３の電極端子部３ａと上記半導体
積層部１２とを導通接続する導電部材４とを備えてい
る。
Description
【０００１】
【発明の属する技術分野】本願発明は、ＬＥＤ（発光ダ
イオード）チップやＬＤ（レーザダイオード）チップな
どを備えた半導体発光素子、この半導体発光素子を複数
備えた半導体発光モジュール、およびこれら半導体発光
素子または半導体発光モジュールの製造方法に関する。
イオード）チップやＬＤ（レーザダイオード）チップな
どを備えた半導体発光素子、この半導体発光素子を複数
備えた半導体発光モジュール、およびこれら半導体発光
素子または半導体発光モジュールの製造方法に関する。
【０００２】
【従来の技術】従来、電子機器のインジケータなどとし
て利用されるＬＥＤなどの半導体発光素子は、通常一つ
の素子ごとに透光性を有する樹脂カバーによってパッケ
ージ化された構造であり、つまり、半導体発光素子は、
パッケージ内に１つのＬＥＤチップを内蔵した構造とさ
れている。このような半導体発光素子では、パッケージ
内においてＬＥＤチップと電極端子とを接続するため
に、ワイヤ・ボンディングによる極細状の導体ワイヤを
介して接続されているのが一般的とされている。
て利用されるＬＥＤなどの半導体発光素子は、通常一つ
の素子ごとに透光性を有する樹脂カバーによってパッケ
ージ化された構造であり、つまり、半導体発光素子は、
パッケージ内に１つのＬＥＤチップを内蔵した構造とさ
れている。このような半導体発光素子では、パッケージ
内においてＬＥＤチップと電極端子とを接続するため
に、ワイヤ・ボンディングによる極細状の導体ワイヤを
介して接続されているのが一般的とされている。
【０００３】この種のＬＥＤチップの一般的な構造を図
２２に示す。このＬＥＤチップは、基板９の片面に半導
体積層部９０を形成したものであり、この半導体積層部
９０は、ｎ型半導体層９０ａ、発光層９０ｂ、およびｐ
型半導体層９０ｃから構成されている。これらの層はガ
リウムを含むIIIb−Ｖｂ属化合物半導体を結晶成長させ
たものであり、この結晶成長を効率良くかつ適切に行わ
せる必要から、上記基板９としては、たとえばガリウム
砒素などの半導体基板が用いられている。また、上記Ｌ
ＥＤチップを製造するには、上記半導体基板となるウェ
ハの表面の広い範囲に化合物半導体を結晶成長させてか
ら、その後上記ウェハを切断し、複数のチップに分割し
ていた。
２２に示す。このＬＥＤチップは、基板９の片面に半導
体積層部９０を形成したものであり、この半導体積層部
９０は、ｎ型半導体層９０ａ、発光層９０ｂ、およびｐ
型半導体層９０ｃから構成されている。これらの層はガ
リウムを含むIIIb−Ｖｂ属化合物半導体を結晶成長させ
たものであり、この結晶成長を効率良くかつ適切に行わ
せる必要から、上記基板９としては、たとえばガリウム
砒素などの半導体基板が用いられている。また、上記Ｌ
ＥＤチップを製造するには、上記半導体基板となるウェ
ハの表面の広い範囲に化合物半導体を結晶成長させてか
ら、その後上記ウェハを切断し、複数のチップに分割し
ていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体発光素子では、次のような不具合があった。
来の半導体発光素子では、次のような不具合があった。
【０００５】半導体発光素子の使用用途は未だ拡大の一
途を辿っているのが実情であり、その使用用途如何で
は、素子全体の薄型化が強く要請される場合がある。た
とえば、全体が薄手のカード状に形成されるＩＣカード
の内部に半導体発光素子を組み込むような場合には、内
蔵するＬＥＤチップ全体の厚みをできる限り小さくする
ことが望まれる。このような場合、ＬＥＤチップ全体の
厚みをたとえば２００μｍ以下にすることが強く要請さ
れる場合がある。
途を辿っているのが実情であり、その使用用途如何で
は、素子全体の薄型化が強く要請される場合がある。た
とえば、全体が薄手のカード状に形成されるＩＣカード
の内部に半導体発光素子を組み込むような場合には、内
蔵するＬＥＤチップ全体の厚みをできる限り小さくする
ことが望まれる。このような場合、ＬＥＤチップ全体の
厚みをたとえば２００μｍ以下にすることが強く要請さ
れる場合がある。
【０００６】ところが、従来のＬＥＤチップは、その半
導体積層部９０の厚みｔ１はたとえば１０μｍ程度の極
薄寸法であるのに対し、上記基板９の厚みｔ２は上記半
導体積層部９０と比較すると桁はずれに大きな寸法とな
っていた。すなわち、上記基板９は、元々はウェハとし
て形成されていたものであるために、そのウェハとして
かなり薄めのウェハを用いた場合であっても、その厚み
ｔ２は２００μｍ〜３００μｍ以上の厚みとなってい
た。このため、従来では、ＬＥＤチップの全体の厚みｔ
３をたとえば２００μｍ程度以下にすることは事実上困
難となっており、半導体発光素子の薄型化を充分に図る
ことができなかった。その結果、従来では、たとえば薄
手のＩＣカードの内部に半導体発光素子を要領良く適切
に組み込むことが難しくなるといった不具合を生じる場
合があった。
導体積層部９０の厚みｔ１はたとえば１０μｍ程度の極
薄寸法であるのに対し、上記基板９の厚みｔ２は上記半
導体積層部９０と比較すると桁はずれに大きな寸法とな
っていた。すなわち、上記基板９は、元々はウェハとし
て形成されていたものであるために、そのウェハとして
かなり薄めのウェハを用いた場合であっても、その厚み
ｔ２は２００μｍ〜３００μｍ以上の厚みとなってい
た。このため、従来では、ＬＥＤチップの全体の厚みｔ
３をたとえば２００μｍ程度以下にすることは事実上困
難となっており、半導体発光素子の薄型化を充分に図る
ことができなかった。その結果、従来では、たとえば薄
手のＩＣカードの内部に半導体発光素子を要領良く適切
に組み込むことが難しくなるといった不具合を生じる場
合があった。
【０００７】また、このような不具合は、半導体発光素
子に限らず、この半導体発光素子を複数配列した構造の
半導体発光モジュールにおいても同様であり、さらに、
ＬＥＤチップに限らず、ＬＤチップなどを内蔵した他の
半導体発光素子においても、同様に生じていた。
子に限らず、この半導体発光素子を複数配列した構造の
半導体発光モジュールにおいても同様であり、さらに、
ＬＥＤチップに限らず、ＬＤチップなどを内蔵した他の
半導体発光素子においても、同様に生じていた。
【０００８】本願発明は、このような事情のもとで考え
出されたものであって、半導体発光素子本来の機能を悪
化させることなく、素子全体の薄型化を実現することが
できる半導体発光素子、この半導体発光素子を複数配列
した構造の半導体発光モジュール、ならびに半導体発光
素子および半導体発光モジュールの製造方法を提供する
ことをその課題としている。
出されたものであって、半導体発光素子本来の機能を悪
化させることなく、素子全体の薄型化を実現することが
できる半導体発光素子、この半導体発光素子を複数配列
した構造の半導体発光モジュール、ならびに半導体発光
素子および半導体発光モジュールの製造方法を提供する
ことをその課題としている。
【０００９】
【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【００１０】すなわち、本願発明の第１の側面により提
供される半導体発光素子は、化合物半導体の結晶からな
る半導体積層部をチップ状として備えた半導体発光素子
であって、上記半導体積層部からその結晶成長に用いら
れた基板の全部またはその一部が除去された状態で、そ
の半導体積層部を接合搭載する薄片状のベース部材と、
上記ベース部材の上記半導体積層部を接合搭載する表面
に、異なる極性の電極端子部を有して形成された導電膜
と、上記導電膜の電極端子部それぞれと上記半導体積層
部とを導通接続する導電部材とを備えたことを特徴とし
ている。
供される半導体発光素子は、化合物半導体の結晶からな
る半導体積層部をチップ状として備えた半導体発光素子
であって、上記半導体積層部からその結晶成長に用いら
れた基板の全部またはその一部が除去された状態で、そ
の半導体積層部を接合搭載する薄片状のベース部材と、
上記ベース部材の上記半導体積層部を接合搭載する表面
に、異なる極性の電極端子部を有して形成された導電膜
と、上記導電膜の電極端子部それぞれと上記半導体積層
部とを導通接続する導電部材とを備えたことを特徴とし
ている。
【００１１】上記技術的手段が講じられた第１の側面に
より提供される半導体発光素子によれば、結晶成長に用
いられた基板の全部またはその一部が除去された状態
で、チップ状の半導体積層部が薄片状のベース部材に接
合搭載されている。この半導体積層部は、ベース部材の
表面において、導電膜の異なる極性の電極端子部それぞ
れと導電部材を介して導通接続されている。したがっ
て、半導体発光素子は、化合物半導体の結晶成長に用い
られた基板の全部またはその一部が半導体積層部から除
去された構造を有するために、結晶成長用の基板を備え
ていた従来のものとは異なり、ウェハから形成される結
晶成長用の基板の厚みに原因して、素子全体の厚みが大
きくなることはない。一方、上記半導体積層部は、上記
ベース部材の表面に接合搭載されるが、このベース部材
は、結晶成長用の基板とは異なり、ウェハなどから形成
する必要はなく、たとえば薄手のフィルムを用いるなど
して、上記基板よりもかなり薄い寸法にすることができ
る。これにより、半導体発光素子全体の厚みを従来のも
のよりもかなり小さくすることができるという効果が得
られる。
より提供される半導体発光素子によれば、結晶成長に用
いられた基板の全部またはその一部が除去された状態
で、チップ状の半導体積層部が薄片状のベース部材に接
合搭載されている。この半導体積層部は、ベース部材の
表面において、導電膜の異なる極性の電極端子部それぞ
れと導電部材を介して導通接続されている。したがっ
て、半導体発光素子は、化合物半導体の結晶成長に用い
られた基板の全部またはその一部が半導体積層部から除
去された構造を有するために、結晶成長用の基板を備え
ていた従来のものとは異なり、ウェハから形成される結
晶成長用の基板の厚みに原因して、素子全体の厚みが大
きくなることはない。一方、上記半導体積層部は、上記
ベース部材の表面に接合搭載されるが、このベース部材
は、結晶成長用の基板とは異なり、ウェハなどから形成
する必要はなく、たとえば薄手のフィルムを用いるなど
して、上記基板よりもかなり薄い寸法にすることができ
る。これにより、半導体発光素子全体の厚みを従来のも
のよりもかなり小さくすることができるという効果が得
られる。
【００１２】好ましい実施の形態においては、上記導電
膜の異なる極性の電極端子部は、いずれか一方の電極端
子部が上記ベース部材の上記半導体積層部を接合搭載す
る位置に設けられているとともに、他方の電極端子部が
上記一方の電極端子部から離隔した位置に設けられてい
る。
膜の異なる極性の電極端子部は、いずれか一方の電極端
子部が上記ベース部材の上記半導体積層部を接合搭載す
る位置に設けられているとともに、他方の電極端子部が
上記一方の電極端子部から離隔した位置に設けられてい
る。
【００１３】このような半導体発光素子によれば、導電
膜における一方の電極端子部と半導体積層部とが互いに
接合されることによって導通接続され、他方の電極端子
部は、上記一方の電極端子部から離隔した位置に設けら
れているので、互いに離れた位置の電極端子部を介して
半導体積層部に電圧が印加されることとなり、電極端子
部間の絶縁性が保たれつつ、半導体積層部周辺の漏電や
短絡を防止することができる。
膜における一方の電極端子部と半導体積層部とが互いに
接合されることによって導通接続され、他方の電極端子
部は、上記一方の電極端子部から離隔した位置に設けら
れているので、互いに離れた位置の電極端子部を介して
半導体積層部に電圧が印加されることとなり、電極端子
部間の絶縁性が保たれつつ、半導体積層部周辺の漏電や
短絡を防止することができる。
【００１４】他の好ましい実施の形態においては、上記
導電部材としては、上記一方の電極端子部と上記半導体
積層部とを互いに接着させる接着性を有するものと、そ
れとは別に上記他方の電極端子部と上記半導体積層部と
を連接するものの２種類が設けられている。
導電部材としては、上記一方の電極端子部と上記半導体
積層部とを互いに接着させる接着性を有するものと、そ
れとは別に上記他方の電極端子部と上記半導体積層部と
を連接するものの２種類が設けられている。
【００１５】このような半導体発光素子によれば、半導
体積層部の一方の片面、つまり半導体積層部のベース部
材に相対する片面と導電膜の一方の電極端子部とが接着
性を有する導電部材を介して接合され、これに対し、た
とえば半導体積層部の他方の片面と導電膜の他方の電極
端子部とが連接可能な導電部材を介して導通接続される
ことから、積層方向にそって接合搭載される形態の半導
体積層部にとって適切な接続状態とすることができる。
体積層部の一方の片面、つまり半導体積層部のベース部
材に相対する片面と導電膜の一方の電極端子部とが接着
性を有する導電部材を介して接合され、これに対し、た
とえば半導体積層部の他方の片面と導電膜の他方の電極
端子部とが連接可能な導電部材を介して導通接続される
ことから、積層方向にそって接合搭載される形態の半導
体積層部にとって適切な接続状態とすることができる。
【００１６】また、他の好ましい実施の形態において
は、上記ベース部材の上記半導体積層部を接合搭載する
表面全体にわたって、その半導体積層部を封止して透光
性を有する保護部材が設けられている。
は、上記ベース部材の上記半導体積層部を接合搭載する
表面全体にわたって、その半導体積層部を封止して透光
性を有する保護部材が設けられている。
【００１７】このような半導体発光素子によれば、ベー
ス部材の半導体積層部を接合搭載する表面全体にわたっ
て、その半導体積層部を封止して透光性を有する保護部
材が設けられているので、そのような保護部材により半
導体積層部を保護した形態のパッケージ構造を実現する
ことができる。
ス部材の半導体積層部を接合搭載する表面全体にわたっ
て、その半導体積層部を封止して透光性を有する保護部
材が設けられているので、そのような保護部材により半
導体積層部を保護した形態のパッケージ構造を実現する
ことができる。
【００１８】また、本願発明の第２の側面により提供さ
れる半導体発光モジュールは、本願発明の第１の側面に
より提供される半導体発光素子を、所定の平面パターン
をもって複数配列した構造を有することを特徴としてい
る。
れる半導体発光モジュールは、本願発明の第１の側面に
より提供される半導体発光素子を、所定の平面パターン
をもって複数配列した構造を有することを特徴としてい
る。
【００１９】上記技術的手段が講じられた第２の側面に
より提供される半導体発光モジュールによれば、そのモ
ジュールの構成要素となる複数の半導体発光素子が薄型
化されていることから、モジュール全体についても薄型
化したものとすることができる。
より提供される半導体発光モジュールによれば、そのモ
ジュールの構成要素となる複数の半導体発光素子が薄型
化されていることから、モジュール全体についても薄型
化したものとすることができる。
【００２０】さらに、本願発明の第３の側面により提供
される半導体発光素子の製造方法は、一定面積を有する
基板面全体に化合物半導体の結晶からなる半導体積層部
を形成する工程と、上記半導体積層部上に延伸可能な帯
状部材を貼着する工程と、上記半導体積層部から上記基
板の全部またはその一部を除去する工程と、上記半導体
積層部を切断して複数のチップに分割する工程と、上記
帯状部材を所定の方向に延伸させて上記複数のチップを
互いに引き離す工程と、異なる極性の電極端子部を有す
る導電膜が表面形成されたベース部材を用い、上記複数
のチップを上記導電膜に相対させつつ上記ベース部材に
接合する作業、これら複数のチップから上記帯状部材を
剥離する作業、上記導電膜の電極端子部それぞれと上記
チップとを導電部材を介して導通接続する作業、ならび
に上記複数のチップごとに上記ベース部材または上記帯
状部材を切断する作業を経て、チップ状の半導体積層部
を備えた半導体発光素子を完成する工程とを有している
ことを特徴としている。
される半導体発光素子の製造方法は、一定面積を有する
基板面全体に化合物半導体の結晶からなる半導体積層部
を形成する工程と、上記半導体積層部上に延伸可能な帯
状部材を貼着する工程と、上記半導体積層部から上記基
板の全部またはその一部を除去する工程と、上記半導体
積層部を切断して複数のチップに分割する工程と、上記
帯状部材を所定の方向に延伸させて上記複数のチップを
互いに引き離す工程と、異なる極性の電極端子部を有す
る導電膜が表面形成されたベース部材を用い、上記複数
のチップを上記導電膜に相対させつつ上記ベース部材に
接合する作業、これら複数のチップから上記帯状部材を
剥離する作業、上記導電膜の電極端子部それぞれと上記
チップとを導電部材を介して導通接続する作業、ならび
に上記複数のチップごとに上記ベース部材または上記帯
状部材を切断する作業を経て、チップ状の半導体積層部
を備えた半導体発光素子を完成する工程とを有している
ことを特徴としている。
【００２１】上記技術的手段が講じられた第３の側面に
より提供される半導体発光素子の製造方法によれば、本
願発明の第１の側面により提供される半導体発光素子を
適切に、かつ効率良く製造することができる。
より提供される半導体発光素子の製造方法によれば、本
願発明の第１の側面により提供される半導体発光素子を
適切に、かつ効率良く製造することができる。
【００２２】さらにまた、本願発明の第４の側面により
提供される半導体発光モジュールの製造方法は、本願発
明の第３の側面により提供される半導体発光素子の製造
方法における工程作業において、上記複数のチップごと
に上記ベース部材または上記帯状部材を切断する作業を
省略することにより、上記半導体発光素子を所定の平面
パターンをもって複数配列した構造の半導体発光モジュ
ールを完成することを特徴としている。
提供される半導体発光モジュールの製造方法は、本願発
明の第３の側面により提供される半導体発光素子の製造
方法における工程作業において、上記複数のチップごと
に上記ベース部材または上記帯状部材を切断する作業を
省略することにより、上記半導体発光素子を所定の平面
パターンをもって複数配列した構造の半導体発光モジュ
ールを完成することを特徴としている。
【００２３】上記技術的手段が講じられた第４の側面に
より提供される半導体発光モジュールの製造方法によれ
ば、本願発明の第２の側面により提供される半導体発光
モジュールを適切に、かつ効率良く製造することができ
る。
より提供される半導体発光モジュールの製造方法によれ
ば、本願発明の第２の側面により提供される半導体発光
モジュールを適切に、かつ効率良く製造することができ
る。
【００２４】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００２５】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。
形態について、図面を参照して具体的に説明する。
【００２６】図１は、本願発明にかかる半導体発光素子
の一実施形態を示した概略断面図、図２は、図１に示す
半導体発光素子の一部部材を省略して上面から示した概
略平面図である。
の一実施形態を示した概略断面図、図２は、図１に示す
半導体発光素子の一部部材を省略して上面から示した概
略平面図である。
【００２７】図１および図２によく示されるように、半
導体発光素子Ａは、一例として薄手のＩＣカードなどに
組み込み可能な小片状とされており、その全体の厚みが
ＩＣカードよりも薄くされている。このような半導体発
光素子Ａは、１つのＬＥＤチップ１、ＬＥＤチップ１を
表面２ａに接合搭載するベース部材２、およびベース部
材２の表面２ａに形成された導電膜３、導電膜３とＬＥ
Ｄチップ１とを導通接続する導電部材４、およびＬＥＤ
チップ１を保護する保護部材５を具備して概略構成され
ている。なお、図２においては、保護部材５が図示省略
されている。
導体発光素子Ａは、一例として薄手のＩＣカードなどに
組み込み可能な小片状とされており、その全体の厚みが
ＩＣカードよりも薄くされている。このような半導体発
光素子Ａは、１つのＬＥＤチップ１、ＬＥＤチップ１を
表面２ａに接合搭載するベース部材２、およびベース部
材２の表面２ａに形成された導電膜３、導電膜３とＬＥ
Ｄチップ１とを導通接続する導電部材４、およびＬＥＤ
チップ１を保護する保護部材５を具備して概略構成され
ている。なお、図２においては、保護部材５が図示省略
されている。
【００２８】図３は、図１に示すＬＥＤチップ１の一部
分を拡大して示した拡大断面図であって、この図も参照
して説明すると、ＬＥＤチップ１は、金属層１１、半導
体積層部１２、および電極部１３が順次積層して設けら
れた構造を有しており、上記半導体積層部１２によって
発光作用が発揮されるものである。このＬＥＤチップ１
は、上記半導体積層部１２を構成する化合物半導体を結
晶成長させるのに用いられた後述の基板がその半導体積
層部１２から除去された構造となっている。また、ＬＥ
Ｄチップ１は、たとえば０．３ｍｍ角に形成されてい
る。さらに、上記金属層１１、半導体積層部１２、およ
び電極部１３のトータルの厚みは、５〜１０μｍ程度の
極薄寸法とされている。
分を拡大して示した拡大断面図であって、この図も参照
して説明すると、ＬＥＤチップ１は、金属層１１、半導
体積層部１２、および電極部１３が順次積層して設けら
れた構造を有しており、上記半導体積層部１２によって
発光作用が発揮されるものである。このＬＥＤチップ１
は、上記半導体積層部１２を構成する化合物半導体を結
晶成長させるのに用いられた後述の基板がその半導体積
層部１２から除去された構造となっている。また、ＬＥ
Ｄチップ１は、たとえば０．３ｍｍ角に形成されてい
る。さらに、上記金属層１１、半導体積層部１２、およ
び電極部１３のトータルの厚みは、５〜１０μｍ程度の
極薄寸法とされている。
【００２９】上記金属層１１は、良導体である金属の薄
膜層であり、後述するように、蒸着あるいはスパッタリ
ングなどによって所定の金属を成膜して形成された部分
である。
膜層であり、後述するように、蒸着あるいはスパッタリ
ングなどによって所定の金属を成膜して形成された部分
である。
【００３０】上記半導体積層部１２は、従来既知のＬＥ
Ｄと同様な構成である。この半導体積層部１２は、ガリ
ウムを含むIIIb−Ｖｂ属化合物半導体の単純結晶を利用
したものであり、たとえば、光拡散層としてのＧａＰ層
１２ａ、ｐ型ＩｎＧａＡｌＰ層１２ｂ、発光層１２ｃ、
およびｎ型ＩｎＧａＡｌＰ層１２ｄが積層された構造と
なっている。上記発光層１２ｃは、ＩｎＧａＡｌＰの層
である。
Ｄと同様な構成である。この半導体積層部１２は、ガリ
ウムを含むIIIb−Ｖｂ属化合物半導体の単純結晶を利用
したものであり、たとえば、光拡散層としてのＧａＰ層
１２ａ、ｐ型ＩｎＧａＡｌＰ層１２ｂ、発光層１２ｃ、
およびｎ型ＩｎＧａＡｌＰ層１２ｄが積層された構造と
なっている。上記発光層１２ｃは、ＩｎＧａＡｌＰの層
である。
【００３１】上記電極部１３は、たとえば金の薄膜層で
あり、エピタキシャル面となる上記ＧａＰ層１２ａの表
面中心部に金を蒸着あるいはスパッタリングなどによっ
て成膜させた部分である。この電極部１３は、その厚み
がたとえば１００Å程度であり、十分に薄いことから透
光性を有している。
あり、エピタキシャル面となる上記ＧａＰ層１２ａの表
面中心部に金を蒸着あるいはスパッタリングなどによっ
て成膜させた部分である。この電極部１３は、その厚み
がたとえば１００Å程度であり、十分に薄いことから透
光性を有している。
【００３２】ベース部材２は、たとえば電気絶縁性を有
する合成樹脂などでできた長矩形状の薄膜基板であっ
て、その平面視形状が上記ＬＥＤチップ１より若干大き
く形成されている。また、ベース部材２は、その厚みが
たとえば１０μｍ〜１００μｍ程度とされている。この
ようなベース部材２の表面２ａに上記ＬＥＤチップ１が
接合搭載される。
する合成樹脂などでできた長矩形状の薄膜基板であっ
て、その平面視形状が上記ＬＥＤチップ１より若干大き
く形成されている。また、ベース部材２は、その厚みが
たとえば１０μｍ〜１００μｍ程度とされている。この
ようなベース部材２の表面２ａに上記ＬＥＤチップ１が
接合搭載される。
【００３３】導電膜３は、互いに異なる極性の正極用お
よび負極用の電極端子部３ａ，３ｂを有するものであ
り、良導体である金属薄膜などをエッチング処理などし
て上記ベース部材２の表面２ａにあらかじめ形成された
ものである。正極用の電極端子部３ａは、上記ベース部
材２の表面２ａにおいて上記ＬＥＤチップ１の接合搭載
位置から離隔した位置で点形状に形成されている。負極
用の電極端子部３ｂは、上記正極用の電極端子部３ａと
は別に分離形成されたものであり、その一部分が上記Ｌ
ＥＤチップ１の接合搭載位置にあって、チップ接合面よ
りわずかに大きく形成されている。また、負極用の電極
端子部３ｂの他の部分は、上記ＬＥＤチップ１の接合搭
載位置から離れた位置まで引き延ばされており、その先
端部３ｃが点形状とされている。さらに、この負極用の
電極端子部３ｂと上記金属層１１との間には、図示しな
い導電性接着材が充填されており、ＬＥＤチップ１とベ
ース部材２との接合を強固なものとしている。つまり、
負極用の電極端子部３ｂは、ＬＥＤチップ１の最下層と
なる金属層１１に接した状態で、点形状とされた先端部
３ｃが外部と導通接続可能であり、一方、正極用の電極
端子部３ａは、後述する導電部材４を介してＬＥＤチッ
プ１の最上層となる電極部１３に導通接続されている。
このような正極用の電極端子部３ａおよび負極用の電極
端子部３ｂの先端部３ｃを介して外部から所定値の電圧
が印加され、そしてＬＥＤチップ１が発光することとな
る。この際、上記ベース部材２や後述する保護部材５に
よって電極端子部３ａ，３ｂ間の絶縁性が保たれつつ、
半導体積層部１２周辺の漏電や短絡が防止されている。
よび負極用の電極端子部３ａ，３ｂを有するものであ
り、良導体である金属薄膜などをエッチング処理などし
て上記ベース部材２の表面２ａにあらかじめ形成された
ものである。正極用の電極端子部３ａは、上記ベース部
材２の表面２ａにおいて上記ＬＥＤチップ１の接合搭載
位置から離隔した位置で点形状に形成されている。負極
用の電極端子部３ｂは、上記正極用の電極端子部３ａと
は別に分離形成されたものであり、その一部分が上記Ｌ
ＥＤチップ１の接合搭載位置にあって、チップ接合面よ
りわずかに大きく形成されている。また、負極用の電極
端子部３ｂの他の部分は、上記ＬＥＤチップ１の接合搭
載位置から離れた位置まで引き延ばされており、その先
端部３ｃが点形状とされている。さらに、この負極用の
電極端子部３ｂと上記金属層１１との間には、図示しな
い導電性接着材が充填されており、ＬＥＤチップ１とベ
ース部材２との接合を強固なものとしている。つまり、
負極用の電極端子部３ｂは、ＬＥＤチップ１の最下層と
なる金属層１１に接した状態で、点形状とされた先端部
３ｃが外部と導通接続可能であり、一方、正極用の電極
端子部３ａは、後述する導電部材４を介してＬＥＤチッ
プ１の最上層となる電極部１３に導通接続されている。
このような正極用の電極端子部３ａおよび負極用の電極
端子部３ｂの先端部３ｃを介して外部から所定値の電圧
が印加され、そしてＬＥＤチップ１が発光することとな
る。この際、上記ベース部材２や後述する保護部材５に
よって電極端子部３ａ，３ｂ間の絶縁性が保たれつつ、
半導体積層部１２周辺の漏電や短絡が防止されている。
【００３４】導電部材４は、たとえば金などの薄膜層で
あり、上記電極部１３と上記正極用の電極端子部３ａと
を導通接続するためのものである。この導電部材４は、
後述する保護部材５の表面上から金属蒸着などによって
形成されている。
あり、上記電極部１３と上記正極用の電極端子部３ａと
を導通接続するためのものである。この導電部材４は、
後述する保護部材５の表面上から金属蒸着などによって
形成されている。
【００３５】保護部材５は、いわゆるパシベーション膜
と同様の構成からなり、たとえばＳｉＯ2 などで薄膜形
成されたものである。保護部材５は、その厚みが十分に
薄いことから透光性を有している。また、保護部材５
は、上記ベース部材２の表面２ａ全体にわたって、その
表面２ａに接合搭載された上記ＬＥＤチップ１を封止し
た構造としている。このような保護部材５をエッチング
処理などすることで、上記正極用の電極端子部３ａ、負
極用の電極端子部３ｂの先端部３ｃ、および上記電極部
１３と整合する位置に開口部５ａ，５ｂが形成されてい
る。このような開口部５ａ，５ｂに上記導電部材４が充
填される結果、上記電極部１３と上記正極用の電極端子
部３ａとが導通接続されている。つまり、半導体発光素
子Ａは、保護部材５によって上記ＬＥＤチップ１が保護
された形態のパッケージ構造であり、開口部５ａ，５ｂ
を通じて外部と導通接続可能とされている。
と同様の構成からなり、たとえばＳｉＯ2 などで薄膜形
成されたものである。保護部材５は、その厚みが十分に
薄いことから透光性を有している。また、保護部材５
は、上記ベース部材２の表面２ａ全体にわたって、その
表面２ａに接合搭載された上記ＬＥＤチップ１を封止し
た構造としている。このような保護部材５をエッチング
処理などすることで、上記正極用の電極端子部３ａ、負
極用の電極端子部３ｂの先端部３ｃ、および上記電極部
１３と整合する位置に開口部５ａ，５ｂが形成されてい
る。このような開口部５ａ，５ｂに上記導電部材４が充
填される結果、上記電極部１３と上記正極用の電極端子
部３ａとが導通接続されている。つまり、半導体発光素
子Ａは、保護部材５によって上記ＬＥＤチップ１が保護
された形態のパッケージ構造であり、開口部５ａ，５ｂ
を通じて外部と導通接続可能とされている。
【００３６】次に、上記半導体発光素子Ａの製造方法に
ついて、図４ないし図１５を参照しながら説明する。
ついて、図４ないし図１５を参照しながら説明する。
【００３７】まず、図４に示すように、製造方法におい
てのみ用いられるＧａＡｓ基板６の表面上に、複数の半
導体層１２ａ〜１２ｄを結晶成長させて、半導体積層部
１２を作製する。この結晶成長は、たとえば有機金属化
学気相成長法（ＭＯＣＶＤ法）によって行えばよく、こ
の成長法によってＬＥＤを構成する所定の化合物半導体
の単結晶を効率良く成長させることができる。なお、上
記ＧａＡｓ基板６は、ウェハとして形成されたものであ
って、その厚みは２００μｍ〜３００μｍ以上である。
上記半導体積層部１２は、このウェハの表面の全面に作
製する。
てのみ用いられるＧａＡｓ基板６の表面上に、複数の半
導体層１２ａ〜１２ｄを結晶成長させて、半導体積層部
１２を作製する。この結晶成長は、たとえば有機金属化
学気相成長法（ＭＯＣＶＤ法）によって行えばよく、こ
の成長法によってＬＥＤを構成する所定の化合物半導体
の単結晶を効率良く成長させることができる。なお、上
記ＧａＡｓ基板６は、ウェハとして形成されたものであ
って、その厚みは２００μｍ〜３００μｍ以上である。
上記半導体積層部１２は、このウェハの表面の全面に作
製する。
【００３８】次いで、図５に示すように、上記半導体積
層部１２の最上層のＧａＰ層１２ａの表面に、金などの
金属を蒸着またはスパッタリングによって成膜し、所定
間隔おきに電極部１３を作製する。
層部１２の最上層のＧａＰ層１２ａの表面に、金などの
金属を蒸着またはスパッタリングによって成膜し、所定
間隔おきに電極部１３を作製する。
【００３９】その後、図６に示すように、電極部１３の
表面側から延伸可能な帯状部材７を貼着する。この帯状
部材７とは、上記ウェハよりも大きな平面積を有するた
とえばエキスパンドテープなどからなるものであり、そ
の貼着面には、あらかじめ粘着材が付着されている。
表面側から延伸可能な帯状部材７を貼着する。この帯状
部材７とは、上記ウェハよりも大きな平面積を有するた
とえばエキスパンドテープなどからなるものであり、そ
の貼着面には、あらかじめ粘着材が付着されている。
【００４０】上記帯状部材７の貼着作業後には、図７に
示すように、結晶成長に用いられたＧａＡｓ基板６を半
導体積層部１２の片面から除去する。この作業は、たと
えば上記ＧａＡｓ基板６をアンモニアと過酸化水素水と
を混合したエッチング処理液に浸漬させるエッチング処
理によって行うことができる。また、このようなエッチ
ング処理に代えて、たとえば上記ＧａＡｓ基板６を機械
的な手段によって研削して除去することも可能である。
ただし、作業性および半導体積層部１２の保護の観点か
らすれば、エッチッグ処理を行うことが好ましい。
示すように、結晶成長に用いられたＧａＡｓ基板６を半
導体積層部１２の片面から除去する。この作業は、たと
えば上記ＧａＡｓ基板６をアンモニアと過酸化水素水と
を混合したエッチング処理液に浸漬させるエッチング処
理によって行うことができる。また、このようなエッチ
ング処理に代えて、たとえば上記ＧａＡｓ基板６を機械
的な手段によって研削して除去することも可能である。
ただし、作業性および半導体積層部１２の保護の観点か
らすれば、エッチッグ処理を行うことが好ましい。
【００４１】上記ＧａＡｓ基板６を除去した後には、図
８に示すように、半導体積層部１２の最外層に位置する
ｎ型ＩｎＧａＡｌＰ層１２ｄの表面に、金製の金属層１
１を形成する。この作業は、金を蒸着し、またはスパッ
タリングすることによって行うことができる。
８に示すように、半導体積層部１２の最外層に位置する
ｎ型ＩｎＧａＡｌＰ層１２ｄの表面に、金製の金属層１
１を形成する。この作業は、金を蒸着し、またはスパッ
タリングすることによって行うことができる。
【００４２】上記金属層１１を形成した後、図９に示す
ように、金属層１１および電極部１３と一体となった半
導体積層部１２全体を、帯状部材７に貼着させた状態で
分割する。この際、半導体積層部１２全体は、図示され
ないが采の目状に分割され、その分割された各々がペレ
ット状のＬＥＤチップ１とされる。この作業は、一般の
ウェハのダイシング工程と同様に、たとえばダイヤモン
ドカッタやレーザカッタを用いて行われる。
ように、金属層１１および電極部１３と一体となった半
導体積層部１２全体を、帯状部材７に貼着させた状態で
分割する。この際、半導体積層部１２全体は、図示され
ないが采の目状に分割され、その分割された各々がペレ
ット状のＬＥＤチップ１とされる。この作業は、一般の
ウェハのダイシング工程と同様に、たとえばダイヤモン
ドカッタやレーザカッタを用いて行われる。
【００４３】次いで、図１０に示すように、帯状部材７
を矢印方向Ｗに延伸させることにより、その帯状部材７
に貼着されたＬＥＤチップ１を所定間隔ｔおきに配列さ
せた状態とする。この際、帯状部材７は、図示しないが
矢印方向Ｗに直交する方向にも延伸され、その結果、Ｌ
ＥＤチップ１は、マトリクス状の平面パターンをもって
配列された状態となる。
を矢印方向Ｗに延伸させることにより、その帯状部材７
に貼着されたＬＥＤチップ１を所定間隔ｔおきに配列さ
せた状態とする。この際、帯状部材７は、図示しないが
矢印方向Ｗに直交する方向にも延伸され、その結果、Ｌ
ＥＤチップ１は、マトリクス状の平面パターンをもって
配列された状態となる。
【００４４】その後、図１１に示すように、帯状部材７
を延伸させたままの状態で、その帯状部材７と同程度の
平面積を有するベース部材２を、ＬＥＤチップ１の金属
層１１に対して接合する。この際、ベース部材２の負極
用の電極端子部３ｂ表面には、あらかじめ図示しない導
電性接着材が付着されており、その電極端子部３ｂと上
記金属層１１とが整合して接合されるように位置合わせ
しながら作業が行われる。
を延伸させたままの状態で、その帯状部材７と同程度の
平面積を有するベース部材２を、ＬＥＤチップ１の金属
層１１に対して接合する。この際、ベース部材２の負極
用の電極端子部３ｂ表面には、あらかじめ図示しない導
電性接着材が付着されており、その電極端子部３ｂと上
記金属層１１とが整合して接合されるように位置合わせ
しながら作業が行われる。
【００４５】上記ベース部材２の接合作業後には、貼着
状態の帯状部材７がＬＥＤチップ１から剥離され、その
後、図１２に示すように、上記ベース部材２の表面２ａ
上から、上記ＬＥＤチップ１を封止するようにして保護
部材５を被膜形成する。この作業は、一般のパシベーシ
ョン膜形成工程と同様に、たとえばＰＣＶＤ法（Plasma
Chemical Vapor Deposition Method ）やスパッタリン
グなどによって行われる。
状態の帯状部材７がＬＥＤチップ１から剥離され、その
後、図１２に示すように、上記ベース部材２の表面２ａ
上から、上記ＬＥＤチップ１を封止するようにして保護
部材５を被膜形成する。この作業は、一般のパシベーシ
ョン膜形成工程と同様に、たとえばＰＣＶＤ法（Plasma
Chemical Vapor Deposition Method ）やスパッタリン
グなどによって行われる。
【００４６】保護部材５を被膜形成した後、図１３に示
すように、フォトリソグラフィ法およびエッチング処理
などを経て、上記保護部材５における上記電極端子部３
ａおよび上記電極部１３の相対する位置に開口部５ａ，
５ｂを形成する。
すように、フォトリソグラフィ法およびエッチング処理
などを経て、上記保護部材５における上記電極端子部３
ａおよび上記電極部１３の相対する位置に開口部５ａ，
５ｂを形成する。
【００４７】開口部５ａ，５ｂを形成した後、図１４に
示すように、その一方の開口部５ａから他方の開口部５
ｂにかけて連続する状態の導電部材４を形成する。これ
により、上記電極端子部３ａと上記電極部１３とが導電
部材４を介して導通接続された状態となる。このような
作業は、金を蒸着し、またはスパッタリングすることに
よって行うことができる。
示すように、その一方の開口部５ａから他方の開口部５
ｂにかけて連続する状態の導電部材４を形成する。これ
により、上記電極端子部３ａと上記電極部１３とが導電
部材４を介して導通接続された状態となる。このような
作業は、金を蒸着し、またはスパッタリングすることに
よって行うことができる。
【００４８】最終的に、上記一連の作業工程を経て半完
成されたものから、図１５に示すように、１つのＬＥＤ
チップ１ごとにベース部材２を切断して複数に分割す
る。これにより、図１に示すような薄片状のベース部材
２にＬＥＤチップ１を接合搭載した構造で小片状の半導
体発光素子Ａが最終形態として完成される。
成されたものから、図１５に示すように、１つのＬＥＤ
チップ１ごとにベース部材２を切断して複数に分割す
る。これにより、図１に示すような薄片状のベース部材
２にＬＥＤチップ１を接合搭載した構造で小片状の半導
体発光素子Ａが最終形態として完成される。
【００４９】このようにして完成された半導体発光素子
Ａでは、製造工程における結晶成長に用いられた基板６
が除去された状態で、チップ状の半導体積層部１２が薄
片状のベース部材２に接合搭載されている。この半導体
積層部１２は、上記正極用の電極端子部３ａに対して、
上記金属層１１および導電性接着材を介して導通接続さ
れており、上記負極用の電極端子部３ｂに対して、上記
電極部１３および導電部材４を介して導通接続された状
態とされている。
Ａでは、製造工程における結晶成長に用いられた基板６
が除去された状態で、チップ状の半導体積層部１２が薄
片状のベース部材２に接合搭載されている。この半導体
積層部１２は、上記正極用の電極端子部３ａに対して、
上記金属層１１および導電性接着材を介して導通接続さ
れており、上記負極用の電極端子部３ｂに対して、上記
電極部１３および導電部材４を介して導通接続された状
態とされている。
【００５０】したがって、半導体発光素子Ａは、化合物
半導体の結晶成長に用いられた基板６が半導体積層部１
２から除去された構造を有するために、結晶成長用の基
板６を備えていた従来のものとは異なり、ウェハから形
成される結晶成長用の基板６の厚みに原因して、素子Ａ
全体の厚みが大きくなることはない。一方、上記半導体
積層部１２は、上記ベース部材２の表面２ａに接合搭載
されるが、このベース部材２は、結晶成長用の基板６と
は異なり、ウェハなどから形成する必要はなく、たとえ
ば薄手のフィルムを用いるなどして、上記基板６よりも
かなり薄い寸法にすることができる。これにより、半導
体発光素子Ａ全体の厚みを従来のものよりもかなり小さ
くすることができるという効果が得られる。
半導体の結晶成長に用いられた基板６が半導体積層部１
２から除去された構造を有するために、結晶成長用の基
板６を備えていた従来のものとは異なり、ウェハから形
成される結晶成長用の基板６の厚みに原因して、素子Ａ
全体の厚みが大きくなることはない。一方、上記半導体
積層部１２は、上記ベース部材２の表面２ａに接合搭載
されるが、このベース部材２は、結晶成長用の基板６と
は異なり、ウェハなどから形成する必要はなく、たとえ
ば薄手のフィルムを用いるなどして、上記基板６よりも
かなり薄い寸法にすることができる。これにより、半導
体発光素子Ａ全体の厚みを従来のものよりもかなり小さ
くすることができるという効果が得られる。
【００５１】また、上記製造工程において、最終工程と
なるベース部材２の切断作業を省略することにより、複
数の半導体発光素子Ａを備えた半導体発光モジュールが
完成する。
なるベース部材２の切断作業を省略することにより、複
数の半導体発光素子Ａを備えた半導体発光モジュールが
完成する。
【００５２】このようにして、半導体発光素子Ａの中間
生成品として完成される半導体発光モジュールは、上記
複数の半導体発光素子Ａをマトリクス状の平面パターン
をもって配列した構造を有するものであり、その厚みが
半導体発光素子Ａの厚みと同様に薄型化されたものであ
る。この半導体発光モジュールにおける各半導体発光素
子Ａに対して外部から選択的に駆動電圧を印加すること
で、モジュール全体において幾何学的な表示発光がされ
ることとなる。
生成品として完成される半導体発光モジュールは、上記
複数の半導体発光素子Ａをマトリクス状の平面パターン
をもって配列した構造を有するものであり、その厚みが
半導体発光素子Ａの厚みと同様に薄型化されたものであ
る。この半導体発光モジュールにおける各半導体発光素
子Ａに対して外部から選択的に駆動電圧を印加すること
で、モジュール全体において幾何学的な表示発光がされ
ることとなる。
【００５３】次に、本願発明にかかる半導体発光素子の
他の例について説明する。
他の例について説明する。
【００５４】図１６は、本願発明にかかる半導体発光素
子の他の実施形態を示した概略断面図、図１７は、図１
６に示すＬＥＤチップ１の一部分を拡大して示した拡大
断面図である。なお、説明の便宜上、これらの図におい
て、先の実施形態と同一部位は同一符号で示し、その説
明は省略する。
子の他の実施形態を示した概略断面図、図１７は、図１
６に示すＬＥＤチップ１の一部分を拡大して示した拡大
断面図である。なお、説明の便宜上、これらの図におい
て、先の実施形態と同一部位は同一符号で示し、その説
明は省略する。
【００５５】この図に示すように、他の実施形態にかか
る半導体発光素子Ｂは、先の実施形態とほぼ同様の構成
を有するものであるが、ＬＥＤチップ１のベース部材２
に対する接合方向が反転していること、ＬＥＤチップ１
において金属層１１および電極部１３が形成されていな
いこと、および導電膜３における電極端子部３ａ，３ｂ
の極性が反対とされていること、の３点について先の実
施形態と大きく相異している。したがって、その製造方
法についても、先の実施形態にかかる製造方法と相異し
ている。ここで、先の実施形態において用いられた金属
層１１は、導電性を有する薄板部材１４に代えられてお
り、この薄板部材１４は、後述する製造方法において用
いられる。
る半導体発光素子Ｂは、先の実施形態とほぼ同様の構成
を有するものであるが、ＬＥＤチップ１のベース部材２
に対する接合方向が反転していること、ＬＥＤチップ１
において金属層１１および電極部１３が形成されていな
いこと、および導電膜３における電極端子部３ａ，３ｂ
の極性が反対とされていること、の３点について先の実
施形態と大きく相異している。したがって、その製造方
法についても、先の実施形態にかかる製造方法と相異し
ている。ここで、先の実施形態において用いられた金属
層１１は、導電性を有する薄板部材１４に代えられてお
り、この薄板部材１４は、後述する製造方法において用
いられる。
【００５６】次に、上記半導体発光素子Ｂの製造方法に
ついて、図１８ないし図２１を参照しながら説明する。
なお、先の実施形態と同様の製造方法とするところにつ
いては、その説明を省略する。
ついて、図１８ないし図２１を参照しながら説明する。
なお、先の実施形態と同様の製造方法とするところにつ
いては、その説明を省略する。
【００５７】まず、図１８に示すように、製造方法にお
いてのみ用いられるＧａＡｓ基板６の表面上に、複数の
半導体層１２ａ〜１２ｄを結晶成長させて、半導体積層
部１２を作製する。
いてのみ用いられるＧａＡｓ基板６の表面上に、複数の
半導体層１２ａ〜１２ｄを結晶成長させて、半導体積層
部１２を作製する。
【００５８】次いで、図１９に示すように、ＬＥＤチッ
プ１の最上層となるＧａＰ層１２ａの表面側から導電性
を有する薄板部材１４を貼着する。この薄板部材１４と
は、上記ＧａＡｓ基板６よりも大きな平面積を有するた
とえば金属板などからなるものであり、上記先の実施形
態において説明した帯状部材７と同形状のものである
が、延伸性を有することなく導電性を有している。
プ１の最上層となるＧａＰ層１２ａの表面側から導電性
を有する薄板部材１４を貼着する。この薄板部材１４と
は、上記ＧａＡｓ基板６よりも大きな平面積を有するた
とえば金属板などからなるものであり、上記先の実施形
態において説明した帯状部材７と同形状のものである
が、延伸性を有することなく導電性を有している。
【００５９】上記薄板部材１４の貼着作業後には、図２
０に示すように、結晶成長に用いられたＧａＡｓ基板６
を半導体積層部１２の片面から除去する。
０に示すように、結晶成長に用いられたＧａＡｓ基板６
を半導体積層部１２の片面から除去する。
【００６０】上記ＧａＡｓ基板６を除去した後には、図
２１に示すように、一体となった半導体積層部１２およ
び薄板部材１４を切断して分割する。この際、半導体積
層部１２および薄板部材１４は、図示されないが采の目
状に分割され、その分割された各々がペレット状のＬＥ
Ｄチップ１とされる。このようにして完成された複数の
ＬＥＤチップ１から１つのチップを取り出し、その１つ
のＬＥＤチップ１における薄板部材１４の表面を接合面
として、小片状のベース部材２に接合する。その後、上
記先の実施形態で説明したように、図１２から図１４に
かけての工程作業と同様の作業が行われ、図１６に示す
ような半導体発光素子Ｂが完成されることとなる。
２１に示すように、一体となった半導体積層部１２およ
び薄板部材１４を切断して分割する。この際、半導体積
層部１２および薄板部材１４は、図示されないが采の目
状に分割され、その分割された各々がペレット状のＬＥ
Ｄチップ１とされる。このようにして完成された複数の
ＬＥＤチップ１から１つのチップを取り出し、その１つ
のＬＥＤチップ１における薄板部材１４の表面を接合面
として、小片状のベース部材２に接合する。その後、上
記先の実施形態で説明したように、図１２から図１４に
かけての工程作業と同様の作業が行われ、図１６に示す
ような半導体発光素子Ｂが完成されることとなる。
【００６１】このようにして完成された半導体発光素子
Ｂによっても、上記先の実施形態にかかる半導体発光素
子Ａと同様の効果を得ることができる。また、このよう
な半導体発光素子Ｂの複数をマトリクス状に配列させて
一体化させることにより、複数のＬＥＤチップ１を備え
た半導体発光モジュールを構成することも可能である。
Ｂによっても、上記先の実施形態にかかる半導体発光素
子Ａと同様の効果を得ることができる。また、このよう
な半導体発光素子Ｂの複数をマトリクス状に配列させて
一体化させることにより、複数のＬＥＤチップ１を備え
た半導体発光モジュールを構成することも可能である。
【００６２】なお、先の実施形態においては、帯状部材
７を剥離した後、ベース部材２を切断して分割するよう
にしたが、複数のＬＥＤチップ１に分割した後、そのチ
ップに貼着された状態の帯状部材７を切断するようにし
てもよい。この場合、その切断後の作業工程において、
１つのチップごとに半導体発光素子Ａを作製することと
なるが、複数の半導体発光素子Ａを備えた半導体発光モ
ジュールを構成する場合は、先に説明した作業工程の方
が効率よくモジュール構造を完成させることができる。
７を剥離した後、ベース部材２を切断して分割するよう
にしたが、複数のＬＥＤチップ１に分割した後、そのチ
ップに貼着された状態の帯状部材７を切断するようにし
てもよい。この場合、その切断後の作業工程において、
１つのチップごとに半導体発光素子Ａを作製することと
なるが、複数の半導体発光素子Ａを備えた半導体発光モ
ジュールを構成する場合は、先に説明した作業工程の方
が効率よくモジュール構造を完成させることができる。
【００６３】また、両実施形態においては、赤色ＬＥＤ
用の基板として一般的なＧａＡｓ基板６が用いられてい
るが、この基板６は、導電性を有することが知られてい
る。そのため、導電性の基板６を用いる場合、半導体積
層部１２を結晶成長させた後、基板６全部を除去する必
要はなく、その基板６の一部のみを除去して所望の厚み
となるように成形してもよい。そうすれば、半導体積層
部１２に残された基板６の一部を上記金属層１１や薄板
部材１４の代替として用いることができる。なお、青色
ＬＥＤ用の基板としてサファイヤなどの絶縁性基板を用
いる場合は、本実施形態で説明したように、基板全部が
半導体積層部１２から除去されることとなる。
用の基板として一般的なＧａＡｓ基板６が用いられてい
るが、この基板６は、導電性を有することが知られてい
る。そのため、導電性の基板６を用いる場合、半導体積
層部１２を結晶成長させた後、基板６全部を除去する必
要はなく、その基板６の一部のみを除去して所望の厚み
となるように成形してもよい。そうすれば、半導体積層
部１２に残された基板６の一部を上記金属層１１や薄板
部材１４の代替として用いることができる。なお、青色
ＬＥＤ用の基板としてサファイヤなどの絶縁性基板を用
いる場合は、本実施形態で説明したように、基板全部が
半導体積層部１２から除去されることとなる。
【図１】本願発明にかかる半導体発光素子の一実施形態
を示した概略断面図である。
を示した概略断面図である。
【図２】図１に示す半導体発光素子の一部部材を省略し
て上面から示した概略平面図である。
て上面から示した概略平面図である。
【図３】図１に示すＬＥＤチップの一部分を拡大して示
した拡大断面図である。
した拡大断面図である。
【図４】図１に示す半導体発光素子の製造方法の一工程
を示した要部断面図である。
を示した要部断面図である。
【図５】図１に示す半導体発光素子の製造方法の一工程
を示した要部断面図である。
を示した要部断面図である。
【図６】図１に示す半導体発光素子の製造方法の一工程
を示した要部断面図である。
を示した要部断面図である。
【図７】図１に示す半導体発光素子の製造方法の一工程
を示した要部断面図である。
を示した要部断面図である。
【図８】図１に示す半導体発光素子の製造方法の一工程
を示した要部断面図である。
を示した要部断面図である。
【図９】図１に示す半導体発光素子の製造方法の一工程
を示した要部断面図である。
を示した要部断面図である。
【図１０】図１に示す半導体発光素子の製造方法の一工
程を示した要部断面図である。
程を示した要部断面図である。
【図１１】図１に示す半導体発光素子の製造方法の一工
程を示した要部断面図である。
程を示した要部断面図である。
【図１２】図１に示す半導体発光素子の製造方法の一工
程を示した要部断面図である。
程を示した要部断面図である。
【図１３】図１に示す半導体発光素子の製造方法の一工
程を示した要部断面図である。
程を示した要部断面図である。
【図１４】図１に示す半導体発光素子の製造方法の一工
程を示した要部断面図である。
程を示した要部断面図である。
【図１５】図１に示す半導体発光素子の製造方法の一工
程を示した要部断面図である。
程を示した要部断面図である。
【図１６】本願発明にかかる半導体発光素子の他の実施
形態を示した概略断面図である。
形態を示した概略断面図である。
【図１７】図１６に示すＬＥＤチップの一部分を拡大し
て示した拡大断面図である。
て示した拡大断面図である。
【図１８】図１６に示す半導体発光素子の製造方法の一
工程を示した要部断面図である。
工程を示した要部断面図である。
【図１９】図１６に示す半導体発光素子の製造方法の一
工程を示した要部断面図である。
工程を示した要部断面図である。
【図２０】図１６に示す半導体発光素子の製造方法の一
工程を示した要部断面図である。
工程を示した要部断面図である。
【図２１】図１６に示す半導体発光素子の製造方法の一
工程を示した要部断面図である。
工程を示した要部断面図である。
【図２２】従来のＬＥＤチップの一例を示した断面図で
ある。
ある。
１ ＬＥＤチップ ２ ベース部材 ３ 導電膜 ３ａ，３ｂ 電極端子部 ４ 導電部材 ５ 保護部材 ６ 基板 ７ 帯状部材 １２ 半導体積層部 Ａ，Ｂ 半導体発光素子
Claims (7)
- 【請求項１】 化合物半導体の結晶からなる半導体積層
部をチップ状として備えた半導体発光素子であって、 上記半導体積層部からその結晶成長に用いられた基板の
全部またはその一部が除去された状態で、その半導体積
層部を接合搭載する薄片状のベース部材と、 上記ベース部材の上記半導体積層部を接合搭載する表面
に、異なる極性の電極端子部を有して形成された導電膜
と、 上記導電膜の電極端子部それぞれと上記半導体積層部と
を導通接続する導電部材と、 を備えたことを特徴とする、半導体発光素子。 - 【請求項２】 上記導電膜の異なる極性の電極端子部
は、いずれか一方の電極端子部が上記ベース部材の上記
半導体積層部を接合搭載する位置に設けられているとと
もに、他方の電極端子部が上記一方の電極端子部から離
隔した位置に設けられている、請求項１に記載の半導体
発光素子。 - 【請求項３】 上記導電部材としては、上記一方の電極
端子部と上記半導体積層部とを互いに接着させる接着性
を有するものと、それとは別に上記他方の電極端子部と
上記半導体積層部とを連接するものの２種類が設けられ
ている、請求項２に記載の半導体発光素子。 - 【請求項４】 上記ベース部材の上記半導体積層部を接
合搭載する表面全体にわたって、その半導体積層部を封
止して透光性を有する保護部材が設けられている、請求
項１ないし請求項３のいずれかに記載の半導体発光素
子。 - 【請求項５】 請求項１ないし請求項４のいずれかに記
載の半導体発光素子を、所定の平面パターンをもって複
数配列した構造を有することを特徴とする、半導体発光
モジュール。 - 【請求項６】 一定面積を有する基板面全体に化合物半
導体の結晶からなる半導体積層部を形成する工程と、 上記半導体積層部上に延伸可能な帯状部材を貼着する工
程と、 上記半導体積層部から上記基板の全部またはその一部を
除去する工程と、 上記半導体積層部を切断して複数のチップに分割する工
程と、 上記帯状部材を所定の方向に延伸させて上記複数のチッ
プを互いに引き離す工程と、 異なる極性の電極端子部を有する導電膜が表面形成され
たベース部材を用い、上記複数のチップを上記導電膜に
相対させつつ上記ベース部材に接合する作業、これら複
数のチップから上記帯状部材を剥離する作業、上記導電
膜の電極端子部それぞれと上記チップとを導電部材を介
して導通接続する作業、ならびに上記複数のチップごと
に上記ベース部材または上記帯状部材を切断する作業を
経て、チップ状の半導体積層部を備えた半導体発光素子
を完成する工程と、 を有していることを特徴とする、半導体発光素子の製造
方法。 - 【請求項７】 請求項６に記載の半導体発光素子の製造
方法における工程作業において、上記複数のチップごと
に上記ベース部材または上記帯状部材を切断する作業を
省略することにより、上記半導体発光素子を所定の平面
パターンをもって複数配列した構造の半導体発光モジュ
ールを完成することを特徴とする、半導体発光モジュー
ルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35925197A JP3641122B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35925197A JP3641122B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191642A true JPH11191642A (ja) | 1999-07-13 |
| JP3641122B2 JP3641122B2 (ja) | 2005-04-20 |
Family
ID=18463544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35925197A Expired - Fee Related JP3641122B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3641122B2 (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237618A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 表示装置およびその製造方法 |
| EP1526574A2 (en) * | 2003-10-22 | 2005-04-27 | Oki Data Corporation | Semiconductor device, light emitting diode print head and image-forming apparatus using same, and method of manufacturing semiconductor device |
| JP2005150703A (ja) * | 2003-10-22 | 2005-06-09 | Oki Data Corp | 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法 |
| JP2005252222A (ja) * | 2004-02-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法 |
| JP2006128710A (ja) * | 2004-10-28 | 2006-05-18 | Lumileds Lighting Us Llc | パッケージ統合された薄膜ｌｅｄ |
| JP2006140297A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置 |
| JP2007511065A (ja) * | 2003-11-04 | 2007-04-26 | 松下電器産業株式会社 | 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法 |
| JP2007335877A (ja) * | 2006-06-16 | 2007-12-27 | Korai Kagi Kofun Yugenkoshi | 発光ダイオードおよびその製造方法 |
| JP2008505508A (ja) * | 2004-06-30 | 2008-02-21 | クリー インコーポレイテッド | 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス |
| JP2008515208A (ja) * | 2004-09-30 | 2008-05-08 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ワイヤレス式のコンタクトを有するオプトエレクトロニクス素子 |
| WO2009003435A1 (de) * | 2007-06-29 | 2009-01-08 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement |
| JP2009506558A (ja) * | 2005-08-30 | 2009-02-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | プレーナ形のコンタクト形成部を備えた半導体素子の作製方法および半導体素子 |
| JP2009531839A (ja) * | 2006-03-31 | 2009-09-03 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光電式ヘッドライト、光電式ヘッドライトの製造方法と発光ダイオードチップ |
| JP2009290242A (ja) * | 2002-11-11 | 2009-12-10 | Oki Data Corp | 半導体装置、光プリントヘッド、及び画像形成装置 |
| JP2009296003A (ja) * | 2002-11-13 | 2009-12-17 | Oki Data Corp | 半導体複合装置、光プリントヘッド、及び画像形成装置 |
| JP2010040894A (ja) * | 2008-08-07 | 2010-02-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2010199565A (ja) * | 2009-01-27 | 2010-09-09 | Citizen Electronics Co Ltd | 発光ダイオードの製造方法 |
| JP2010541224A (ja) * | 2007-09-27 | 2010-12-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法 |
| JP2011040425A (ja) * | 2009-08-06 | 2011-02-24 | Stanley Electric Co Ltd | 半導体発光装置及び半導体発光装置の製造方法 |
| JP2011044741A (ja) * | 2004-02-03 | 2011-03-03 | Panasonic Corp | 半導体発光装置、照明モジュール、照明装置、および表示素子 |
| JP2012508971A (ja) * | 2008-11-14 | 2012-04-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光放出素子及び該素子の製造方法 |
| US8207548B2 (en) | 2003-08-28 | 2012-06-26 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device |
| JP2012156551A (ja) * | 2003-12-03 | 2012-08-16 | Schott Ag | コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント |
| JP2013509698A (ja) * | 2009-10-28 | 2013-03-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス素子及び該オプトエレクトロニクス素子の製造方法 |
| JP2013197310A (ja) * | 2012-03-19 | 2013-09-30 | Toshiba Corp | 発光装置 |
| WO2014049774A1 (ja) * | 2012-09-27 | 2014-04-03 | 富士機械製造株式会社 | 半導体素子の電極構造及びその製造方法 |
| JP2015076613A (ja) * | 2013-10-07 | 2015-04-20 | 廣▲ジャー▼光電股▲ふん▼有限公司 | 発光ダイオードモジュール及びその製造方法 |
| WO2021122149A1 (de) * | 2019-12-20 | 2021-06-24 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und verfahren zu dessen herstellung |
-
1997
- 1997-12-26 JP JP35925197A patent/JP3641122B2/ja not_active Expired - Fee Related
Cited By (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237618A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 表示装置およびその製造方法 |
| JP4724924B2 (ja) * | 2001-02-08 | 2011-07-13 | ソニー株式会社 | 表示装置の製造方法 |
| US8395159B2 (en) | 2002-11-11 | 2013-03-12 | Oki Data Corporation | Semiconductor apparatus with thin semiconductor film |
| US8816384B2 (en) | 2002-11-11 | 2014-08-26 | Oki Data Corporation | Semiconductor apparatus with thin semiconductor film |
| US8445935B2 (en) | 2002-11-11 | 2013-05-21 | Oki Data Corporation | Semiconductor apparatus with thin semiconductor film |
| JP2009290242A (ja) * | 2002-11-11 | 2009-12-10 | Oki Data Corp | 半導体装置、光プリントヘッド、及び画像形成装置 |
| JP2009296003A (ja) * | 2002-11-13 | 2009-12-17 | Oki Data Corp | 半導体複合装置、光プリントヘッド、及び画像形成装置 |
| US8692285B2 (en) | 2003-08-28 | 2014-04-08 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus and display element |
| US8324632B2 (en) | 2003-08-28 | 2012-12-04 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device |
| US8207548B2 (en) | 2003-08-28 | 2012-06-26 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device |
| JP4672329B2 (ja) * | 2003-10-22 | 2011-04-20 | 株式会社沖データ | 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法 |
| US8343848B2 (en) | 2003-10-22 | 2013-01-01 | Oki Data Corporation | Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device |
| JP2005150703A (ja) * | 2003-10-22 | 2005-06-09 | Oki Data Corp | 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法 |
| EP1526574A2 (en) * | 2003-10-22 | 2005-04-27 | Oki Data Corporation | Semiconductor device, light emitting diode print head and image-forming apparatus using same, and method of manufacturing semiconductor device |
| EP1526574A3 (en) * | 2003-10-22 | 2011-04-27 | Oki Data Corporation | Semiconductor device, light emitting diode print head and image-forming apparatus using same, and method of manufacturing semiconductor device |
| EP2400566A1 (en) * | 2003-11-04 | 2011-12-28 | Panasonic Corporation | Semiconductor light emitting device, lighting module, lighting apparatus |
| JP2007511065A (ja) * | 2003-11-04 | 2007-04-26 | 松下電器産業株式会社 | 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法 |
| US7956368B2 (en) | 2003-11-04 | 2011-06-07 | Panasonic Corporation | Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device |
| JP2012156551A (ja) * | 2003-12-03 | 2012-08-16 | Schott Ag | コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント |
| JP2011044741A (ja) * | 2004-02-03 | 2011-03-03 | Panasonic Corp | 半導体発光装置、照明モジュール、照明装置、および表示素子 |
| JP2005252222A (ja) * | 2004-02-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法 |
| JP2008505508A (ja) * | 2004-06-30 | 2008-02-21 | クリー インコーポレイテッド | 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス |
| US9537070B2 (en) | 2004-09-30 | 2017-01-03 | Osram Opto Semiconductors Gmbh | Optoelectronic component with a wireless contacting |
| US8900894B2 (en) | 2004-09-30 | 2014-12-02 | Osram Opto Semiconductor Gmbh | Method of producing a radiation-emitting optoelectronic component |
| JP2008515208A (ja) * | 2004-09-30 | 2008-05-08 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ワイヤレス式のコンタクトを有するオプトエレクトロニクス素子 |
| KR101413503B1 (ko) * | 2004-09-30 | 2014-07-01 | 오스람 옵토 세미컨덕터스 게엠베하 | 와이어 없는 방식으로 접촉되는 광전자 소자 |
| JP2006128710A (ja) * | 2004-10-28 | 2006-05-18 | Lumileds Lighting Us Llc | パッケージ統合された薄膜ｌｅｄ |
| TWI413273B (zh) * | 2004-10-28 | 2013-10-21 | Philips Lumileds Lighting Co | 封裝積體薄膜發光二極體 |
| US8026530B2 (en) | 2004-11-11 | 2011-09-27 | Panasonic Corporation | Semiconductor light-emitting device, lighting module and lighting apparatus |
| JP2006140297A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置 |
| JP4579654B2 (ja) * | 2004-11-11 | 2010-11-10 | パナソニック株式会社 | 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置 |
| JP2009506558A (ja) * | 2005-08-30 | 2009-02-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | プレーナ形のコンタクト形成部を備えた半導体素子の作製方法および半導体素子 |
| US8267561B2 (en) | 2006-03-31 | 2012-09-18 | Osram Opto Semiconductors Gmbh | Optoelectronic headlight, method for production of an optoelectronic headlight and a luminescence diode chip |
| JP2009531839A (ja) * | 2006-03-31 | 2009-09-03 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光電式ヘッドライト、光電式ヘッドライトの製造方法と発光ダイオードチップ |
| US8814406B2 (en) | 2006-03-31 | 2014-08-26 | Osram Opto Semiconductors Gmbh | Optoelectronic headlight, method for production of an optoelectronic headlight and a luminescence diode chip |
| JP2007335877A (ja) * | 2006-06-16 | 2007-12-27 | Korai Kagi Kofun Yugenkoshi | 発光ダイオードおよびその製造方法 |
| TWI385825B (zh) * | 2007-06-29 | 2013-02-11 | Osram Opto Semiconductors Gmbh | 光電元件及其製造方法 |
| WO2009003435A1 (de) * | 2007-06-29 | 2009-01-08 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement |
| JP2010532089A (ja) * | 2007-06-29 | 2010-09-30 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光電構成素子の製造方法および光電構成素子 |
| KR101433423B1 (ko) * | 2007-06-29 | 2014-08-27 | 오스람 옵토 세미컨덕터스 게엠베하 | 광전 소자들의 제조 방법 및 광전 소자 |
| US8791548B2 (en) | 2007-09-27 | 2014-07-29 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component |
| JP2010541224A (ja) * | 2007-09-27 | 2010-12-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法 |
| JP2010040894A (ja) * | 2008-08-07 | 2010-02-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2012508971A (ja) * | 2008-11-14 | 2012-04-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 光放出素子及び該素子の製造方法 |
| JP2010199565A (ja) * | 2009-01-27 | 2010-09-09 | Citizen Electronics Co Ltd | 発光ダイオードの製造方法 |
| JP2011040425A (ja) * | 2009-08-06 | 2011-02-24 | Stanley Electric Co Ltd | 半導体発光装置及び半導体発光装置の製造方法 |
| JP2013509698A (ja) * | 2009-10-28 | 2013-03-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス素子及び該オプトエレクトロニクス素子の製造方法 |
| US9419193B2 (en) | 2009-10-28 | 2016-08-16 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for producing an opto-electronic component |
| JP2013197310A (ja) * | 2012-03-19 | 2013-09-30 | Toshiba Corp | 発光装置 |
| WO2014049774A1 (ja) * | 2012-09-27 | 2014-04-03 | 富士機械製造株式会社 | 半導体素子の電極構造及びその製造方法 |
| JP2015076613A (ja) * | 2013-10-07 | 2015-04-20 | 廣▲ジャー▼光電股▲ふん▼有限公司 | 発光ダイオードモジュール及びその製造方法 |
| WO2021122149A1 (de) * | 2019-12-20 | 2021-06-24 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und verfahren zu dessen herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3641122B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3641122B2 (ja) | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 | |
| KR101230622B1 (ko) | 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스 | |
| RU2586452C2 (ru) | Нитридный полупроводниковый светоизлучающий элемент и способ его изготовления | |
| JP4097510B2 (ja) | 半導体装置の製造方法 | |
| US6642072B2 (en) | Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor | |
| JP3643225B2 (ja) | 光半導体チップ | |
| JP3841130B2 (ja) | 光半導体モジュール、およびその製造方法 | |
| US20120286240A1 (en) | Methods of Fabricating Light Emitting Diode Packages | |
| WO2008123020A1 (ja) | 半導体装置及びその製造方法 | |
| JPH08264898A (ja) | 半導体レーザ装置 | |
| US20180012872A1 (en) | Molded led package with laminated leadframe and method of making thereof | |
| KR101230617B1 (ko) | 발광 다이오드 및 이의 제조 방법 | |
| KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JPH10270761A (ja) | 半導体発光素子およびその製法 | |
| JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
| JPH06302864A (ja) | 発光デバイスの製造方法 | |
| JP2003023180A (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP4236738B2 (ja) | 半導体素子の製造方法 | |
| CN114361051B (zh) | 一种多芯片正装重置晶圆级封装结构及方法 | |
| JP3571477B2 (ja) | 半導体発光素子 | |
| JPH10209506A (ja) | 半導体発光素子の製法 | |
| JP3917619B2 (ja) | 半導体発光素子の製法 | |
| KR20050082259A (ko) | 모노리식 보호 소자를 갖춘 발광소자 및 그 제조방법 | |
| KR101700899B1 (ko) | 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |