JPH11133450A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH11133450A JPH11133450A JP10245400A JP24540098A JPH11133450A JP H11133450 A JPH11133450 A JP H11133450A JP 10245400 A JP10245400 A JP 10245400A JP 24540098 A JP24540098 A JP 24540098A JP H11133450 A JPH11133450 A JP H11133450A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims abstract description 102
- 239000011241 protective layer Substances 0.000 claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 239000011810 insulating material Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- WHEATZOONURNGF-UHFFFAOYSA-N benzocyclobutadiene Chemical compound C1=CC=C2C=CC2=C1 WHEATZOONURNGF-UHFFFAOYSA-N 0.000 claims 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 abstract 1
- 229910001887 tin oxide Inorganic materials 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 18
- 239000010409 thin film Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 210000004207 dermis Anatomy 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 BCBのような有機物質をパターニングしてド
レインコンタクトホールを形成する際の前記ドレイン電
極131の露出された部分を除去する時、前記画素電極141
との前記ドレイン131間の接触面積が減ることによって
発生する問題点を解決した。 【解決手段】 前記ドレイン電極131に前記ダミードレ
イン電極139を加えて形成して前記ドレイン電極の露出
された部分が除去されても前記ダミードレイン電極139
の表面の接触を通して前記画素電極141との前記ドレイ
ン131との間の接触面積を維持することが出来る。従っ
て、画素電極141とドレイン電極131の低い接触抵抗を得
ることが出来、高い接触抵抗のために発生するしみのよ
うな問題のない液晶表示装置を提供することが出来る。
レインコンタクトホールを形成する際の前記ドレイン電
極131の露出された部分を除去する時、前記画素電極141
との前記ドレイン131間の接触面積が減ることによって
発生する問題点を解決した。 【解決手段】 前記ドレイン電極131に前記ダミードレ
イン電極139を加えて形成して前記ドレイン電極の露出
された部分が除去されても前記ダミードレイン電極139
の表面の接触を通して前記画素電極141との前記ドレイ
ン131との間の接触面積を維持することが出来る。従っ
て、画素電極141とドレイン電極131の低い接触抵抗を得
ることが出来、高い接触抵抗のために発生するしみのよ
うな問題のない液晶表示装置を提供することが出来る。
Description
【０００１】
【発明が属する技術分野】本発明は、アクティブパネル
を含む液晶表示装置に関する。特に、本発明は、薄膜ト
ランジスタのドレイン電極と画素電極との間で低い接触
抵抗を有する液晶表示装置及びその製造方法に関する。
を含む液晶表示装置に関する。特に、本発明は、薄膜ト
ランジスタのドレイン電極と画素電極との間で低い接触
抵抗を有する液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】今まで画像情報を画面に示す画面表示装
置の中、ブラウン管表示装置（Cathode Ray Tube;CRT）
が多く用いられている。しかし、最近には薄型及び軽量
という長所のため、いずれの場所でも容易に使用が出来
る薄膜型の平版表示装置と代替されつつある。特に、液
晶表示装置は、表示解像度が他の平版装置より優れてお
り、動画像を具現する際の反応速度が早いため、最も活
発な研究開発が行われている。
置の中、ブラウン管表示装置（Cathode Ray Tube;CRT）
が多く用いられている。しかし、最近には薄型及び軽量
という長所のため、いずれの場所でも容易に使用が出来
る薄膜型の平版表示装置と代替されつつある。特に、液
晶表示装置は、表示解像度が他の平版装置より優れてお
り、動画像を具現する際の反応速度が早いため、最も活
発な研究開発が行われている。
【０００３】液晶表示装置の駆動原理は、液晶の光学的
異方性と分極性質を利用したことである。液晶分子は細
長く、方向性及び分極性を有している。このような性質
を利用して液晶分子に人為的に電磁気場を印加すること
で、配列方向を調節することが出来る。液晶分子の配向
方向と、液晶の光学的異方性とを用いて光を透過、又は
遮断することが出来る。現在には、優れた画質の特性と
自然色を提供するマトリクス状で配列された薄膜トラン
ジスタと、前記薄膜トランジスタに連結された画素電極
とを含むアクティブマトリクス液晶表示装置が広く使用
されている。
異方性と分極性質を利用したことである。液晶分子は細
長く、方向性及び分極性を有している。このような性質
を利用して液晶分子に人為的に電磁気場を印加すること
で、配列方向を調節することが出来る。液晶分子の配向
方向と、液晶の光学的異方性とを用いて光を透過、又は
遮断することが出来る。現在には、優れた画質の特性と
自然色を提供するマトリクス状で配列された薄膜トラン
ジスタと、前記薄膜トランジスタに連結された画素電極
とを含むアクティブマトリクス液晶表示装置が広く使用
されている。
【０００４】従来の液晶表示装置の構造について、次の
如く説明する。一般の液晶表示装置は、様々な素子が設
けられた二つのパネルが対向し、その間に液晶層が介さ
れた形状である。一般にカラーフィルターパネルと呼ば
れる第１パネルには、色を現す複数個の素子が構成され
ている。
如く説明する。一般の液晶表示装置は、様々な素子が設
けられた二つのパネルが対向し、その間に液晶層が介さ
れた形状である。一般にカラーフィルターパネルと呼ば
れる第１パネルには、色を現す複数個の素子が構成され
ている。
【０００５】前記第１パネル(カラーフィルターパネル)
には、マトリクス状に配列された画素の位置に合わせて
赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルターの順
に透明基板上に配列されている。前記カラーフィルター
の間には、網模様の細いブラックマトリクスが形成され
ている。それは、他のカラーフィルター間の境界を明確
に区分し、混合色が発生することを防止する。又、前記
カラーフィルター上に共通電極が形成されている。前記
共通電極は、前記液晶に電気場を印加するための一方の
電極としての役割をする。
には、マトリクス状に配列された画素の位置に合わせて
赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルターの順
に透明基板上に配列されている。前記カラーフィルター
の間には、網模様の細いブラックマトリクスが形成され
ている。それは、他のカラーフィルター間の境界を明確
に区分し、混合色が発生することを防止する。又、前記
カラーフィルター上に共通電極が形成されている。前記
共通電極は、前記液晶に電気場を印加するための一方の
電極としての役割をする。
【０００６】従来の液晶表示装置の他方の前記第２パネ
ルは、スイッチ素子と、前記液晶に電界を印加するため
の導電性の配線とを含む。前記第２パネルをアクティブ
パネルと称する。前記アクティブパネルには、透明基板
上に前記画素の位置に合わせて複数の画素電極が形成さ
れている。前記画素電極は、前記カラーフィルターパネ
ル上に形成されている共通電極と対向して、液晶に電気
場を印加する他方の電極としての役割をする。
ルは、スイッチ素子と、前記液晶に電界を印加するため
の導電性の配線とを含む。前記第２パネルをアクティブ
パネルと称する。前記アクティブパネルには、透明基板
上に前記画素の位置に合わせて複数の画素電極が形成さ
れている。前記画素電極は、前記カラーフィルターパネ
ル上に形成されている共通電極と対向して、液晶に電気
場を印加する他方の電極としての役割をする。
【０００７】前記複数の画素電極の水平配列方向に沿っ
て複数の信号配線が形成されており、又垂直配列方向に
沿って複数のデータ配線が形成されている。前記各々の
画素電極の一部には、前記画素に電気場信号を印加する
ための前記薄膜トランジスタが形成されている。前記薄
膜トランジスタのゲート電極は信号配線の一つに対応す
るように連結されており、ソース電極はデータ配線の一
つに対応するように連結されている。前記信号配線を
“ゲート配線”とも称し、前記データ配線を“ソース配
線”とも称する。前記薄膜トランジスタのドレイン電極
は、前記画素電極に連結されている。又、前記ゲート配
線及び前記ソース配線の端部には、外部から印加される
信号を受け取るためのゲートパッド及びソースパッドが
各々形成されている。
て複数の信号配線が形成されており、又垂直配列方向に
沿って複数のデータ配線が形成されている。前記各々の
画素電極の一部には、前記画素に電気場信号を印加する
ための前記薄膜トランジスタが形成されている。前記薄
膜トランジスタのゲート電極は信号配線の一つに対応す
るように連結されており、ソース電極はデータ配線の一
つに対応するように連結されている。前記信号配線を
“ゲート配線”とも称し、前記データ配線を“ソース配
線”とも称する。前記薄膜トランジスタのドレイン電極
は、前記画素電極に連結されている。又、前記ゲート配
線及び前記ソース配線の端部には、外部から印加される
信号を受け取るためのゲートパッド及びソースパッドが
各々形成されている。
【０００８】前記第１、第２のパネルは、所定の間隔
（セルギャップ；Cell Gapと称する）を隔てて対向さ
れており、前記両パネル間のセルギャップに液晶物質が
封入されている。又、各々の前記パネルの外側部にはパ
ネルからの光を選択的に透過させるための偏光板が形成
されている。従って、液晶表示装置の液晶パネルが完成
される。
（セルギャップ；Cell Gapと称する）を隔てて対向さ
れており、前記両パネル間のセルギャップに液晶物質が
封入されている。又、各々の前記パネルの外側部にはパ
ネルからの光を選択的に透過させるための偏光板が形成
されている。従って、液晶表示装置の液晶パネルが完成
される。
【０００９】前記液晶パネルの製造工程は様々であり、
その構造も多様である。特に、薄膜トランジスタを含む
アクティブパネルを製造するには、追加的の工程が要求
される。又、前記アクティブパネルを検査するための短
絡配線を有するアクティブパネルの製造方法は、もっと
複雑である。このように複雑な製造工程によって製品の
性能が決定されるため、可能な限り工程が簡単であれ
ば、不良が発生する確率が少なくなる。さらに、前記ア
クティブパネルには、液晶表示装置の性能を決定する重
要な素子が多く形成されているため、前記アクティブパ
ネルの製造工程を単純化させることが良い製品を生産す
るのに最も重要である。
その構造も多様である。特に、薄膜トランジスタを含む
アクティブパネルを製造するには、追加的の工程が要求
される。又、前記アクティブパネルを検査するための短
絡配線を有するアクティブパネルの製造方法は、もっと
複雑である。このように複雑な製造工程によって製品の
性能が決定されるため、可能な限り工程が簡単であれ
ば、不良が発生する確率が少なくなる。さらに、前記ア
クティブパネルには、液晶表示装置の性能を決定する重
要な素子が多く形成されているため、前記アクティブパ
ネルの製造工程を単純化させることが良い製品を生産す
るのに最も重要である。
【００１０】図１は従来の液晶表示装置を示すアクティ
ブパネルの断面図であり、図２乃至図７は図１のII−II
線に沿った従来のアクティブパネルの製造方法を説明す
るための断面図である。図１及び図２乃至図７を参照し
て短絡配線を有する従来のアクティブパネルの製造方法
を以下に説明する。
ブパネルの断面図であり、図２乃至図７は図１のII−II
線に沿った従来のアクティブパネルの製造方法を説明す
るための断面図である。図１及び図２乃至図７を参照し
て短絡配線を有する従来のアクティブパネルの製造方法
を以下に説明する。
【００１１】非アルカリ透明基板のような基板１上にア
ルミニウム、又はアルミニウム合金等を蒸着して薄いア
ルミニウム層を形成する。前記薄いアルミニウム層を第
１マスク工程でパターンして図１及び図２に示すよう
に、マトリクス状で配列された画素配列の行配列方向に
沿って延長される低抵抗ゲート配線13aを形成する。
ルミニウム、又はアルミニウム合金等を蒸着して薄いア
ルミニウム層を形成する。前記薄いアルミニウム層を第
１マスク工程でパターンして図１及び図２に示すよう
に、マトリクス状で配列された画素配列の行配列方向に
沿って延長される低抵抗ゲート配線13aを形成する。
【００１２】前記基板1及び前記低抵抗ゲート配線13a上
にクローム（Cr）、モリブデン（Mo）、タンタル（T
a）、又はアンチモン（Sb）の中の一つを含む金属層を
蒸着する（図１及び図２には図示略）。第２パターニン
グ工程で前記金属層をパターンしてゲート電極11及びゲ
ート配線13を形成する。前記ゲート配線13は、前記低抵
抗ゲート配線13aを覆う。前記ゲート電極11は、前記ゲ
ート配線13から分岐され、前記画素の一隅部に形成され
ている（図３）。
にクローム（Cr）、モリブデン（Mo）、タンタル（T
a）、又はアンチモン（Sb）の中の一つを含む金属層を
蒸着する（図１及び図２には図示略）。第２パターニン
グ工程で前記金属層をパターンしてゲート電極11及びゲ
ート配線13を形成する。前記ゲート配線13は、前記低抵
抗ゲート配線13aを覆う。前記ゲート電極11は、前記ゲ
ート配線13から分岐され、前記画素の一隅部に形成され
ている（図３）。
【００１３】図４に示すように、前記基板1及び前記ゲ
ート配線13上に窒化シリコン、又は酸化シリコンのよう
な第１無機物質を蒸着してゲート絶縁層17を形成する。
続いて、その上に純粋アモルファスシリコンのような真
性半導体物質と、不純物が添加されたアモルファスシリ
コンのような不純物半導体を連続に蒸着する。第３マス
ク工程で前記純粋、不純物半導体物質をパターンして半
導体層33及び不純物半導体層35を形成する。
ート配線13上に窒化シリコン、又は酸化シリコンのよう
な第１無機物質を蒸着してゲート絶縁層17を形成する。
続いて、その上に純粋アモルファスシリコンのような真
性半導体物質と、不純物が添加されたアモルファスシリ
コンのような不純物半導体を連続に蒸着する。第３マス
ク工程で前記純粋、不純物半導体物質をパターンして半
導体層33及び不純物半導体層35を形成する。
【００１４】図５に示すように、前記不純物半導体層35
が形成された基板上にクロームを蒸着し、第４マスク工
程でパターンしてソース電極21、ドレイン電極31、補助
容量電極51及びソース配線23を形成する。前記ソース電
極21は、前記半導体層33及び不純物半導体層35を介して
前記ゲート電極11の一方に重畳されている。前記ドレイ
ン電極31は前記ソース電極11と対向し、前記ゲート電極
11の他方に重畳される。前記ソース配線23は、列配列方
向に配列された前記ソース電極21に連結される。前記不
純物半導体層35は、前記ソース電極21及び前記ドレイン
電極31をマスクとして二領域で分離形成されている。前
記不純物半導体層35は、前記ソース電極21及びドレイン
電極31に接触してオミック接触されている。前記補助容
量電極51は、前記補助容量電極２１の上にある前記ゲー
ト絶縁層17を介して前記ゲート配線13の一部に重畳する
ように形成されている。図５に示すように、前記補助容
量電極51及び重畳されたゲート配線13は、前記液晶容量
器に貯蔵された電荷の漏れを補充するために補助容量を
形成する。
が形成された基板上にクロームを蒸着し、第４マスク工
程でパターンしてソース電極21、ドレイン電極31、補助
容量電極51及びソース配線23を形成する。前記ソース電
極21は、前記半導体層33及び不純物半導体層35を介して
前記ゲート電極11の一方に重畳されている。前記ドレイ
ン電極31は前記ソース電極11と対向し、前記ゲート電極
11の他方に重畳される。前記ソース配線23は、列配列方
向に配列された前記ソース電極21に連結される。前記不
純物半導体層35は、前記ソース電極21及び前記ドレイン
電極31をマスクとして二領域で分離形成されている。前
記不純物半導体層35は、前記ソース電極21及びドレイン
電極31に接触してオミック接触されている。前記補助容
量電極51は、前記補助容量電極２１の上にある前記ゲー
ト絶縁層17を介して前記ゲート配線13の一部に重畳する
ように形成されている。図５に示すように、前記補助容
量電極51及び重畳されたゲート配線13は、前記液晶容量
器に貯蔵された電荷の漏れを補充するために補助容量を
形成する。
【００１５】前記基板の全面上にBCB(BenzoCycloButen
e)のような有機絶縁物質を塗布して保護層37を形成す
る。そして、第５マスク工程で前記保護層37をパターン
してドレインコンタクトホール71及び補助容量コンタク
トホール81を形成する。図６に示すように、前記ドレイ
ンコンタクトホール71は、前記ドレイン電極31の表面の
一部を露出させ、前記補助容量コンタクトホール81は前
記補助容量電極51の表面の一部を露出させる。
e)のような有機絶縁物質を塗布して保護層37を形成す
る。そして、第５マスク工程で前記保護層37をパターン
してドレインコンタクトホール71及び補助容量コンタク
トホール81を形成する。図６に示すように、前記ドレイ
ンコンタクトホール71は、前記ドレイン電極31の表面の
一部を露出させ、前記補助容量コンタクトホール81は前
記補助容量電極51の表面の一部を露出させる。
【００１６】前記保護層37上にITO(Indium Tin Oxide)
を蒸着し、第６マスク工程でパターンして画素電極41を
形成する。図７に示すように、前記画素電極41は、前記
ドレインコンタクトホール71を通して前記ドレイン電極
31に連結され、又、前記補助容量コンタクトホール81を
通して前記補助容量電極51に連結されている。従って、
前記補助容量電極51と前記ゲート配線13の一部が重畳さ
れて形成された補助容量器に貯蔵された電荷は、時間の
流れに沿って漏れる。
を蒸着し、第６マスク工程でパターンして画素電極41を
形成する。図７に示すように、前記画素電極41は、前記
ドレインコンタクトホール71を通して前記ドレイン電極
31に連結され、又、前記補助容量コンタクトホール81を
通して前記補助容量電極51に連結されている。従って、
前記補助容量電極51と前記ゲート配線13の一部が重畳さ
れて形成された補助容量器に貯蔵された電荷は、時間の
流れに沿って漏れる。
【００１７】
【発明が解決しようとする問題】従来の液晶表示装置で
は高開口率を実現するための方法として前記保護層37を
有機物質で構成した。一般に、有機保護層を食刻するた
めにフッ素を含むエッチャントを使用して前記ドレイン
コンタクトホール71と前記補助容量コンタクトホール81
を形成する。前記ドレイン電極31と補助容量電極51は前
記フッ素を含むエッチャントによって食刻される。した
がって、前記コンタクトホール71及び81を通して前記ド
レイン電極３１と前記補助容量電極５１の食刻された側
面が露出される。その後に、ITOを蒸着して画素電極41
を形成する。図８及び図９に示すように、食刻された前
記ドレイン電極３１と前記補助容量電極５１の側面は画
素電極４１に接触されている。
は高開口率を実現するための方法として前記保護層37を
有機物質で構成した。一般に、有機保護層を食刻するた
めにフッ素を含むエッチャントを使用して前記ドレイン
コンタクトホール71と前記補助容量コンタクトホール81
を形成する。前記ドレイン電極31と補助容量電極51は前
記フッ素を含むエッチャントによって食刻される。した
がって、前記コンタクトホール71及び81を通して前記ド
レイン電極３１と前記補助容量電極５１の食刻された側
面が露出される。その後に、ITOを蒸着して画素電極41
を形成する。図８及び図９に示すように、食刻された前
記ドレイン電極３１と前記補助容量電極５１の側面は画
素電極４１に接触されている。
【００１８】前記補助容量コンタクトホール81は、正常
的の接触を維持するためにはそのサイズが割合に大きい
ので、図９に示すように低く接触抵抗を維持する。しか
し、図８に示すように、前記ドレインコンタクトホール
71は非常に小さい。前記ドレイン電極31の表面が全部食
刻され、側面だけが露出されて画素電極41と接触する
と、接触面積が狭過ぎて接触抵抗が大きくなる。その結
果、画面を現す電気信号容量を正常に印加することがで
きないため、画面にしみが発生してしまう。
的の接触を維持するためにはそのサイズが割合に大きい
ので、図９に示すように低く接触抵抗を維持する。しか
し、図８に示すように、前記ドレインコンタクトホール
71は非常に小さい。前記ドレイン電極31の表面が全部食
刻され、側面だけが露出されて画素電極41と接触する
と、接触面積が狭過ぎて接触抵抗が大きくなる。その結
果、画面を現す電気信号容量を正常に印加することがで
きないため、画面にしみが発生してしまう。
【００１９】実際に、12.1インチXGA級であるBCBを保護
層として採択した液晶表示装置に縞模様のしみが現れる
場合、原因を分析するための薄膜トランジスタの特性を
実験した。その結果、しみのない部分の薄膜トランジス
タの電圧曲線には、何の異常はなかった。しかし、縞模
様のしみのある部分の薄膜トランジスタには、ソース電
極とドレイン電極間の電流曲線に異常があった。又、ド
レイン電極に掛かる抵抗値を計算した結果、しみを防ぐ
ためには正常抵抗値との差が1.5MΩ以下が望ましい。更
に、正常抵抗値との差が3MΩ以上になるとしみが現れる
ことが分かった。つまり、液晶パネルにしみが現れる原
因中の一つは、正常抵抗値より特に大きくなったドレイ
ン電極の抵抗値にあることが分かり、これはドレイン電
極31と画素電極41の接触抵抗値が高いためであることが
分かった。
層として採択した液晶表示装置に縞模様のしみが現れる
場合、原因を分析するための薄膜トランジスタの特性を
実験した。その結果、しみのない部分の薄膜トランジス
タの電圧曲線には、何の異常はなかった。しかし、縞模
様のしみのある部分の薄膜トランジスタには、ソース電
極とドレイン電極間の電流曲線に異常があった。又、ド
レイン電極に掛かる抵抗値を計算した結果、しみを防ぐ
ためには正常抵抗値との差が1.5MΩ以下が望ましい。更
に、正常抵抗値との差が3MΩ以上になるとしみが現れる
ことが分かった。つまり、液晶パネルにしみが現れる原
因中の一つは、正常抵抗値より特に大きくなったドレイ
ン電極の抵抗値にあることが分かり、これはドレイン電
極31と画素電極41の接触抵抗値が高いためであることが
分かった。
【００２０】本発明は、保護層として有機物質を有する
液晶表示装置において、前記画素電極と前記ドレイン電
極間の接触面積を拡大することを目的とする。
液晶表示装置において、前記画素電極と前記ドレイン電
極間の接触面積を拡大することを目的とする。
【００２１】又、本発明は、前記画素電極と前記ドレイ
ン電極間の接触面積を拡大することによって前記画素電
極と前記ドレイン電極間の触接触抵抗を減らすことを目
的とする。
ン電極間の接触面積を拡大することによって前記画素電
極と前記ドレイン電極間の触接触抵抗を減らすことを目
的とする。
【００２２】
【課題を解決するための手段】本発明は、基板上にダミ
ードレイン電極を形成し、前記ダミードレイン電極上に
絶縁物質を蒸着する段階と、前記ドレイン電極を露出さ
せるために前記絶縁物質をパターンしてゲート絶縁層を
形成する段階と、前記ダミードレイン電極に接触するド
レイン電極を形成する段階とを含む液晶表示装置の製造
方法を提供する。
ードレイン電極を形成し、前記ダミードレイン電極上に
絶縁物質を蒸着する段階と、前記ドレイン電極を露出さ
せるために前記絶縁物質をパターンしてゲート絶縁層を
形成する段階と、前記ダミードレイン電極に接触するド
レイン電極を形成する段階とを含む液晶表示装置の製造
方法を提供する。
【００２３】又、本発明は、基板と、前記基板上に形成
されたダミードレイン電極と、前記ダミードレイン電極
を覆うドレイン電極と、前記ドレイン電極を覆う保護層
と、前記ドレイン電極と前記ダミードレイン電極を露出
させるドレインコンタクトホールと、そして前記ドレイ
ンコンタクトホールを通して前記ドレイン電極と前記ダ
ミードレイン電極に接触する画素電極とを含む液晶表示
装置を提供する。
されたダミードレイン電極と、前記ダミードレイン電極
を覆うドレイン電極と、前記ドレイン電極を覆う保護層
と、前記ドレイン電極と前記ダミードレイン電極を露出
させるドレインコンタクトホールと、そして前記ドレイ
ンコンタクトホールを通して前記ドレイン電極と前記ダ
ミードレイン電極に接触する画素電極とを含む液晶表示
装置を提供する。
【００２４】又、本発明は、基板と、前記基板上に形成
されたゲート電極及びダミー電極と、前記ゲート電極上
に形成されたゲート絶縁層と、前記ゲート絶縁層上に形
成されたトランジスタ半導体層と、前記ゲート絶縁層及
びトランジスタ半導体層上に形成されたソース電極及び
前記ダミー電極に接触するドレイン電極と、前記基板、
前記ソース電極及び前記ドレイン電極上に形成された保
護層と、前記保護層上に形成されて前記ダミー電極と接
触する画素電極とを含む液晶表示装置を提供する。
されたゲート電極及びダミー電極と、前記ゲート電極上
に形成されたゲート絶縁層と、前記ゲート絶縁層上に形
成されたトランジスタ半導体層と、前記ゲート絶縁層及
びトランジスタ半導体層上に形成されたソース電極及び
前記ダミー電極に接触するドレイン電極と、前記基板、
前記ソース電極及び前記ドレイン電極上に形成された保
護層と、前記保護層上に形成されて前記ダミー電極と接
触する画素電極とを含む液晶表示装置を提供する。
【００２５】又、本発明は、基板上にゲート電極及びダ
ミー電極を形成する段階と、前記ゲート電極上にゲート
絶縁層を形成する段階と、前記ゲート絶縁層上にトラン
ジスタ半導体層を形成する段階と、前記ゲート絶縁層及
び前記トランジスタ半導体層上にソース電極及び前記ダ
ミー電極と接触するドレイン電極を形成する段階と、前
記基板、前記ソース電極及び前記ドレイン電極上に保護
層を形成する段階と、前記保護層上に前記ダミー電極と
接触する画素電極を形成する段階を含む液晶表示装置の
製造方法を提供する。
ミー電極を形成する段階と、前記ゲート電極上にゲート
絶縁層を形成する段階と、前記ゲート絶縁層上にトラン
ジスタ半導体層を形成する段階と、前記ゲート絶縁層及
び前記トランジスタ半導体層上にソース電極及び前記ダ
ミー電極と接触するドレイン電極を形成する段階と、前
記基板、前記ソース電極及び前記ドレイン電極上に保護
層を形成する段階と、前記保護層上に前記ダミー電極と
接触する画素電極を形成する段階を含む液晶表示装置の
製造方法を提供する。
【００２６】
【発明の実施の形態】本発明による実施例について詳細
に説明する。本発明を示す平面図の図１０及び図１０の
V−V線に沿った本発明の製造方法を示す断面図の図１１
−図１６を参照して説明する。
に説明する。本発明を示す平面図の図１０及び図１０の
V−V線に沿った本発明の製造方法を示す断面図の図１１
−図１６を参照して説明する。
【００２７】ガラス基板101（一般に透明ガラス物質か
ら形成される）上にアルミニウム(Al)、又はアルミニウ
ム合金等を蒸着してアルミニウム層を形成する。前記ア
ルミニウム層は第１マスク工程でパターンして低抵抗ゲ
ート配線113aを形成する。図１１に示すように、前記低
抵抗ゲート配線113aはマトリクス状で配列された列方向
の画素に沿って延長されている。
ら形成される）上にアルミニウム(Al)、又はアルミニウ
ム合金等を蒸着してアルミニウム層を形成する。前記ア
ルミニウム層は第１マスク工程でパターンして低抵抗ゲ
ート配線113aを形成する。図１１に示すように、前記低
抵抗ゲート配線113aはマトリクス状で配列された列方向
の画素に沿って延長されている。
【００２８】図１２に示すように、前記基板101及び前
記低抵抗ゲート配線113a上にクローム(Cr)、モリブデン
(Mo)、タンタル(Ta)、又はアンチモン(Sb)の中の一つを
含む金属層を蒸着する（図示せず）。前記金属層を第２
マスク工程でパターンしてゲート電極111、ゲート配線1
13、そしてダミードレイン電極139を形成する。前記低
抵抗ゲート配線113aを覆う前記ゲート配線113を形成す
る。前記ゲート電極111は、前記ゲート配線113から分岐
され、前記画素の一隅部に形成されている。前記ダミー
ドレイン電極139は、今後に形成されるドレイン電極の
位置に形成されている。
記低抵抗ゲート配線113a上にクローム(Cr)、モリブデン
(Mo)、タンタル(Ta)、又はアンチモン(Sb)の中の一つを
含む金属層を蒸着する（図示せず）。前記金属層を第２
マスク工程でパターンしてゲート電極111、ゲート配線1
13、そしてダミードレイン電極139を形成する。前記低
抵抗ゲート配線113aを覆う前記ゲート配線113を形成す
る。前記ゲート電極111は、前記ゲート配線113から分岐
され、前記画素の一隅部に形成されている。前記ダミー
ドレイン電極139は、今後に形成されるドレイン電極の
位置に形成されている。
【００２９】図１３に示すように、前記基板101及び前
記ゲート配線113上に窒化シリコン、又は酸化シリコン
のような第１無機物質を蒸着してゲート絶縁層117を形
成する。その上に純粋アモルファスシリコンのような真
性半導体物質と、不純物が添加されたアモルファスシリ
コンのような不純物半導体物質を連続に蒸着する。そし
て、第３マスク工程で前記真性、不純物半導体物質をパ
ターンして半導体層133及び不純物半導体層135を形成す
る。前記ダミードレイン電極139を完全に露出させる。
前記ゲート配線113は、前記ゲート絶縁層117、半導体物
質133a及び不純物半導体物質135aによって覆われてい
る。
記ゲート配線113上に窒化シリコン、又は酸化シリコン
のような第１無機物質を蒸着してゲート絶縁層117を形
成する。その上に純粋アモルファスシリコンのような真
性半導体物質と、不純物が添加されたアモルファスシリ
コンのような不純物半導体物質を連続に蒸着する。そし
て、第３マスク工程で前記真性、不純物半導体物質をパ
ターンして半導体層133及び不純物半導体層135を形成す
る。前記ダミードレイン電極139を完全に露出させる。
前記ゲート配線113は、前記ゲート絶縁層117、半導体物
質133a及び不純物半導体物質135aによって覆われてい
る。
【００３０】図１４に示すように、前記基板101及び前
記不純物半導体層135上にクローム層を蒸着する。第４
マスク工程で前記クローム層をパターンしてソース電極
121、ドレイン電極131、補助容量電極151及びソース配
線123を形成する。前記ソース電極121は前記ソース電極
121と前記ゲート電極111と間に前記半導体層133及び不
純物半導体層135を介して前記ゲート電極111の一方に重
畳されている。前記ドレイン電極131は、前記ソース電
極121と対向し、前記ゲート電極111の他方に重畳されて
前記ダミードレイン電極139を覆っている。前記ソース
配線123は、列方向に配列される複数の前記ソース電極1
21に連結されている。前記不純物半導体層135は前記ソ
ース電極121及び前記ドレイン電極131をマスクとして二
領域に分離されている。前記不純物半導体層135は、前
記ソース電極121及び前記ドレイン電極131とオミック接
触をなしている。前記補助容量電極151は、前記ゲート
絶縁層117、前記半導体層133a及び前記不純物半導体層1
35aを介して前記ゲート配線113の一部に重畳されてい
る。図１４に示すように、前記補助容量電極151及び前
記ゲート配線113の重畳された部分は、液晶容量から電
荷が漏れることを補充するための補助充電器を形成す
る。
記不純物半導体層135上にクローム層を蒸着する。第４
マスク工程で前記クローム層をパターンしてソース電極
121、ドレイン電極131、補助容量電極151及びソース配
線123を形成する。前記ソース電極121は前記ソース電極
121と前記ゲート電極111と間に前記半導体層133及び不
純物半導体層135を介して前記ゲート電極111の一方に重
畳されている。前記ドレイン電極131は、前記ソース電
極121と対向し、前記ゲート電極111の他方に重畳されて
前記ダミードレイン電極139を覆っている。前記ソース
配線123は、列方向に配列される複数の前記ソース電極1
21に連結されている。前記不純物半導体層135は前記ソ
ース電極121及び前記ドレイン電極131をマスクとして二
領域に分離されている。前記不純物半導体層135は、前
記ソース電極121及び前記ドレイン電極131とオミック接
触をなしている。前記補助容量電極151は、前記ゲート
絶縁層117、前記半導体層133a及び前記不純物半導体層1
35aを介して前記ゲート配線113の一部に重畳されてい
る。図１４に示すように、前記補助容量電極151及び前
記ゲート配線113の重畳された部分は、液晶容量から電
荷が漏れることを補充するための補助充電器を形成す
る。
【００３１】全基板上にBCB(BenzoCycloButene)のよう
な有機絶縁物質を塗布して保護層137を形成する。第５
マスク工程で前記保護層137をパターンしてドレインコ
ンタクトホール171及び補助容量コンタクトホール181を
形成する。前記ドレインコンタクトホール171は前記ド
レイン電極131の表面の一部を露出させ、前記補助容量
コンタクトホール181は前記補助容量電極151の表面の一
部を露出させる。前記ドレインコンタクトホール171が
形成される時、前記ドレイン電極131は、前記保護層137
のエッチングに使用されるエッチャントによってエッチ
ングされる場合があるため、前記ドレイン電極131のエ
ッチングされた面だけ露出させる。図１５に示すよう
に、前記ダミードレイン電極139の表面も露出される。
な有機絶縁物質を塗布して保護層137を形成する。第５
マスク工程で前記保護層137をパターンしてドレインコ
ンタクトホール171及び補助容量コンタクトホール181を
形成する。前記ドレインコンタクトホール171は前記ド
レイン電極131の表面の一部を露出させ、前記補助容量
コンタクトホール181は前記補助容量電極151の表面の一
部を露出させる。前記ドレインコンタクトホール171が
形成される時、前記ドレイン電極131は、前記保護層137
のエッチングに使用されるエッチャントによってエッチ
ングされる場合があるため、前記ドレイン電極131のエ
ッチングされた面だけ露出させる。図１５に示すよう
に、前記ダミードレイン電極139の表面も露出される。
【００３２】前記保護層137上にITO(Indium Tin Oxide)
層を蒸着し、第６マスク工程でパターンして画素電極14
1を形成する。前記画素電極141は、前記ドレイン電極13
1と連結され、又前記ドレインコンタクトホール171を通
して前記ダミードレイン電極139に連結されている。
又、図１６に示すように、前記画素電極141は前記補助
容量コンタクトホール181を通して前記補助容量電極151
に連結される。従って、前記補助容量電極151と前記ゲ
ート配線113の一部が重畳して形成された前記補助容量
に蓄積された電荷は、時間の流れによって漏れる。
層を蒸着し、第６マスク工程でパターンして画素電極14
1を形成する。前記画素電極141は、前記ドレイン電極13
1と連結され、又前記ドレインコンタクトホール171を通
して前記ダミードレイン電極139に連結されている。
又、図１６に示すように、前記画素電極141は前記補助
容量コンタクトホール181を通して前記補助容量電極151
に連結される。従って、前記補助容量電極151と前記ゲ
ート配線113の一部が重畳して形成された前記補助容量
に蓄積された電荷は、時間の流れによって漏れる。
【００３３】図１７に示すように、前記ドレイン電極13
1の表面が除去されている。前記ダミードレイン電極139
の表面と前記ドレイン電極131の食刻された側面は、前
記画素電極141に接触されている。従って、ドレイン電
極と画素電極の接触面積は大きくなり、接触部分は低い
接触抵抗を有する。
1の表面が除去されている。前記ダミードレイン電極139
の表面と前記ドレイン電極131の食刻された側面は、前
記画素電極141に接触されている。従って、ドレイン電
極と画素電極の接触面積は大きくなり、接触部分は低い
接触抵抗を有する。
【００３４】
【発明の効果】本発明は、BCBのような有機物質をパタ
ーニングしてドレインコンタクトホール171を形成する
際の前記ドレイン電極131の露出された部分を除去する
時、前記画素電極141との前記ドレイン131間の接触面積
が減ることによって発生する問題点を解決した。本発明
において、前記ドレイン電極131に前記ダミードレイン
電極139を加えて形成して前記ドレイン電極の露出され
た部分が除去されても前記ダミードレイン電極139の表
面の接触を通して意図のとおり前記画素電極141との前
記ドレイン131との間の接触面積を維持することが出来
る。従って、画素電極141とドレイン電極131の低い接触
抵抗を得ることが出来、高い接触抵抗のために発生する
しみのような問題のない液晶表示装置を提供することが
出来る。
ーニングしてドレインコンタクトホール171を形成する
際の前記ドレイン電極131の露出された部分を除去する
時、前記画素電極141との前記ドレイン131間の接触面積
が減ることによって発生する問題点を解決した。本発明
において、前記ドレイン電極131に前記ダミードレイン
電極139を加えて形成して前記ドレイン電極の露出され
た部分が除去されても前記ダミードレイン電極139の表
面の接触を通して意図のとおり前記画素電極141との前
記ドレイン131との間の接触面積を維持することが出来
る。従って、画素電極141とドレイン電極131の低い接触
抵抗を得ることが出来、高い接触抵抗のために発生する
しみのような問題のない液晶表示装置を提供することが
出来る。
【図１】 従来の液晶表示装置の構造を示す拡大平面
図。
図。
【図２】 従来の液晶表示装置の製造方法を示すための
図１のII-II線に沿った断面図。
図１のII-II線に沿った断面図。
【図３】 従来の液晶表示装置の製造方法を示すための
図１のII-II線に沿った断面図（続き）。
図１のII-II線に沿った断面図（続き）。
【図４】 従来の液晶表示装置の製造方法を示すための
図１のII-II線に沿った断面図（続き）。
図１のII-II線に沿った断面図（続き）。
【図５】 従来の液晶表示装置の製造方法を示すための
図１のII-II線に沿った断面図（続き）。
図１のII-II線に沿った断面図（続き）。
【図６】 従来の液晶表示装置の製造方法を示すための
図１のII-II線に沿った断面図（続き）。
図１のII-II線に沿った断面図（続き）。
【図７】 従来の液晶表示装置の製造方法を示すための
図１のII-II線に沿った断面図（続き）。
図１のII-II線に沿った断面図（続き）。
【図８】 従来の液晶表示装置において、ドレイン電極
と画素電極との間のコンタクト構造を示す断面図。
と画素電極との間のコンタクト構造を示す断面図。
【図９】 従来の液晶表示装置において、保持容量電極
と画素電極との間のコンタクト構造を示す断面図。
と画素電極との間のコンタクト構造を示す断面図。
【図１０】 本発明による液晶表示装置の構造を示す平
面図。
面図。
【図１１】 本発明による液晶表示装置の製造方法を示
すための図１０のV-V線に沿った断面図。
すための図１０のV-V線に沿った断面図。
【図１２】 本発明による液晶表示装置の製造方法を示
すための図１０のV-V線に沿った断面図（続き）。
すための図１０のV-V線に沿った断面図（続き）。
【図１３】 本発明による液晶表示装置の製造方法を示
すための図１０のV-V線に沿った断面図（続き）。
すための図１０のV-V線に沿った断面図（続き）。
【図１４】 本発明による液晶表示装置の製造方法を示
すための図１０のV-V線に沿った断面図（続き）。
すための図１０のV-V線に沿った断面図（続き）。
【図１５】 本発明による液晶表示装置の製造方法を示
すための図１０のV-V線に沿った断面図（続き）。
すための図１０のV-V線に沿った断面図（続き）。
【図１６】 本発明による液晶表示装置の製造方法を示
すための図１０のV-V線に沿った断面図（続き）。
すための図１０のV-V線に沿った断面図（続き）。
【図１７】 本発明によるドレイン電極と画素電極との
間のコンタクト構造を示す断面図。
間のコンタクト構造を示す断面図。
【図１８】 本発明による保持容量電極と画素電極との
間のコンタクト構造を示す断面図。
間のコンタクト構造を示す断面図。
１、１０１ 基板 １１、１１１ ゲート電極 １３、１１３ ゲート配線 １３ａ、１１３ａ 低抵抗ゲート配線 １５、１１５ ゲートパッド １７、１１７ ゲート絶縁層 ２１、１２１ ソース電極 ２３、１２３ ソース配線 ２５、１２５ ソースパッド ３１、１３１ ドレイン電極 ３３、１３３ 半導体層 ３５、１３５ 不純物半導体層 ３７、１３７ 保護層 １３９ ダーミドレイン電極 １３９ａ 低抵抗ダーミドレイン電極 ４１、１４１ 画素電極 ５１、１５１ 保持容量電極 ７１、１７１ ドレインコンタクトホール ８１、１８１ 保持容量コンタクトホール
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１７Ｖ
Claims (29)
- 【請求項１】 基板上にダミードレイン電極を形成し、 前記ダミードレイン電極上に絶縁物質を蒸着し、 前記絶縁物質をパターニングして前記ダミードレイン電
極を露出させるゲート絶縁層を形成し、 前記ダミードレイン電極に接触するドレイン電極を形成
する段階とを備えることを特徴とする液晶表示装置の製
造方法。 - 【請求項２】 前記基板を覆う保護層を形成し、 前記ドレイン電極及び前記ダミードレイン電極を露出さ
せるドレインコンタクトホールを形成し、 前記保護層上に前記ドレインコンタクトホールを通して
前記ドレイン電極及び前記ダミードレイン電極にコンタ
クトする画素電極を形成し、 前記ダミードレイン電極の形成においてゲートを一緒に
形成し、 前記ゲート絶縁層の形成においてゲート配線を覆い、 前記ドレイン電極の形成において前記ドレイン電極と対
向するようにソース電極を一緒に形成する段階とを加え
て含むことを特徴とする、請求項１記載の液晶表示装置
の製造方法。 - 【請求項３】 前記ゲート配線は、第１金属層及び第２
金属層で形成することを特徴とする、請求項２記載の液
晶表示装置の製造方法。 - 【請求項４】 前記第１金属層は、アルミニウム層で形
成することを特徴とする、請求項３記載の液晶表示装置
の製造方法。 - 【請求項５】 前記第２金属層は、モリブデン、タンタ
ル、クローム、又はアンチモンの中、少なくとも一つを
含むことを特徴とする、請求項３記載の液晶表示装置の
製造方法。 - 【請求項６】 前記保護層は、BCB(Benzo-Cyclo-Buten
e)層で形成することを特徴とする、請求項２記載の液晶
表示装置の製造方法。 - 【請求項７】 前記ゲート絶縁層上に半導体層を形成
し、 前記ゲート配線の形成において、前記ゲート配線に連結
されるゲート電極を一緒に形成し、 前記ゲート絶縁層の形成において、前記ゲート絶縁層は
前記ゲート電極を覆い、 前記ソース電極の形成において、前記ソース電極に連結
されるソース配線及び前記ゲート配線の一部に重畳され
る保持容量電極を一緒に形成し、 前記ドレインコンタクトホールの形成において、前記保
持容量電極を露出させる保持容量コンタクトホールを一
緒に形成し、 前記画素電極の形成において、前記画素電極は前記保持
容量コンタクトホールを通して前記保持容量電極にも一
緒に接触することを特徴とする、請求項２記載の液晶表
示装置の製造方法。 - 【請求項８】 前記ダミードレイン電極は、モリブデ
ン、タンタル、クローム、又はアンチモンの中、少なく
とも一つを含むことを特徴とする、請求項１記載の液晶
表示装置の製造方法。 - 【請求項９】 基板と、 前記基板上に形成されたダミードレイン電極と、 前記ダミードレイン電極を覆うドレイン電極と、 前記ドレイン電極を覆う保護層と、 前記ドレイン電極及び前記ダミードレイン電極を露出さ
せるドレインコンタクトホールと、 前記ドレインコンタクトホールを通して前記ドレイン電
極及び前記ダミードレイン電極に接触する画素電極とを
備えることを特徴とする、液晶表示装置。 - 【請求項１０】 前記基板上に形成されたゲート配線
と、 前記ゲート配線を覆うゲート絶縁層と、 前記ドレイン電極に対向するソース電極と、 前記ソース電極に連結されたソース配線とを加えて含む
ことを特徴とする、請求項９記載の液晶表示装置。 - 【請求項１１】 前記保護層は、BCB(BenzoCycloButen
e)を含むことを特徴とする、請求項９記載の液晶表示装
置。 - 【請求項１２】 前記ダミードレイン電極は、モリブデ
ン、タンタル、クローム、又はアンチモンの中、少なく
とも一つを含むことを特徴とする、請求項９記載の液晶
表示装置。 - 【請求項１３】 前記ゲート配線から延長するゲート電
極と、 前記ゲート電極を覆うゲート絶縁層上に形成された半導
体層と、 前記ゲート電極を覆う前記ゲート絶縁層において、前記
半導体層の第１部に接触されている前記ソース電極と、
前記半導体層の第２部に接触されている前記ドレイン電
極とを加えて含むことを特徴とする、請求項１０記載の
液晶表示装置。 - 【請求項１４】 前記ゲート配線は、第１金属層と第２
金属層を含むことを特徴とする、請求項１０記載の液晶
表示装置。 - 【請求項１５】 前記第１金属層はアルミニウムを含む
ことを特徴とする、請求項１４記載の液晶表示装置。 - 【請求項１６】 前記第２金属層は、モリブデン、タン
タル、クローム、又はアンチモンの中、少なくとも一つ
を含むことを特徴とする、請求項１４記載の液晶表示装
置。 - 【請求項１７】 基板と、 前記基板上に形成されたゲート電極及びダミー電極と、 前記ゲート電極上に形成されたゲート絶縁層と、 前記ゲート絶縁層上に形成されたトランジスタ半導体層
と、 前記ゲート絶縁層及び前記トランジスタ半導体層上に形
成されたソース電極、前記ダミー電極に接触するドレイ
ン電極と、 前記基板、前記ソース電極及び前記ドレイン電極上に形
成された保護層と、 前記ダミー電極に接触し、前記保護層上に形成された画
素電極と、から構成されたことを特徴とする、液晶表示
装置。 - 【請求項１８】 前記基板上にゲート配線を含んで形成
し、 前記ゲート絶縁層の一部が前記ゲート配線を覆うことを
特徴とする、請求項１７記載の液晶表示装置。 - 【請求項１９】 前記ゲート配線及び前記ゲート絶縁層
の一部上に形成された容量半導体層を加えて含むことを
特徴とする、請求項１８記載の液晶表示装置。 - 【請求項２０】 前記ゲート配線、前記ゲート絶縁層の
一部及び前記容量半導体層上に形成された補助容量電極
を加えて含むことを特徴とする、請求項１９記載の液晶
表示装置。 - 【請求項２１】 前記画素電極は、前記補助容量電極に
接触することを特徴とする、請求項２０記載の液晶表示
装置。 - 【請求項２２】 前記画素電極は、前記保護層のドレイ
ンコンタクトホールを通して前記ドレイン電極及び前記
ダミー電極に接触することを特徴とする、請求項２０記
載の液晶表示装置。 - 【請求項２３】 前記画素電極は、前記保護層の補助容
量コンタクトホールを通して前記補助容量電極に接触す
ることを特徴とする、請求項２０記載の液晶表示装置。 - 【請求項２４】 基板上にゲート電極及びダミー電極を
形成し、 前記ゲート電極上にゲート絶縁層を形成し、 前記ゲート絶縁層上にトランジスタ半導体層を形成し、 前記ゲート絶縁層及び前記トランジスタ半導体層上にソ
ース電極及び前記ダミー電極に接触するドレイン電極を
形成し、 前記基板、前記ソース電極及び前記ドレイン電極上に保
護層を形成し、 前記ダミー電極に接触し、前記保護層上に画素電極を形
成する段階から構成されることを特徴とする、液晶表示
装置の製造方法。 - 【請求項２５】 前記基板上に前記ゲート電極及び前記
ダミー電極の形成及びゲート絶縁層の形成において、 前記基板上に前記ゲート配線を一緒に形成し、前記ゲー
ト絶縁層の一部がゲート配線を覆うように形成すること
をことを特徴とする、請求項２４記載の液晶表示装置の
製造方法。 - 【請求項２６】 前記ゲート絶縁層上の前記トランジス
タ半導体層の形成において、 前記ゲート絶縁層の一部上に容量半導体層を一緒に形成
することを特徴とする、請求項２５記載の液晶表示装置
の製造方法。 - 【請求項２７】 前記ゲート絶縁層及び前記トランジス
タ半導体層上の前記ソース電極及び前記ドレイン電極の
形成において、 前記容量半導体層、前記ゲート配線及び前記ゲート絶縁
層の一部上に保持容量電極を一緒に形成することを特徴
とする、請求項２６記載の液晶表示装置の製造方法。 - 【請求項２８】 前記保護層上に、又前記ダミー電極に
接触する前記画素電極の形成において、 前記保持容量電極にも前記画素電極が接触するように形
成することを特徴とする、請求項２７記載の液晶表示装
置の製造方法。 - 【請求項２９】 前記保護層上に、又前記ダミー電極に
接触する前記画素電極の形成において、 前記保護層にドレインコンタクトホール、又前記保護層
に保持容量コンタクトホールを形成することを特徴とす
る、請求項２７記載の液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046014A KR100271037B1 (ko) | 1997-09-05 | 1997-09-05 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
| KR1997-46014 | 1997-09-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11133450A true JPH11133450A (ja) | 1999-05-21 |
Family
ID=19520936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10245400A Pending JPH11133450A (ja) | 1997-09-05 | 1998-08-31 | 液晶表示装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6091466A (ja) |
| JP (1) | JPH11133450A (ja) |
| KR (1) | KR100271037B1 (ja) |
| DE (1) | DE19839063B4 (ja) |
| FR (1) | FR2768239B1 (ja) |
| GB (1) | GB2329061B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847413B2 (en) | 2001-12-28 | 2005-01-25 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US7250991B2 (en) | 1999-03-11 | 2007-07-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| JP2007241295A (ja) * | 2006-03-10 | 2007-09-20 | Samsung Electronics Co Ltd | 表示装置及びその製造方法 |
| CN100435012C (zh) * | 2000-05-12 | 2008-11-19 | 株式会社日立制作所 | 液晶显示装置及其制造方法 |
| WO2012077602A1 (ja) * | 2010-12-09 | 2012-06-14 | シャープ株式会社 | 薄膜トランジスタアレイ基板 |
| JP2014068024A (ja) * | 2007-12-21 | 2014-04-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2015173266A (ja) * | 2015-03-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2017102465A (ja) * | 2009-07-31 | 2017-06-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262954B1 (ko) * | 1997-09-03 | 2000-08-01 | 구본준 | 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조 |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| JP3463006B2 (ja) * | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
| JP4796221B2 (ja) * | 1998-11-26 | 2011-10-19 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US6900854B1 (en) | 1998-11-26 | 2005-05-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| US6392720B1 (en) * | 1998-12-17 | 2002-05-21 | Lg Electronics, Inc. | Substrate structure of a liquid crystal display and a manufacturing method thereof |
| KR100312259B1 (ko) * | 1999-02-05 | 2001-11-03 | 구본준, 론 위라하디락사 | 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조 |
| KR100357216B1 (ko) * | 1999-03-09 | 2002-10-18 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| US6449022B1 (en) * | 1999-04-16 | 2002-09-10 | Nec Corporation | Liquid crystal display |
| KR100498630B1 (ko) | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100626600B1 (ko) * | 2000-08-02 | 2006-09-22 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| US6734924B2 (en) | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP4238469B2 (ja) * | 2000-09-18 | 2009-03-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100643559B1 (ko) * | 2000-12-04 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100721304B1 (ko) * | 2000-12-29 | 2007-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 액정패널 및 그의 제조방법 |
| KR100650401B1 (ko) * | 2000-12-29 | 2006-11-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100773239B1 (ko) * | 2000-12-29 | 2007-11-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100838185B1 (ko) * | 2001-09-24 | 2008-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 |
| US7045373B2 (en) * | 2001-09-25 | 2006-05-16 | Hannstar Display Corp. | Manufacturing method for in-plane switching mode LCD unit with fewer masking process |
| TWI237141B (en) * | 2001-09-25 | 2005-08-01 | Hannstar Display Corp | Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit |
| US7209192B2 (en) * | 2001-09-26 | 2007-04-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| KR100840318B1 (ko) | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
| KR100874643B1 (ko) * | 2002-09-17 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100878242B1 (ko) * | 2002-10-14 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100904524B1 (ko) | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| US7164197B2 (en) * | 2003-06-19 | 2007-01-16 | 3M Innovative Properties Company | Dielectric composite material |
| JP4108078B2 (ja) * | 2004-01-28 | 2008-06-25 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| US20060054889A1 (en) * | 2004-09-16 | 2006-03-16 | Jang-Soo Kim | Thin film transistor array panel |
| KR20060104707A (ko) | 2005-03-31 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| TWI351765B (en) * | 2007-08-29 | 2011-11-01 | Au Optronics Corp | Display element and method of manufacturing the sa |
| KR101424012B1 (ko) * | 2008-03-04 | 2014-08-04 | 삼성디스플레이 주식회사 | 표시장치와 그 제조방법 |
| KR101778009B1 (ko) * | 2010-08-19 | 2017-09-27 | 삼성디스플레이 주식회사 | 표시 기판 및 그 제조 방법 |
| KR101874038B1 (ko) * | 2011-10-07 | 2018-08-03 | 삼성디스플레이 주식회사 | 어레이 기판 및 이의 제조 방법 |
| US20140146259A1 (en) * | 2012-11-27 | 2014-05-29 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Lcd device, array substrate, and method for manufacturing the array substrate |
| CN102981334A (zh) * | 2012-11-27 | 2013-03-20 | 深圳市华星光电技术有限公司 | 液晶显示装置及其阵列基板、阵列基板的制造方法 |
| CN103311254B (zh) | 2013-05-09 | 2015-08-19 | 深圳市华星光电技术有限公司 | 显示装置及其制造方法 |
| KR102373687B1 (ko) * | 2015-05-11 | 2022-03-17 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
| CN105679768B (zh) * | 2016-01-25 | 2019-07-12 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02153325A (ja) * | 1988-12-05 | 1990-06-13 | Sharp Corp | 表示電極基板の製造方法 |
| JPH05232454A (ja) * | 1992-02-21 | 1993-09-10 | Hitachi Cable Ltd | 液晶表示素子 |
| US5459596A (en) * | 1992-09-14 | 1995-10-17 | Kabushiki Kaisha Toshiba | Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line |
| JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| JP3326929B2 (ja) * | 1993-12-16 | 2002-09-24 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| JP3272212B2 (ja) * | 1995-09-29 | 2002-04-08 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
| JP3215618B2 (ja) * | 1995-11-28 | 2001-10-09 | シャープ株式会社 | 反射型液晶表示装置の製造方法 |
| TW409194B (en) * | 1995-11-28 | 2000-10-21 | Sharp Kk | Active matrix substrate and liquid crystal display apparatus and method for producing the same |
| KR100213969B1 (ko) * | 1996-03-15 | 1999-08-02 | 구자홍 | 액티브 매트릭스의 제조방법 및 구조 |
| KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
| KR100229613B1 (ko) * | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
-
1997
- 1997-09-05 KR KR1019970046014A patent/KR100271037B1/ko not_active IP Right Cessation
-
1998
- 1998-03-10 US US09/037,700 patent/US6091466A/en not_active Expired - Lifetime
- 1998-08-25 FR FR9810698A patent/FR2768239B1/fr not_active Expired - Lifetime
- 1998-08-27 DE DE19839063A patent/DE19839063B4/de not_active Expired - Lifetime
- 1998-08-28 GB GB9818907A patent/GB2329061B/en not_active Expired - Lifetime
- 1998-08-31 JP JP10245400A patent/JPH11133450A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7250991B2 (en) | 1999-03-11 | 2007-07-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| CN100435012C (zh) * | 2000-05-12 | 2008-11-19 | 株式会社日立制作所 | 液晶显示装置及其制造方法 |
| KR100475111B1 (ko) * | 2001-12-28 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| US6847413B2 (en) | 2001-12-28 | 2005-01-25 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| JP2007241295A (ja) * | 2006-03-10 | 2007-09-20 | Samsung Electronics Co Ltd | 表示装置及びその製造方法 |
| US8143621B2 (en) | 2006-03-10 | 2012-03-27 | Samsung Electronics Co., Ltd. | Active type display device |
| JP2014068024A (ja) * | 2007-12-21 | 2014-04-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2017102465A (ja) * | 2009-07-31 | 2017-06-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10680111B2 (en) | 2009-07-31 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device |
| US11106101B2 (en) | 2009-07-31 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11947228B2 (en) | 2009-07-31 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2012077602A1 (ja) * | 2010-12-09 | 2012-06-14 | シャープ株式会社 | 薄膜トランジスタアレイ基板 |
| JP2015173266A (ja) * | 2015-03-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2768239B1 (fr) | 2005-12-02 |
| GB2329061A (en) | 1999-03-10 |
| KR19990024711A (ko) | 1999-04-06 |
| DE19839063A1 (de) | 1999-03-18 |
| GB9818907D0 (en) | 1998-10-21 |
| US6091466A (en) | 2000-07-18 |
| KR100271037B1 (ko) | 2000-11-01 |
| FR2768239A1 (fr) | 1999-03-12 |
| DE19839063B4 (de) | 2004-04-08 |
| GB2329061B (en) | 1999-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11133450A (ja) | 液晶表示装置及びその製造方法 | |
| US7750999B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| KR100244447B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
| US6873382B2 (en) | Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof | |
| US6927814B2 (en) | Array substrate for LCD and method of fabricating the same | |
| US6627470B2 (en) | Array substrate for use in LCD device and method of fabricating same | |
| US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| US20110109827A1 (en) | Horizontal electric field switching liquid crystal display device and fabricating method thereof | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| US7705925B2 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| US20060050190A1 (en) | Liquid crystal display and fabrication method thereof | |
| JPH0954342A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US7417696B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100679519B1 (ko) | 액정 표시 장치 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| KR100959990B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR19980067834A (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070207 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070507 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080109 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080229 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081022 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081027 |