JPH11111750A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11111750A JPH11111750A JP9266703A JP26670397A JPH11111750A JP H11111750 A JPH11111750 A JP H11111750A JP 9266703 A JP9266703 A JP 9266703A JP 26670397 A JP26670397 A JP 26670397A JP H11111750 A JPH11111750 A JP H11111750A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bonding wire
- wire
- semiconductor chip
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 屈曲部を複数設けることにより、限られた寸
法内でも直径の太いボンディングワイヤの使用を可能に
する。 【解決手段】 アイランド13上に半導体チップ11を
固着し、半導体チップ11のボンディングパッド12と
リード端子15とをボンディングワイヤ16でワイヤボ
ンディングする。ボンディングワイヤ16には垂直に上
昇する第1の延在部20と、ほぼ水平方向に延在する第
2の延在部分21と、ほぼ垂直に近い角度で下降する第
3の延在部分22とを具備し、第2の屈曲部44を半導
体チップ11のチップ端から外側に配置する。ボンディ
ングワイヤ16の直径は50〜100μである。
法内でも直径の太いボンディングワイヤの使用を可能に
する。 【解決手段】 アイランド13上に半導体チップ11を
固着し、半導体チップ11のボンディングパッド12と
リード端子15とをボンディングワイヤ16でワイヤボ
ンディングする。ボンディングワイヤ16には垂直に上
昇する第1の延在部20と、ほぼ水平方向に延在する第
2の延在部分21と、ほぼ垂直に近い角度で下降する第
3の延在部分22とを具備し、第2の屈曲部44を半導
体チップ11のチップ端から外側に配置する。ボンディ
ングワイヤ16の直径は50〜100μである。
Description
【0001】
【発明の属する技術分野】本発明は、小型のパッケージ
においても直径が太いボンディングワイヤの使用を可能
ならしめて、実装面積の縮小と大電流容量化を図ること
ができる半導体装置に関する。
においても直径が太いボンディングワイヤの使用を可能
ならしめて、実装面積の縮小と大電流容量化を図ること
ができる半導体装置に関する。
【0002】
【従来の技術】半導体素子をトランスファーモールド技
術でパッケージングした装置の例を図8に示した。すな
わち、半導体チップ1をリードフレームのアイランド2
に接着剤3てダイボンドし、半導体チップ1のボンディ
ングパッドとリード端子4とをボンディングワイヤ5で
ワイヤボンドし、主要部を樹脂6でモールドし、外部に
導出したリード端子4を表面実装用に適したZ字型に曲
げ加工を施したものである。
術でパッケージングした装置の例を図8に示した。すな
わち、半導体チップ1をリードフレームのアイランド2
に接着剤3てダイボンドし、半導体チップ1のボンディ
ングパッドとリード端子4とをボンディングワイヤ5で
ワイヤボンドし、主要部を樹脂6でモールドし、外部に
導出したリード端子4を表面実装用に適したZ字型に曲
げ加工を施したものである。
【0003】近年の特に携帯機器用の半導体素子では、
実装面積の縮小と大電流化の要求が強く、できるだけ小
型のパッケージに大容量・大電流の半導体チップを搭載
したいという要求が強くなってきている。半導体装置に
おいて、大電流化を果たすためにはボンディングワイヤ
5の直径を太くして電流容量を確保することが必要不可
欠となる。ところが、図9(A)に示すように細いワイ
ヤ5aを太いワイヤ5bに変更すると、ボンディングワ
イヤ5の中心線の軌跡を一致させた場合は太さの差の半
分の高さだけループ高さtが高くなる。例えば、直径2
0μのものを60μのものに変更しようとすると、その
差の半分である20μの分だけは必ずループ高さtが高
くなってしまうのである。そのためボンディングワイヤ
5がパッケージの厚みを増大させることになる。しか
も、前記太さの差の半分だけ下側にも拡大するので、半
導体チップ1のチップ端7でボンディングワイヤ5とチ
ップとが電気的に接触しやすくなり、これもパッケージ
の外形寸法を押し上げる要因となる。
実装面積の縮小と大電流化の要求が強く、できるだけ小
型のパッケージに大容量・大電流の半導体チップを搭載
したいという要求が強くなってきている。半導体装置に
おいて、大電流化を果たすためにはボンディングワイヤ
5の直径を太くして電流容量を確保することが必要不可
欠となる。ところが、図9(A)に示すように細いワイ
ヤ5aを太いワイヤ5bに変更すると、ボンディングワ
イヤ5の中心線の軌跡を一致させた場合は太さの差の半
分の高さだけループ高さtが高くなる。例えば、直径2
0μのものを60μのものに変更しようとすると、その
差の半分である20μの分だけは必ずループ高さtが高
くなってしまうのである。そのためボンディングワイヤ
5がパッケージの厚みを増大させることになる。しか
も、前記太さの差の半分だけ下側にも拡大するので、半
導体チップ1のチップ端7でボンディングワイヤ5とチ
ップとが電気的に接触しやすくなり、これもパッケージ
の外形寸法を押し上げる要因となる。
【0004】また、図9(B)に示したようにループ高
さtを無理に下げた場合には、ボンディングワイヤ5が
全体的に下がるのでチップ端7との接触が更に生じやす
くなるほか、ループの曲率rがきつくなるので無理な応
力が加わり、パッドとの接触部分Aでワイヤ剥離等の問
題が生じる。
さtを無理に下げた場合には、ボンディングワイヤ5が
全体的に下がるのでチップ端7との接触が更に生じやす
くなるほか、ループの曲率rがきつくなるので無理な応
力が加わり、パッドとの接触部分Aでワイヤ剥離等の問
題が生じる。
【0005】
【発明が解決しようとする課題】このように、従来の装
置ではボンディングワイヤ5の直径を太くすることと、
パッケージ寸法の軽薄短小化を両立させることが困難で
ある欠点があった。例えば、図10に示したように、リ
ード端子4側にファーストボンドを打ち、半導体チップ
1のパッド側にセカンドボンドを打つことでループ高さ
を抑えようとする発想(例えば、特開平2ー28824
4号)もあるが、パッド上にステッチボンドを行うこと
は半導体チップ1のパッド表面にキャピラリの先端部を
直接押しつけて超音波振動を与えることを意味し、それ
だけで半導体素子の信頼性を劣化させることになる。
置ではボンディングワイヤ5の直径を太くすることと、
パッケージ寸法の軽薄短小化を両立させることが困難で
ある欠点があった。例えば、図10に示したように、リ
ード端子4側にファーストボンドを打ち、半導体チップ
1のパッド側にセカンドボンドを打つことでループ高さ
を抑えようとする発想(例えば、特開平2ー28824
4号)もあるが、パッド上にステッチボンドを行うこと
は半導体チップ1のパッド表面にキャピラリの先端部を
直接押しつけて超音波振動を与えることを意味し、それ
だけで半導体素子の信頼性を劣化させることになる。
【0006】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、ボンディングワイヤに、少
なくともパッド上で折り曲げた第1の屈曲部と、チップ
端より外側で折り曲げた第2の屈曲部とを具備する事に
より、ボンディングワイヤの折り曲げ角度を緩和して太
いボンディングワイヤの使用を可能ならしめたものであ
る。
課題に鑑み成されたもので、ボンディングワイヤに、少
なくともパッド上で折り曲げた第1の屈曲部と、チップ
端より外側で折り曲げた第2の屈曲部とを具備する事に
より、ボンディングワイヤの折り曲げ角度を緩和して太
いボンディングワイヤの使用を可能ならしめたものであ
る。
【0007】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。図1は本発明の半導
体装置を示す断面図、図2は本発明の半導体装置を示す
平面図と断面図、図3は本発明の半導体装置を示す斜視
図である。尚、図1は図2の要部断面図を示しており、
図2(B)は図2(A)のAA線断面図を示している。
面を参照しながら詳細に説明する。図1は本発明の半導
体装置を示す断面図、図2は本発明の半導体装置を示す
平面図と断面図、図3は本発明の半導体装置を示す斜視
図である。尚、図1は図2の要部断面図を示しており、
図2(B)は図2(A)のAA線断面図を示している。
【0008】これらの図において、11は半導体チップ
を示している。半導体チップ11は、P型またはN型の
シリコン半導体基板の表面部分に、各種の拡散領域を形
成する工程、配線を形成する工程などの処理を施すこと
により、バイポーラ型、MOS型等のディスクリートデ
バイス、各種能動、受動素子を集積化した集積回路、等
が形成されている。ここではDSA型のパワーMOSF
ETデバイスを例にしてある。
を示している。半導体チップ11は、P型またはN型の
シリコン半導体基板の表面部分に、各種の拡散領域を形
成する工程、配線を形成する工程などの処理を施すこと
により、バイポーラ型、MOS型等のディスクリートデ
バイス、各種能動、受動素子を集積化した集積回路、等
が形成されている。ここではDSA型のパワーMOSF
ETデバイスを例にしてある。
【0009】半導体チップ11の表面部分には前記配線
を形成する工程により、外部接続用のボンディングパッ
ド12を形成している。ボンディングパッド12を被覆
するように半導体チップ11の表面にはシリコン窒化
膜、シリコン酸化膜、ポリイミド系絶縁膜などのパッシ
ベーション皮膜(図示せず)を形成し、ボンディングパ
ッド12の上部は電気接続のために選択的に前記パッシ
ベーション皮膜を開口している。ボンディングパッド1
2の位置は、集積回路であればチップの周辺に配置され
るのが普通であるが、例えば単位小トランジスタセルを
多数並列接続するような大電流用途のディスクリート型
の場合は、特定セルだけに電流集中が生じないよう、パ
ッドから前記各単位小トランジスタまでの電極の抵抗成
分を平均化するために半導体チップ11の中央付近に配
置される例も珍しくはない。
を形成する工程により、外部接続用のボンディングパッ
ド12を形成している。ボンディングパッド12を被覆
するように半導体チップ11の表面にはシリコン窒化
膜、シリコン酸化膜、ポリイミド系絶縁膜などのパッシ
ベーション皮膜(図示せず)を形成し、ボンディングパ
ッド12の上部は電気接続のために選択的に前記パッシ
ベーション皮膜を開口している。ボンディングパッド1
2の位置は、集積回路であればチップの周辺に配置され
るのが普通であるが、例えば単位小トランジスタセルを
多数並列接続するような大電流用途のディスクリート型
の場合は、特定セルだけに電流集中が生じないよう、パ
ッドから前記各単位小トランジスタまでの電極の抵抗成
分を平均化するために半導体チップ11の中央付近に配
置される例も珍しくはない。
【0010】半導体チップ11はリードフレームのアイ
ランド13上に膜厚30〜40μmのAgペースト、半
田、金シリコン共晶などの導電性あるいは絶縁性の接着
剤14によりダイボンドされている。アイランド13と
リード端子15とは、素材が銅又は鉄あるいはこれらの
合金からなる、板厚が120〜150μm程度の1枚の
板状材料から打ち抜き又はエッチング加工によって所望
形状のパターンに形成したものであり、両者の間には前
記板状材料の板厚にほぼ等しい程度の間隔(約120μ
m)が開いている。この間隔は、リードフレーム形成時
の抜きしろとして要した間隔である。
ランド13上に膜厚30〜40μmのAgペースト、半
田、金シリコン共晶などの導電性あるいは絶縁性の接着
剤14によりダイボンドされている。アイランド13と
リード端子15とは、素材が銅又は鉄あるいはこれらの
合金からなる、板厚が120〜150μm程度の1枚の
板状材料から打ち抜き又はエッチング加工によって所望
形状のパターンに形成したものであり、両者の間には前
記板状材料の板厚にほぼ等しい程度の間隔(約120μ
m)が開いている。この間隔は、リードフレーム形成時
の抜きしろとして要した間隔である。
【0011】半導体チップ10のボンディングパッド1
2の表面には、直径が50〜100μmの金線等からな
るボンディングワイヤ16の一端がワイヤボンドされて
おり、ボンディングワイヤ16の他端は外部導出用のリ
ード端子15の先端部(ボンディングエリア)にワイヤ
ボンドされている。ボンディングパッド12側をファー
ストボンド、リード端子15側をセカンドボンドと称し
ている。
2の表面には、直径が50〜100μmの金線等からな
るボンディングワイヤ16の一端がワイヤボンドされて
おり、ボンディングワイヤ16の他端は外部導出用のリ
ード端子15の先端部(ボンディングエリア)にワイヤ
ボンドされている。ボンディングパッド12側をファー
ストボンド、リード端子15側をセカンドボンドと称し
ている。
【0012】半導体チップ11、リード端子15の先端
部、およびボンディングワイヤ16を含む主要部は、周
囲をエポキシ系の熱硬化樹脂17でモールドすることに
よりパッケージ化される。リード端子15はパッケージ
側壁から外部に導出され、樹脂17の外部に導出された
リード端子15は2回折り曲げられてZ字型にフォーミ
ングされている。このフォーミング形状は、リード端子
15の固着部分をプリント基板に形成した導電パターン
に対向接着する、表面実装用途の為の形状である。図2
の例は6ピンの例を示しており、うち4本がアイランド
13に一体化して共通のドレイン端子(D)となり、残
る2本が各々ゲート(G)とソース(S)に対応する。
部、およびボンディングワイヤ16を含む主要部は、周
囲をエポキシ系の熱硬化樹脂17でモールドすることに
よりパッケージ化される。リード端子15はパッケージ
側壁から外部に導出され、樹脂17の外部に導出された
リード端子15は2回折り曲げられてZ字型にフォーミ
ングされている。このフォーミング形状は、リード端子
15の固着部分をプリント基板に形成した導電パターン
に対向接着する、表面実装用途の為の形状である。図2
の例は6ピンの例を示しており、うち4本がアイランド
13に一体化して共通のドレイン端子(D)となり、残
る2本が各々ゲート(G)とソース(S)に対応する。
【0013】本発明の特徴は、ボンディングワイヤ16
の形状にある。このボンディングワイヤ16は、金ボー
ル16aをボンディングパッド12に圧着した箇所から
あるループ高さtまでほぼ垂直に上昇する第1の延在部
分20と、第1の延在部分20から前記ループ高さtを
維持しながら水平方向に延在して半導体チップ11のチ
ップ端26近傍まで達する第2の延在部分21と、第2
の延在部分21から下方に急降下し、リード端子15と
の接着部まで延在する第3の延在部分と、に分類され
る。第1と第2の延在部分20、21の間の第1の屈曲
部23は約80〜90度の角度を持ち、第2と第3の延
在部分21、22の間の第2の屈曲部24は約70〜9
0度の角度を有する。第1と第2の屈曲部23、24の
間の第2の延在部分21の中間部分には第3の屈曲部2
5を具備し、これが第2の屈曲部24近傍のボンディン
グワイヤ16が垂れ落ちる重力に対してあがなう様な作
用を持つ。また、後述するキャピラリツールの軌跡の結
果でもある。角度としては約100〜180度の角度を
持ち、それ故第2の延在部分21は半導体チップ11の
表面とほぼ水平の方向に延在する。そして、第1の屈曲
部23はボンディングパッド12のほぼ直上に位置し、
第2の屈曲部24はチップ端26の近傍上方、またはチ
ップ端26を越えてチップ端26からリード端子15の
接着部(セカンドボンドエリア)までの間に位置し、第
3の屈曲部25は両者の間で半導体チップ11の上方に
位置する。第2の屈曲部24がチップ端26近傍より外
側に位置するので、第2の屈曲部24からセカンドボン
ドエリアまでのボンディングワイヤ16は、リードフレ
ームの水平方向に対して約50〜90度の角度θ(図
1)で急降下する。
の形状にある。このボンディングワイヤ16は、金ボー
ル16aをボンディングパッド12に圧着した箇所から
あるループ高さtまでほぼ垂直に上昇する第1の延在部
分20と、第1の延在部分20から前記ループ高さtを
維持しながら水平方向に延在して半導体チップ11のチ
ップ端26近傍まで達する第2の延在部分21と、第2
の延在部分21から下方に急降下し、リード端子15と
の接着部まで延在する第3の延在部分と、に分類され
る。第1と第2の延在部分20、21の間の第1の屈曲
部23は約80〜90度の角度を持ち、第2と第3の延
在部分21、22の間の第2の屈曲部24は約70〜9
0度の角度を有する。第1と第2の屈曲部23、24の
間の第2の延在部分21の中間部分には第3の屈曲部2
5を具備し、これが第2の屈曲部24近傍のボンディン
グワイヤ16が垂れ落ちる重力に対してあがなう様な作
用を持つ。また、後述するキャピラリツールの軌跡の結
果でもある。角度としては約100〜180度の角度を
持ち、それ故第2の延在部分21は半導体チップ11の
表面とほぼ水平の方向に延在する。そして、第1の屈曲
部23はボンディングパッド12のほぼ直上に位置し、
第2の屈曲部24はチップ端26の近傍上方、またはチ
ップ端26を越えてチップ端26からリード端子15の
接着部(セカンドボンドエリア)までの間に位置し、第
3の屈曲部25は両者の間で半導体チップ11の上方に
位置する。第2の屈曲部24がチップ端26近傍より外
側に位置するので、第2の屈曲部24からセカンドボン
ドエリアまでのボンディングワイヤ16は、リードフレ
ームの水平方向に対して約50〜90度の角度θ(図
1)で急降下する。
【0014】図1中の点線は、従来手法によるボンディ
ングワイヤの形状を示したものである。両者の形状を比
較して明らかなように、第2の屈曲部24をチップ端近
傍より外側に配置し、第3の延在部22の角度θを急峻
な勾配に形成したことにより、ボンディングワイヤ16
と半導体チップ11のチップ端26との距離を増大でき
る。従って、従来より太いボンディングワイヤ16の使
用を可能にできる他、半導体チップ11のチップ端26
からリード端子15までに必要な距離50を、約120
μ以下と極めて狭くできるので、従来よりチップサイズ
の大きな半導体チップ11を収納する又はパッケージの
寸法を小さくできる。しかも、ボンディングワイヤ16
と半導体チップ11との接触を避けることができるの
で、太いワイヤを用いた場合でも必要なループ高さtを
低く抑えることができ、樹脂17の高さ方向の厚みを薄
くできる。
ングワイヤの形状を示したものである。両者の形状を比
較して明らかなように、第2の屈曲部24をチップ端近
傍より外側に配置し、第3の延在部22の角度θを急峻
な勾配に形成したことにより、ボンディングワイヤ16
と半導体チップ11のチップ端26との距離を増大でき
る。従って、従来より太いボンディングワイヤ16の使
用を可能にできる他、半導体チップ11のチップ端26
からリード端子15までに必要な距離50を、約120
μ以下と極めて狭くできるので、従来よりチップサイズ
の大きな半導体チップ11を収納する又はパッケージの
寸法を小さくできる。しかも、ボンディングワイヤ16
と半導体チップ11との接触を避けることができるの
で、太いワイヤを用いた場合でも必要なループ高さtを
低く抑えることができ、樹脂17の高さ方向の厚みを薄
くできる。
【0015】更に、ボンディングワイヤ16の複数箇所
に折り曲げ箇所を作ることにより、第1と第2の屈曲部
23、24の各々の折り曲げ角度を概ね100度以下の
緩やかな角度に形成できるので、ボンディングワイヤ1
6自身及びボンディングワイヤ16とボンディングパッ
ド12との接続部に過大な応力を加えずに済む。そのた
め、直径が太いボンディングワイヤ16を用いた場合で
も折り曲げる箇所の曲率半径を極端に大きくする必要が
ないので、ループ高さtを無用に増大させることもな
い。これらの理由により、全体的にループ高さtを抑え
て、樹脂17の外形寸法を抑えた薄形のパッケージ内に
大電流素子を収納することが可能になる・本願発明者
は、樹脂17の縦×横×高さが概ね2.8×1.5×
0.9mmの外形寸法内に、チップサイズが1.8×
1.2mmもの大型チップを搭載し、直径が70μmも
の大径ワイヤの利用を可能にすることができた。この時
のループ高さtは0.26mmまで追い込むことがで
き、ボンディングワイヤ16のループと樹脂17表面と
の残り膜厚は0.05mmであった。同程度の外形寸法
で比較すると、従来のものでは直径40μ程度が限界で
ああったが、本発明によって50〜100μもの大径の
ボンディングワイヤ16を使用することができるように
なった。金線のボンディングワイヤの製造上の上限が約
100μであるほか、100μを越えるワイヤボンディ
ングはステッチボンドしかできないアルミニウムワイヤ
の領域となる。
に折り曲げ箇所を作ることにより、第1と第2の屈曲部
23、24の各々の折り曲げ角度を概ね100度以下の
緩やかな角度に形成できるので、ボンディングワイヤ1
6自身及びボンディングワイヤ16とボンディングパッ
ド12との接続部に過大な応力を加えずに済む。そのた
め、直径が太いボンディングワイヤ16を用いた場合で
も折り曲げる箇所の曲率半径を極端に大きくする必要が
ないので、ループ高さtを無用に増大させることもな
い。これらの理由により、全体的にループ高さtを抑え
て、樹脂17の外形寸法を抑えた薄形のパッケージ内に
大電流素子を収納することが可能になる・本願発明者
は、樹脂17の縦×横×高さが概ね2.8×1.5×
0.9mmの外形寸法内に、チップサイズが1.8×
1.2mmもの大型チップを搭載し、直径が70μmも
の大径ワイヤの利用を可能にすることができた。この時
のループ高さtは0.26mmまで追い込むことがで
き、ボンディングワイヤ16のループと樹脂17表面と
の残り膜厚は0.05mmであった。同程度の外形寸法
で比較すると、従来のものでは直径40μ程度が限界で
ああったが、本発明によって50〜100μもの大径の
ボンディングワイヤ16を使用することができるように
なった。金線のボンディングワイヤの製造上の上限が約
100μであるほか、100μを越えるワイヤボンディ
ングはステッチボンドしかできないアルミニウムワイヤ
の領域となる。
【0016】更に、大型チップの搭載により、同程度の
寸法のパッケージで比較して、最大定格出力で約30%
もの増大を実現することができた。以下に本発明の半導
体装置の製造方法を概略を説明する。先ずリードフレー
ムの状態でアイランド13上に導電性の接着剤14を適
宜量供給し、その上に半導体チップ11を固着し(ダイ
ボンド)、次いで半導体チップ11を固着したリードフ
レームを、ワイヤボンド装置の加熱ステージ上に位置合
わせして設置し、ボンディングパッド12側にファース
トボンドを、リード端子15側にセカンドボンドを打つ
ことでワイヤボンディング工程を行い、そして半導体チ
ップ11とボンディングワイヤ16を含め主要部を上下
金型に設けたキャビティ内部に設置し、斯る状態で樹脂
を注入、硬化させ、リードフレームから個別の装置を切
り落とすと共にリード端子15の形状を成型することで
得ることができる。
寸法のパッケージで比較して、最大定格出力で約30%
もの増大を実現することができた。以下に本発明の半導
体装置の製造方法を概略を説明する。先ずリードフレー
ムの状態でアイランド13上に導電性の接着剤14を適
宜量供給し、その上に半導体チップ11を固着し(ダイ
ボンド)、次いで半導体チップ11を固着したリードフ
レームを、ワイヤボンド装置の加熱ステージ上に位置合
わせして設置し、ボンディングパッド12側にファース
トボンドを、リード端子15側にセカンドボンドを打つ
ことでワイヤボンディング工程を行い、そして半導体チ
ップ11とボンディングワイヤ16を含め主要部を上下
金型に設けたキャビティ内部に設置し、斯る状態で樹脂
を注入、硬化させ、リードフレームから個別の装置を切
り落とすと共にリード端子15の形状を成型することで
得ることができる。
【0017】図4は、製造工程の1つである上記ワイヤ
ボンディング工程におけるキャピラリツール30の軌跡
を示した図面、図5と図6はキャピラリツール30とボ
ンディングワイヤ16を含めて前記軌跡を描いた図面で
ある。以下に図8のワイヤ形状を形成するときの軌跡と
図1のワイヤ形状を形成するときの軌跡を比較する。図
8のループ形状を作る場合は、図4(A)と図5を参照
して、先ずキャピラリ30の中心に挿通したワイヤ16
の先端に、トーチ火炎あるいはスパーク手法により直径
が150μ程度の金ボール16aを形成し、該金ボール
16aをボンディングパッド12の表面に当接せしめ、
キャピラリ30を介して押圧、超音波加熱振動を与える
ことによりボンディングパッド12表面に金ボール16
aを固着してファーストボンドを行う(図5(A)の状
態)。次いでキャピラリ30を図示31の様に垂直方向
に上昇し(図5(B)の状態)、ある高さで図示32の
様に水平方向に移動することにより(図5(C)の状
態)図示44の箇所に曲げ加工を施し、その位置で図示
33の様に垂直方向に移動し(図5(D)の状態)、そ
して図示34の様にループを描きながらリード端子14
の表面に,、ワイヤ16の側壁をキャピラリ30の先端
エッジ部分で押圧し、超音波加熱振動を与えることによ
り固着・切断(ステッチ)してセカンドボンドとしてい
る。図5(B)の図示31の移動量がループ高さをほぼ
決定し、折り曲げた箇所44がループの頂点となる。
ボンディング工程におけるキャピラリツール30の軌跡
を示した図面、図5と図6はキャピラリツール30とボ
ンディングワイヤ16を含めて前記軌跡を描いた図面で
ある。以下に図8のワイヤ形状を形成するときの軌跡と
図1のワイヤ形状を形成するときの軌跡を比較する。図
8のループ形状を作る場合は、図4(A)と図5を参照
して、先ずキャピラリ30の中心に挿通したワイヤ16
の先端に、トーチ火炎あるいはスパーク手法により直径
が150μ程度の金ボール16aを形成し、該金ボール
16aをボンディングパッド12の表面に当接せしめ、
キャピラリ30を介して押圧、超音波加熱振動を与える
ことによりボンディングパッド12表面に金ボール16
aを固着してファーストボンドを行う(図5(A)の状
態)。次いでキャピラリ30を図示31の様に垂直方向
に上昇し(図5(B)の状態)、ある高さで図示32の
様に水平方向に移動することにより(図5(C)の状
態)図示44の箇所に曲げ加工を施し、その位置で図示
33の様に垂直方向に移動し(図5(D)の状態)、そ
して図示34の様にループを描きながらリード端子14
の表面に,、ワイヤ16の側壁をキャピラリ30の先端
エッジ部分で押圧し、超音波加熱振動を与えることによ
り固着・切断(ステッチ)してセカンドボンドとしてい
る。図5(B)の図示31の移動量がループ高さをほぼ
決定し、折り曲げた箇所44がループの頂点となる。
【0018】これに対して図1のループ形状を形成する
場合には、曲げ加工を施すポイントを複数箇所に配置す
る。図4(B)と図6を参照して、ワイヤ16をファー
ストボンドした後、キャピラリ30を符号35、36、
37の様に移動する。なお、図6(A)は図5(D)に
相当する図面であり、図4(A)の符号31、32、3
3は各々図4(B)の符号35、36、37のキャピラ
リ30の軌跡に相当する。移動量については適宜選択し
てある。符号37の様に垂直方向に移動した後、その高
さで図示38の様に水平方向に移動して図示45の箇所
に曲げ加工を施し(図6(B)の状態)、図示39の様
に一定高さまで垂直に上昇し(図6(C)の状態)、そ
の高さで図示40の様に水平方向に移動し(図6(D)
の状態)、図示41の様に垂直方向に降下せしめる(図
6(E)の状態)。この状態で曲げ加工した箇所45を
更に折り曲げると共に、キャピラリ30によって図示4
6の箇所に曲げ加工を施す。そして図示42の様に垂直
方向に移動し(図6(F)の状態)、適宜量上昇した後
図示せぬクランパでワイヤ16を挟み固定したままで図
示43の様にループ16を描いてリード端子14の表面
にワイヤをセカンドボンドする。符号44の折り曲げ箇
所が第1の屈曲部23を、符号46の折り曲げ箇所が第
2の屈曲部24を、符号45の折り曲げ箇所が第3の屈
曲部25を各々構成し、図示35のキャピラリ30の移
動量が第1の延在部分20を、図示37と図示39の移
動量が第2の延在部分21を、図示42の移動量が第3
の延在部分22を各々構成することになる。なお、図5
(C)(E)の過程と、図6(B)(D)(E)(G)
の過程では前記図示せぬクランパがワイヤ16を挟み固
定した状態でキャピラリ30を移動している。また、第
3の屈曲部25は、その強度の関係から、直径が60〜
100μmのワイヤ16であれば完成後も100度〜1
70度の角度(図6(G)の図示47の角度)で残存
し、直径が20〜40μmのワイヤ16ではキャピラリ
30の移動により引っ張られて180度程度のほぼ直線
形状に形成される。
場合には、曲げ加工を施すポイントを複数箇所に配置す
る。図4(B)と図6を参照して、ワイヤ16をファー
ストボンドした後、キャピラリ30を符号35、36、
37の様に移動する。なお、図6(A)は図5(D)に
相当する図面であり、図4(A)の符号31、32、3
3は各々図4(B)の符号35、36、37のキャピラ
リ30の軌跡に相当する。移動量については適宜選択し
てある。符号37の様に垂直方向に移動した後、その高
さで図示38の様に水平方向に移動して図示45の箇所
に曲げ加工を施し(図6(B)の状態)、図示39の様
に一定高さまで垂直に上昇し(図6(C)の状態)、そ
の高さで図示40の様に水平方向に移動し(図6(D)
の状態)、図示41の様に垂直方向に降下せしめる(図
6(E)の状態)。この状態で曲げ加工した箇所45を
更に折り曲げると共に、キャピラリ30によって図示4
6の箇所に曲げ加工を施す。そして図示42の様に垂直
方向に移動し(図6(F)の状態)、適宜量上昇した後
図示せぬクランパでワイヤ16を挟み固定したままで図
示43の様にループ16を描いてリード端子14の表面
にワイヤをセカンドボンドする。符号44の折り曲げ箇
所が第1の屈曲部23を、符号46の折り曲げ箇所が第
2の屈曲部24を、符号45の折り曲げ箇所が第3の屈
曲部25を各々構成し、図示35のキャピラリ30の移
動量が第1の延在部分20を、図示37と図示39の移
動量が第2の延在部分21を、図示42の移動量が第3
の延在部分22を各々構成することになる。なお、図5
(C)(E)の過程と、図6(B)(D)(E)(G)
の過程では前記図示せぬクランパがワイヤ16を挟み固
定した状態でキャピラリ30を移動している。また、第
3の屈曲部25は、その強度の関係から、直径が60〜
100μmのワイヤ16であれば完成後も100度〜1
70度の角度(図6(G)の図示47の角度)で残存
し、直径が20〜40μmのワイヤ16ではキャピラリ
30の移動により引っ張られて180度程度のほぼ直線
形状に形成される。
【0019】上述したキャピラリ30の軌跡とプログラ
ムによって、第2の屈曲部24を半導体チップ11のチ
ップ端より外側に配置したボンディングワイヤ16の形
状に加工することができる。図7に本発明半導体装置の
他の実施例を示した。同じ箇所には同じ符号を伏して説
明を省略する。この実施例は1パッケージデュアルチッ
プの構成であり、6ピンのパッケージ内に2つのアイラ
ンド13と2つの同種の半導体チップ11を収納したも
のである。半導体チップ11としてパワーMOSFET
素子を搭載しており、ソース・ドレインを共通ピン
(S、D)としゲート電極に対応するピンを2本(G
1、G2)導出している。ボンディングワイヤ16を図
1の様な形状にすることにより、半導体チップ11から
ボンディングポストまでの距離50を縮小することがで
きると同時に直径の太いボンディングワイヤ16の使用
を可能ならしめた。
ムによって、第2の屈曲部24を半導体チップ11のチ
ップ端より外側に配置したボンディングワイヤ16の形
状に加工することができる。図7に本発明半導体装置の
他の実施例を示した。同じ箇所には同じ符号を伏して説
明を省略する。この実施例は1パッケージデュアルチッ
プの構成であり、6ピンのパッケージ内に2つのアイラ
ンド13と2つの同種の半導体チップ11を収納したも
のである。半導体チップ11としてパワーMOSFET
素子を搭載しており、ソース・ドレインを共通ピン
(S、D)としゲート電極に対応するピンを2本(G
1、G2)導出している。ボンディングワイヤ16を図
1の様な形状にすることにより、半導体チップ11から
ボンディングポストまでの距離50を縮小することがで
きると同時に直径の太いボンディングワイヤ16の使用
を可能ならしめた。
【0020】
【発明の効果】以上に説明したように、本発明によれば
ボンディングワイヤ16の第3の延在部分22を急勾配
で延在させ、第2の屈曲部24を半導体チップ11のチ
ップ端26より外側に配置することにより、半導体チッ
プ11のチップ端26とボンディングワイヤ16との距
離を開けることができる利点を有する。従って、制約さ
れた寸法内で直径が太いボンディングワイヤ16を使用
することができるので、半導体素子の大電流化が可能と
なる。
ボンディングワイヤ16の第3の延在部分22を急勾配
で延在させ、第2の屈曲部24を半導体チップ11のチ
ップ端26より外側に配置することにより、半導体チッ
プ11のチップ端26とボンディングワイヤ16との距
離を開けることができる利点を有する。従って、制約さ
れた寸法内で直径が太いボンディングワイヤ16を使用
することができるので、半導体素子の大電流化が可能と
なる。
【0021】また、半導体チップ11のチップ端26か
らボンディングポストまでの距離50を縮めることがで
きるので、同程度の大きさのパッケージ内により大きな
半導体チップ11を搭載できる利点を有する。更に、第
1と第2の屈曲部23、24により半導体チップ11の
角部との接触を避けやすい構造となるので、第1の延在
部20の高さ(ループ高さt)を抑えることができる利
点を有する。
らボンディングポストまでの距離50を縮めることがで
きるので、同程度の大きさのパッケージ内により大きな
半導体チップ11を搭載できる利点を有する。更に、第
1と第2の屈曲部23、24により半導体チップ11の
角部との接触を避けやすい構造となるので、第1の延在
部20の高さ(ループ高さt)を抑えることができる利
点を有する。
【0022】更に、第1と第2の屈曲部43、44の曲
げ角度が小さいので、パッド12表面の固着部分に過剰
なストレスを与えることがなく、そのため直径が太いワ
イヤを使用してもループ高さの増大を抑えることができ
る利点をも有する。
げ角度が小さいので、パッド12表面の固着部分に過剰
なストレスを与えることがなく、そのため直径が太いワ
イヤを使用してもループ高さの増大を抑えることができ
る利点をも有する。
【図1】本発明を説明するための断面図である。
【図2】本発明を説明するための(A)平面図、(B)
AA線断面図である。
AA線断面図である。
【図3】本発明を説明するための斜視図である。
【図4】キャピラリツールの軌跡を示す図である。
【図5】ワイヤボンディング工程を説明するための図で
ある。
ある。
【図6】ワイヤボンディング工程を説明するための図で
ある。
ある。
【図7】本発明の第2の実施例を説明するための平面図
である。
である。
【図8】従来例を説明するための断面図である。
【図9】従来例を説明するための断面図である。
【図10】従来例を説明するための断面図である。
Claims (5)
- 【請求項1】 半導体チップを固着するアイランドと、 前記アイランドにその先端を近接するリード端子と、 前記ボンディングパッドと前記リード端子とを接続する
ボンディングワイヤと、 前記半導体チップと前記ボンディングワイヤとを含む主
要部を封止する樹脂と、 前記ボンディングワイヤの、前記ボンディングパッドに
接触し第1の高さまで略垂直に延在する第1の延在部分
と、 前記ボンディングパッドから前記半導体チップのチップ
端部近傍まで前記第1の高さを略維持しながら延在する
第2の延在部分と、 前記第2の延在部分から連続し、前記リード端子との接
続部分に向かって降下する第3の延在部分と、を具備
し、 且つ前記ボンディングワイヤの直径が50〜100μで
あることを特徴とする半導体装置。 - 【請求項2】 前記第3の延在部分が、前記アイランド
の水平面に対して50度乃至90度の角度をもって延在
する事を特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記ソース電極のボンディングパッドを
複数個有し且つ共通のリード端子に対して個々に前記ボ
ンディングワイヤで接続したことを特徴とする請求項1
記載の半導体装置。 - 【請求項4】 前記半導体チップを固着するアイランド
と、 前記アイランドにその先端を近接するリード端子と、 前記ボンディングパッドと前記リード端子とを接続する
ボンディングワイヤと、 前記半導体チップと前記ボンディングワイヤとを含む主
要部を封止する樹脂と、 前記ボンディングワイヤの、前記ボンディングパッドの
上部に位置する第1の屈曲部と、 前記半導体チップのチップ端近傍の上方、あるいは前記
チップ端と前記ボンディングワイヤと前記リード端子と
の接続部との間に位置する第2の屈曲部と、 前記第1と第2の屈曲部の間に位置する第3の屈曲部
と、を具備し、且つ前記ボンディングワイヤの直径が5
0〜100μmであることを特徴とする半導体装置。 - 【請求項5】 前記第3の屈曲部から前記リード端子ま
で延在するボンディングワイヤが、前記アイランドの水
平面に対して50度乃至90度の角度をもって延在する
事を特徴とする請求項4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9266703A JPH11111750A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9266703A JPH11111750A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11111750A true JPH11111750A (ja) | 1999-04-23 |
Family
ID=17434519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9266703A Pending JPH11111750A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11111750A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068782A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 半導体装置及びワイヤボンディング装置 |
JP2008529278A (ja) * | 2005-01-25 | 2008-07-31 | クリック アンド ソッファ インダストリーズ、インク. | 低プロファイルのワイヤループを形成する方法およびその装置 |
JP2011145129A (ja) * | 2010-01-13 | 2011-07-28 | Denso Corp | 力学量センサ |
JP2012169309A (ja) * | 2011-02-09 | 2012-09-06 | Ricoh Co Ltd | 電子装置及びその製造方法並びに画像形成装置 |
JP2015026857A (ja) * | 2009-09-11 | 2015-02-05 | ローム株式会社 | 半導体装置およびその製造方法 |
-
1997
- 1997-09-30 JP JP9266703A patent/JPH11111750A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068782A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 半導体装置及びワイヤボンディング装置 |
JP4663179B2 (ja) * | 2001-08-27 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置及びワイヤボンディング装置 |
JP2008529278A (ja) * | 2005-01-25 | 2008-07-31 | クリック アンド ソッファ インダストリーズ、インク. | 低プロファイルのワイヤループを形成する方法およびその装置 |
JP2015026857A (ja) * | 2009-09-11 | 2015-02-05 | ローム株式会社 | 半導体装置およびその製造方法 |
US9543239B2 (en) | 2009-09-11 | 2017-01-10 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
US9837373B2 (en) | 2009-09-11 | 2017-12-05 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
JP2011145129A (ja) * | 2010-01-13 | 2011-07-28 | Denso Corp | 力学量センサ |
US8578774B2 (en) | 2010-01-13 | 2013-11-12 | Denso Corporation | Physical quantity sensor including bonding wire with vibration isolation performance characteristics |
JP2012169309A (ja) * | 2011-02-09 | 2012-09-06 | Ricoh Co Ltd | 電子装置及びその製造方法並びに画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1167809A (ja) | 半導体装置 | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
JP3877401B2 (ja) | 半導体装置の製造方法 | |
US6569764B1 (en) | Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material | |
US7419855B1 (en) | Apparatus and method for miniature semiconductor packages | |
US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
TW201413839A (zh) | 半導體裝置之製造方法及半導體裝置 | |
JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
JP3276899B2 (ja) | 半導体装置 | |
JPH11111750A (ja) | 半導体装置 | |
JPH10335368A (ja) | ワイヤボンディング構造及び半導体装置 | |
JPH10335366A (ja) | 半導体装置 | |
JPH1098133A (ja) | 半導体装置及びその製造方法 | |
JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
JP3439890B2 (ja) | 半導体装置及びその製造方法 | |
JP2006237503A (ja) | 半導体装置およびその製造方法 | |
KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
JPH08279575A (ja) | 半導体パッケージ | |
JP2001284370A (ja) | 半導体装置の製造方法 |