JPH1063642A - 離散余弦変換回路およびその係数生成方法および記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 離散余弦変換回路およびその係数生成方法お
よび記憶媒体に関し、回路規模低減と伝搬遅延時間の向
上を図ること。 【解決手段】 変数ｉとｋの関数に応じた離散的な値を
とる余弦関数を入力データと乗じることで入力データの
係数を得るときに、計数回路７は変数ｉをカウントして
所定値（ｉ＋１６）を出力する。メモリ８は変数ｋをカ
ウントして一時記憶する。加算器９は、変数ｉ，ｋがカ
ウントされるのに伴って、現在の所定値に基づいた値２
（ｉ＋１６）と一時記憶してから読み出した変数ｋの過
去の値の関数ｆ（ｉ，ｋ−１）とを加算する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は離散余弦変換回路お
よびその係数生成方法および記憶媒体に関し、特に、画
像・音声の圧縮符号化、復号化等に用いられる離散余弦
変換回路およびその係数生成方法および記憶媒体に関す
るのである。

【０００２】

【従来の技術】従来、画像・音声の圧縮符号化、復号化
等には、離散余弦変換がよく用いられている。離散余弦
変換が用いられる画像・音声の圧縮符号化の国際規格と
しては、ＩＳＯ／ＩＥＣ１１１７２（ＭＰＥＧ１）がよ
く用いられている。この一例として、ＩＳＯ／ＩＥＣ１
１１７２−３（ＭＰＥＧ１／ａｕｄｉｏ）の復号器で用
いられている圧縮音声データの離散余弦変換について説
明する。

【０００３】図４に示す規定のフォーマットの圧縮音声
データＡｉｎは、フレームアンパッキング部によりサン
プルデータＳａと倍率データＳｆとに分離され、規格に
従ってサンプルデータＳａを再量子化したデータとスケ
ールファクタ（倍率データ）Ｓｆとを乗じて逆規格化し
たものに行列演算を行うことで離散余弦変換が行なわれ
る。すなわち、ＤＣＴ係数を生成する。そして、離散余
弦変換して得られたデータに所定の窓関数を乗ずること
で復号データを得る。

【０００４】ここで、逆規格化したものをＳｋ，行列演
算出力をＶｉとすると、

【０００５】

【数１】

【０００６】と規定されている。

【０００７】ここで、係数Ｎｉｋは変数ｉとｋ（ｉ，ｋ
はｉ≧０，ｋ≧０なる整数）の関数であり、この関数ｆ
（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋１）の値は、（２）
式で与えられる変数ｉとｋの値に応じて、最小１６（ｉ
＝ｋ＝０）から最大４９７７（ｉ＝６３，ｋ＝３１）ま
での値を取り得る。

【０００８】ところで、余弦関数は時間領域において周
期２πの周期関数であり、また現在時刻に対して対称な
時間関数である。（２）式で表される離散余弦関数の係
数Ｎｉｋはこの周期性と対称性により、符号を無視すれ
ば０≦［ｆ（ｉ，ｋ）π／６４］≦π／２についての３
３種類を求めればよい。そこで、実際には、図５のフロ
ーチャートの処理を行って０から３２π／６４までの３
３種類に折り畳み、３３の値に対して次表１を用いて余
弦関数の値を求める方法がよく用いられている。

【０００９】

【表１】

【００１０】図５中、まずステップＳ５１において、関
数ｆ（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋１）を計算す
る。この処理については、図６のフローチャートに基づ
いて説明する。ステップＳ５２では、ステップＳ５１に
おける計算結果から１２８の余りを取る。続くステップ
Ｓ５３では、余りを取った結果が６４より大きいかを調
べる。６４より大きくなければ、複素平面で虚数部がマ
イナス側に存在しないのでそのままステップＳ５５に進
む。一方、余りを取った結果が６４より大きければ、複
素平面で虚数部がマイナス側に存在するので、ステップ
Ｓ５２の結果から６４を引くことでこれを虚数部のプラ
ス側に折り畳む。

【００１１】ステップＳ５５では、ステップＳ５２にお
いて余りを取った結果、またはステップＳ５４において
６４を引いた結果が３２かを調べる。これが３２であれ
ば、０から３２π／６４まで丁度３３種類のｆ（ｉ，
ｋ）を求めたことになるので処理を終了する。一方、こ
れが３２でなければステップＳ５６に進み、ステップＳ
５２において余りを取った結果、またはステップＳ５４
において６４を引いた結果が３２より大きいかを調べ
る。

【００１２】３２より大きくなければ、複素平面で実数
部がマイナス側に存在しないのでそのまま処理を終了す
る。一方、これらの結果が３２より大きければ、複素平
面で実数部がマイナス側に存在するので、ステップＳ５
２において余りを取った結果、またはステップＳ５４に
おいて６４を引いた結果をステップＳ５７の処理で６４
から引くことでこれを実数部のプラス側に折り畳んで、
この処理を終了する。これにより、表１に示すインデッ
クス番号（０〜３２）を引くことで、３３種類の余弦関
数の値が求められる。

【００１３】図６は関数ｆ（ｉ，ｋ）＝（１６＋ｉ）
（２ｋ＋１）の計算手順を示すフローチャートである。

【００１４】まず、ステップＳ６１と続くステップＳ６
２において、変数ｉとｋを０に初期化する。そして、ス
テップＳ６３において、関数ｆ（ｉ，ｋ）＝（１６＋
ｉ）（２ｋ＋１）の値を計算した後、ステップＳ６４に
おいて変数ｋを１カウントアップする。関数ｆ（ｉ，
ｋ）を求め変数てｋを１カウントアップする毎に、ステ
ップＳ６５において変数ｋの値を調べ、ｋ＜３２ならば
ステップＳ６３，Ｓ６４を繰り返す。

【００１５】一方、ｋ＜３２でなければステップＳ６６
に進み、変数ｉを１カウントアップした後、ステップＳ
６７において変数ｉの値を調べ、ｉ＜６４ならばステッ
プＳ６２〜Ｓ６６を繰り返す。一方、ｉ＜６４でなけれ
ば、関数ｆ（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋１）の値
を最小１６（ｉ＝ｋ＝０）から最大４９７７（ｉ＝６
３，ｋ＝３１）まで計算したので処理を終了する。

【００１６】図７は、ステップＳ６４における関数ｆ
（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋１）の計算のための
従来の係数発生回路の一例の回路図である。

【００１７】１および２は計数回路，３は演算回路、４
は乗算器である。計数回路１は、変数ｉをカウントアッ
プして（１６＋ｉ）を出力する。計数回路２は、変数ｋ
をカウントアップしてそのまま出力する。演算回路３
は、計数回路２からの変数ｋの値を２倍し、これに１を
加算する演算を行い、（２ｋ＋１）を出力する。そして
乗算器４により、（２ｋ＋１）（１６＋ｉ）を求める。

【００１８】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の離散余弦関数の係数生成方法では、乗算器
を用いて関数ｆ（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋１）
を計算していた。このように乗算器を使用すると、回路
規模が大きく複雑なものとなるため、伝搬遅延時間が大
きくなると共に小型化、低コスト化が困難であるという
課題があった。

【００１９】そこで本発明は、回路規模、および伝搬遅
延時間を小さくすることのできる離散余弦変換回路およ
びその係数生成方法および記憶媒体を提供することを目
的とする。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の本発明の装置では、変数ｉとｋ
（ｉ，ｋはｉ≧０，ｋ≧０なる整数）の関数に応じた離
散的な値をとる余弦関数を入力データと乗じることで、
前記入力データの係数を得て離散余弦変換する離散余弦
変換回路において、変数ｉをカウントして所定値を出力
する計数手段と、変数ｋをカウントして一時記憶する記
憶手段と、変数ｉ，ｋがカウントされるのに伴って、前
記計数手段により得た現在の前記所定値に基づいた値と
前記記憶手段から読み出した変数ｋの過去の値の前記関
数とを加算する加算手段とを具備した構成とした。

【００２１】また、請求項２に記載の本発明の装置で
は、前記加算手段は２進データの加算器であり、前記所
定値をＬＳＢ側から一桁上位に入力することで前記所定
値の２倍の値と前記変数ｋの過去の値の前記関数とを加
算する構成とした。

【００２２】また、請求項３に記載の本発明の装置で
は、前記関数はｆ（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋
１）で表され、前記余弦関数はｃｏｓ［ｆ（ｉ，ｋ）π
／６４］で表される構成とした。

【００２３】また上記目的を達成するために、請求項４
に記載の本発明の方法では、変数ｉとｋ（ｉ，ｋはｉ≧
０，ｋ≧０なる整数）の関数に応じた離散的な値をとる
余弦関数を入力データと乗じることで、前記入力データ
の係数を得る離散余弦変換の係数生成方法において、変
数ｉをカウントして所定値を出力する計数ステップと、
変数ｋをカウントして一時記憶する記憶ステップと、変
数ｉ，ｋがカウントされるのに伴って、前記計数ステッ
プにおいて得た現在の前記所定値に基づいた値と前記記
憶手段から読み出した変数ｋの過去の値の前記関数とを
加算する加算ステップとを含む構成とした。

【００２４】また、請求項５に記載の本発明の方法で
は、前記加算ステップにおいて、前記所定値を２進の加
算器のＬＳＢ側から一桁上位に入力することで前記所定
値の２倍の値と前記変数ｋの過去の値の前記関数とを加
算する構成とした。

【００２５】また、請求項６に記載の本発明の方法で
は、前記関数はｆ（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋
１）で表され、前記余弦関数はｃｏｓ［ｆ（ｉ，ｋ）π
／６４］で表される構成とした。

【００２６】また上記目的を達成するために、請求項７
に記載の本発明の記憶媒体では、変数ｉとｋ（ｉ，ｋは
ｉ≧０，ｋ≧０なる整数）の関数に応じた離散的な値を
とる余弦関数を入力データと乗じることで、前記入力デ
ータの係数を得る離散余弦変換の係数生成方法のプログ
ラムを記憶した記憶媒体において、変数ｉをカウントし
て所定値を出力する計数ステップと、変数ｋをカウント
して一時記憶する記憶ステップと、変数ｉ，ｋがカウン
トされるのに伴って、前記計数ステップにおいて得た現
在の前記所定値に基づいた値と前記記憶手段から読み出
した変数ｋの過去の値の前記関数とを加算する加算ステ
ップとを含む離散余弦変換の係数生成方法のプログラム
を記憶した構成とした。

【００２７】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。

【００２８】（第１の実施の形態）図１は本発明の離散
余弦変換回路の第１の実施の形態を適用した音声復号器
の構成を示すブロック図である。この音声復号器は、Ｉ
ＳＯ／ＩＥＣ １１１７２−３（ＭＰＥＧ１／ａｕｄｉ
ｏ）に準拠した構成であり、ＬＳＩ化されているものと
する。

【００２９】図１において、１０はフレームアンパッキ
ング部、１５は再量子化部、１６は乗算器、１８は行列
演算（Ｍａｔｒｉｘｉｎｇ）部、２０，２２，２６はバ
ッファ、２４は窓処理（Ｗｉｎｄｏｗｉｎｇ）部であ
る。フレームアンパッキング部１０は、時系列のビット
列からなる圧縮音声データＡｉｎから、ビット割り当て
情報１１を利用してサンプルデータＳａと倍率データＳ
ｆとを分離して取り出す。１２で示すデコードされたサ
ンプルデータＳａは、再量子化部１５によりビット割り
当て情報１１を利用して再量子化され、再量子化データ
Ｓｒとされる。

【００３０】乗算器１６は、１４で示すデコードされた
スケールファクタ（倍率データ）Ｓｆとこの再量子化デ
ータＳｒとを規格に従って乗じて逆規格化した音声デー
タＳｋを出力する。行列演算部１８は音声データＳｋを
基に所定の演算を行い、行列演算出力Ｖｉを出力する。
行列演算部１８による演算の途中経過は、バッファ２０
に一時格納される。行列演算部１８は、本発明の離散余
弦変換回路と係数発生回路とシーケンサとＲＯＭを含ん
でおり、シーケンサの制御により離散余弦変換（Ｄｉｓ
ｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）の係
数を発生し、音声データＳｋに離散余弦変換を行う。

【００３１】バッファ２２は、行列演算部１８による演
算結果を一時格納する。この演算結果は、窓処理部２４
により重み付けされる。重み付けされた演算結果は、バ
ッファ２６を介して出力される。

【００３２】ここで、図２は行列演算部１８の機能の概
略を説明するためのブロック図である。

【００３３】図２において、３０はＳｋバッファ、４６
はＶｉバッファである。ｉ発生部３２とｋ発生部３４
は、シーケンサのシーケンスに従って前記した従来技術
の順番で変数ｉ，ｋを発生する。係数生成回路３６は、
発生された変数ｉ，ｋに基づき、本願発明の特徴である
ＤＣＴ係数の生成を行う。係数折り畳み部３８は、シー
ケンサのシーケンスに従って＋／−選択信号を生成して
加減算器４４に供給し、図５に基づき説明した処理を行
う。

【００３４】ＲＯＭ４０は３３種類のインデックス番号
についての表１を格納しており、（２）式に示したＮｉ
ｋを出力する。乗算器４２と加減算器４４により、
（１）式に示した演算を行う。図５および図６に示した
フローチャートによる処理は従来とほぼ同様であるが、
図６のステップＳ６３における処理が従来のものと異な
る点が本願発明の特徴である。

【００３５】本願発明のステップＳ６３について説明す
ると、このステップでの処理は、（１６＋ｉ）（２ｋ＋
１）を計算するときの図６における変数ｉ，ｋの順序に
着目したものである。すなわち、ＭＰＥＧ１／ａｕｄｉ
ｏ（ＩＳＯ／ＩＥＣ１１１７２−３）の復号処理で規定
される離散余弦変換では、ｉ，ｋは以下のような順序で
変化する。つまり、離散余弦変換の係数は（ｉ，ｋ）＝
（０，０），（０，１），（０，２）…，（０，３
１），（１，０），（１，１），（１，２）…，（１，
３０），（１，３１）…，（６２，０），（６２，１）
…，（６２，３０），（６２，３１）…，（６３，
０），（６３，１）…，（６３，３０），（６３，３
１）の順に計算される。

【００３６】また、ｆ（ｉ，ｋ）＝（ｉ＋１６）（２ｋ
＋１）を展開して変形すると、

【００３７】

【数２】 ｆ（ｉ，ｋ）＝（ｉ＋１６）（２ｋ＋１） ＝（ｉ＋１６）｛２（ｋ−１）＋１＋２｝ ＝（ｉ＋１６）（２（ｋ−１）＋１｝＋２（ｉ＋１６） ＝ｆ（ｉ，ｋ−１）＋２（ｉ＋１６） (3) という関係、すなわち係数生成の規則性が得られる。

【００３８】そこで、ｋが１つずつ増加していく場合に
は（３）式で示される規則性を利用することにより、乗
算器を用いることなく、少なくとも加算回路とメモリを
用いて離散余弦変換の係数を発生させることができる。

【００３９】図３は、ステップＳ６３における関数ｆ
（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋１）の計算のための
乗算器を用いない係数発生回路の回路図である。

【００４０】図３において、計数回路７にはｉの初期値
がセットされ、変数ｉをカウントアップして現在の所定
値（１６＋ｉ）を出力する。加算器９は２進数を加算す
るディジタル加算器であり、ｉの初期値をそのまま出力
し、これがｋ＝０のときの状態に相当する。メモリ８は
変数ｋと加算器９の加算結果を記憶するのに充分な小容
量のもので、０で初期化されて、カウントアップされる
変数ｋを一時的に記憶すると共に、加算器９の過去の加
算結果を一時的に記憶する。

【００４１】次に加算器９は、変数ｉ，ｋがカウントア
ップされるのに伴って、計数回路７からの出力値（１６
＋ｉ）を２倍したものと、メモリ８から読み出した変数
ｋの過去の値（ｋ−１）の関数ｆ（ｉ，ｋ−１）とを加
算して新たな値（ｆ（ｉ，ｋ−１）＋２（１６＋ｉ））
を出力する。

【００４２】このようにして、変数が１つずつ増加して
いく毎に新たな値が加算出力され、（３）式に示す結果
が得られる。なお、（１６＋ｉ）を２倍するには、加算
器９のＬＳＢに０を入力し、所定値（１６＋ｉ）の２進
値をＬＳＢ側から一桁上位に入力すれば２（１６＋ｉ）
が出力されるので、回路規模の大きな乗算器を必要とし
ない。

【００４３】このように本実施の形態によれば、大規模
で複雑な回路構成を必要とする乗算器を用いることなく
離散余弦変換の係数を生成することが可能となる。この
ため、伝搬遅延時間が大きくなることなく、回路の小型
化が容易である。図３に示した回路は、ＬＳＩ製造プロ
セスにも依存するが、従来の図７の回路と比べて回路規
模（面積）を３０パーセント低減することができる。ま
た、伝播遅延時間は１．４倍高速とすることができる。

【００４４】（他の実施の形態）上記の第１の実施の形
態では行列演算部１８をハード的に構成し、シーケンサ
の制御により本発明を実現した例について説明したが、
代わりに、ＣＰＵなどの制御・演算部とＲＡＭ、ＲＯＭ
等の記憶媒体を含む構成としてもよい。この場合、たと
えばＲＯＭに（３）式のアルゴリズムを実現するプログ
ラムを記憶しておき、このプログラムに基づいた制御・
演算を行うことで第１の実施の形態と同様の機能を遂行
させ、第１の実施の形態と同様の効果を得ることが可能
となる。

【００４５】

【発明の効果】以上説明してきたように、本発明の回路
および方法及び記憶媒体によれば、変数ｉとｋの関数に
応じた離散的な値をとる余弦関数を入力データと乗じる
ことで入力データの係数を得るときに、変数ｉをカウン
トして所定値を出力し、変数ｋをカウントして一時記憶
し、変数ｉ，ｋがカウントされるのに伴って、現在の所
定値に基づいた値と一時記憶してから読み出した変数ｋ
の過去の値の関数とを加算するようにしたので、乗算器
を使用するとなく回路規模、および伝搬遅延時間を小さ
くすることができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の離散余弦変換回路の第１の実施の形態
を適用した音声復号器の構成を示すブロック図である。

【図２】行列演算部１８の機能の概略を説明するための
ブロック図である。

【図３】本願発明による関数ｆ（ｉ，ｋ）＝（１６＋
ｉ）（２ｋ＋１）の計算のための乗算器を用いない係数
発生回路の回路図である。

【図４】ＭＰＥＧ１／ａｕｄｉｏ（ＩＳＯ／ＩＥＣ１１
１７２−３）の復号器に規定される圧縮音声データＡｉ
ｎのフォーマットを示す説明図である。

【図５】折り畳みの処理手順を示すフローチャートであ
る。

【図６】関数ｆ（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋１）
の計算手順を示すフローチャートである。

【図７】関数ｆ（ｉ，ｋ）＝（１６＋ｉ）（２ｋ＋１）
の計算のための従来の係数発生回路の一例の回路図であ
る。

【符号の説明】

１，２ 計数回路 ３ 演算回路 ４，１６，４２ 乗算器 ７ 計数回路 ８ メモリ ９ 加算器 １０ フレームアンパッキング部 １５ 再量子化部 １８ 行列演算（Ｍａｔｒｉｘｉｎｇ）部 ２０，２２，２６，３０，４６ バッファ ２４ 窓処理（Ｗｉｎｄｏｗｉｎｇ）部 ３２ ｉ発生部 ３４ ｋ発生部 ３６ 係数生成回路 ３８ 係数折り畳み部 ４０ ＲＯＭ ４４ 加減算器

Claims (7)

【特許請求の範囲】
1. 【請求項１】 変数ｉとｋ（ｉ，ｋはｉ≧０，ｋ≧０な
   る整数）の関数に応じた離散的な値をとる余弦関数を入
   力データと乗じることで、前記入力データの係数を得て
   離散余弦変換する離散余弦変換回路において、 変数ｉをカウントして所定値を出力する計数手段と、 変数ｋをカウントして一時記憶する記憶手段と、 変数ｉ，ｋがカウントされるのに伴って、前記計数手段
   により得た現在の前記所定値に基づいた値と前記記憶手
   段から読み出した変数ｋの過去の値の前記関数とを加算
   する加算手段とを具備したことを特徴とする離散余弦変
   換回路。
2. 【請求項２】 前記加算手段は２進データの加算器であ
   り、前記所定値をＬＳＢ側から一桁上位に入力すること
   で前記所定値の２倍の値と前記変数ｋの過去の値の前記
   関数とを加算することを特徴とする請求項１に記載の離
   散余弦変換回路。
3. 【請求項３】 前記関数はｆ（ｉ，ｋ）＝（１６＋ｉ）
   （２ｋ＋１）で表され、前記余弦関数はｃｏｓ［ｆ
   （ｉ，ｋ）π／６４］で表されることを特徴とする請求
   項１または２に記載の離散余弦変換回路。
4. 【請求項４】 変数ｉとｋ（ｉ，ｋはｉ≧０，ｋ≧０な
   る整数）の関数に応じた離散的な値をとる余弦関数を入
   力データと乗じることで、前記入力データの係数を得る
   離散余弦変換の係数生成方法において、 変数ｉをカウントして所定値を出力する計数ステップ
   と、 変数ｋをカウントして一時記憶する記憶ステップと、 変数ｉ，ｋがカウントされるのに伴って、前記計数ステ
   ップにおいて得た現在の前記所定値に基づいた値と前記
   記憶手段から読み出した変数ｋの過去の値の前記関数と
   を加算する加算ステップとを含むことを特徴とする離散
   余弦変換の係数生成方法。
5. 【請求項５】 前記加算ステップにおいて、前記所定値
   を２進の加算器のＬＳＢ側から一桁上位に入力すること
   で前記所定値の２倍の値と前記変数ｋの過去の値の前記
   関数とを加算することを特徴とする請求項４に記載の離
   散余弦変換の係数生成方法。
6. 【請求項６】 前記関数はｆ（ｉ，ｋ）＝（１６＋ｉ）
   （２ｋ＋１）で表され、前記余弦関数はｃｏｓ［ｆ
   （ｉ，ｋ）π／６４］で表されることを特徴とする請求
   項４または５に記載の離散余弦変換の係数生成方法。
7. 【請求項７】 変数ｉとｋ（ｉ，ｋはｉ≧０，ｋ≧０な
   る整数）の関数に応じた離散的な値をとる余弦関数を入
   力データと乗じることで、前記入力データの係数を得る
   離散余弦変換の係数生成方法のプログラムを記憶した記
   憶媒体において、 変数ｉをカウントして所定値を出力する計数ステップ
   と、 変数ｋをカウントして一時記憶する記憶ステップと、 変数ｉ，ｋがカウントされるのに伴って、前記計数ステ
   ップにおいて得た現在の前記所定値に基づいた値と前記
   記憶手段から読み出した変数ｋの過去の値の前記関数と
   を加算する加算ステップとを含む離散余弦変換の係数生
   成方法のプログラムを記憶したことを特徴とする記憶媒
   体。