[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH10332494A - 温度検出回路、駆動装置及びプリンタ - Google Patents

温度検出回路、駆動装置及びプリンタ

Info

Publication number
JPH10332494A
JPH10332494A JP14503197A JP14503197A JPH10332494A JP H10332494 A JPH10332494 A JP H10332494A JP 14503197 A JP14503197 A JP 14503197A JP 14503197 A JP14503197 A JP 14503197A JP H10332494 A JPH10332494 A JP H10332494A
Authority
JP
Japan
Prior art keywords
circuit
signal
resistor
drive
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14503197A
Other languages
English (en)
Inventor
Akira Nagumo
章 南雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP14503197A priority Critical patent/JPH10332494A/ja
Priority to US09/083,065 priority patent/US6028472A/en
Publication of JPH10332494A publication Critical patent/JPH10332494A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路内に形成可能で、簡単な構成
でかつ正確に温度を検出し得る回路を提供する。また、
駆動回路により駆動される被駆動素子の駆動パワーの温
度変化を補償する。 【解決手段】 この温度検出回路は、形状比が互に異な
る第１及び第２のバイぽーラトランジスタ（Ｑ1、Ｑ2；
Ｑ70、Ｑ71）と、上記第１及び第２のバイポーラトラン
ジスタにより制御される第１及び第２のＭＯＳトランジ
スタ（Ｍ1、Ｍ2；Ｍ71、Ｍ72）から成るカレントミラー
回路と、該カレントミラー回路の出力電流を電圧に変換
して出力する回路（Ｒ3；Ｒ73）とを備え、少なくとも
第１及び第２のバイポーラトランジスタが被検出温度ま
たはこれに対応する温度となるように配設されている。
また、上記の温度検出回路の出力を、駆動回路により駆
動される被駆動素子の駆動パワーの温度変化の補償に用
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、温度検出回路に
関し、また該温度検出回路を有し、被駆動素子の群、例
えばＬＥＤを用いた電子写真プリンタにおけるＬＥＤの
列、サーマルプリンタにおける発熱抵抗体の列、表示装
置における表示素子の列を選択的にかつサイクル毎に駆
動する駆動装置に関する。本発明はさらに、そのような
駆動装置装置を有するプリンタに関する。
【０００２】以下、被駆動素子の群が電子写真プリンタ
に用いられたＬＥＤの列であるとして説明する。
【０００３】
【従来の技術】従来、例えば電子写真プリンタにおいて
は、帯電した感光体ドラムを、プリント情報に応じて選
択的に照射して静電潜像を形成し、該静電潜像にトナー
を付着させて現像をおこなってトナー像を形成し、該ト
ナー像を用紙に転写し、定着させるようになっている。
【０００４】図５２は従来の電子写真プリンタにおける
プリンタ部制御回路のブロック図、図５３は従来の電子
写真プリンタのタイムチャートである。
【０００５】図５２において、１はマイクロプロセッ
サ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等によって
構成される印刷制御部であり、プリンタの印刷部の内部
に配設され、図示しない上位コントローラからの制御信
号ＳＧ１、ビデオ信号（ドットマップデータを一次元的
に配列したもの）ＳＧ２等によってプリンタ全体をシー
ケンス制御し、印刷動作を行う。上記制御信号ＳＧ１に
よって印刷指示を受信すると、印刷制御部１は、先ず定
着器温度センサ２３によってヒータ２２ａを内蔵した定
着器２２が使用可能な温度範囲にあるか否かを検出し、
該温度範囲になければヒータ２２ａに通電し、使用可能
な温度まで定着器２２を加熱する。次に、現像・転写プ
ロセス用モータ（ＰＭ）３をドライバ２を介して回転さ
せ、同時にチャージ信号ＳＧＣによって帯電用電圧電源
２５をオンにし、現像器２７の帯電を行う。
【０００６】そして、セットされている図示しない用紙
の有無および種類が用紙残量センサ８、用紙サイズセン
サ９によって検出され、該用紙に合った用紙送りが開始
される。ここで、用紙送りモータ（ＰＭ）５はドライバ
４を介して双方向に回転させることが可能であり、最初
に逆回転させて、用紙吸入口センサ６が検知するまで、
セットされた用紙をあらかじめ設定された量だけ送る。
続いて、正回転させて用紙をプリンタ内部の印刷機構内
に搬送する。
【０００７】印刷制御部１は、用紙が印刷可能位置まで
到達した時点において、上位コントローラに対してタイ
ミング信号ＳＧ３（主走査同期信号、副走査同期信号を
含む）を送信し、ビデオ信号ＳＧ２を受信する。上位コ
ントローラにおいてページ毎に編集され、印刷制御部１
によって受信されたビデオ信号ＳＧ２は、印字データ信
号ＨＤ−ＤＡＴＡとしてＬＥＤヘッド１９に転送され
る。ＬＥＤヘッド１９はそれぞれ１ドット（ピクセル）
の印字のために設けられたＬＥＤを複数個線状に配列し
たものである。
【０００８】そして、印刷制御部１は１ライン分のビデ
オ信号を受信すると、ＬＥＤヘッド１９にラッチ信号Ｈ
Ｄ−ＬＯＡＤを送信し、印字データ信号ＨＤ−ＤＡＴＡ
をＬＥＤヘッド１９内に保持させる。また、印刷制御部
１は上位コントローラから次のビデオ信号ＳＧ２を受信
している最中においても、ＬＥＤヘッド１９に保持した
印字データ信号ＨＤ−ＤＡＴＡについて印刷することが
できる。なお、ＨＤ−ＣＬＫは印字データ信号ＨＤ−Ｄ
ＡＴＡをＬＥＤヘッド１９に送信するためのクロック信
号である。
【０００９】ビデオ信号ＳＧ２の送受信は、印刷ライン
毎に行われる。ＬＥＤヘッド１９によって印刷される情
報は、マイナス電位に帯電させられた図示しない感光体
ドラム上において電位の上昇したドットとして潜像化さ
れる。そして、現像部２７において、マイナス電位に帯
電させられた画像形成用のトナーが、電気的に吸引力に
よって各ドットに吸引され、トナー像が形成される。
【００１０】その後、該トナー像は転写部２８に送ら
れ、一方、転写信号ＳＧ４によってプラス電位の転写用
高圧電源２６がオンになり、転写器２８は感光体ドラム
と転写器２８との間隙を通過する用紙上にトナー像を転
写する。
【００１１】転写されたトナー像を有する用紙は、ヒー
タ２２ａを内蔵する定着器２２に当接して搬送され、該
定着器２２の熱によって用紙に定着される。この定着さ
れた画像を有する用紙は、更に搬送されてプリンタの印
刷機構から用紙排出口センサ７を通過してプリンタ外部
に排出される。
【００１２】印刷制御部１は用紙サイズセンサ９、用紙
吸入口センサ６の検知に対応して、用紙が転写器２８を
通過している間だけ転写用高圧電源２６からの電圧を転
写器２８に印加する。そして、印刷が終了し、用紙が用
紙排出口センサ７を通過すると、帯電用高圧電源２５に
よる現像器２７への電圧の印加を終了し、同時に現像・
転写プロセス用モータ３の回転を停止させる。
【００１３】以後、上記の動作を繰り返す。
【００１４】次に、ＬＥＤヘッド１９について説明す
る。図５４は従来のＬＥＤヘッドの構造を示す図であ
る。図に示すように、印字データ信号ＨＤ−ＤＡＴＡは
クロック信号ＨＤ−ＣＬＫと共にＬＥＤヘッド１９に入
力され、例えば、Ａ４サイズの用紙に印字可能であり１
インチ当たり３００ドットの解像度を持つプリンタにお
いては、２４９６ドット分のビットデータがフリップフ
ロップ回路ＦＦ1、ＦＦ2、…、ＦＦ2496から成るシフト
レジスタを順次転送される。次に、ラッチ信号ＨＤ−Ｌ
ＯＡＤがＬＥＤヘッド１９に入力され、上記ビットデー
タは各ラッチ回路ＬＴ1、ＬＴ2、…、ＬＴ2496にラッチ
される。続いて、ビットデータと印刷駆動信号ＨＤ−Ｓ
ＴＢ−Ｎとによって、発光素子ＬＤ1、ＬＤ2、…、ＬＤ
2496のうち、Ｈｉｇｈ（高）レベルであるドットデータ
に対応するものが点灯される。なお、Ｇ0はインバータ
回路、Ｇ1、Ｇ2、…、Ｇ2496はＮＡＮＤゲート回路、Ｔ
ｒ1、Ｔｒ2、…、Ｔｒ2496はスイッチ素子、ＶDDは電源
である。
【００１５】図５４のＬＥＤヘッドを使用するプリンタ
においては、ＬＥＤヘッド１９のすべての発光素子ＬＤ
1、ＬＤ2、…、ＬＤ2496が印刷駆動信号ＨＤ−ＳＴＢ−
Ｎにより同時に、同一の時間駆動されるので、各発光素
子ＬＤ1、ＬＤ2、…ＬＤ2496ごとに配設されたスイッチ
素子Ｔｒ1、Ｔｒ2、…、Ｔｒ2496や発光素子ＬＤ1、Ｌ
Ｄ2、…、ＬＤ2496などの特性にばらつきがあると各印
刷ドットごとの発光強度にもばらつきが発生してしま
う。その結果、感光体ドラム上に形成される静電潜像の
各ドットの大きさに差を生じ、実際に印刷される画像の
各ドットの大きさにも差が生じることになる。
【００１６】図５５はＬＥＤヘッドの構成と、ヘッドの
各ドットごとの光量（発光パワー）のばらつきを対比さ
せて描いたグラフである。
【００１７】ＤＲＶ１〜ＤＲＶ２６はＬＥＤアレイチッ
プＣＨＰ１〜ＣＨＰ２６をそれぞれ駆動するためのドラ
イバＩＣである。
【００１８】本図においてＬＥＤアレイ（ＣＨＰ１等）
にはそれぞれ９６個のＬＥＤ素子が集積されており、各
ＬＥＤ素子とドライバＩＣの出力端子とはワイヤーボン
ディング接続されている。
【００１９】図５５ではドライバＩＣ１チップ当り９６
個のＬＥＤ素子が駆動でき、これらが２６チップ分カス
ケードに接続され、外部より入力される印字データをシ
リアルに転送することができるものとしている。
【００２０】図５５の下部のグラフはＬＥＤのドット位
置と発光パワーの関係をＬＥＤアレイチップ（ＣＨＰ１
〜ＣＨＰ２６）と対比させて描いたものである。
【００２１】破線（横線）は同一のＬＥＤアレイチップ
に属するドットについての発光パワーのばらつき（ドッ
ト間ばらつき）の範囲を示している。
【００２２】一方、一点鎖線はＬＥＤの各チップに属す
るドットごとの平均発光パワーのばらつき（チップ間ば
らつき）の範囲を示している。
【００２３】上記のＬＥＤ光量（発光パワー）のばらつ
きは感光ドラムの露光時に露光エネルギーのむらとなっ
て現われ、現像後にはドットの大きさのばらつきとな
る。
【００２４】文字等からなる画像を印刷する場合にはド
ットの大きさに差があってもほとんど無視することがで
きるが、写真等の画像を印刷する場合にはドットの大き
さに差があると印刷濃度にばらつきが生じ印刷品位が低
下してしまうので望ましくない。
【００２５】本出願人は先に、チップ間のばらつき及び
ドット間ばらつきを共に補償する回路を備えた駆動装置
を提案した（特願平８−１７６８２４号）。
【００２６】
【発明が解決しようとする課題】しかしながら、この駆
動装置においては、使用中に印字濃度等が不均一になる
ことがあることが分かった。研究の結果、その一因はＬ
ＥＤアレイチップ内の温度上昇の差によるものであるも
のであることが分かった。即ち、印刷パターンによっ
て、ＬＥＤ毎に或いはＬＥＤアレイチップ毎に発光デュ
ーティが異なり、発光デューティが大きく、温度上昇が
大きい程発光パワーが減少し、これにより、印字濃度等
に差が生じることが分かった。
【００２７】温度上昇に伴う発光パワーの減少を補償す
るにはＬＥＤの温度を正確に検出する必要があるが、従
来このような用途に適した適切な温度検出回路がなかっ
た。本発明の目的は、回路構成が簡単な温度検出回路を
提供することにある。
【００２８】本発明の他の目的は、半導体集積回路内に
形成可能な温度検出回路を提供することにある。
【００２９】本発明のさらに他の目的は、被駆動素子の
出力パワーの温度変化を補償することができる駆動装置
を提供することにある。
【００３０】本発明の他の目的は、駆動装置により駆動
される印字素子を有し、印字結果が温度変化の影響を受
けないプリンタを提供することにある。
【００３１】本発明のさらに他の目的は、駆動素子群が
複数のチップにより構成されている場合に、駆動素子間
のばらつき及びチップ間のばらつきの補正と、温度補償
とを併せて行ない得る簡単な構成の回路を提供すること
にある。
【００３２】
【課題を解決するための手段】本発明は、互いに異なる
形状比を持つ第１及び第２のバイポーラトランジスタ
（Ｑ1、Ｑ2；Ｑ71、Ｑ72）と、上記第１及び第２のバイ
ポーラトランジスタにより制御される第１及び第２のＭ
ＯＳトランジススタのＭＯＳトランジスタ（Ｍ1、Ｍ2；
Ｍ70、Ｍ71）から成るカレントミラー回路と、該カレン
トミラー回路の出力電流を電圧に変換して出力する回路
とを備え少なくとも上記第１及び第２のバイポーラトラ
ンジスタが被検出温度またはこれに対応する温度となる
ように配設されていることを特徴とする温度検出回路を
提供するものである。
【００３３】本発明はまた、形状比の異なる第１及び第
２のバイポーラトランジスタ（Ｑ51、Ｑ52）と、上記第
１及び第２のバイポーラトランジスタのベース・エミッ
タ間電圧の差を検出する演算増幅器（５５１）とを備
え、上記演算増幅器の出力により上記第１及び第２のバ
イポーラトランジスタのバイアス点を制御し、さらに、
上記演算増幅器の出力により制御される第３のバイポー
ラトランジスタ（Ｑ53）を有し、上記第３のバイポーラ
トランジスタのコレクタ電流を元に温度を示す温度検出
信号を発生する温度検出回路を提供するものである。
【００３４】本発明はまた、上記の温度検出回路と、該
温度検出回路から出力される、検出温度を表わす信号を
受け、被駆動素子の駆動パワーを調整する温度補償駆動
回路（５０１、５０２、Ｒref）とを備えた駆動装置を
提供するものである。
【００３５】それぞれドットの印字または表示のために
駆動される被駆動素子の群を各駆動サイクル毎に選択的
に駆動する駆動装置において、上記被駆動素子の各々に
対応して設けられた駆動回路（ＤＲＣ）の群と、上記駆
動回路（ＤＲＣ）の各々に対応して設けられ、上記駆動
回路（ＤＲＣ）から上記被駆動素子に供給される駆動エ
ネルギーの補正に用いられる補正データを蓄えるドット
補正データ記憶素子（ＣＭ１ａ、ＣＭ１ｂなど）と、上
記の被駆動素子の各々を各駆動サイクル毎に駆動すべき
かどうかを示す駆動データを上記駆動回路（ＤＲＣ）の
群に与えるとともに、上記駆動回路（ＤＲＣ）による上
記被駆動素子の駆動に先立って上記ドット補正データ記
憶素子に上記補正データを与えるデータ転送手段（２３
０ａ）とを備え、上記駆動回路（ＤＲＣ）は、それぞれ
対応する駆動データ、対応するドット補正データ記憶素
子（ＣＭ１ａ、ＣＭ１ｂなど）に蓄えられた補正デー
タ、及び駆動電流制御電圧（Ｖcontrol）に基づいて、
対応する被駆動素子を駆動し、上記の温度検出回路の出
力に基づいて、上記駆動電流制御電圧（Ｖcontrol）を
制御することを特徴とする駆動装置を提供するものであ
る。
【００３６】本発明はまた、それぞれドットの印字また
は表示のために駆動される被駆動素子の群を各駆動サイ
クル毎に選択的に駆動する駆動装置において、上記被駆
動素子の各々に対応して設けられた駆動回路（ＤＲＣ）
の群と、上記駆動回路（ＤＲＣ）の各々に対応して設け
られ、上記駆動回路（ＤＲＣ）から上記被駆動素子に供
給される駆動エネルギーの補正に用いられる補正データ
を蓄えるドット補正データ記憶素子（ＣＭ１ａ、ＣＭ１
ｂなど）と、上記の被駆動素子の各々を各駆動サイクル
毎に駆動すべきかどうかを示す駆動データを上記駆動回
路（ＤＲＣ）の群に与えるとともに、上記駆動回路（Ｄ
ＲＣ）による上記被駆動素子の駆動に先立って上記ドッ
ト補正データ記憶素子に上記補正データを与えるデータ
転送手段（２３０ａ）とを備え、上記駆動回路（ＤＲ
Ｃ）は、それぞれ対応する駆動データ、および対応する
ドット補正データ記憶素子に蓄えられた補正データに基
づいて、対応する被駆動素子を駆動し、上記補正データ
が第１ないし第ｎのビット（ｎ≧２）からなり、上記複
数のドット補正データ記憶素子（ＣＭ１ａ、ＣＭ１ｂな
ど）にそれぞれドット補正データの第１ビットを書込ん
だ後、上記複数のドット補正データ記憶素子にそれぞれ
補正データの第２のビットを書込み、以下同様に第ｎの
ビットまで順に書込むことを特徴とする駆動装置であっ
て、上記駆動回路（ＤＲＣ）の各々は、第１ないし第ｎ
のビットのデータによって支配される駆動素子（５２０
〜５２３）と、上記のデータによって支配されない駆動
素子（５２４）とを有し、上記駆動回路に供給される制
御信号（ＴＥＳＴ−Ｐ）の論理レベルの設定によって、
上記第１ないし第ｎのビットの支配を受けない駆動素子
（５２４）を非駆動状態としうることを特徴とする駆動
装置を提供するものである。
【００３７】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。本発明は、上記の如く、温度検出回
路、該温度検出回路を用いた駆動装置、及び該駆動装置
を用いたプリンタに関するものであるが、下記の実施の
形態は、温度検出回路を含む駆動装置を備えたプリンタ
に関するものであり、その説明の中で温度検出回路及び
駆動装置の説明も併せて行なう。
【００３８】以下の説明で、信号に関し、例えばＬＯＡ
Ｄ−Ｐの如く最後に「−Ｐ」が付された信号は正論理の
信号(Ｈｉｇｈレベルのときアクティブ）、ＬＯＡＤ−
Ｎの如く最後に「−Ｎ」が付された信号は負論理の信号
（Ｌｏｗレベルのときアクティブ）であり、ＬＯＡＤ−
ＰとＬＯＡＤ−Ｎとは相補的（一方が他方の反転信号）
である。
【００３９】（第１の実施の形態）図１はこの発明の第
１の実施の形態を示すブロック図であって、１００はＬ
ＥＤヘッドのドットごとの発光ばらつきを補正するため
の補正値が格納されたＥＥ−ＰＲＯＭ（電気的な消去・
書き込みが可能な不揮発性メモリ）およびその制御回路
からなる制御ＩＣである。
【００４０】１０１〜１２６は同一構成からなり、互い
に縦続接続されたＬＥＤのドライバＩＣであって、１チ
ップ当り９６素子のＬＥＤを配列したＬＥＤアレイチッ
プＣＨＰ１〜ＣＨＰ２６と１対１に接続され、各ドライ
バＩＣは対応するＬＥＤアレイチップの９６ドット個の
発光素子を駆動する。ドライバＩＣ１０１〜１２６はそ
れぞれ対応するＬＥＤアレイチップＣＨＰ１〜ＣＨＰ２
６に隣接して配置され、熱的に充分密に結合されてい
る。
【００４１】図１のＬＥＤヘッドにおいては２６個のド
ライバＩＣチップ１０１〜１２６を用いているので、そ
の全ドット数は ９６ドット／チップ×２６チップ＝２４９６ドット となる。
【００４２】ドライバＩＣのＳＥＬ端子には、ＩＣ内部
にプルアップ抵抗が設けられている。そして１段目のド
ライバＩＣ１０１のＳＥＬ入力端子は開放されており、
２段目のドライバＩＣ１０２のＳＥＬ入力端子はグラン
ドに接続されている。以下同様に奇数段目のドライバＩ
ＣのＳＥＬ入力端子は開放とされ、偶数段目のドライバ
ＩＣのＳＥＬ入力端子はグランドに接続されている。
【００４３】ＬＥＤヘッドとプリンタ制御部とのインタ
ーフェース信号、すなわちデータ信号ＨＤ−ＤＡＴＡ3
〜ＨＤ−ＤＡＴＡ0、クロック信号ＨＤ−ＣＬＫ、ラッ
チ信号ＨＤ−ＬＯＡＤ、ストローブ信号ＨＤ−ＳＴＢ−
Ｎは図示しないＬＥＤヘッドの端子電極よりヘッドの制
御ＩＣ１００の入力端子ＤＡＴＡ3〜ＤＡＴＡ0、ＣＬＫ
Ｉ、ＬＯＡＤＩ、ＳＴＢＩにそれぞれ接続される。制御
ＩＣ１００の出力信号ＤＡＴＡＯ3〜ＤＡＴＡＯ0、ＣＬ
ＫＯ、ＬＯＡＤＯはドライバＩＣ１０１のＤＡＴＡＩ3
〜ＤＡＴＡＩ0、ＣＬＫＩ、ＬＯＡＤＩ入力端子にそれ
ぞれ接続される。制御ＩＣ１００の出力信号ＳＴＢＯは
ドライバＩＣ１０１〜１２６の入力端子ＳＴＢのそれぞ
れに接続される。
【００４４】上記信号のうち、ドライバＩＣ１０１のＣ
ＬＫＩ、ＬＯＡＤＩ端子からの入力信号はそれぞれドラ
イバＩＣ１０１内部に設けられたインバータ回路を通過
して、ＣＬＫＯ、ＬＯＡＤＯ端子より出力される。これ
ら信号は次段のドライバＩＣ１０２の入力端子ＣＬＫ
Ｉ、ＬＯＡＤＩに供給される。以下同様に２６段目のド
ライバＩＣ１２６までドライバＩＣの縦続接続回路によ
り信号伝搬される。
【００４５】ＬＥＤヘッドのデータ入力端子ＨＤ−ＤＡ
ＴＡ3〜ＨＤ−ＤＡＴＡ0には２値データからなる印字デ
ータが入力される。これは印字用紙上において隣接する
４画素のデータをＨＤ−ＣＬＫ信号に従って１度に入力
できるよう、４ビットのパラレルデータとしている。こ
れにより同一印字速度のときヘッドのデータ線数を１本
とする場合に比べてヘッドのクロック周波数を１／４と
することができ、ＬＥＤヘッドの印字データ転送時に発
生する不要な電磁放射ノイズを低減する工夫がなされて
いる。
【００４６】ヘッドの各ドットを構成するＬＥＤ素子の
光量のばらつきを補正するための光量のドット補正デー
タは各ドット当り４ビットからなり、これによりドット
ごとの光量ばらつきを１６段階に補正することができ
る。
【００４７】これら４ビットからなるＬＥＤのドット間
ばらつき補正データ等のデータは、ヘッドの印字データ
入力端子ＨＤ−ＤＡＴＡ3〜ＨＤ−ＤＡＴＡ0を用いて図
示しないプリンタ制御回路を介して受信される。
【００４８】同様にドライバＩＣ１０１〜１２６のデー
タ入力・出力端子ＤＡＴＡＩ3〜ＤＡＴＡＩ0、ＤＡＴＡ
Ｏ3〜ＤＡＴＡＯ0もまた印字データとＬＥＤのドット間
ばらつき補正データの入力・出力にも兼用される構成と
なっており、これにより以下の効果を得ている。
【００４９】（１）ドライバＩＣ相互を、ＩＣチップが
搭載されたプリント配線板を介してワイヤーボンディン
グ接続するときの接続ワイヤー本数が少なく、ヘッドの
組み立て時間が短縮される。
【００５０】（２）ドライバＩＣ相互の信号伝達が行な
われるプリント配線板の信号パターン本数が少なくなり
プリント配線板サイズの縮小とそれによるＬＥＤヘッド
の小形化が図れる。
【００５１】（３）ＬＥＤヘッド製造における完成検査
工程において印刷パターンの完全性を検証することによ
りドライバＩＣ相互間の接続の正しさが判定できるの
で、これによりドライバＩＣ相互間の補正データの伝達
についても正常であると判定でき、補正データ専用の信
号線の接続が不完全な不良ヘッドが不良と判定されない
まま、次のＬＥＤ光量測定工程へ送られ、検査されると
いう無駄な作業を省くことができる。
【００５２】図２はヘッド内に配置されＬＥＤの光量補
正のためのデータが格納されているＥＥ−ＰＲＯＭ素子
とそれを制御する回路とを含んだ制御回路ＩＣ１００の
ブロック図である。
【００５３】１００ｅはＥＥ−ＰＲＯＭ、１００ｄはＥ
Ｅ−ＰＲＯＭの制御回路部、１００ｃはＥＥ−ＰＲＯＭ
への書き込みや読み出し時のアドレス信号を発生するカ
ウンタ回路である。１００ａは各回路部へのクロック信
号の発生を行なうクロック制御部である。１００ｂはモ
ード制御部であって、ＬＥＤヘッドに対して与えられる
コマンド信号に対して、これをデコードして保持しそれ
にもとづく回路動作を指令する。
【００５４】ＬＥＤヘッドのコネクタ部に設けられた信
号端子よりＨＤ−ＤＡＴＡ3〜ＨＤ−ＤＡＴＡ0、ＨＤ−
ＣＬＫ、ＨＤ−ＬＯＡＤ、ＨＤ−ＳＴＢ−Ｎの信号は制
御ＩＣ１００のＤＡＴＡ3〜ＤＡＴＡ0、ＣＬＫＩ、ＬＯ
ＡＤＩ、ＳＴＢＩ端子にそれぞれ接続される。
【００５５】一方、ＤＡＴＡＯ3〜ＤＡＴＡＯ0、ＬＯＡ
ＤＯ、ＣＬＫＯ、ＳＴＢＯなどの出力信号はドライバＩ
Ｃ１０１へ入力される。
【００５６】図２において、ＬＯＡＤＩ信号は補正制御
回路１００内を通りＬＯＡＤＯ信号として出力される構
成としているが、ＬＥＤヘッドのコネクタ端子部より直
接ドライバＩＣ１０１に接続する構成としてもよい。Ｓ
ＴＢＩ信号についても同様である。
【００５７】図３は図２のモード制御部１００ｂの内部
構成を示す。２００はシフトレジスタ、２０１はデコー
ダ回路、２０２はラッチ回路、２０３はインバータ回
路、２０４はカウンタ回路である。
【００５８】図５で説明するＨＤ−ＤＡＴＡＩ0信号は
シフトレジスタ２００のデータ入力端子ＤＩに接続され
る。ＬＯＡＤＩ信号はシフトレジスタ２００とラッチ回
路２０２及びカウンタ回路２０４のリセット端子Ｒに接
続される。ＣＬＫＩ信号はインバータ２０３を通してシ
フトレジスタ２００のクロック入力に接続される。ま
た、ＣＬＫＩ信号はカウンタ回路２０４に入力され、カ
ウンタ回路２０４からの出力信号であるコマンドラッチ
はラッチ回路２０２に入力される。
【００５９】カウンタ回路２０４より出力されるコマン
ドラッチ信号はラッチ回路２０２のクロック入力に接続
される。ＣＬＫＩ信号に同期してＨＤ−ＤＡＴＡＩ0信
号によりシリアルに入力されたコマンドデータはシフト
レジスタ２００に入る。シフトレジスタ２００にてシリ
アル−パラレル変換され、デコーダ回路２０１に入力さ
れ、ここでデコードされる。デコーダ回路２０１の出力
はラッチ回路２０２に入力される。この信号がコマンド
ラッチ信号によりラッチされ、ＨＤ−ＤＡＴＡＩ0信号
を用いて入力されたコマンドにより後述するＤＩＲＥＣ
Ｔモード、ＷＲモード、ＲＤモード、ＴＲＡＮＳモード
の信号として出力される。これら信号は択一信号であ
り、同時にアクティブ（Ｈｉｇｈレベル）になることは
ない。ＬＯＡＤＩ信号がイナクティブ（Ｌｏｗレベル）
のときにはラッチ回路２０２はリセットされＤＩＲＥＣ
Ｔモード、ＷＲモード、ＲＤモード、ＴＲＡＮＳモード
などの信号はすべてＯＦＦ状態となる。
【００６０】図４はＥＥ−ＰＲＯＭ１００ｅの構成を示
す。４ビットからなるデータ入力端子ＤＩ3〜ＤＩ0とデ
ータ出力端子ＤＯ3〜ＤＯ0を備えている。Ａ11〜Ａ0は
アドレス入力端子であり、この図の例では１語４ビット
からなるデータを最大４０９６個まで格納できる。ＣＥ
端子はチップイネーブル信号が入力される。ＷＥ端子は
ライトイネーブル信号が入力される。カウンタ１００ｃ
からの出力がアドレス信号Ａ11〜Ａ0としてＥＥ−ＰＲ
ＯＭへ供給される。
【００６１】図５は、図２の制御ＩＣ１００のＤＡＴＡ
3〜ＤＡＴＡ0の端子の周辺回路部即ち該端子に接続され
た回路部分を示す。２０５は入力バッファ回路、２０６
はスリーステート出力バッファ回路である。２０５およ
び２０６はＤＡＴＡ3〜ＤＡＴＡ0の４つの端子にそれぞ
れ接続される４個の回路を代表して表わしている。４個
のスリーステート出力バッファ回路２０６の出力イネー
ブル端子ＣのそれぞれにはＲＤモード信号が供給され
る。
【００６２】ＲＤモード信号がＨｉｇｈのとき制御ＩＣ
１００の内部で作成されたＨＤ−ＤＡＴＡＯ3〜ＨＤ−
ＤＡＴＡＯ0信号がＤＡＴＡ3〜ＤＡＴＡ0端子より出力
される。ＲＤモード信号がＬＯＷレベルのときスリース
テート出力バッファ２０６の出力はハイインピーダンス
状態となり、制御ＩＣ１００のＤＡＴＡ3〜ＤＡＴＡ0端
子に入力された信号がＨＤ−ＤＡＴＡＩ3〜ＨＤ−ＤＡ
ＴＡＩ0として制御ＩＣ１００内部の各部へ供給され
る。
【００６３】図６は、図２の制御ＩＣ１００のＤＡＴＡ
Ｏ3〜ＤＡＴＡＯ0の出力端子の周辺回路部分即ち該端子
に接続された回路部分を示す。２１０、２１２はＡＮＤ
回路、２１１はインバータ、２１３はセレクタ回路であ
る。ここで、２１０は４個のＡＮＤ回路を示し、入力端
子の一方にはＴＲＡＮＳモード信号が供給される。
【００６４】ＬＯＡＤＩ信号がＬｏｗレベルのとき、セ
レクタ回路２１３のＳ端子入力はＬｏｗレベルとなり、
ＤＡＴＡ3〜ＤＡＴＡ0端子より入力された信号ＨＤ−Ｄ
ＡＴＡＩ3〜ＨＤ−ＤＡＴＡＩ0はＤＡＴＡＯ3〜ＤＡＴ
ＡＯ0端子よりドライバＩＣ１０１へ出力される。この
ため通常印刷時にはプリンタ制御回路が出力する印字デ
ータはドライバＩＣにそのまま伝達される。
【００６５】ＬＡＴＣＨ−ＤＯ3〜ＬＡＴＣＨ−ＤＯ0信
号はＥＥ−ＰＲＯＭ１００ｅのデータ出力を図示しない
ラッチ回路によりラッチしたものである。
【００６６】ＤＩＲＥＣＴモードが設定されていると
き、即ちＤＩＲＥＣモード信号がＨｉｇｈレベルのとき
には、セレクタ回路２１３のＳ端子入力はＬｏｗレベル
となり、ＨＤ−ＤＡＴＡＩ3〜ＨＤ−ＤＡＴＡＩ0信号が
ＤＡＴＡＯ3〜ＤＡＴＡＯ0端子よりドライバＩＣ１０１
へ出力される。
【００６７】ＴＲＡＮＳモードのときには、ＥＥ−ＰＲ
ＯＭのデータをラッチした信号であるＬＡＴＣＨ−ＤＯ
3〜ＬＡＴＣＨ−ＤＯ0信号がＤＡＴＡＯ3〜ＤＡＴＡＯ0
端子よりドライバＩＣ１０１へ出力される。
【００６８】図７はクロック制御部１００ａを示す。２
１５、２１９はバッファ回路、２１７はＯＲ回路、２１
８はＡＮＤ回路、２１６はインバータ回路である。ＬＯ
ＡＤＩ信号がＬｏｗのとき、あるいはＴＲＡＮＳモー
ド、ＤＩＲＥＣＴモードのときにＣＬＫＩ端子に入力さ
れたクロック信号はＣＬＫＯ信号としてドライバＩＣ１
０１へ供給される。
【００６９】図８はＥＥ−ＰＲＯＭ１００ｅのアドレス
発生を行なうカウンタ回路１００ｃを示す。２２１はセ
ット入力端子を備えたフリップフロップ回路、２２２は
セレクタ回路、２２３はフリップフロップ回路、２２４
はラッチ回路、２２５はカウンタ回路である。
【００７０】ＷＲモード信号がＨｉｇｈレベルのとき１
００に入力されたＣＬＫＩ信号は２２１によって２分周
され、ＥＥ−ＰＲＯＭ１００ｅの書き込み指令信号ＷＥ
−Ｎが作られる。同様に２２３によりＣＬＫＩ信号は２
分周されＣＬＫ２信号として２２２や２２４に供給され
る。ＷＲモード信号がＨｉｇｈレベルのとき２２２に入
力されたＣＬＫ２信号はＹ端子より出力されカウンタ２
２５のクロック端子に供給される。
【００７１】図５の回路から出力されるＨＤ−ＤＡＴＡ
Ｉ3〜ＨＤ−ＤＡＴＡＩ0信号はラッチ回路２２４により
ラッチされ、ＤＩ3〜ＤＩ0信号として図４に示すＥＥ−
ＰＲＯＭ１００ｅのデータ入力端子に供給される。カウ
ンタ回路２２５の出力Ａ11〜Ａ0もまたＥＥ−ＰＲＯＭ
１００ｅのアドレス入力端子に接続される。
【００７２】図９はＬＥＤヘッドへコマンド信号を送出
してヘッドの動作モードを設定する様子を示すタイムチ
ャートである。動作モードの設定に先だち、モード設定
回路のリセット状態を解除するためＨＤ−ＬＯＡＤ信号
をＨｉｇｈレベルとする。次いで、ＨＤ−ＣＬＫ信号に
同期してｄ3、ｄ2、ｄ1、ｄ0からなるデータ列をＨＤ−
ＤＡＴＡ0端子より入力する。
【００７３】ＨＤ−ＣＬＫ信号の５クロック目におい
て、図３のカウンタ回路２０４からコマンドラッチ信号
が発生する。入力データ列ｄ3〜ｄ0はデコードされ、ラ
ッチ回路２０２に入力され、上記の信号によりラッチさ
れる。動作モードの設定状態は、（再びＨＤ−ＬＯＡＤ
信号がＬｏｗレベルとなるまでの間）保持される。続い
て入力されるＨＤ−ＣＬＫ信号は論理回路各部を、設定
された動作モードの状態により動作させるためのクロッ
ク信号として用いられる。
【００７４】図１０はｄ3〜ｄ0よりなるコマンドデータ
の割り当てを示す。本実施の形態においては４種の動作
モードを持つ。ＷＲモード（書込みモード）はＬＥＤ素
子の発光量測定結果より得られた補正データをＥＥ−Ｐ
ＲＯＭ１００ｅへ書き込むためのものである。ＴＲＡＮ
Ｓモード（送信モード）はＥＥ−ＰＲＯＭに格納された
補正データを読み出してドライバＩＣへ転送するための
ものである。ＤＩＲＥＣＴモード（直接モード）はＬＥ
Ｄヘッドの光量測定結果にもとづいて作成された補正デ
ータを、ＥＥ−ＰＲＯＭに格納することなく直接にドラ
イバＩＣへ送出するためのものである。後述するように
ＷＲモードとＴＲＡＮＳモードとを行なう場合に比べ
（特にＷＲモード）ドライバＩＣへの補正データの送出
が高速化できる。従って、ヘッド製造時の光量測定と補
正データ作成、補正の効果確認作業の効率化のために設
けられている。ＲＤモード（読出しモード）はＥＥ−Ｐ
ＲＯＭに格納されたデータを、ＬＥＤヘッドに備えられ
たコネクタ部端子より読み出し、外部出力するために設
けている。
【００７５】図１１はＲＤモードコマンドを送出した
後、ＥＥ−ＰＲＯＭのデータを読み出す場合の動作を示
すタイムチャートである。ＲＤモードを設定するため
“１”、“０”、“０”、“０”なるデータ列を送出し
た後、プリンタの制御回路はＨＤ−ＤＡＴＡ3〜ＨＤ−
ＤＡＴＡ0をハイインピーダンス状態にする（Ａ部）、
次いで５番目のＨＤ−ＣＬＫ信号を出力する。ＨＤ−Ｃ
ＬＫ信号の５クロック目の後縁においてＲＤモードが設
定され、ＨＤ−ＤＡＴＡ3〜ＨＤ−ＤＡＴＡ0端子は出力
状態となる。この出力状態はＨＤ−ＬＯＡＤ信号がＬｏ
ｗレベルとなってＲＤモードが解除される（Ｂ部）まで
継続される。ＲＤモード状態において、ＨＤ−ＣＬＫ信
号が入力されるとＥＥ−ＰＲＯＭのアドレスが順次変化
する。これにより、各アドレス値に格納されたデータが
ラッチされＨＤ−ＤＡＴＡ3〜ＨＤ−ＤＡＴＡ0端子より
出力される。
【００７６】図１２はＥＥ−ＰＲＯＭからのデータ読み
出し状況を示すタイムチャートである。アドレスＡ11〜
Ａ0にＡＤＲn、ＡＤＲn+1、ＡＤＲn+2なるアドレス列が
発生するものとしている。アドレスＡＤＲn+1に格納さ
れていたデータＤＡＴＡn+1はＥＥ−ＰＲＯＭのＤＯ3〜
ＤＯ0端子より出力される。このデータはクロック制御
回路より出力されるＬＡＴＣＨ ＣＬＫ信号により図示
しないラッチ回路にラッチされる。ラッチされた信号が
ＬＡＴＣＨ−ＤＯ3〜ＬＡＴＣＨ−ＤＯ0信号である。こ
の信号はまた図６の回路へ供給される。ＲＤモードのと
きにはＨＤ−ＤＡＴＡＯ3〜ＨＤ−ＤＡＴＡＯ0信号はＬ
ＥＤヘッドのコネクタ部より外部制御回路へ出力され
る。
【００７７】図１３はＥＥ−ＰＲＯＭへのデータ書き込
みの状況を示すタイムチャートである。ヘッドへのシリ
アルコマンドデータによりＷＲモードが設定され、次い
で入力されるＨＤ−ＣＬＫ信号とＨＤ−ＤＡＴＡ3〜Ｈ
Ｄ−ＤＡＴＡ0信号とによりＥＥ−ＰＲＯＭへのデータ
格納が行なわれる。ＷＲモードのときＨＤ−ＣＬＫ信号
が入力されると、それを２分周した信号であるＣＬＫ２
信号が発生し、これによりＥＥ−ＰＲＯＭのアドレス信
号としてＡ11〜Ａ0端子にＡＤＲn、ＡＤＲn+1、ＡＤＲ
n+2なるアドレス列が発生するものとする。ＬＥＤヘッ
ドの外部より与えられたデータ信号ＨＤ−ＤＡＴＡ3〜
ＨＤ−ＤＡＴＡ0はＨＤ−ＤＡＴＡＩ3〜ＨＤ−ＤＡＴＡ
Ｉ0となりＤＡＴＡn、ＤＡＴＡn+1、ＤＡＴＡn+2のデー
タ列であるとする。これらデータ列はＣＬＫ２信号によ
りラッチされＥＥ−ＰＲＯＭへのデータ入力ＤＩ3〜Ｄ
Ｉ0が作られる。また、ＨＤ−ＣＬＫ信号を２分周して
ＥＥ−ＰＲＯＭへの書き込み指示信号ＷＥ−Ｎが発生す
る。ＷＥ−Ｎ信号によりＥＥ−ＰＲＯＭへ３２個のデー
タ列を格納するとＥＥ−ＰＲＯＭの図示しないメモリセ
ルに上記３２個のデータが書き込まれる。１回のデータ
の書き込みには１０ｍＳ程度の時間を要する。この間Ｌ
ＥＤヘッドの外部の図示しない制御回路はＨＤ−ＣＬＫ
信号を停止して回路動作を休止させる。１０ｍＳの待ち
時間の後、再び図１３のタイムチャートに示すように３
２個のデータを設定すると（これにより３２個のＷＥ−
Ｎ信号が発生する）ＨＤ−ＣＬＫ信号を停止して１０ｍ
Ｓを待つ。以後この動作をくり返す。
【００７８】図１４は、図１のドライバＩＣ１０１の構
成を示すブロック図である。破線内がドライバＩＣを示
す。図１のドライバＩＣ１０２〜１２６も同様に構成さ
れている。２３０ａは印字データおよび補正データの転
送を行なうシフトレジスタ、２３０ｂは転送された印字
データを一時的にラッチするラッチ回路群、２３０ｃ
は、転送された補正データを記憶する補正データ記憶回
路、２３０ｄは補正データに基づき補正された駆動電流
で各ＬＥＤ素子を駆動するドライブ回路である。
【００７９】図１５は、シフトレジスタ２３０ａとラッ
チ回路群の接続を示し、図１６は、上記シフトレジスタ
２３０ａ、ラッチ回路群２３０ｂ、補正データ記憶回路
２３０ｃ内のメモリセルアレイＣＭ１ａ、ＣＭ１
ｂ、．．．、ドライブ回路２３０ｄの相互接続を示す図
である。図１６にはシフトレジスタ２３０ａの初段のフ
リップフロップ回路およびその近くの部分と、それらに
接続されたラッチ回路群２３０ｂ、補正データ記憶回路
２３０ｃおよびドライブ回路２３０ｄの部分が示されて
いる。
【００８０】後にさらに詳述するように、シフトレジス
タ２３０ａは印字データおよび補正データを４ビットパ
ラレルに転送するものであり、縦続接続された２４段の
フリップフロップ回路３０１ａ、３０１ｂ、３０１ｃ、
３０１ｄ、．．．３２４ａ、３２４ｂ、３２４ｃ、３２
４ｄを備えている。
【００８１】図１５および図１６の各フリップフロップ
回路のクロック端子にはＳ／Ｒ−ＣＬＫ信号が供給され
る。
【００８２】ラッチ回路群２３０ｂは、シフトレジスタ
２３０ａのフリップフロップ回路３０１ａ〜３２４ｄの
出力を受けて一時的に記憶するラッチ素子４０１ａ〜４
２４ｄを有する。同じ段の４つのフリップフロップ回路
の出力を受けて記憶する４つのラッチ素子により一つの
ラッチ回路が形成されている。例えば、１段目のラッチ
素子４０１ａ〜４０１ｄにより一つのラッチ回路４０１
が形成されている。
【００８３】補正データ記憶回路２３０ｃは、シフトレ
ジスタ２３０ａの出力を受け、これらを記憶するメモリ
セルアレイＣＭ１ａ〜ＣＭ２４ｄ（図１８）を有する。
各メモリセルアレイは各々４つのメモリセル（例えばメ
モリセルアレイＣＭ１ａの４つのメモリセルｃ０〜ｃ
３）に４ビットのデータを記憶するもので、入力される
データの各ビットをどのメモリセルに記憶するかは書込
みタイミング発生回路（図２２〜図２４）の出力ｂｉｔ
０−ＷＲ〜ｂｉｔ３−ＷＲにより指定される。
【００８４】ドライブ回路２３０ｄは、それぞれメモリ
セルアレイＣＭ１ａ〜ＣＭ２４ｄの出力およびラッチ回
路４０１ａ〜４２４ｄの出力を受け、これらに基づいて
それぞれ対応する出力端子を介して、ＬＥＤアレイチッ
プＣＨＰ内の対応するＬＥＤ素子ＬＤに対して駆動電流
を供給する。
【００８５】補正データ記憶回路２３０ｃへの書込みは
例えばＬＥＤヘッドの電源を投入したときに行なわれ、
補正データ記憶回路２３０ｃに書込まれた補正データ
は、その後電源遮断まで保持されて、印字の際に繰返し
利用される。補正データ記憶回路２３０ｃへの書込みの
際、シフトレジスタ２３０ａは、制御ＩＣ１００内のＥ
Ｅ−ＰＲＯＭ１００ｅ内の補正データを転送する。シフ
トレジスタ２３０ａは、印字動作中はプリンタ制御部か
ら供給される印字データＨＤ−ＤＡＴＡ3〜ＨＤ−ＤＡ
ＴＡ0を転送する。転送された印字データは、それぞれ
ｄｏｔ１ 〜 ｄｏｔ９６としてラッチ回路４０１ａ〜４
２４ｄを介して、ドライブ回路２３０ｄに供給される。
【００８６】シフトレジスタ２３０ａにおけるデータの
転送は上記のように４ビット並列に行なわれる。並列転
送を行なうのはデータ全体の転送時間の短縮のためであ
る。並列転送される４ビットのうちの１ビットのデー
タ、例えば、図１５、図１６でＳ／Ｒ−Ｉ0を介して入
力されるデータは、各ドライバＩＣ内のフリップフロッ
プ３０１ａ〜３２４ａにより順次転送される。
【００８７】そして、全てのドライバＩＣ内の全てのフ
リップフロップにそれぞれ１ビットのデータが保持され
ると、これらが対応するラッチ回路群２３０ｂのラッチ
回路４０１〜４２４に一斉にラッチされる。
【００８８】補正データの転送、書込み動作中は、各Ｌ
ＥＤ素子についての補正データを構成する４ビットが順
次転送され、対応するメモリセルアレイＣＭ１ａ〜ＣＭ
２４ｄに書込まれる。これは以下のような順序で行なわ
れる。
【００８９】最初に全てのＬＥＤ素子に対する４ビット
の補正データの内の第１のビット（ｂ３）の列が全ての
ドライバＩＣの順次フリップフロップ３０１ａ〜３２４
ｄを通して転送される。全てのドライバＩＣ内の全ての
フリップフロップにそれぞれ１ビットのデータ（第１の
ビットｂ３）が保持された後、補正データはそれぞれ対
応するメモリセルアレイの第１のメモリセル（ｃ３）に
順次書込まれる。
【００９０】次に全てのＬＥＤ素子に対する４ビットの
補正データの内の第２のビット（ｂ２）の列が全てのド
ライバＩＣの順次フリップフロップ３０１ａ〜３２４ｄ
を通して転送される。全てのドライバＩＣ内の全てのフ
リップフロップにそれぞれ１ビットのデータ（第２のビ
ットｂ２）が保持されるた後、補正データはそれぞれ対
応するメモリセルアレイの第２のメモリセル（ｃ２）に
順次書込まれる。
【００９１】次に全てのＬＥＤ素子に対する４ビットの
補正データの内の第３のビット（ｂ１）の列が全てのド
ライバＩＣの順次フリップフロップ３０１ａ〜３２４ｄ
を通して転送される。全てのドライバＩＣ内の全てのフ
リップフロップにそれぞれ１ビットのデータ（第３のビ
ットｂ１）が保持された後、補正データはそれぞれ対応
するメモリセルアレイの第３のメモリセル（ｃ１）に順
次書込まれる。
【００９２】最後に全てのＬＥＤ素子に対する４ビット
の補正データの内の第４のビット（ｂ０）の列が全ての
ドライバＩＣの順次フリップフロップ３０１ａ〜３２４
ｄを通して転送される。全てのドライバＩＣ内の全ての
フリップフロップにそれぞれ１ビットのデータ（第４の
ビットｂ０）が保持された後、補正データはそれぞれ対
応するメモリセルアレイの第４のメモリセル（ｃ０）に
順次書込まれる。
【００９３】印字動作中も同様に、全てのＬＥＤ素子に
対する印字データ（各ＬＥＤ素子に対して１ビット）の
列が全てのドライバＩＣの順次フリップフロップ３０１
ａ〜３２４ｄを通して転送される。全てのドライバＩＣ
内の全てのフリップフロップにそれぞれ１ビットのデー
タが保持されると、これらが対応するラッチ回路のラッ
チ素子に一斉にラッチされる。ラッチされた印字データ
はドライブ回路内２３０ｄ内の、対応するそれぞれ対応
する駆動回路ＤＲＣに供給され、それぞれ対応するメモ
リセルアレイに記憶されている補正データとともに、Ｌ
ＥＤ素子の駆動に用いられる。
【００９４】各メモリセルアレイの４つのメモリセルは
スタティックメモリセルの回路構成を有し、入力ビット
線を共通にする。
【００９５】図１４に戻り、２３１〜２３４は入力バッ
ファ回路であり、ドライバＩＣ１０１の入力端子ＤＡＴ
ＡＩ3〜ＤＡＴＡＩ0に接続されている。２３５〜２３８
は出力バッファ回路であり、ドライバＩＣ１０１の出力
端子ＤＡＴＡＯ3〜ＤＡＴＡＯ0に接続される。２３９、
２４１、２４２、２４５、２４６はインバータ回路であ
る。２４０、２４４はＥＸ−ＯＲ回路である。２４３は
ドライバＩＣ１０１の内部に設けられたプルアップ抵抗
である。基準電流回路２４７はＬＥＤ駆動のための基準
電流の作成を行なう。
【００９６】ＣＬＫＩ端子に入力された信号はインバー
タ回路２３９により反転されＣＬＫＯ端子よりＩＣ１０
１の外部へ出力される。ＬＯＡＤＩ端子に入力された信
号はインバータ回路２４２により反転されＬＯＡＤＯ端
子より出力される。ＣＬＫＯ、ＬＯＡＤＯ端子からの信
号は次段のドライバＩＣ（図１４の例ではドライバＩＣ
１０２）のＣＬＫＩ、ＬＯＡＤＩ端子に入力される。以
下同様に縦続接続されたドライバＩＣを信号伝搬してド
ライバＩＣ１２６に達する。
【００９７】各ドライバＩＣを通過するごとに上記信号
の論理が反転する構成であるため、インバータ回路２３
９や２４２において出力信号のライズタイムとフォール
タイムに差が発生したとしてもドライバＩＣ１０１〜１
２６を伝搬するごとに両者は平均化され、ドライバＩＣ
の最終段１２６においてもＣＬＫＩ、ＬＯＡＤＩ信号の
パルス幅は１段目のドライバＩＣ１０１におけるものと
ほとんど同じに保たれる。
【００９８】プルアップ抵抗２４３によりプルアップさ
れているため、ドライバＩＣ１０１の如く、ＳＥＬ端子
を開放するとＳＥＬ端子レベルはＨｉｇｈレベルとな
り、ＣＬＫＩ端子に入力された信号とＳ／Ｒ−ＣＬＫ信
号とは同一論理となる。同様にＬＯＡＤＩ端子に入力さ
れた信号とＬＯＡＤ−Ｐ信号とは同一論理となる。一
方、ドライバＩＣ１０２における如く、ＳＥＬ端子をグ
ランドに接続すると、ドライバＩＣ１０１のＣＬＫＩ端
子信号とドライバＩＣ１０２の図示しないＳ／Ｒ−ＣＬ
Ｋ信号とは同一の論理となる。ドライバＩＣ１０２の図
示しないＬＯＡＤ−Ｐ信号についても同様である。
【００９９】図１７は印字データラッチ４０１〜４２４
の回路を示す。４０１ａ〜４０１ｄ、…、４２４ａ〜４
２４ｄはそれぞれラッチ回路であり、ラッチ回路のイネ
ーブル信号であるＧ端子にはＬＯＡＤ−Ｐ信号が供給さ
れる。
【０１００】図１８は補正データ記憶回路２３０ｃ内の
メモリセルアレイ（ＣＭ１ａ〜ＣＭ２４ｄのうちの二
つ）を示す。これらはそれぞれドット番号１および２の
ＬＥＤ素子に対応して設けられている。他のメモリセル
アレイも各々一つのＬＥＤ素子に対応して設けられてい
る。
【０１０１】メモリセルアレイＣＭ１ａ、ＣＭ１ｂの各
々において、４５１〜４５８はインバータ回路である。
４７１〜４７８はＮチャネルＭＯＳトランジスタであ
る。４９１はバッファ回路で、それぞれデータＳ／Ｒｄ
ｏｔ１、データＳ／Ｒｄｏｔ２信号が入力される。
【０１０２】インバータ回路４５１および４５２でドッ
ト番号１および２の補正ビット（ｂ０）のデータを保持
し、ＮチャネルＭＯＳトランジスタ４７１および４７２
で保持すべきデータの書き込み制御を行なう。Ｎチャネ
ルＭＯＳトランジスタ４７１、４７２のゲート端子には
補正データのＬＳＢ（ｂｉｔ０）のデータ書き込みを指
令する信号“補正ｂｉｔ０−ＷＲ”が接続される。その
他のビット（ｂｉｔ１〜ｂｉｔ３）についても同様であ
る。
【０１０３】同様にデータＳ／Ｒｄｏｔ３〜データＳ／
Ｒｄｏｔ９６信号はＣＭ１ａ、ＣＭ１ｂと同様の構成か
らなる図示しないメモリセルアレイ回路に接続されてい
る。
【０１０４】１ドット当り４ビットからなる補正データ
を格納するメモリセルアレイにおいて、１ビットのデー
タを保持する回路は２個のインバータと２個のＭＯＳト
ランジスタによって構成されている。インバータ回路は
２個のトランジスタにより構成されるので補正データ１
ビットを格納する回路には６個のトランジスタを要して
いることになる。他のデータの収納方法、例えばフリッ
プフロップ回路を構成するために２０個のトランジスタ
を要していたことと比べると、本実施の形態による回路
においては素子数が大幅に削減されている。
【０１０５】図１８のメモリセルは周知のＳＲＡＭのセ
ルと類似である。但し、ＳＲＡＭでは、共通のバスを介
してデータが読み出される。従って、同時に読み出され
るビットの数はバスの幅により限定される。図１８で
は、各メモリセルが独自の読み出し線を有している。従
って、ＬＥＤヘッド内の全メモリセルに記憶された１万
ビット近くのビットを同時に読み出すことができる。
【０１０６】図１９は基準電流回路２４７の内部回路図
である。５０１は演算増幅器であり、反転入力端子
（−）は後述する図２７の回路で発生された基準電圧Ｖ
REFが印加される。演算増幅器５０１の非反転入力端子
（＋）は基準抵抗Ｒrefが接続されている。５０２はＰ
チャネルＭＯＳトランジスタであり、基準抵抗Ｒrefに
接続されている。トランジスタ５０２のゲート端子には
演算増幅回路５０１の出力電圧Ｖcontrolが印加され
る。トランジスタ５０２には次式で示されるＩrefなる
電流が流れる。
【０１０７】 Ｉref＝ＶREF／Ｒref （１） 図２０はドライバＩＣ１０１のドライブ回路２３０ｄ内
の、一個のＬＥＤ（ｎ番目のドット）の駆動のための回
路部分を示す。５２５はドライバＩＣ１０１のＬＥＤ駆
動用出力端子であり、図示しないＬＥＤのアノード端子
と接続される。
【０１０８】５０４〜５０８はＡＮＤ回路、５０９はバ
ッファ回路、５１０〜５１４はＰチャネルＭＯＳトラン
ジスタ、５１５〜５１９はＮチャネルＭＯＳトランジス
タ、５２０〜５２４はＬＥＤ駆動用のＰチャネルＭＯＳ
トランジスタである。
【０１０９】ＡＮＤ回路５０４の入力端子には“データ
ラッチｄｏｔｎ”信号とＬＥＤ−ＤＲＶ−ＯＮ信号とが
入力される。ＡＮＤ回路５０５〜５０８およびバッフア
回路５０９の入力端子はＡＮＤ回路５０４の出力端子に
接続され、ＡＮＤ回路５０５〜５０８の他の入力端子に
は補正ｂ３〜補正ｂ０信号が入力される。この信号は図
１８に示すメモリセルアレイ回路部より出力されてい
る。ＭＯＳトランジスタ５１５〜５１９のソース端子は
図１９の回路より出力される制御電圧Ｖcontrolに接続
されている。
【０１１０】トランジスタ５２４はＬＥＤの主たる駆動
電流を供給する主駆動用トランジスタで、一方トランジ
スタ５２０〜５２３はＬＥＤの駆動電流を調整して光量
補正するための補助駆動トランジスタである。トランジ
スタ５２０〜５２３のゲート長は等しく、またそのゲー
ト幅は補正データのｂ３〜ｂ０に対応して８、４、２、
１の比率となっている。（なお、トランジスタ５０２の
ゲート長はトランジスタ５２０〜５２４のそれと等しく
設定されている。） ＬＥＤ駆動のための補正用トランジスタ５２０〜５２３
は上記のように重み付けされたトランジスタ寸法からな
り、これより決まる駆動電流値を対応する（図示しな
い）ＬＥＤに供給することになる。
【０１１１】トランジスタ５２０〜５２３の駆動オン、
オフはそれぞれのドットごとの補正ｂ３〜補正ｂ０信号
により決定され、ＬＥＤ駆動時（すなわち、対象とする
ドットｎのデータｄｏｔｎ信号がＨｉｇｈレベルであ
り、かつＬＥＤ−ＤＲＶ−ＯＮ信号がＨｉｇｈとなると
き）に、トランジスタ５２４とともに補正ｂ３〜補正ｂ
０信号に対応してトランジスタ５２０〜５２３が選択的
に駆動され、それぞれのトランジスタからのドレーン電
流の加算された電流がＬＥＤ素子の駆動電流となる。
【０１１２】図１９に示す基準電流値Ｉrefはトランジ
スタ５０２に流れる電流に等しい。演算増幅器５０１の
出力電圧Ｖcontrolはトランジスタ５０２のゲート端子
に印加されている。演算増幅器５０１は前式（１）によ
る電流が流れるようにＶcontrolを変化させてトランジ
スタ５０２を制御する。Ｖcontrolは図２０に示す、終
段トランジスタを駆動するプリバッファ回路を構成して
いるトランジスタ５１５〜５１９のソース電位となって
いる。
【０１１３】ＬＥＤの駆動状態のとき上記プリバッファ
回路のＮチャネルトランジスタは導通状態にあるので終
段トランジスタ５２０〜５２４のうち、補正ｂｉｔ３〜
補正ｂｉｔ０信号により選択されるトランジスタのゲー
ト電位はほぼＶcontrolに等しいものとなる。ＬＥＤ駆
動時には、駆動用トランジスタ５２０〜５２４のゲート
電位は基準電流作成用トランジスタ５０２のゲート電位
Ｖcontrolとほぼ等しい電圧が印加される。即ちトラン
ジスタ５０２とトランジスタ５２０〜５２４とでカレン
トミラー回路を構成していることになる。このためトラ
ンジスタ５２０〜５２４のうち、駆動されるトランジス
タの各ドレーン電流はトランジスタ５０２とそれぞれの
トランジスタとのゲート幅寸法の比率によって決定され
る。従って、ＶREF電圧を変えてＶcontrolを調整するこ
とにより、ドライバＩＣの各ＬＥＤ駆動電流値を一括し
て調整することができる。
【０１１４】上記のＶcontrol電圧は、ドット補正デー
タと同様にメモリセルアレイ中に格納されたチップ補正
データによって変化させることもできるので、これによ
りＬＥＤの駆動電流値もＬＥＤアレイチップごとに調整
可能になる。
【０１１５】図２１はＬＥＤの光量ばらつきをドットご
とに補正する回路（図２０）の動作を説明するための模
式図である。図２１の棒グラフは図２０におけるＰチャ
ネルＭＯＳトランジスタ５２０，５２１，５２２，５２
３，５２４のそれぞれが駆動されたときの駆動電流を示
し、それぞれ補正ｂ３電流、補正ｂ２電流、補正ｂ１電
流、補正ｂ０電流、主駆動電流として、各電流値を ８ΔＩ，４ΔＩ，２ΔＩ，ΔＩ，Ｉ0 として記載している。
【０１１６】本図においては、ＬＥＤを駆動するための
主たる駆動電流はＩ0であり、この電流がＬＥＤの駆動
電流を増減させて発光光量を補正するときの電流の下限
値となっている。それに対して、電流を増減するときの
調整単位がΔＩであり（この電流は図２０のトランジス
タ５２３による駆動電流である）、補正ｂ０電流として
表現されている。
【０１１７】同様に補正ｂ１電流は２ΔＩ、補正ｂ２電
流は４ΔＩ、補正ｂ３電流は８ΔＩであり、それぞれの
駆動電流値を加算したものがＬＥＤ１素子の駆動電流と
なる。
【０１１８】各補正電流は１，２，４，８の比率で重み
付けられた電流値をとるので、それらの任意の組み合わ
せである合成電流（補正電流）は、０，ΔＩ，２ΔＩ，
３ΔＩ，…，１４ΔＩ，１５ΔＩの１６段階の値をとり
うる。
【０１１９】このため、ＬＥＤ駆動電流もまた補正デー
タによる指令に従い、Ｉ0，Ｉ0＋ΔＩ，Ｉ0＋２ΔＩ，
Ｉ0＋３ΔＩ，…，Ｉ0＋１５ΔＩのように調整すること
ができる。
【０１２０】図２２はドライバＩＣ１０１のタイミング
発生回路を示す。５３１、５３２はフリップフロップ回
路、５３３はＮＯＲ回路であり、５３１〜５３３とでリ
ングカウンタ回路を構成しており、ＳＴＢ−Ｐを３分周
してＢＩＴ ＳＥＬ ＣＬＫ及びＷＲ−ＴＲＩＧを生成
している。ＬＯＡＤ−Ｐ信号はフリップフロップ回路５
３１、５３２のリセット端子に入力される。またＳＴＢ
−Ｐ信号はフリップフロップ回路５３１、５３２のクロ
ック端子に入力されている。
【０１２１】図２３はドライバＩＣ１０１の補正ビット
位置カウンタ回路を示す。５３４、５３５はフリップフ
ロップ回路であり、両者でジョンソンカウンタ回路を構
成している。ＬＯＡＤ−Ｐ信号はフリップフロップ回路
５３４、５３５のリセット端子に入力され、図２２の回
路より出力されるＢＩＴ ＳＥＬ ＣＬＫ信号はフリッ
プフロップ回路５３４、５３５のクロック端子に入力さ
れている。
【０１２２】図２４はドライバＩＣに内蔵されるワード
線デコーダ回路を示す。５３６〜５３９はＮＡＮＤ回
路、５４０〜５４３はインバータ回路である。図２２の
回路により発生されるメモリセルアレイ（図１８）のデ
ータ書き込みのための制御信号ＷＲ−ＴＲＩＧはＮＡＮ
Ｄ回路５３６〜５３９に入力される。またＮＡＮＤ回路
５３６〜５３９のその他の入力端子には図２３の回路よ
り発生されるＱ１−Ｐ、Ｑ１−Ｎ、Ｑ２−Ｐ、Ｑ２−Ｎ
信号などが入力されている。ＮＡＮＤ回路５３６〜５３
９はこれら信号の信号レベルの組み合わせに応じて択一
的な４つの信号である補正ｂｉｔ３−ＷＲ〜補正ｂｉｔ
０−ＷＲを作成する。インバータ回路５４０〜５４３は
これら信号線を駆動するためのバッファ回路として設け
られている。５４４はＡＮＤ回路であり、ＬＯＡＤ−Ｎ
信号がオンのとき（Ｌｏｗレベルのとき、従ってＬＯＡ
Ｄ−Ｐ信号がＨｉｇｈレベルのとき）ＳＴＢ−Ｐ信号に
よりＬＥＤ−ＤＲＶ−ＯＮ信号が発生して図示しないＬ
ＥＤ素子が駆動されないように設けられている。
【０１２３】図２５は補正データのドライバＩＣ１０１
〜１２６のメモリセルへの書込みの動作を示す。この補
正データの書込みは、印刷開始に先立ち、例えばＬＥＤ
ヘッドの電源投入の際に行なわれるもので、ＬＥＤヘッ
ドに接続されている図示しないプリンタ制御部からの指
令により、ヘッド内に設けられたＥＥ−ＰＲＯＭ（図２
の１００ｅ）からＬＥＤの光量補正データを読み出して
ドライバＩＣへ転送して、ドライバＩＣ内の補正データ
記憶回路に記憶させるものである。
【０１２４】この図においてＨＤ−ＬＯＡＤ、ＨＤ−Ｄ
ＡＴＡ3〜ＨＤ−ＤＡＴＡ0、ＨＤ−ＣＬＫ、ＨＤ−ＳＴ
Ｂ−Ｎの各信号はＬＥＤヘッドのコネクタ部の信号を示
す。補正データＷＲ信号は図１８にて示されている４本
のメモリセルのデータ書き込み制御信号補正ｂｉｔ３−
ＷＲ〜補正ｂｉｔ０−ＷＲを示している。
【０１２５】図２５のＤＡＴＡＯ3〜ＤＡＴＡＯ0信号は
図１の制御ＩＣ１００からドライバＩＣ１０１へ出力さ
れるＬＥＤの光量補正データである。またＣＬＫＯ信号
は上記の光量補正データを転送するためのクロック信号
である。
【０１２６】以下、図２５を参照して順に説明する。ま
ず、ＨＤ−ＬＯＡＤ信号をＨｉｇｈレベルとする（ａ
部）。次いで、ＨＤ−ＤＡＴＡ3〜ＨＤ−ＤＡＴＡ0信号
線を用いて、ＨＤ−ＣＬＫ信号と同期してコマンドデー
タを送出する（Ａ部）。ここでのコマンドは図１０に示
されているＴＲＡＮＳコマンドであり、ＥＥ−ＰＲＯＭ
に格納されているＬＥＤの光量補正データをドライバＩ
Ｃへ転送することを指令するものである。
【０１２７】コマンド送出によりヘッドの動作モードが
確定すると次いで送出されるクロック信号ＨＤ−ＣＬＫ
により補正データの転送が行なわれる。まずＢ部におい
てｂｉｔ３〜ｂｉｔ０の１ドット当り４ビットからなる
補正データのうちｂｉｔ３のデータのみをＬＥＤヘッド
の全ドット分について転送する。所定のパルス数のＨＤ
−ＣＬＫ信号の送出によりｂｉｔ３データの転送が完了
すると、次いでＨＤ−ＳＴＢ−Ｎ信号が送出される（Ｃ
部）。
【０１２８】ドライバＩＣはＣ部の信号を元にして、メ
モリセルアレイ（図１８）に補正データを書き込みする
ための指令信号（補正データＷＲ信号）を発生する。こ
の信号は図２５のＤ部において補正ｂｉｔ３−ＷＲとし
て記入されている。これによりドライバＩＣ内のシフト
レジスタ２３０ａ内のフリップフロップ回路３０１ａ〜
３２４ｄに転送されていた補正データのうちのｂｉｔ３
データはメモリセルアレイの該当するメモリセル、即ち
補正ｂｉｔ３−ＷＲ信号に接続されているメモリセル
（図１６のｃ３、図１８の４５７、４５８等）に書き込
みまれる。
【０１２９】次いでプリンタ制御部からのＨＤ−ＣＬＫ
信号により補正データｂｉｔ２のデータ転送が行なわれ
る（Ｅ部）。転送終了後Ｆ部で示すＨＤ−ＳＴＢ−Ｎ信
号を出力して補正データＷＲ信号（Ｇ部）を発生させ
る。これによりＥ部にてドライバＩＣ内のシフトレジス
タに転送されていた補正データのｂｉｔ２のデータ列は
該当するメモリセル、即ち補正ｂｉｔ２−ＷＲ信号に接
続されているメモリセル（図１６のｃ２、図１８の４５
５、４５６等）に書き込まれる。
【０１３０】以下同様に、Ｈ部、Ｉ部、Ｊ部にて補正デ
ータのｂｉｔ１が、Ｋ部、Ｌ部、Ｍ部にて補正データの
ｂｉｔ０についてドライバＩＣへのデータ転送と、メモ
リセルアレイへの書き込みが行なわれる。以上によりＬ
ＥＤ素子各ドットごとの、それぞれ４ビットからなる光
量補正データ（ｂｉｔ３〜ｂｉｔ０）がすべてメモリセ
ルアレイ中に、図１６のｃ３，ｃ２，ｃ１，ｃ０の順に
書き込まれる。
【０１３１】最後にｂ部の様にＨＤ−ＬＯＡＤ信号をＬ
ｏｗレベルへと戻し、次に行なわれるであろう印字デー
タの転送に備える。
【０１３２】図２６はドライバＩＣのメモリセルアレイ
へ、データ書き込みするときのタイミング発生回路（図
２２）と補正ビット位置カウンタ（図２３）、およびワ
ード線デコーダ回路（図２４）の動作を示すタイムチャ
ートである。図中、Ｃ部、Ｆ部、Ｉ部、Ｌ部、Ｄ部、Ｇ
部、Ｊ部、Ｍ部と言う記号は図２５中の記号と対応して
いる。
【０１３３】プリンタ制御部から出力されるＨＤ−ＳＴ
Ｂ−Ｎ信号は同一論理にて各ドライバＩＣのＳＴＢ端子
への出力信号となる（図１）。この信号は図１４のイン
バータ回路２４６にて正論理化され図２６のＳＴＢ−Ｐ
信号となる。ＳＴＢ−Ｐ信号は図２２のフリップフロッ
プ回路５３１、５３２などから構成されるリングカウン
タ回路のクロック入力となっている。このとき、ＬＯＡ
Ｄ−Ｐ信号はＨｉｇｈレベル状態となっており、図２２
のフリップフロップ回路５３１、５３２とはリセット状
態ではない。
【０１３４】図２６のＣ部においてＳＴＢ−Ｐ信号の最
初の立ち上がりエッジの後、ＢＩＴＳＥＬ ＣＬＫ信号
が発生する。次いでＳＴＢ−Ｐ信号の２パルス目の立ち
上がりエッジの後でＷＲ−ＴＲＩＧ信号が発生する。Ｓ
ＴＢ−Ｐ信号の３パルス目の立ち上がりエッジにおいて
ＷＲ−ＴＲＩＧ信号はＬｏｗレベルへと戻り、それにひ
き続くＳＴＢ−Ｐ信号において、Ｆ部、Ｉ部、Ｌ部の様
に３パルス毎にＢＩＴ ＳＥＬ ＣＬＫ信号とＷＲ−Ｔ
ＲＩＧ信号が発生する。
【０１３５】図２６におけるＱ１−ＰとＱ２−Ｐ信号は
図２３の回路にて発生される。図２３において２つのフ
リップフロップ回路５３４と５３５とでジョンソンカウ
ンタ回路を構成している。２つのフリップフロップ回路
のクロック信号としてＢＩＴＳＥＬ ＣＬＫ信号が用い
られる。
【０１３６】図２６においてＢＩＴ ＳＥＬ ＣＬＫ信
号の立ち上がりによりＱ１−Ｐ信号とＱ２−Ｐ信号はそ
れぞれ“１，０”、“１，１”，“０，１”、“０，
０”のように遷移する。図２６における補正ｂｉｔ３−
ＷＲ〜補正ｂｉｔ０−ＷＲの各信号は図２４のワード線
デコーダ回路で発生される。
【０１３７】上記４つの信号はＱ１−Ｐ、Ｑ２−Ｐ信号
の４つの状態値（“１，０”、“１，１”、“０，
１”、“０，０”）をデコードして、ＷＲ−ＴＲＩＧ信
号に応じてＤ部、Ｇ部、Ｊ部、Ｍ部のように補正ｂｉｔ
３−ＷＲ信号から順に補正ｂｉｔ０−ＷＲ信号までが発
生する。
【０１３８】一方、図２４のＡＮＤ回路５４４はＬＯＡ
Ｄ−Ｎ信号がＬｏｗレベルのとき（すなわち図２６のタ
イムチャートのときのようにＬＯＡＤ−Ｐ信号がＨｉｇ
ｈレベルのとき）にＳＴＢ−Ｐ信号によりＬＥＤ−ＤＲ
Ｖ−ＯＮ信号が発生しないように設けられている。
【０１３９】また、通常の印刷時のようにＬＥＤ駆動の
ためにＳＴＢ−Ｐ信号が発生している状態においてはＬ
ＯＡＤ−Ｐ信号はＬｏｗレベル（このときＬＯＡＤ−Ｎ
信号はＨｉｇｈレベル）であるので、プリンタ制御部か
らのＬＥＤの発光駆動指令信号であるＳＴＢ−Ｐ信号は
ＬＥＤ−ＤＲＶ−ＯＮ信号として出力され、何らの支障
もきたさない。
【０１４０】図２７は基準電圧発生回路であって、図１
４の基準電流回路２４７の内部回路のうちの一部をな
す。Ｑ1とＱ2はバイポーラＮＰＮトランジスタであり、
Ｍ1〜Ｍ3はＰチャネルＭＯＳトランジスタである。
Ｒ0，Ｒ1，Ｒ3は抵抗である。Ｍ1〜Ｍ3のソース端子は
電源ＶDDに共通に接続される。また、ゲート端子もまた
共通に接続されており、それぞれのゲート・ソース間電
圧は等しくなっていて、カレントミラー回路を構成して
いる。これによりＭ1〜Ｍ3のＰチャネルＭＯＳトランジ
スタの各ドレーン電流Ｉ1〜Ｉ3は等しい値となってい
る。
【０１４１】Ｍ1から供給された電流Ｉ1はＲ1とＲ0との
直列接続回路を通り、Ｑ1のコレクタ端子に至り、エミ
ッタ端子よりグランドへと流入するようになっている。
Ｑ1のベース端子はＲ1とＲ0の接続点に接続されてお
り、Ｑ2のベース端子はＱ1のコレクタ端子と接続されて
いる。Ｑ2のコレクタ端子はＭ2のドレーン端子と接続さ
れているのでＭ2のドレーン電流Ｉ2がＱ2のコレクタ電
流となっている。また、Ｍ3のドレーン端子は抵抗Ｒ3を
介してグランドに接続されており、Ｒ3の両端に発生す
る電圧がＶREFとして取り出され、図１９の演算増幅器
５０１の反転入力端子に接続される。
【０１４２】ここで、Ｑ1とＱ2の電流増幅率は十分大き
いので、そのコレクタ電流に対しベース電流は小さく、
無視することができる。そのため図中のＩ1はＱ1のコレ
クタ電流にほとんど等しい値になる。
【０１４３】また、Ｑ1とＱ2とは形状比が１：Ｋとなる
ように作られている。（ただしＫ≠１とする。） （第１の実施の形態の動作）いま、Ｑ1のエミッタ電流
について考えることにし、そのベース・エミッタ電圧を
記号ＶBE1で表わす。エミッタ電流は、コレクタ電流に
ほぼ等しく、これはまたＩ1にほとんど等しい値である
ので、ＶBE1とＩ1との間には次の関係が成立する。
【０１４４】Ｉ1＝ＩS・exp（ｑＶBE1／ｋＴ） ここでＩSはエミッタ電極の物理的サイズにより定まる
飽和電流値であり、ｋはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷、exp（ｘ）は指数関数である。
【０１４５】上式を変形すると ＶBE1＝（ｋＴ／ｑ）・ln（Ｉ1／ＩS） を得る。ここでln（ｘ）は自然対数関数である。
【０１４６】Ｑ2のトランジスタについても同様にして ＶBE2＝（ｋＴ／ｑ）・ln（Ｉ2／ＫＩS） が得られる。
【０１４７】ここでＶBE2はＱ2のベース・エミッタ間電
圧であり、Ｑ1とＱ2とは１：Ｋの形状比とされているの
で、ＶBE1の式中のＩSをＶBE2においてはＫＩSと置き換
えられている。
【０１４８】上式よりＱ1とＱ2とのベース・エミッタ間
電圧の差は ΔＶBE＝ＶBE1−ＶBE2 ＝（ｋＴ／ｑ）［ln（Ｉ1／ＩS）−ln（Ｉ2／ＫＩS）］ ＝（ｋＴ／ｑ）ln（ＫＩ1／Ｉ2） となる。
【０１４９】いま、Ｍ1〜Ｍ3のゲート長とゲート幅とは
それぞれ等しくなるようにしているので、Ｉ1〜Ｉ3は等
しい。そのため、 ΔＶBE＝（ｋＴ／ｑ）lnＫ の関係を得る。
【０１５０】一方、ΔＶBEはＲ0の両端電圧と等しいの
でこれよりＩ1を求めると Ｉ1＝ΔＶBE／Ｒ0 ＝（ｋＴ／ｑ）（１／Ｒ0）lnＫ＝Ｉ3 が得られる。
【０１５１】以上の結果からＶREFは ＶREF＝Ｉ3Ｒ3 ＝（Ｒ3／Ｒ0）（ｋＴ／ｑ）（lnＫ） となる。
【０１５２】Ｒ0とＲ3とに同じ種類の抵抗（例えばポリ
シリコンや拡散抵抗など）を用いることとすれば、両者
の温度係数は等しい。そのためＶREFは絶対温度Ｔに比
例して増大することとなる。
【０１５３】ここで、ＶREFの温度係数を （１／ＶREF）・（∂ＶREF／∂Ｔ） として定義すると （１／ＶREF）・（∂ＶREF／∂Ｔ）＝１／Ｔ となる。
【０１５４】室温付近で Ｔ＝３００［Ｋ］となるの
で、これより温度係数は約１／３００即ち０．３３％／
℃となっていることがわかる。
【０１５５】なお、以上の説明では、Ｉ１〜Ｉ３は等し
いと仮定したが、一定の比例関係があれば良い。
【０１５６】図１９の演算増幅回路５０１の働きにより
ＬＥＤの駆動電流はＶREFに比例したものとなるので、
図２７の回路により温度に比例してＬＥＤ駆動電流は増
加させられることになり、ＬＥＤの温度上昇による発光
パワーの減少を補償することが可能になる。
【０１５７】ここで、室温２５℃のときの出力を１．５
Ｖになるようにするためには、例えばトランジスタサイ
ズ比Ｋを１０とし、Ｒ0を１０ｋΩ、Ｒ3を２５４ｋΩと
するとよい。このとき、８５℃の場合は出力が１．８Ｖ
となる。
【０１５８】（第１の実施の形態の効果）以上のよう
に、第１の実施の形態によれば、ドライバＩＣ内に形成
した回路により、温度を検出して検出温度を表わす信号
ＶREFを発生させることができ、この信号をＬＥＤの発
光パワーの温度変化の補償に用いることができる。
【０１５９】ＬＥＤアレイに近接して配置されたドライ
バＩＣ内部に、温度を検知して、ＬＥＤの駆動電流を増
減させる回路を設けたので、プリンタ印刷時におけるＬ
ＥＤアレイの温度上昇による発光光量の減少を、ＬＥＤ
アレイごとに効果的に補償することが可能となる。
【０１６０】これにより従来みられたような、プリンタ
印刷時にＬＥＤアレイごとに発熱による温度上昇が異な
る場合に、これによるＬＥＤアレイごとの発光光量の変
化、及びこれに伴う印刷結果の不均一性を軽減すること
ができる。
【０１６１】また、第１の実施の形態によれば、ＬＥＤ
ヘッドのドライバＩＣにＬＥＤの光量補正データを転送
する場合に、（１）印字データを転送するために設けら
れていたシフトレジスタを補正データの転送にも兼用す
ることとし、（２）上記シフトレジスタを介して転送さ
れた補正データをメモリセルに一括して書き込み、この
書き込みデータによりＬＥＤの光量補正することとし
た。これにより、従来技術でこの目的のために設けられ
ていたフリップフロップ回路に比べて、図１８に示すメ
モリセルアレイを採用するとそれを構成するトランジス
タ数の削減ができ、ドライバＩＣのチップ面積も減少し
てＩＣのコストの削減がはかれる。また、従来技術によ
る構成において印字データ転送用のシフトレジスタと補
正データ転送用のシフトレジスタとを独立して設けると
いう無駄がなくなり、コスト上有利である。さらに、端
子数、ワイヤボンディング数、プリント配線板の面積が
減り、補正回路部への信号の入出力のためのボンディン
グワイヤが正しく結線されているかのテストが不要とな
り、ヘッドとしての論理機能のテストや、ワイヤボンデ
ィング検査が容易となる。
【０１６２】（３）また、補正データの転送やメモリセ
ルへの書き込みと印字データの転送をする場合とはＬＯ
ＡＤ−Ｐ信号によって区別することができ、ＬＯＡＤ−
Ｐ信号がＨｉｇｈレベルのときにはＳＴＢ−Ｐ信号値に
よらずＬＥＤの発光駆動を禁止する回路を設けているの
で、このときのＳＴＢ−Ｐ信号をＬＥＤの発光駆動指令
信号以外の用途に転用可能となり、ヘッドの端子数の増
大することを防止できる。
【０１６３】（４）シフトレジスタによりビット位置ご
とに分割されて転送される補正データは対応するメモリ
セルに一括して書き込みされる。このとき書き込むべき
ビット位置を指定する信号をドライバＩＣ内に設けられ
た回路により発生させることとしたので、書き込み制御
のためのドライバＩＣの端子数の増加はなく、上記
（１）のシフトレジスタによる印字データおよび補正デ
ータの転送の兼用化とあいまって必要端子数の減少がな
されるという利点がある。
【０１６４】（５）さらに、ＬＥＤアレイチップに近接
して配置されたドライバＩＣの内部に温度補償回路を設
けた。
【０１６５】ＬＥＤヘッド製造時に室温付近で１ドット
ずつＬＥＤを点灯させてＬＥＤの発光光量を測定し、発
光ばらつきを補正するための補正データを決定してＥＥ
−ＰＲＯＭに格納しておくが、実際の印刷時において
は、印刷パターンに応じて発熱状態に差を生じＬＥＤア
レイチップごとに温度に差が生じる。ＬＥＤアレイとド
ライバＩＣとはそれぞれ近接して配置されており、両者
の間の温度差は僅少である。またＬＥＤアレイをドライ
バＩＣを構成する基材の熱伝導率は十分に大きく、それ
ぞれの同一チップ内部での温度むらは十分に小さいと考
えられる。このためドライバＩＣ内部に１箇所に設けら
れた温度検出素子により温度補償を行ない、そのドライ
バＩＣチップにより駆動されるＬＥＤアレイチップの、
温度上昇による発光光量の減少を効果的に補正すること
が可能になる。
【０１６６】（第２の実施の形態）図２８は第１の実施
の形態における図２７の回路の代りに用い得る基準電圧
発生回路の他の例を示すもので、バイポーラトランジス
タを駆動するための定電流源となるＭＯＳトランジスタ
をカスコード定電流回路としたものである。これによ
り、各ＭＯＳトランジスタのドレーン電位の差によりド
レーン電流に差を生じるという問題を低減することが可
能になる。
【０１６７】図２８においてＱ1とＱ2はバイポーラＮＰ
Ｎトランジスタ、Ｒ0，Ｒ1，Ｒ3は抵抗である。Ｍ1〜Ｍ
6はＰチャネルＭＯＳトランジスタであり、Ｍ4〜Ｍ6の
ソース端子は電源ＶDDに接続される。またＭ4〜Ｍ6のド
レーン端子はＭ1〜Ｍ3のソース端子にそれぞれ接続され
る。Ｍ1〜Ｍ3のドレーン端子は第１の実施の形態におけ
る図２７と同様にＲ1，Ｑ2のコレクタ端子、Ｒ3にそれ
ぞれ接続されている。また、Ｍ4〜Ｍ6のゲート端子はそ
れぞれ共通に接続され、Ｍ1〜Ｍ3のゲート端子もまたそ
れぞれ共通に接続される。
【０１６８】（第２の実施の形態の動作）Ｍ1〜Ｍ3のド
レーン電流をそれぞれ記号Ｉ1，Ｉ2，Ｉ3で表わすと、
Ｑ1，Ｑ2のベース・エミッタ間電圧の差は ΔＶBE＝（ｋＴ／ｑ）ln（ＫＩ1／Ｉ2） と計算される。
【０１６９】いま、Ｍ1とＭ4、Ｍ2とＭ5、Ｍ3とＭ6はそ
れぞれ直列接続回路となっており、１素子のみから成る
場合と比べてその内部インピーダンスは十分に大きい値
となる。そのため、Ｍ1とＭ2とのドレーン端子電位に多
少の差を生じてもＩ1とＩ2との電流差はわずかであり、
Ｉ1とＩ2の比は精度良く保たれることになる。
【０１７０】（第２の実施の形態の効果）以上のよう
に、第２の実施の形態によれば２つのバイポーラトラン
ジスタのベース・エミッタ間電圧の差を取り出すための
回路を駆動する定電流源として、高出力インピーダンス
特性にすぐれたカスコード定電流回路を用いる構成とし
たので、各定電流源間の電流ばらつきが低減して、精度
の良い温度補正用出力電圧が得られる。
【０１７１】（第３の実施の形態）図２９は第１の実施
の形態における図２７の回路の代りに用い得る基準電圧
発生回路の他の例を示すもので、第１の実施の形態の回
路に加えてスタートアップのためのＭＯＳトランジスタ
を追加したものである。
【０１７２】この回路の追加により、ＬＥＤヘッドの電
源電圧が非常にゆっくりと上昇する場合においても、ド
ライバＩＣ内への補正データ格納時に発生するロジック
信号をトリガーとして、温度補償のためのバイポーラト
ランジスタは確実に動作状態へと移行して、温度補償の
ための基準電圧を発生できるようになる。
【０１７３】図２９において、Ｑ1とＱ2とはバイポーラ
ＮＰＮトランジスタ、Ｒ0，Ｒ1，Ｒ3は抵抗である。Ｍ1
〜Ｍ3はＰチャネルＭＯＳトランジスタであり、Ｍ7はＮ
チャネルＭＯＳトランジスタである。
【０１７４】図２９においては、Ｍ7をＮチャネルとし
ているが、ゲート入力にインバータ回路を介在させて、
論理を合致させるとともに、適切な素子ディメンション
を選定することにより、ＰチャネルＭＯＳトランジスタ
とすることもできる。
【０１７５】ここでＭ7のゲート端子には図２４の回路
により発生される補正ｂｉｔ３−ＷＲなる正論理の信号
線と接続されている。
【０１７６】図２９では補正ｂｉｔ３−ＷＲの信号線を
流用して回路動作させているが、補正ｂｉｔ０−ＷＲの
信号でも良いし、プリンタ装置の印刷に先だって発生す
る信号であれば任意の信号でも所期の目的は達せられ
る。
【０１７７】（第３の実施の形態の動作）図３０は第３
の実施の形態の回路動作を示すタイムチャートである。
【０１７８】いま図３０のａ部以前において、装置電源
投入がなされ、例えば電源電圧の立ち上がりが極めてゆ
っくりであった等の原因により、ａ部付近でのＶREF電
圧がゼロであった場合を考える。この場合においては、
図２９のＭＯＳトランジスタＭ1〜Ｍ2は遮断状態となっ
ていて、バイポーラトランジスタＱ1，Ｑ2は共にＯＦＦ
状態となっているという、回路動作上は望ましくない、
もう１つの安定状態にとどまっている場合が想定され
る。
【０１７９】一般的な電源投入時の状況においては、電
源電圧波形は極めて急峻に立ち上がるので、その時発生
するノイズ電圧等によりバイポーラトランジスタのベー
ス端子より電荷が注入され、回路の正帰還作用により本
来の望ましい動作点へと移行してゆくことにより、正し
いＶREF電圧が得られる訳である。
【０１８０】さて、図３０のａ部付近の時刻においても
依然としてＶREF電圧が発生していない状態にある。電
源投入後、ＬＥＤ素子の発光光量の補正のために、各デ
バイスＩＣに対し補正データの転送と格納が行なわれ
る。この時、補正データのメモリセルへの書き込みのた
めに発生する信号が補正ｂｉｔ３−ＷＲ信号である。
【０１８１】この信号が発生すると、図２９の回路のＮ
チャネルＭＯＳトランジスタは導通状態となり、図中矢
印の向きに弱い電流の注入が行なわれ、Ｑ1とＱ2とから
成る回路は起動することになる。一度起動してしまう
と、補正ｂｉｔ３−ＷＲ信号がＯＦＦしたとしても、Ｑ
1とＱ2とから成る回路は一種の正帰還回路を構成してい
るためＱ2のコレクタ電位の低下とともにＭ2のゲート電
位が降下してバイポーラトランジスタへのベース電流の
注入も増加していき、本来の動作点へと到達していく。
それに伴ないＶREF電圧も上昇してやがて一定の電圧状
態で安定したものとなる。
【０１８２】（第３の実施の形態の効果）第３の実施の
形態による回路においては、電源電圧が極めてゆっくり
と立ち上がる状況にあっても、印刷に先だって発生する
補正データ格納のための論理信号により温度補償のため
の回路を起動することができ、電源電圧波形の立ち上が
り時間によらず、確実な回路動作を期待することが可能
となる。
【０１８３】（第４の実施の形態）図３１は第４の実施
の形態を示すブロック図であり、第１の実施の形態にお
ける図１の回路の代りに用い得る回路を示す。１０１〜
１２６はドライバＩＣであって、新たにＶREF出力端子
が設けられている。図３１においてはドライバＩＣのカ
スケード接続されたドライバＩＣのうちの一つ、例えば
ＬＥＤヘッド中央に位置するドライバＩＣ１１３のＶ
REF端子に接続された信号線がヘッドのコネクタ端子部
へと導かれ、ＨＤ−ＡＬＭ信号として外部出力されてい
る様子を示している。
【０１８４】図３２はドライバＩＣの基準電圧発生回路
を示していて、第１の実施の形態の図２７の回路の代り
に用い得るものである。５５０はドライバＩＣの端子部
（パッド）であって、図３２の回路により発生されたＶ
REF電圧は図１９の演算増幅器５０１の反転入力端子に
供給されるとともに、本端子から外部出力されている。
【０１８５】（第４の実施の形態の動作）第４の実施の
形態においては、温度補償用の基準電圧発生回路にて発
生させた基準電圧を、ドライバＩＣ内部で使用するとと
もに、Ｉ／Ｏパッドを介して外部へ出力している。そし
て、ドライバＩＣ１１３からの出力がヘッドのコネクタ
端子部を介して図示しないプリンタ制御部（プリンタの
システムコントローラ）へと接続されている。
【０１８６】プリンタ制御部は、この出力ＶREFが所定
のしきい値を超えると、印刷を中断する。中断の結果、
ＶREFが所定のしきい値よりも低くなれば、印刷を再開
する。このとき、印刷の中断のためのしきい値と、印刷
の再開のためのしきい値とは異なる（後者が前者より低
い）としても良い。
【０１８７】第１の実施の形態について詳細に説明した
ように、プリンタ印刷時にＬＥＤ駆動によりヘッドの温
度が上昇するとき、ＬＥＤ素子の発光パワーの減少を補
償するためＬＥＤの駆動電流を増加させている。それに
応じてヘッドの消費電力もまた増加することになり、そ
の結果さらに温度が上昇することになる。ところでドラ
イバＩＣのＶREF端子より出力される電圧ＶREFは絶対温
度に比例する値を持つ。
【０１８８】これは、第１の実施の形態の説明において
説明したように、 ＶREF = (Ｒ3/Ｒ0)（ｋＴ／ｑ）lnＫ であり、Ｔは絶対温度だからである。
【０１８９】それゆえ、ヘッドを印刷しているプリンタ
制御部はこの電圧ＨＤ−ＡＬＭを監視することにより、
ヘッドの温度を検出することが可能となる。ベタ黒パタ
ーンなどを高速に連続印刷した場合など、ＬＥＤヘッド
の異常な高温状態となったことを検知して、印刷休止を
行なう。
【０１９０】なお、上記の説明では、カスケード接続さ
れたドライバＩＣのうちの中央に位置するものから出力
されるＶREFをプリンタ制御部に供給しているが、２以
上のドライバＩＣの出力ＶREFの平均値または最大値に
基づき温度ないし過熱の検出を行なっても良い。
【０１９１】（第４の実施の形態の効果）これによりＬ
ＥＤヘッドが熱暴走して異常な高温となって焼損する心
配がなくなり、このような場合の防止策として通常行な
われる温度ヒュースなどの搭載が不要となる。
【０１９２】（第５の実施の形態）次に本発明の第５の
実施の形態を図３３を参照して説明する。図３３は、第
１の実施の形態における図２７の回路の代りに用い得る
基準電圧発生回路の他の例を示すものである。Ｑ51〜Ｑ
53はバイポーラＮＰＮトランジスタであって、それぞれ
のコレクタ端子とベース端子とは共通に接続され、コレ
クタ端子は電源ＶDDに接続されている。Ｑ51のエミッタ
端子は抵抗Ｒ10とＲ11の直列接続回路を介してグランド
に接続される。Ｑ52とＱ53も同様に抵抗Ｒ12とＲ13をそ
れぞれ介してグランドに接続されている。一方、５５１
は演算増幅器であって、その非反転入力端子（＋）はＲ
10とＲ11の接続点に、反転入力端子（−）はＱ52のエミ
ッタ端子に接続されている。演算増幅器５５１の出力端
子はＱ51〜Ｑ53のベース端子に接続される。ＮＰＮトラ
ンジスタＱ51とＱ52とはＮ：１の形状比（Ｎ≠１）とな
るように構成されている。また、以下の説明ではＱ52と
Ｑ53との形状比は１：１であるとして計算を簡略化して
いるが、形状比を変化させても以下の議論には本質的な
差はない。
【０１９３】（第５の実施の形態の動作）図３３におい
て、Ｑ51〜Ｑ53のエミッタ電流をそれぞれ記号Ｉ11，Ｉ
12，Ｉ13で表わして、図３３により発生するＶREF電圧
を具体的に計算してみることにする。
【０１９４】Ｒ10とＲ11との接続点の電位を仮に記号Ｖ
Rで表わすと、演算増幅器の性質によって次式が成り立
つ。
【０１９５】ＶR＝Ｉ11Ｒ11＝Ｉ12Ｒ12 これより、Ｉ12／Ｉ11＝Ｒ11／Ｒ12となる。
【０１９６】また、Ｑ51とＱ52のベース・エミッタ電圧
をそれぞれ記号ＶBE1，ＶBE2で表わすと、両者の差であ
るΔＶBEとの間に Ｉ11＝ΔＶBE／Ｒ10 が成立する。
【０１９７】一方、 ΔＶBE＝ＶBE2−ＶBE1 ＝（ｋＴ／ｑ）ln（Ｉ12／ＩS）−（ｋＴ／ｑ）ln（Ｉ11／ＮＩS） ＝（ｋＴ／ｑ）ln［Ｎ（Ｉ12／Ｉ11）］ ＝（ｋＴ／ｑ）ln［Ｎ（Ｒ11／Ｒ12）］ を得る。
【０１９８】ここで、ｋはボルツマン定数 Ｔは絶対温度 ｑは電子の電荷 ＩSはＰＮ接合の飽和電流値であり、 ln（ｘ）は自然対数である。
【０１９９】また、 Ｉ13＝Ｉ12 ＝（Ｒ11／Ｒ12）Ｉ1 ＝（Ｒ11／Ｒ12）・（ΔＶBE／Ｒ10） であるから、 ＶREF＝Ｉ13Ｒ13 ＝（Ｒ11／Ｒ12）・（Ｒ13／Ｒ10）・（ｋＴ／ｑ）ln
［Ｎ（Ｒ11／Ｒ12）］ を得る。
【０２００】Ｒ10〜Ｒ13は同じ種類の抵抗であり、その
温度係数は等しい。それゆえ２つの抵抗値の比は温度変
化に対しても一定であり、この回路の出力電圧ＶREFは
絶対温度に比例したものとなっている。
【０２０１】なお、以上の説明では、Ｒ10〜Ｒ13が温度
係数が等しいとしたが、上記の式から明らかなように、
抵抗Ｒ11とＲ12の温度係数が互いに等しく、抵抗Ｒ10と
Ｒ13の温度係数が互いに等しければ良い。
【０２０２】（第５の実施の形態の効果）以上のよう
に、第５の実施の形態によれば、第１の実施の形態にお
いて説明したのと同様な効果が得られ、プリンタ印刷時
におけるＬＥＤアレイの温度上昇による発光光量の減少
を、ＬＥＤアレイごとに効果的に補償することが可能と
なる。
【０２０３】（第６の実施の形態）第６の実施の形態は
ＬＥＤの発光パワーの温度依存性を完全に補正するため
の方法に関するものである。
【０２０４】そのために、まず第１の実施の形態の回路
の温度係数について調べ、次いでＬＥＤ素子の発光パワ
ーを一定とするために必要とする駆動電流の温度係数を
明らかにし、その温度係数を実現するための回路につい
て詳述する。
【０２０５】第１〜５の実施の形態で述べた回路はいず
れも温度補償に用いる基準電圧出力が ＶREF＝Ｃ・（ｋＴ／ｑ） （Ｃは定数）の形式で得られており、上述のように、Ｖ
REFの室温３００゜Ｋ付近における温度係数（１／
ＶREF）・（∂ＶREF／∂Ｔ）は、約１／３００即ち０．
３３％／℃である。
【０２０６】図３４はＬＥＤ素子の温度特性に関するも
ので、ジャンクション温度を増加させたとき、ＬＥＤの
発光バワーＰ1［μｗ］，Ｐ2［μｗ］，…，Ｐ6［μ
ｗ］を一定とするために要するＬＥＤ駆動電流ＩF［ｍ
Ａ］をプロットしたものである。なお、本図において縦
軸は対数軸となっている。本図より明らかなように、Ｌ
ＥＤ素子の発光パワーの温度依存性を相殺するために
は、駆動電流として約０．６％／℃の温度係数を与える
必要のあることがわかる。
【０２０７】図３５はＬＥＤヘッドの構成を示すブロッ
ク図であって、６０１〜６２６はＬＥＤアレイを駆動す
るドライバＩＣである。６３０はバンドギャップリファ
レンスＩＣであって、例えばテキサスインスツルメンツ
社製の型番ＴＬ４３１などが使用可能である。そのアノ
ード端子はグランドに接続され、リファレンス端子はカ
ソード端子に接続される。
【０２０８】ドライバＩＣ６０１〜６２６にはＶSHFな
る端子が設けられており、それら端子は共通にバンドギ
ャップリファレンスＩＣ６３０のカソード端子に接続さ
れている。ドライバＩＣ６０１〜６２６のＶSHF端子６
３１からは後述するように電流が流れ出す。これら電流
はバンドギャップリファレンスＩＣ６３０にＩZなる電
流として流入することになる。
【０２０９】バンドギャップリファレンスＩＣの優れた
特長としてＩZの広い範囲でそのカソード・アノード端
子間電圧が一定に保たれる点がある。この電圧は温度変
化に対しても安定で、温度係数がほどんどゼロとなるよ
うに設計されている。それゆえドライバＩＣのＶSHF端
子の電位は温度に依らず一定値（記号ＶSHFで表わす）
に保たれる。
【０２１０】図３６はドライバＩＣ内部の基準電流回路
の一部であって、第１の実施の形態における図１９の回
路の代りに用い得るものである。５０１は演算増幅器で
あって、その反転入力端子は例えば第１の実施の形態に
おける図２７の回路のＶREFに接続される。この電圧は
前述したように約０．３３％／℃の温度係数を備えたも
のである。
【０２１１】演算増幅器５０１の非反転入力端子は抵抗
Ｒrefに接続されるとともに、ＰチャネルＭＯＳトラン
ジスタ５０２のドレーン端子に接続される。演算増幅器
５０１の出力はトランジスタ５０２のゲート端子と接続
されるとともに、Ｖcontrolなる信号として図２０の回
路へ接続されている。Ｒrefの他端は、ドライバＩＣの
端子（Ｉ／Ｏパッド）即ちＶSHF端子６３１に接続され
る。
【０２１２】図３６において、Ｒrefに流れる電流が記
号Ｉrefで表わされている。また、前述したようにＶSHF
端子の電位はバンドギャップリファレンスＩＣ６３０の
働きにより一定に保たれている。
【０２１３】（第６の実施の形態の動作）図３６の動作
を明確にするため、この回路を用いた場合の基準電流Ｉ
refの温度依存性を計算してみる。ＩrefはＬＥＤの駆動
電流ＩLEDとカレントミラーの関係にあるので、Ｉrefの
温度係数がＬＥＤの駆動電流の温度係数となっている。
【０２１４】演算増幅器５０１の働きにより、その反転
入力端子と非反転入力端子の電位は等しくなるように制
御される。そのため Ｉref＝（ＶREF−ＶSHF）／Ｒref の関係が得られる。
【０２１５】Ｉrefの所望の温度係数をαとし、簡単の
ためＲrefの温度係数を無視すると、 α＝（１／Ｉref）・（∂Ｉref／∂Ｔ） ＝｛１／［１−（ＶSHF／ＶREF］｝・（１／ＶREF）・
（∂ＶREF／∂Ｔ） を得る。
【０２１６】上式より明らかなように、ＶREFの温度係
数［（１／ＶREF）・（∂ＶREF／∂Ｔ）］の２倍の温度
係数αを得るためには ＶSHF＝（１／２）・ＶREF 即ち、ＶSHFを（室温ないし動作中の温度における）Ｖ
REFの値の１／２程度に選定すれば良いことがわかる。
【０２１７】（第６の実施の形態の効果）以上詳細に説
明したように、本実施の形態によればヘッド内部に搭載
されたバンドギャップリファレンスＩＣの電圧と、ドラ
イバＩＣ内部で発生させたＶREF電圧、基準抵抗Ｒrefの
抵抗値を適切に選定することにより、ＬＥＤ素子の発光
パワーの既知の温度係数を補償して温度依存性をほとん
ど無視し得る程度にまで低減することが可能となる。
【０２１８】以上の方法により、ドライバＩＣの内部に
ＶSHFに相当する電圧発生回路を設けて、これによりＶ
REF電圧のレベルシフトを行なう構成としても同様の効
果が得られる。
【０２１９】（第７の実施の形態）第１の実施の形態に
おいて、ＬＥＤの温度上昇による発光パワーの減少を補
償するために、ドライバＩＣ内部に正の温度係数を持つ
基準電圧発生回路を設け、この出力電圧を基準としてＬ
ＥＤの駆動電流に正の温度係数を与えるものとした。
【０２２０】しかしながら、第１の実施の形態における
基準電圧発生回路においては、それに使用される半導体
素子の特性が不十分なものであると（例えばアーリ電圧
が小さいなど）基準電圧発生回路の特性にも変動を生
じ、なお改善の余地がある。
【０２２１】第７の実施の形態はこの改善のためのもの
であり、以下その説明に先立ち、第１の実施の形態にお
ける課題について明確にする。
【０２２２】（第１の実施の形態の基準電圧発生回路の
課題）第１の実施の形態の図２７で説明した基準電圧発
生回路では、物理的サイズの異なる２つのバイポーラＮ
ＰＮトランジスタを用い、両者のベース・エミッタ間電
圧の差を元に温度を検出するものであった。
【０２２３】このとき、バイポーラトランジスタは、も
っぱらベース・エミッタ間電圧のみによりコレクタ電流
が決定され、コレクタ・エミッタ間電圧には依存しない
と仮定していた。換言するとトランジスタのアーリ電圧
ＶAは十分大きいと仮定していた。
【０２２４】しかしながら前記のＮＰＮトランジスタは
半導体ＩＣチップ上ではラテラル形のトランジスタとし
て構成されており、ベース幅が小さくできない。コレク
タ、エミッタ領域のシート抵抗が大きい。などの理由に
よりアーリ電圧を十分に大きくすることができないとい
う半導体製造プロセス上の問題があった。
【０２２５】図３７は第１の実施の形態における図２７
の回路において、バイポーラトランジスタのアーリ電圧
ＶAを変化させて、その時の電源電圧ＶDDと出力電圧Ｖ
REFの関係を調べたグラフである。
【０２２６】図３７においてある程度のアーリ電圧が確
保されれば電源電圧を大きく変化させても出力電圧Ｖ
REFの変化はわずかであり、ＶDD依存性は小さく保たれ
ていることがわかる。それに対して、アーリ電圧が小さ
い特性となると電源電圧ＶDDにより出力電圧ＶREFは大
きく変動してしまうことがわかる。
【０２２７】図３８は図２７におけるＶREFのＶDD依存
性を、バイポーラトランジスタのアーリ電圧ＶAに対し
てプロットしたグラフである。アーリ電圧の減少に対し
て、急激にＶDD依存性が悪化していることがわかる。
【０２２８】第７の実施の形態は、前述したような、ア
ーリ電圧の小さい特性のバイポーラトランジスタを用い
た場合でも、電源電圧依存性の小さい出力電圧を得るこ
との可能な温度検出回路及び補償回路を提供するもので
ある。以下、その実施の形態を詳述する。
【０２２９】図３９は第７の実施の形態を示す回路図で
あって、第１の実施の形態における図２７に対応するも
のである。
【０２３０】図３９に示される回路は概して図２７の回
路と同じである。しかし、以下の点で異なる。即ち、Ｍ
72とＱ71の間に挿入されたベース接地トランジスタＱ72
と、該トランジスタＱ72のベースにバイアスを与える補
助電源ＶBとが付加されている。トランジスタＱ72は、
コレクタがＭ72のドレーンに接続され、エミッタがＱ71
のコレクタに接続されている。
【０２３１】（第７の実施の形態の動作）図３９におい
て、トランジスタＱ70のコレクタ端子はトランジスタＱ
71のベース端子に接続されているため、トランジスタＱ
70のコレクタ・エミッタ間電圧ＶCEはＱ71のベース・エ
ミッタ間電圧ＶBEと等しい。この電圧は電源電圧ＶDDが
大きく変動したとしてもほとんど変動しない。
【０２３２】一方、トランジスタＱ71のコレクタ端子は
トランジスタＱ72のエミッタ端子と接続されているた
め、その電位ＶCE2は ＶCE2＝ＶB−ＶBE3 となる。ここでＶBE3はトランジスタＱ72のベース・エ
ミッタ間電圧である。そのためＶBをＶBEの２倍程度と
なるように選べばトランジスタＱ70とトランジスタＱ71
のコレクタ・エミッタ間電圧は同程度となり、またＶDD
電圧の大きな変動に対しても、小さな変動幅に抑えるこ
とが可能となる。このように、トランジスタＱ72はトラ
ンジスタＱ71のコレクタ電位を電源電圧ＶDDの変動から
遮蔽（シールド）する効果を持つ。
【０２３３】図４０はより詳細な第７の実施の形態を示
す回路図であって、図３９における補助電源ＶBの作成
のため、第１の実施の形態における図２７と同様の回路
を採用した場合の例である。図中破線で囲まれた部分Ｇ
vb1がＶB発生のために追加された部分であり、その他の
部分は図３９と同様の構成となっている。Ｑ74，Ｑ75は
バイポーラＮＰＮトランジスタであってサイズ比が１：
Ｋの比率に設定されている。Ｍ74，Ｍ75はＰチャネルＭ
ＯＳトランジスタであって、ソース端子は電源ＶDDに接
続され、ゲート端子はそれぞれ共通に接続され、Ｍ74，
Ｍ75とでカレントミラー回路を構成している。Ｍ74のド
レーン端子にはＲ75とＲ74の直列回路が接続され、Ｒ74
の他端にはＱ74のコレクタ端子とＱ75のベース端子とが
接続されている。Ｍ74のドレーン端子電圧がＶBとして
取り出されＱ72のベース端子に接続される。
【０２３４】第１の実施の形態について詳細に説明した
のと同様の手続きを用いて図４０におけるＶB電位（Ｍ
74のドレーン端子電位）を計算することができ、 ＶB＝ＶBE＋（Ｒ75／Ｒ74）・（ｋＴ／ｑ）lnＫ 得る。
【０２３５】ここで、ＶBEはＱ74のベース・エミッタ間
電圧、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の
電荷であり、ln（ｘ）は自然対数である。
【０２３６】Ｋ＞１とすると、上式の右辺第２項は正の
温度係数を持つのに対して、右辺第１項のＶBEは負の温
度係数を持つ。それゆえ、右辺第２項のＲ75とＲ74とを
適切な値に選定して、右辺第２項の温度上昇に伴う増加
が右辺第１項の温度上昇に伴う減少を相殺するようにす
ることにより、左辺ＶBの温度係数を無視し得る程度ま
で小さくすることができる。これにより、得られた補助
電圧ＶBをＱ72のベース端子に印加し、それによりＱ71
のコレクタ電位の上昇を規制してアーリ効果によるＶ
REF出力電圧の変動を軽減することができる。
【０２３７】（第７の実施の形態の効果）図４１は第７
の実施の形態の効果を示すグラフであって、図４０の回
路における電源電圧ＶDDに対する出力電圧ＶREFの傾向
をプロットしたものである。図４１からはバイポーラト
ランジスタのアーリ電圧が小さい場合であっても、ＶDD
によるＶREF電圧の影響が非常に小さく抑えられている
ことがわかる。
【０２３８】（第８の実施の形態）第８の実施の形態は
第７の実施の形態における回路に対してスタートアップ
のための回路を追加するとともに、スタートアップ時に
回路へ注入される電流量が過大となって起動ミスが起こ
らないようにするため、別にバイアス回路を設け、この
回路より発生したバイアス電位を元に電流注入するよう
にしたものである。
【０２３９】図４２において破線Ｇvb2内は補助電圧ＶB
の発生回路である。なお、回路動作としては第７の実施
の形態における図４０と同様なので対応する回路素子に
は同一の番号が付してある。Ｍ77，Ｍ76はＰチャネルＭ
ＯＳトランジスタであって、図４２の回路の電源電圧Ｖ
DDの立ち上がりが極めてゆっくりであった時に回路が起
動せず、ＶREF出力電圧が発生しない場合であっも、こ
のトランジスタを介して回路内に電流注入を行い強制的
に起動させるために設けられている。５５２はインバー
タ回路であって、図２４の回路により発生される、補助
データ書き込みのための指令信号補助ｂｉｔ３−ＷＲの
論理を反転して、Ｍ77，Ｍ76のゲート端子に印加する働
きをしている。
【０２４０】一点鎖線Ｃbs内はバイアス回路であって、
抵抗Ｒ78とＮチャネルＭＯＳトランジスタＭ78の直列接
続回路から成っている。Ｍ78のゲート端子はドレーン端
子に接続されており、ＶDD電圧が変化したとしても、そ
のドレーン電位はＶt＋αの程度におさえられ、ドレー
ン電位のＶDD電圧依存性の低減をはかる働きをする。こ
こで、ＶtはＭ78のしきい値電圧で、α（α＞０）はＲ
78の抵抗値やＶDD電圧値になどに依存するが、概ねＶt
よりも小さい値となるよう、前記抵抗値やＭ78のディメ
ンジョンを決定する。
【０２４１】（第８の実施の形態の動作）第８の実施の
形態では第３の実施の形態と同様の動作を行なう。
【０２４２】いまプリンタ装置の電源が投入され、この
時なんらかの原因で電源電圧ＶDDの立ち上がりが極めて
ゆっくりであった場合、第３の実施の形態における例の
ように、ＶREF電圧出力が発生しないままとなることが
考えられる。
【０２４３】このとき、印刷に先だって発生するロジッ
ク信号、ここでは補正ｂｉｔ３−ＷＲを用いてバイポー
ラトランジスタＱ74，Ｑ75，Ｑ70，Ｑ71等のベース端子
から電流注入して、Ｑ74，Ｑ75，Ｑ70，Ｑ71を遮断状態
から脱出させ、本来の動作点へと移行させる。
【０２４４】第３の実施の形態における回路において
は、Ｍ76，Ｍ77に相当する素子としてＮチャネルＭＯＳ
トランジスタを用いて電源ＶDDより直接に電流注入する
構成としていた。
【０２４５】このとき、電流注入のためのＮチャネルＭ
ＯＳトランジスタＭ77、Ｍ76のオン抵抗が過小である
と、所定外の大電流が注入され、Ｑ74，Ｑ70のベース電
流が過大となりこれらトランジスタは飽和してしまう。
【０２４６】これによりＱ74やＱ70のコレクタ電位は非
常に小さい値となってしまい、Ｑ75やＱ71は遮断状態と
なる。
【０２４７】以上のような不具合の発生を予め考慮して
Ｍ77やＭ76の素子特性が決定される訳であるが、別の方
法として電流注入のための電位を、所望の被注入点電位
（抵抗Ｒ75の上端、抵抗Ｒ71の上端）相当としておくこ
ととしても良い。
【０２４８】第８の実施の形態はＶDD電圧をＲ78とＭ78
とでいわば分圧して低い電圧を作成しておき、前記電圧
（電流注入のための電位）としている。いま、補正ｂｉ
ｔ３−ＷＲ信号が発生したとき（Ｈｉｇｈレベルのと
き）インバータ回路によりＭ77，Ｍ76のゲート電位はＬ
ｏｗレベルとなってＭ77，Ｍ76はオンし、前記分圧電位
からＲ75やＲ71を介してＱ74，Ｑ75，Ｑ70，Ｑ71等ベー
ス端子に電流注入が行なわれる。
【０２４９】一方、補正ｂｉｔ３−ＷＲ信号がオフした
とき（Ｌｏｗレベルのとき）にはインバータ回路５５２
の出力はＨｉｇｈレベルとなってＭ77，Ｍ76はオフして
回路動作には何ら影響を与えない。
【０２５０】（第８の実施の形態の効果）プリンタ装置
の電源投入時、電源電圧の立ち上がりが極めてゆっくり
であった場合などの何らかの原因により、ＶREF電圧が
発生できなかったとしても、印刷前に発生するロジック
信号によりＶREF発生回路を起動することができる。ま
た、回路の素子特性の設定が多少不正確であったとして
も、起動に失敗することがなくなり、信頼性に優れた温
度補償回路とすることができる。
【０２５１】（第９の実施の形態）第９の実施の形態は
ドライバＩＣの製造時における出荷テストに要する時間
短縮のためのテスト回路に関するものである。
【０２５２】前述した実施の形態などにおいてはヘッド
１台あたり２４９６個のＬＥＤ素子を備える場合を例と
しているが、ドライバＩＣもまた総計２４９６個ものＬ
ＥＤ駆動用出力端子を備えることになるため、そのテス
トについては切実な問題が発生する。
【０２５３】例えば、いま考察している構成において
は、ＬＥＤ素子の発光光量ばらつきの補正のため１６段
階に駆動電流を調整している。そのためドライバＩＣ単
体のテストのためには１端子当り１６回の電流測定を行
なう必要がある。
【０２５４】いま１回の電流測定のために１０ｍｓを要
すると仮定しよう。
【０２５５】このときＬＥＤヘッド１台を構成するのに
要するドライバＩＣのＬＥＤ駆動用の全端子をテストす
るためには、１０ｍｓ×１６×２４９６≒４００秒とい
う長時間を要することになる。
【０２５６】本実施の形態においては、ドライバＩＣに
テスト用の入力端子を設け、テスト時においてはＩＣの
動作が一部変更されるようにし、駆動端子１本当りに１
６回要していた電流測定を、１回の電流測定と４回の論
理レベルの比較のみで可能となるようにしている。
【０２５７】図４３は第９の実施の形態を示すブロック
図であって、９０１〜９２６はドライバＩＣである。ド
ライバＩＣにはＴＥＳＴなる入力端子が新たに設けられ
ている。ヘッドへの実装状態においては、本端子は開放
とされ、何らの接続を要しないようになっている。
【０２５８】図４４は第９の実施の形態におけるドライ
バＩＣ９０１〜９２６の内部の構成を示すブロック図で
ある。第９の実施の形態において新たに設けられた信号
入力端子ＴＥＳＴはＩＣ内部で抵抗９３０を介してグラ
ンドに接続されている。それゆえＴＥＳＴ端子を開放と
すると、その端子レベルはＬｏｗレベルとなる。ＴＥＳ
Ｔ端子に信号が入力されると、その信号はドライブ回路
２３０ｄに供給さる。
【０２５９】図４５はドライブ回路２３０ｄの回路を示
している。本回路は第１の実施の形態における図２０に
対応するものであって、９３１はインバータ回路、９３
２はＡＮＤ回路である。また、ＴＥＳＴ端子から入力さ
れる信号がＴＥＳＴ−Ｐとして記載されている。また９
３３は抵抗であって、ドライバＩＣの試験時（このとき
はまだウェハー状態にあり、ＬＥＤアレイチップには接
続されていない）にのみ接続される。そして抵抗９３３
はドライバＩＣのＬＥＤ駆動用端子５２５と接続され、
端子５２５から流出する電流は抵抗９３３により電圧Ｖ
OHに変換される。
【０２６０】この電圧ＶOHは図示しないＩＣの試験器へ
供給され、その中に設けられたウィンドウコンパレータ
回路へ接続される。この回路により、端子５２５の端子
電圧を正規の（良品ＩＣの）出力電圧に対して所定の範
囲（例えば、プラスマイナス数パーセントの範囲）内に
あるかどうかが判定され、端子５２５からの出力電流値
に異常のあるＩＣ、すなわちＶOHの異常なＩＣは不良品
であるとして排除することができる。
【０２６１】（第９の実施の形態の動作）図４６は図４
５の動作を示す模式図である。本図ではＴＥＳＴ−Ｐ信
号がＬｏｗレベルすなわちドライバＩＣのＴＥＳＴ端子
の開放される状況を示している。このとき、インバータ
回路９３１の出力はＨｉｇｈレベルとなり、第１の実施
の形態の図２０の回路と全く同じ論理動作が行なわれ
る。
【０２６２】すなわち、データラッチｄｏｔｎ信号とＬ
ＥＤ−ＤＲＶ−ＯＮ信号がともにオンとなると、ＡＮＤ
回路５０４の出力はＨｉｇｈレベルとなる。このときＡ
ＮＤ回路９３２の出力はＨｉｇｈレベルとなり、ＭＯＳ
トランジスタ５１４はオフ、５１９はオン状態となっ
て、主駆動トランジスタ（主たる駆動電流を供給する）
５２４のゲート電位はＶcontrol電位と等しくなる。こ
れによりトランジスタ５２４はこの電位によって決まる
電流を出力端子５２５へ供給する。
【０２６３】このとき補正ｂ３〜補正ｂ０の各信号につ
いても同様に、トランジスタ５２０〜５２３の各々は各
信号の論理レベルにより５２０，５２１，５２２，５２
３のＭＯＳトランジスタの形状寸法により決まる電流値
を端子５２５へと供給する働きをしている。
【０２６４】図４６に戻ると、ＴＥＳＴ端子が開放され
る状況においては、抵抗９３３の駆動時、主駆動トラン
ジスタ５２４は常にオン状態とされ、それにより流出さ
れる電流によって抵抗９３３にはＶOH0なる電圧が発生
する。
【０２６５】またこのとき補正ｂ３〜補正ｂ０の各信号
がそれぞれ単独にオン状態とされると、図４５のＭＯＳ
トランジスタ５２０〜５２３により決まる電流が抵抗９
３３へと、前記主駆動トランジスタ５２４からの電流と
加算されて流入して、抵抗９３３の両端電圧はＶOH0か
ら８ΔＶ，４ΔＶ，２ΔＶ，ΔＶなどの量変化させられ
る。ここでΔＶはＭＯＳトランジスタ５２３による駆動
電流と抵抗９３３の抵抗値の積に相当する電圧である。
【０２６６】第１の実施の形態について詳細に説明した
ように、各ＬＥＤ素子間の製造ばらつきによる発光光量
の差を補正するため各ＬＥＤ素子の駆動電流値を例えば
２％きざみで１６段階に調整することとしている。
【０２６７】抵抗９３３の両端に発生する電圧ＶOHは前
記電流に比例するものであるため、前述したΔＶとＶ
OH0との比もまた２％となる。
【０２６８】それゆえ主駆動トランジスタ５２４がオン
している状況において、補正ｂ０用トランジスタ５２３
がオンするかしないかによるＶOHの変動は、２％程度で
あり、この電圧変動を図示しないＩＣ試験器内のウィン
ドウコンパレータ回路のしきい値電圧の調整によって検
出することは困難である。
【０２６９】図４７はドライバＩＣのＴＥＳＴ端子に、
ＩＣの単体試験のために、ＩＣ試験器によりＨｉｇｈレ
ベル信号を印加した場合の状況を示す模式図である。
【０２７０】図４７の説明の前に図４５に戻ると、いま
の場合、ドライバＩＣのＴＥＳＴ端子にはＩＣ試験器に
よりＨｉｇｈレベルとされている。このときＴＥＳＴ−
Ｐ信号はＨｉｇｈレベルとなっていて、インバータ回路
９３１の出力はＬｏｗレベル、ＡＮＤ回路９３２の出力
はＬｏｗレベルとなっている。これにより、Ｐチャネル
ＭＯＳトランジスタ５１４はＯＮ、ＮチャネルＭＯＳト
ランジスタ５１９はＯＦＦとなり、主駆動トランジスタ
５２４のゲート・ソース間電圧はほとんどゼロとなって
このトランジスタはＯＦＦ状態とされる。それゆえ図４
５における主駆動トランジスタ５２４のオンにより発生
していた電圧ＶOH0は図４７においては無くなってい
る。
【０２７１】図４７において補正ｂ３から補正ｂ０信号
をそれぞれ単独にオンすることとすると、図４５の端子
５２５に発生する出力電圧ＶOHはそれぞれ８ΔＶ，４Δ
Ｖ，２ΔＶ，ΔＶとなる。また補正ｂ３から補正ｂ０信
号をすべてオフ状態とした場合にはＶOHはゼロボルトと
なる。このように補正データの各ビットのオン，オフに
よる結果はＶOHに対してΔＶの８倍，４倍，２倍，１倍
というように、相対的に大きな変化率となって現われる
ため、この電圧をＩＣ試験器のウィンドウコンパレータ
回路により判定することが容易に行なえ、ＩＣ試験のた
めの１端子当り１６回の電流測定が必要なくなる。
【０２７２】次に図４８と図４９を用いてＩＣ単体試験
時におけるドライバＩＣへの転送データの設定例につい
て説明する。図４８と図４９は第１の実施の形態におけ
る図２５に対応するもので、ドライバＩＣのＳＥＬ端子
入力はＨｉｇｈレベルであるとして記述されている。
【０２７３】まず図４５における主駆動電流を測定す
る。そのために図４８のタイムチャートに示すようにし
て補正データの転送を行なう。
【０２７４】ａ部においてＬＯＡＤＩ端子をＨｉｇｈレ
ベルとし、ＤＡＴＡＩ3〜ＤＡＴＡＩ0端子をＬｏｗレベ
ルとする。
【０２７５】次いでＣＬＫＩ端子にクロック信号を入力
する。（Ｂ部） 本実施の形態の構成においては、２４パルス分のクロッ
ク入力によりドライバＩＣ内部のシフトレジスタにはオ
ール０がセットされる。
【０２７６】次いでＣ部において、ＳＴＢ端子に３パル
スの信号を与えるとドライバＩＣの内部信号である補正
データＷＲ信号が発生して、シフトレジスタに転送され
ているデータがメモリセルアレイ２３０ｃ中のｂｉｔ３
位置（図１６のＣ3）に書き込みがなされる。
【０２７７】以降同様にしてＥ部，Ｈ部，Ｋ部のように
して入力されたオール０のデータが、それぞれＧ部，Ｊ
部，Ｍ部においてメモリセルに書き込まれる。
【０２７８】最後にｂ部においてＬＯＡＤＩ端子レベル
をＬｏｗに戻して一連のシーケンスが完了する。
【０２７９】以上の処理によりドライバＩＣ内部のすべ
てのＬＥＤ駆動用端子について図４５の補正ｂ３〜補正
ｂ０信号はすべてＬｏｗとなる。
【０２８０】これにより、トランジスタ５２０〜５２３
はすべてＯＦＦとなり、ＯＮされることはない。
【０２８１】次いでＬＯＡＤＩ端子をＬｏｗレベルとし
たまま従来技術による方法と同様にデータ転送を行な
い、図４５におけるデータラッチｄｏｔｎ信号をＨｉｇ
ｈレベルとした後、ＳＴＢ端子をＬｏｗレベルとする。
【０２８２】それにより主駆動トランジスタ５２４のみ
がＯＮとなり、これにより主駆動電流のみを単独に測定
することが可能となる。
【０２８３】次いで補正のための補助トランジスタ５２
０〜５２３の回路が正常であるかどうかの検査が行なわ
れる。これは、ＩＣの製造工程において配線の断線や電
源系への短絡の発生したＩＣを生じた場合にそれを検出
して、不良品として排除するためである。
【０２８４】以降の例では補正データのｂｉｔ０につい
て着目することにし、このための回路、すなわち図１６
のＣｏ、図１８のトランジスタ４７１，４７２，ＮＡＮ
Ｄ回路４５１，４５２、図４５のＡＮＤ回路５０８，ト
ランジスタ５１３，５１８，５２３などが正常に製造さ
れているかどうかが検査可能となる。
【０２８５】さて図４９に戻り、ドライバＩＣのＴＥＳ
Ｔ端子をＨｉｇｈレベルに設定しておき、ａ部において
ＬＯＡＤＩ端子にＨｉｇｈレベルを設定して、Ｂ部，Ｅ
部，Ｈ部でＤＡＴＡＩ3〜ＤＡＴＡＩ0端子レベルのオー
ル０となるデータを、ＣＬＫＩ端子へのそれぞれ２４パ
ルス（「２４」は各ドライバＩＣ内のデータ転送用フリ
ップフロップの段数）ずつのクロック入力によりシフト
インさせる。
【０２８６】次いでＣ部，Ｆ部，Ｉ部におけるＳＴＢ端
子への３パルス（図２２の回路は３パルスで１サイクル
の動作をし、補正メモリセルへのデータ書込みが１回行
なわれる）の印加により、それぞれＤ部，Ｇ部，Ｊ部に
て示される補正データＷＲ信号によりメモリセルへの書
き込みを行なう。
【０２８７】更にＫ部のように、ＤＡＴＡＩ3〜ＤＡＴ
ＡＩ0端子にオール１のデータを設定してＣＬＫＩ端子
にクロック信号を入力、Ｌ部でのＳＴＢ端子へのパルス
印加、Ｍ部で示される書き込みパルスの発生と続き、補
正データのうち、ｂｉｔ０の部分にのみ１が設定され
る。
【０２８８】次いでＬＯＡＤ端子をＬｏｗレベルとし
（ｂ部）、従来技術による方法と同様にしてデータ転送
とＳＴＢ端子へのＬｏｗレベル設定を行なうと、次のよ
うになる。すなわち、図４５において、ＴＥＳＴ−Ｐ信
号はＨｉｇｈレベルであるから、ＡＮＤ回路９３２の出
力はＬｏｗとなって主駆動トランジスタはＯＦＦ、補正
ｂ０信号はＨｉｇｈレベルであり、ＡＮＤ回路５０４の
出力もまたＨｉｇｈレベルである。それゆえトランジス
タ５２３はＯＮさせられる。
【０２８９】一方、図１８の回路から出力される補正ｂ
３〜補正ｂ１の各信号はＬｏｗレベルであるので、その
他の補正用補助トランジスタ５２０〜５２２はＯＦＦと
なるはずである。
【０２９０】この状況は図４７において補正ｂ０のみオ
ンの場合に相当し、ドライバＩＣの出力端子５２５には
ＶOHとしてΔＶなる電圧が発生することになる。
【０２９１】もし、ＩＣ内部に何らかの製造上の欠陥が
発生していた場合、この電圧がゼロボルトとなるか３Δ
Ｖ以上となる（例えば図４５におけるＡＮＤ回路５０７
の入力信号補正ｂ１が電源ＶDDと短絡してときは２ΔＶ
＋ΔＶ＝３ΔＶとなり、同様に入力信号補正ｂ２、ｂ３
が電源ＶDDと短絡しているときはそれぞれ５ΔＶ、９Δ
Ｖとなる）ので、本来の値から大きく相違しており、判
別は容易である。
【０２９２】（第９の実施の形態の効果）以上のよう
に、ドライバＩＣ単体での試験を容易にして、テスト時
間を短縮するためにテスト用の端子入力を設け、これに
より主駆動トランジスタをＯＦＦとし、補助トランジス
タのみを選択的に駆動できる構成とした。
【０２９３】それにより本実施の形態を適用しない場合
に必要な１６回の電流測定を、本実施の形態を適用する
ことにより１回の電流測定と４回の出力電圧判定のみで
ＩＣの良否判定可能とでき、ＩＣ試験時間の短縮とそれ
によるＩＣの製造コストの削減に寄与することができ
る。
【０２９４】（第１０の実施の形態）第１０の実施の形
態はＬＥＤヘッドの実装方法に関するものである。
【０２９５】本ヘッドの実装においては、ドライバＩＣ
とＬＥＤアレイチップとで、それぞれの電極面を対応さ
せて接着して構成している。そしてドライバＩＣの制御
信号端子と電源端子、およびＬＥＤアレイのコモン電極
とをワイヤーボンディング接続によりプリント配線板上
の配線パターンに接続している。
【０２９６】このとき、ＬＥＤアレイのコモン電極配線
は一旦ドライバＩＣ上のボンディングパッド（ダミーパ
ッド）に接続され、このパッドに接続されたもう一本の
ボンディングワイヤーによりプリント配線板上の配線パ
ターンに接続される。いわばドライバＩＣ上に構成され
た中継用のパッドにて中継される形で、ＬＥＤアレイの
カソード側コモン電極はプリント配線板に配線される。
【０２９７】本実施の形態は第９の実施の形態で述べ
た、ドライバＩＣの単体テストのためのテスト用入力端
子と、前記したＬＥＤコモン電極配線の中継用端子とを
兼用する構成としたものである。これにより、第９の実
施の形態において必要であった、ドライバＩＣの単体テ
ストのための専用端子を独立に設けるという無駄がなく
なり、ＩＣのチップ面積の縮小とそれによるコスト低減
が可能となる。
【０２９８】図５０はＬＥＤヘッドの実装状況を示す断
面図であって、１列に整列されたドライバＩＣとＬＥＤ
アレイチップの列の横断面を示している。５６０はプリ
ント配線板、５６１はドライバＩＣ、５６２はＬＥＤア
レイチップである。また５６３は第１のボンディングワ
イヤーであって、ＬＥＤアレイ５６２の上面５６２ｂに
形成されたＬＥＤのコモンカソード電極ＣＣと、ドライ
バＩＣの上面に設けられた中継用パッドＤＵＭＭＹとを
接続している。５６４は第２のボンディングワイヤーで
あって、前記中継用パッドＤＵＭＭＹとプリント配線板
５６０上のグランド電極ＧＮＤとを接続している。
【０２９９】さて、ドライバＩＣ５６１において、前記
した中継用パッドＤＵＭＭＹは、その他のＩ／Ｏパッド
が正方形の形状を持つのに対して、それのほぼ２倍の面
積を持つ長方形の形状となっており、ここに２本のワイ
ヤー５６３と５６４とがワイヤーボンディングされる。
これとは別の箇所にＬＥＤ駆動のための専用電源端子Ｖ
DDが設けられ、図示しないボンディングワイヤーによっ
てプリント配線板５６０の電源配線に接続される。
【０３００】ドライバＩＣ５６１にはまたＬＥＤ駆動の
ための駆動出力端子ＤＯ1〜ＤＯ96が設けられている。
これは、図４５における端子５２５に対応するもので、
ドライバＩＣ上では千鳥状に配列されている。ＬＥＤア
レイ５６２の下面５６２ａにはＬＥＤ素子が多数形成さ
れており、そのアノード端子ＡＸが、千鳥状に電極形成
されている。なお、ＬＥＤ素子は端面発光形のものであ
り、その光出力の方向が図中矢印ＬＧにて示されてい
る。
【０３０１】ＬＥＤアレイ中には９６個のＬＥＤ素子が
形成されており、それぞれのＬＥＤ素子のカソード電極
は共通に接続されている。これら共通に接続されたカソ
ード電極ＣＣが図示した上面５６２ｂに形成されてい
る。ドライバＩＣとＬＥＤアレイの各電極は、接続材Ａ
ＤＨにより接続されている。この接続材ＡＤＨは、エポ
キシ樹脂を主体とする構成材中に微小形状の金粒子が分
散されたものである。
【０３０２】ドライバＩＣ上に形成された駆動電極とＬ
ＥＤアレイの電極とは対向配置され前記した樹脂を介在
させ、加圧、接着される。このとき両者の電極面同士は
位置ずれのないように精密に位置決めされ、樹脂中に分
散された全粒子を介して両者の電気的な接続がなされ
る。
【０３０３】図５１はドライバＩＣ５６１上に形成され
た電極パッドの配置を示している。前記したボンディン
グワイヤー中継のためのダミーパッドＤＵＭＭＹは図中
のＩＣのコーナ部（図では上側と下側）および中央部付
近に配置されている。
【０３０４】第１の実施の形態の図１などに記載されて
いるように、その他の制御信号端子が、ＤＡＴＡＩ0〜
ＤＡＴＡＩ3，ＣＬＫＩ，ＬＯＡＤＩ，ＶDD，ＳＴＢ，
ＧＮＤ，ＳＥＬ，ＧＮＤ，ＶREF，ＶDD，ＬＯＡＤＯ，
ＣＬＫＯ，ＤＡＴＡＯ3〜ＤＡＴＡＯ0などのように配置
されている。
【０３０５】図中、１番下に配置されたダミーパッドＤ
ＵＭＭＹは第９の実施の形態において追加されたＩＣテ
ストのための端子ＴＥＳＴと兼用されるものであり、図
５１ではＤＵＭＭＹ／ＴＥＳＴとして記載されている。
【０３０６】図５１ではダミーパッドは３箇所に配置さ
れており、ＬＥＤアレイのコモンカソード電極ＣＣの３
箇所を本パッドを中継してプリント配線板のグランド電
極ＧＮＤに接続することが可能となる。
【０３０７】前述したように、ＤＵＭＭＹ／ＴＥＳＴ端
子はＬＥＤのカソード電極をプリント配線板のグランド
電極に接続するために用いられる。そのためＤＵＭＭＹ
／ＴＥＳＴ端子はプリント配線板のグランド電極に配線
されるので、プリント配線板に実装された状態では、そ
の端子は電気的にＬｏｗレベルとなって、ドライバＩＣ
の回路動作には支障を与えない。
【０３０８】（第１０の実施の形態の動作）前述したよ
うに、本実施の形態において設けられたＤＵＭＭＹ／Ｔ
ＥＳＴ端子はプリント配線板のグランド電極に配線され
るため、その端子は電気的にＬｏｗレベルとなって、ド
ライバＩＣの回路動作には支障を与えない。そのため第
１〜第９の実施の形態にて詳細に説明したような回路動
作を行なうことが可能となる。一方、ＩＣの中央部付近
に設けられた４箇所の電極パッドＶDDは、ＬＥＤ素子を
駆動するための専用電源端子となっている。さらに、図
５１の左側に配置されるのはＬＥＤ駆動用端子であっ
て、千鳥状に配置され、図５１ではＤＯ1〜ＤＯ96とし
て記載されている。
【０３０９】（第１０の実施の形態の効果）本実施の形
態は第９の実施の形態で述べた、ドライバＩＣの単体テ
ストのためのテスト用入力端子と、ＬＥＤアレイのコモ
ン電極配線の中継端子とを兼用する構成としたものであ
る。これにより第９の実施の形態において必要であっ
た、ドライバＩＣの単体テストのための専用端子を独立
して設けるという無駄がなくなり、ＩＣチップ面積の縮
小と、それによるコストの低減が可能となる。
【０３１０】（変形例）第１〜第１０の実施の形態では
ＬＥＤヘッドの発光光量ばらつきを補正する回路とその
制御方法について説明したが、駆動する素子を発熱抵抗
体とすることによりサーマルプリントヘッドにも適用可
能である。また、印字ヘッドに限らず、表示装置に適用
することも可能である。その場合、補正データは、駆動
エネルギーの補正のためのものである。
【０３１１】以上の実施の形態では、温度検出回路や駆
動装置がプリンタに適応されているが、本発明の温度検
出回路及び駆動装置はプリンタ以外のものにも適用でき
る。
【０３１２】
【発明の効果】以上のように、本発明の温度検出回路
は、簡単な構成により温度を検出し、検出温度を示す信
号を発生することができる。
【０３１３】また、半導体集積回路内に形成し得るもの
とすることにより、半導体集積回路内部の温度または半
導体集積回路に近傍に配置される物の温度の検出に用い
ることができる。例えば、集積回路内の温度を検出し、
同じ集積回路内の他の回路や、また該集積回路に近接し
て配置された物（他の集積回路、電子素子、光素子等）
の過負荷等の異常を検出したり、（異常ではなく）正常
な範囲における負荷やデューティの程度を検出するのに
利用することができる。また、これらの回路や素子等が
温度特性を有する場合に、その温度特性の補償をするの
に利用することもできる。
【０３１４】例えば、実施の形態として詳しく説明した
ように、被駆動素子の駆動パワーの温度補償に利用する
ことができる。
【０３１５】また、実施の形態として詳しく説明したよ
うに、被駆動素子の駆動回路を構成するドライバＩＣ内
に温度検出回路を形成し、駆動回路に温度補償のための
回路を含ませた構成とすることにより、温度補償を一層
簡単な構成で行うことができる。
【０３１６】さらにまた、実施の形態として詳しく説明
したように、被駆動素子が複数のＩＣチップに形成され
ており、各被駆動素子ＩＣチップの対応して設けられた
ドライバＩＣ内に温度検出回路を設け、ドライバＩＣ毎
にその温度に応じて被駆動素子の駆動電流を増減する構
成とすることにより、被駆動素子ＩＣ毎に温度補償を行
うことができる。また、ドライバＩＣが被駆動素子ＩＣ
間および素子間のばらつきを補正する回路を有する場合
に、該補正回路に若干の追加をするのみで、ばらつき補
正と温度補償を併せて行うことができる。
【図面の簡単な説明】
【図１】 ＬＥＤヘッドの構成を示すブロック図であ
る。
【図２】 図１の制御ＩＣ内の構成を示すブロック図で
ある。
【図３】 図２の制御ＩＣ内のモード制御部１００ｂの
一例を示すブロック図である。
【図４】 図２の制御ＩＣ内のＥＥ−ＰＲＯＭ１００ｅ
の一例を示すブロック図である。
【図５】 図２の制御ＩＣ１００内のＤＡＴＡ3〜ＤＡ
ＴＡ0の端子の周辺回路部を示すブロック図である。
【図６】 図２の制御ＩＣ１００内のＤＡＴＡＯ3〜Ｄ
ＡＴＡＯ0の出力端子の周辺回路部を示すブロック図で
ある。
【図７】 図２の制御ＩＣ１００内のクロック制御部１
００ａの一例を示すブロック図である。
【図８】 図２の制御ＩＣ１００内のカウンタ回路１０
０ｃの一例を示すブロック図である。
【図９】 図１の実施の形態において、ＬＥＤヘッドへ
コマンド信号を送出してヘッドの動作モードを設定する
ときの動作を示すタイムチャートである。
【図１０】 ｄ3〜ｄ0よりなるコマンドデータの割り当
てを示す表である。
【図１１】 ＲＤモードコマンドを送出した後、ＥＥ−
ＰＲＯＭのデータを読み出すときの動作を示すタイムチ
ャートである。
【図１２】 ＥＥ−ＰＲＯＭからのデータ読み出し状況
を示すタイムチャートである。
【図１３】 ＥＥ−ＰＲＯＭへのデータ書き込みの状況
を示すタイムチャートである。
【図１４】 図１のドライバＩＣ１０１の構成を示すブ
ロック図である。
【図１５】 図１４のデータシフトレジスタ２３０ａの
内部構成と、その周辺の接続を示す図である。
【図１６】 シフトレジスタ２３０ａ、ラッチ回路群２
３０ｂ、補正データ記憶回路２３０ｃ、ドライブ回路２
３０ｄの相互接続を示す図である。
【図１７】 印字データラッチ回路４０１〜４２４を示
す図である。
【図１８】 補正メモリセルアレイの構成例を示す図で
ある。
【図１９】 基準電流回路の一例を示す回路図である。
【図２０】 ドライバＩＣ１０１のドライブ回路２３０
ｄ内の、一個のＬＥＤ（ｎ番目のドット）の駆動のため
の回路部分を示す回路図である。
【図２１】 ＬＥＤの光量ばらつきをドットごとに補正
する回路の動作を説明するための模式図である。
【図２２】 ドライバＩＣ１０１のタイミング発生回路
を示す。
【図２３】 ドライバＩＣ１０１の補正ビット位置カウ
ンタ回路を示す。
【図２４】 ドライバＩＣ１０１に内蔵されるワード線
デコーダ回路を示す。
【図２５】 補正データの書込みの動作を示すタイムチ
ャートである。
【図２６】 ドライバＩＣのメモリセルアレイへ、デー
タ書き込みするときのタイミング発生回路、補正ビット
位置カウンタ、およびワード線デコーダ回路の動作を示
すタイムチャートである。
【図２７】 第１の実施の形態における、温度補償用基
準電圧発生回路を示す回路図である。
【図２８】 第２の実施の形態における、温度補償用基
準電圧発生回路を示す回路図である。
【図２９】 第３の実施の形態における、温度補償用基
準電圧発生回路を示す回路図である。
【図３０】 図２９の動作を説明するためのタイムチャ
ートで示す。
【図３１】 第４の実施の形態における、ＬＥＤヘッド
のブロック図である。
【図３２】 第４の実施の形態における、温度補償用基
準電圧発生回路を示す回路図である。
【図３３】 第５の実施の形態における、温度補償用基
準電圧発生回路を示す回路図である。
【図３４】 ＬＥＤ素子のジャンクション温度が上昇し
て、その発光パワーが減少するとき、ＬＥＤの駆動電流
を増加させ、発光パワーの温度補償を行ない発光パワー
を一定に保つ制御を行なう場合における、ＬＥＤのジャ
ンクション温度に対する駆動電流の関係を示すグラフで
ある。
【図３５】 第６の実施の形態における、ＬＥＤヘッド
の構成を示すブロック図である。
【図３６】 ＬＥＤドライバＩＣ６０１〜６２６におけ
る基準電流作成回路の部分を示す回路図である。
【図３７】 第１の実施の形態の温度補償用基準電圧発
生回路の特性を示すグラフである。
【図３８】 第１の実施の形態の温度補償用基準電圧発
生回路の出力電圧における、電源電圧依存性を示すグラ
フである。
【図３９】 第７の実施の形態における、温度補償用基
準電圧発生回路を示す回路図である。
【図４０】 第７の実施の形態における、温度補償用基
準電圧発生回路を示す回路図である。
【図４１】 図４０の回路の特性を示すグラフである。
【図４２】 第８の実施の形態における、温度補償用基
準電圧発生回路を示す回路図である。
【図４３】 第９の実施の形態における、ＬＥＤヘッド
のブロック図である。
【図４４】 第９の実施の形態における、ドライバＩＣ
の構成を示すブロック図である。
【図４５】 第９の実施の形態における、ドライバＩＣ
内のＬＥＤ駆動回路である回路図である。
【図４６】 図４５の動作を説明する模式図である。
【図４７】 図４５の動作を説明する模式図である。
【図４８】 第９の実施の形態の動作を説明するタイム
チャートである。
【図４９】 第９の実施の形態の動作を説明するタイム
チャートである。
【図５０】 第１０の実施の形態での、ＬＥＤヘッドの
構成を示す断面図である。
【図５１】 第１０の実施の形態における、ドライバＩ
Ｃの端子配置を示す図である。
【図５２】 従来の電子写真プリンタにおけるプリンタ
部制御回路のブロック図である。
【図５３】 従来の電子写真プリンタのタイムチャート
である。
【図５４】 従来のＬＥＤヘッドの構造を示す回路図で
ある。
【図５５】 ＬＥＤヘッドの構成と、ヘッドの各ドット
ごとの光量（発光パワー）のばらつきを対比させて描い
たグラフである。
【符号の説明】
１００：制御ＩＣ、 １００ｅ：ＥＥ−ＰＲＯＭ、 １
０１〜１２６、６０１〜６２６，９０１〜９２６：ドラ
イバＩＣ、 ２３０ａ：シフトレジスタ、 ２３０ｂ：
ラッチ回路群、 ２３０ｃ：補正データ記憶回路、 ２
３０ｄ：ドライブ回路、 ２４７：基準電流回路、 ３
０１ａ〜３２４ｄ：フリップフロップ回路、 ＣＭ１ａ
〜ＣＭ２４ｄ：メモリセルアレイ、 ｃ０〜ｃ３：メモ
リセル、 ５０１，５５１：演算増幅器、 ５２５：Ｌ
ＥＤ駆動用端子、 ６３０：バンドギャップリファレン
スＩＣ。

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 互いに異なる形状比を持つ第１及び第２
    のバイポーラトランジスタ（Ｑ1、Ｑ2；Ｑ70、Ｑ71）
    と、 上記第１及び第２のバイポーラトランジスタにより制御
    される第１及び第２のＭＯＳトランジスタ（Ｍ1、Ｍ2；
    Ｍ71、Ｍ72）から成るカレントミラー回路と、 該カレントミラー回路の出力電流を電圧に変換して出力
    する回路とを備え少なくとも上記第１及び第２のバイポ
    ーラトランジスタが被検出温度またはこれに対応する温
    度となるように配設されていることを特徴とする温度検
    出回路。
  2. 【請求項２】 上記第１及び第２のＭＯＳトランジスタ
    は、ソース端子が電源（ＶDD）に接続され、ゲート端子
    が共通接続された第１及び第２のＰチャネルＭＯＳトラ
    ンジスタ（Ｍ1、Ｍ2；Ｍ71、Ｍ72）から成り、 上記第１のバイポーラトランジスタが、 エミッタがグランドに接続された第１のバイポーラＮＰ
    Ｎトランジスタ(Ｑ1；Ｑ70）から成り、 上記第２のバイポーラトランジスタが、 エミッタがグランドに接続され、ベースが上記第１のバ
    イポーラトランジスタ（Ｑ1、Ｑ70）のコレクタに接続
    され、コレクタが上記第２のＭＯＳトランジスタ
    （Ｍ2、Ｍ72）のドレーンに接続されたバイポーラＮＰ
    Ｎトランジスタ（Ｑ2、Ｑ71）から成り、 さらに、 ソース端子が電源（ＶDD）に接続され、ゲート端子が上
    記第１及び第２のＭＯＳトランジスタ（Ｍ1、Ｍ2；
    Ｍ71、Ｍ72）のゲートに接続された第３のＭＯＳトラン
    ジスタ（Ｍ3；Ｍ73）と、 一端が上記第１のＭＯＳトランジスタ（Ｍ1；Ｍ71）の
    ドレーンに接続された第１の抵抗（Ｒ1；Ｒ71）と、 一端が上記第１の抵抗（Ｒ1；Ｒ71）の他端に接続さ
    れ、他端が上記第１のバイポーラトランジスタ（Ｑ1；
    Ｑ70）のコレクタに接続された第２の抵抗（Ｒ0；
    Ｒ70）と、 一端が、上記第３のＭＯＳトランジスタトランジスタ
    （Ｍ3；Ｍ73）のドレーンに接続され、他端がグランド
    に接続された第３の抵抗（Ｒ3；Ｒ73）とを備え、 上記第１のバイポーラトランジスタ（Ｑ1；Ｑ70）のベ
    ース端子は上記第１の抵抗（Ｒ1；Ｒ71）と上記第２の
    抵抗（Ｒ0、Ｒ70）の接続点に接続されており、 上記第２及び第３の抵抗（Ｒ0、Ｒ3；Ｒ70、Ｒ73）は、
    互いに略等しい温度係数を有し、 上記第３の抵抗（Ｒ3；Ｒ73）の上記一端の電位を温度
    検出出力として出力することを特徴とする請求項１に記
    載の温度検出回路。
  3. 【請求項３】 上記カレントミラー回路がカスコード型
    のものであることを特徴とする請求項１または２に記載
    の回路。
  4. 【請求項４】 上記第１ないし第３のＭＯＳトランジス
    タトランジスタ(Ｍ1〜Ｍ3）をそれぞれ第４ないし第６
    のＭＯＳトランジスタトランジスタ(Ｍ4〜Ｍ6）を介し
    て上記電源（ＶDD）に接続し、 上記第４〜第６のＭＯＳトランジスタ（Ｍ4〜Ｍ6）のゲ
    ートが互いに共通接続されていることを特徴とする請求
    項２に記載の回路。
  5. 【請求項５】 温度検出が望まれるときに供給される検
    出要求信号を受け、駆動信号を発生する起動回路をさら
    に備えたことを特徴とする請求項１〜４のいずれかに記
    載の回路。
  6. 【請求項６】 上記駆動信号により、上記第１のバイポ
    ーラトランジスタ（Ｑ1）に電流を供給することを特徴
    とする請求項５に記載の回路。
  7. 【請求項７】 上記第１のＭＯＳトランジスタ（Ｍ1）
    に並列に接続された起動用ＭＯＳトランジスタ（Ｍ7）
    を有し、 上記検出要求信号が上記起動用ＭＯＳトランジスタ（Ｍ
    7）のゲートに供給されることを特徴とする請求項６に
    記載の回路。
  8. 【請求項８】 さらに、上記第２のバイポーラトランジ
    スタ（Ｑ71）のコレクタ端子と、上記第２のＭＯＳトラ
    ンジスタ（Ｍ72）のドレーンの間に、第３の、ベース接
    地バイポーラトランジスタ（Ｑ72）を挿入したことを特
    徴とする請求項２に記載の回路。
  9. 【請求項９】 上記のベース接地バイポーラトランジス
    タ（Ｑ72）は、コレクタが上記第２のＭＯＳトランジス
    タ（Ｍ72）のドレーンに接続され、エミッタが上記第２
    のバイポーラトランジスタ（Ｑ71）にコレクタに接続さ
    れ、ベースが補助電源（ＶB）に接続されていることを
    特徴とする請求項８に記載の回路。
  10. 【請求項１０】 上記補助電源（ＶB）は、 ソース端子が電源（ＶDD）に接続され、ゲート端子が共
    通接続されたカレントミラー回路を構成する第４及び第
    ５のＭＯＳトランジスタ（Ｍ74、Ｍ75）と、 エミッタがグランドに接続された第３のバイポーラトラ
    ンジスタ（Ｑ74）と、 エミッタがグランドに接続され、ベースが上記第３のバ
    イポーラトランジスタ（Ｑ74)のコレクタに接続され、
    コレクタが上記第５のＭＯＳトランジスタ(Ｍ75）のド
    レーンに接続された第４のバイポーラトランジスタ（Ｑ
    75）と、 一端が上記第４のＭＯＳトランジスタ（Ｍ74）のドレー
    ンに接続された第４の抵抗（Ｒ75）と、 一端が上記第４の抵抗（Ｒ75）の他端に接続され、他端
    が上記第３のバイポーラトランジスタ（Ｑ74）のコレク
    タに接続された第５の抵抗（Ｒ74）と上記第３のバイポ
    ーラトランジスタ（Ｑ74）のベースは上記第４の抵抗
    （Ｒ75）と上記第５の抵抗（Ｒ74）の接続点に接続され
    ており、 上記第３のバイポーラトランジスタ（Ｑ74）と上記第４
    のバイポーラトランジスタ（Ｑ75）とは形状比が異な
    り、 上記第４の抵抗（Ｒ75）の上記一端から上記補助電源の
    出力が取り出されることを特徴とする請求項９に記載の
    回路。
  11. 【請求項１１】 温度検出が望まれるとき又はそれ以前
    に上記第４の抵抗（Ｒ75）の上記一端、及び上記第１の
    抵抗（Ｒ71）の上記一端に電流を注入する回路を備えた
    ことを特徴とする請求項１０に記載の回路。
  12. 【請求項１２】 上記注入回路が、 電源電圧を分圧する回路（Cbs）と、 上記温度検出が望まれるときに、上記分圧回路（Cbs）
    の出力を上記第４の抵抗（Ｒ75)の上記一端に接続する
    スイッチ（Ｍ77）と、 上記温度検出が望まれるときに、上記分圧回路（Cbs）
    の出力を上記第１の抵抗（Ｒ71）の上記一端に接続する
    スイッチ（Ｍ76）とを備えたことを特徴とする請求項１
    １に記載の回路。
  13. 【請求項１３】 上記検出要求信号が、電源電圧よりも
    低い電圧の信号であり、 該検出要求信号を発生するバイアス電位発生回路（Ｃ
    ｂ）を設けたことを特徴とする請求項５に記載の回路。
  14. 【請求項１４】 形状比の異なる第１及び第２のバイポ
    ーラトランジスタ（Ｑ51、Ｑ52）と、 上記第１及び第２のバイポーラトランジスタのベース・
    エミッタ間電圧の差を検出する演算増幅器（５５１）と
    を備え、 上記演算増幅器の出力により上記第１及び第２のバイポ
    ーラトランジスタのバイアス点を制御し、 さらに、上記演算増幅器の出力により制御される第３の
    バイポーラトランジスタ（Ｑ53）を有し、 上記第３のバイポーラトランジスタのコレクタ電流を元
    に温度を示す温度検出信号を発生する温度検出回路。
  15. 【請求項１５】 上記第１〜第３のバイポーラトランジ
    スタ（Ｑ51、Ｑ52、Ｑ53）が、コレクタが電源（ＶDD）
    に接続され、ベースが互いに共通接続されたＮＰＮトラ
    ンジスタであり、 さらに、 一端が上記第１のバイポーラトランジスタ（Ｑ51）のエ
    ミッタに接続された第１の抵抗（Ｒ10）と、 一端が上記第１の抵抗（Ｒ10）の他端に接続され、他端
    がグランドに接続された第２の抵抗（Ｒ11）と、 一端が上記第２のトランジスタ（Ｑ52）のエミッタに他
    端がグランドに接続された第３の抵抗（Ｒ12）と、 一端が上記第３のトランジスタ（Ｑ53）のエミッタに接
    続され、他端がグランドに接続された第４の抵抗
    （Ｒ13）とを備え、 上記演算増幅器は、 一方の入力端子が上記第１の抵抗（Ｒ10）と上記第２の
    抵抗（Ｒ11）の接続点に接続され、他方の入力端子が上
    記第３の抵抗（Ｒ12）の上記一端に接続され、出力端子
    が上記第１〜第３のバイポーラトランジスタ（Ｑ51〜Ｑ
    53）のベースに接続され、 上記第２の抵抗（Ｒ11）及び上記第３の抵抗（Ｒ12）の
    温度係数が互いに略等しく、 上記第１の抵抗（Ｒ10）及び上記第４の抵抗（Ｒ13）の
    温度係数が互いに略等しく、 上記第４の抵抗（Ｒ13）の上記一端の電位を上記温度検
    出信号として出力することを特徴とする請求項１４に記
    載の温度検出回路。
  16. 【請求項１６】 請求項１〜１５のいずれかに記載の温
    度検出回路と、 該温度検出回路から出力される、検出温度を表わす信号
    を受け、被駆動素子の駆動パワーを調整する温度補償駆
    動回路（５０１、５０２、Ｒref）とを備えた駆動装
    置。
  17. 【請求項１７】 上記温度検出回路が上記被駆動素子の
    温度を検出するように配置されていることを特徴とする
    請求項１６に記載の駆動装置。
  18. 【請求項１８】 温度補償駆動回路が、 それぞれドットの印字または表示のために駆動される被
    駆動素子の群を各サイクル毎に選択的に駆動する駆動回
    路（ＤＲＣ）であって、 駆動時における駆動素子と被駆動素子の発熱によって被
    駆動素子の温度が上昇して駆動パワーが減少するもので
    あり、 上記温度検出回路から出力される温度検出信号に比例す
    る駆動電流をもって被駆動素子を駆動することにより、
    上記駆動パワーの減少を補償することを特徴とする請求
    項１６又は１７に記載の駆動装置。
  19. 【請求項１９】 上記被駆動素子が複数の被駆動素子Ｉ
    Ｃチップに形成され、 上記駆動回路が、上記複数の被駆動素子ＩＣチップにそ
    れぞれ対応して設けられた複数のドライバＩＣに形成さ
    れ、 各ドライバＩＣは、対応する上記被駆動素子ＩＣチップ
    の近傍に、該被駆動素子ＩＣチップと熱結合されるよう
    に配置され、 上記検出回路が各ドライバＩＣチップ内に形成されてい
    ることを特徴とする請求項１８に記載の駆動装置。
  20. 【請求項２０】 上記温度検出信号の値がしきい値を超
    えたときに、上記駆動動作を停止させることを特徴とす
    る請求項１６に記載の駆動装置。
  21. 【請求項２１】 上記駆動装置が複数のドライバＩＣを
    含み、 更に、 安定電圧(ＶSHF)を発生する回路(６３０)と、 上記温度検出回路が、各ドライバＩＣ（６０１〜６２
    ６）内に設けられ、 上記安定電圧（ＶSHF)が各ドライバＩＣに供給され、 各ドライバＩＣ内に設けられ，上記温度検出回路から発
    生された温度検出信号（ＶREF）と、上記安定電圧(Ｖ
    SHF)との差の電圧を元に被駆動素子の駆動電流制御電圧
    （Ｖcontrol)を作成する回路（５０１、５０２、Ｒre
    f）とを備えたことを特徴とする請求項１６に記載の駆
    動装置。
  22. 【請求項２２】 それぞれドットの印字または表示のた
    めに駆動される被駆動素子の群を各駆動サイクル毎に選
    択的に駆動する駆動装置において、 上記被駆動素子の各々に対応して設けられた駆動回路
    （ＤＲＣ）の群と、 上記駆動回路（ＤＲＣ）の各々に対応して設けられ、上
    記駆動回路（ＤＲＣ）から上記被駆動素子に供給される
    駆動エネルギーの補正に用いられる補正データを蓄える
    ドット補正データ記憶素子（ＣＭ１ａ、ＣＭ１ｂなど）
    と、 上記の被駆動素子の各々を各駆動サイクル毎に駆動すべ
    きかどうかを示す駆動データを上記駆動回路（ＤＲＣ）
    の群に与えるとともに、上記駆動回路（ＤＲＣ）による
    上記被駆動素子の駆動に先立って上記ドット補正データ
    記憶素子に上記補正データを与えるデータ転送手段（２
    ３０ａ）とを備え、 上記駆動回路（ＤＲＣ）は、それぞれ対応する駆動デー
    タ、対応するドット補正データ記憶素子（ＣＭ１ａ、Ｃ
    Ｍ１ｂなど）に蓄えられた補正データ、及び駆動電流制
    御電圧（Ｖcontrol）に基づいて、対応する被駆動素子
    を駆動し、 上記請求項１〜１５のいずれかに記載の温度検出回路の
    出力に基づいて、上記（Ｖcontrol）を制御することを
    特徴とする駆動装置。
  23. 【請求項２３】 上記請求項２２に記載の駆動装置を備
    え、 上記被駆動素子が印字素子であることを特徴とするプリ
    ンタ。
  24. 【請求項２４】 それぞれドットの印字または表示のた
    めに駆動される被駆動素子の群を各駆動サイクル毎に選
    択的に駆動する駆動装置において、 上記被駆動素子の各々に対応して設けられた駆動回路
    （ＤＲＣ）の群と、 上記駆動回路（ＤＲＣ）の各々に対応して設けられ、上
    記駆動回路（ＤＲＣ）から上記被駆動素子に供給される
    駆動エネルギーの補正に用いられる補正データを蓄える
    ドット補正データ記憶素子（ＣＭ１ａ、ＣＭ１ｂなど）
    と、 上記の被駆動素子の各々を各駆動サイクル毎に駆動すべ
    きかどうかを示す駆動データを上記駆動回路（ＤＲＣ）
    の群に与えるとともに、上記駆動回路（ＤＲＣ）による
    上記被駆動素子の駆動に先立って上記ドット補正データ
    記憶素子に上記補正データを与えるデータ転送手段（２
    ３０ａ）とを備え、 上記駆動回路（ＤＲＣ）は、それぞれ対応する駆動デー
    タ、および対応するドット補正データ記憶素子に蓄えら
    れた補正データに基づいて、対応する被駆動素子を駆動
    し、 上記補正データが第１ないし第ｎのビット（ｎ≧２）か
    らなり、上記複数のドット補正データ記憶素子（ＣＭ１
    ａ、ＣＭ１ｂなど）にそれぞれドット補正データの第１
    ビットを書込んだ後、上記複数のドット補正データ記憶
    素子にそれぞれ補正データの第２のビットを書込み、以
    下同様に第ｎのビットまで順に書込むことを特徴とする
    駆動装置であって、 上記駆動回路（ＤＲＣ）の各々は、第１ないし第ｎのビ
    ットのデータによって支配される駆動素子（５２０〜５
    ２３）と、上記のデータによって支配されない駆動素子
    （５２４）とを有し、 上記駆動回路に供給される制御信号（ＴＥＳＴ−Ｐ）の
    論理レベルの設定によって、上記第１ないし第ｎのビッ
    トの支配を受けない駆動素子（５２４）を非駆動状態と
    しうることを特徴とする駆動装置。
  25. 【請求項２５】 上記駆動回路、上記データ記憶素子、
    上記データ転送手段がドライバＩＣ（９０１、９０
    ２．．．）内に形成され、上記制御信号がドライバＩＣ
    の外部から供給され、 被駆動素子の共通電極が、上記ドライバＩＣ（９０１、
    ９０２．．．）上に設けられた中継用の電極（ＤＵＭＭ
    Ｙ）により中継してプリント配線板にワイヤーボンディ
    ング接続され、上記中継用の電極が、上記制御信号（Ｔ
    ＥＳＴ−Ｐ）を受ける端子を兼ねていることを特徴とす
    る請求項２４に記載の駆動装置。
JP14503197A 1997-06-03 1997-06-03 温度検出回路、駆動装置及びプリンタ Withdrawn JPH10332494A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14503197A JPH10332494A (ja) 1997-06-03 1997-06-03 温度検出回路、駆動装置及びプリンタ
US09/083,065 US6028472A (en) 1997-06-03 1998-05-21 Temperature sensing circuit, driving apparatus, and printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14503197A JPH10332494A (ja) 1997-06-03 1997-06-03 温度検出回路、駆動装置及びプリンタ

Publications (1)

Publication Number Publication Date
JPH10332494A true JPH10332494A (ja) 1998-12-18

Family

ID=15375816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14503197A Withdrawn JPH10332494A (ja) 1997-06-03 1997-06-03 温度検出回路、駆動装置及びプリンタ

Country Status (2)

Country Link
US (1) US6028472A (ja)
JP (1) JPH10332494A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005265521A (ja) * 2004-03-17 2005-09-29 Olympus Corp 温度検出回路、温度検出装置、及び光電変換装置
JP2006159472A (ja) * 2004-12-03 2006-06-22 Oki Data Corp 発光ユニット及び画像形成装置
JP2006192776A (ja) * 2005-01-14 2006-07-27 Oki Data Corp 駆動装置並びにこれを用いたｌｅｄヘッド及び画像形成装置
EP2040128A2 (en) 2007-09-20 2009-03-25 Oki Data Corporation Driving device, driving circuit, LED head, and image forming apparatus
JP2009143241A (ja) * 2009-03-19 2009-07-02 Oki Data Corp 駆動装置、ｌｅｄアレイ、ｌｅｄヘッド、及びこれらを備えた画像形成装置
JP2011232831A (ja) * 2010-04-23 2011-11-17 Oki Data Corp 基準電圧発生回路とこれを用いた駆動装置、プリントヘッド及び画像形成装置
US8400137B2 (en) 2007-08-21 2013-03-19 Oki Data Corporation Reference voltage generation circuit, drive circuit, light emitting diode head, and image forming apparatus
US8421427B2 (en) 2007-09-07 2013-04-16 Oki Data Corporation Reference voltage generation circuit, drive circuit, light emitting diode head, and image forming apparatus
KR101418374B1 (ko) * 2008-01-29 2014-07-11 삼성디스플레이 주식회사 인쇄 회로 기판 및 이를 포함하는 백라이트 유니트, 액정표시 장치
US9090094B2 (en) 2010-02-10 2015-07-28 Oki Data Corporation Driving circuit and apparatus, and image forming apparatus

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6412977B1 (en) * 1998-04-14 2002-07-02 The Goodyear Tire & Rubber Company Method for measuring temperature with an integrated circuit device
JP2000012787A (ja) * 1998-06-10 2000-01-14 Lucent Technol Inc 集積回路デバイスおよび集積回路に用いる抵抗性素子を形成する方法
EP1134084B1 (en) * 1998-11-27 2004-08-04 Sanyo Electric Co., Ltd. Driver ic and optical print head
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
DE10108430A1 (de) * 2001-02-22 2002-09-05 Philips Corp Intellectual Pty Strahlungssensor und Strahlungsdetektor für einen Computertomographen
JP3861613B2 (ja) * 2001-03-27 2006-12-20 日産自動車株式会社 オンチップ温度検出装置
US6351111B1 (en) * 2001-04-13 2002-02-26 Ami Semiconductor, Inc. Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor
US6985388B2 (en) * 2001-09-17 2006-01-10 Sandisk Corporation Dynamic column block selection
DE10224747B4 (de) * 2002-06-04 2004-05-13 Infineon Technologies Ag Sensorschaltung und Verfahren zur Herstellung derselben
US20040114026A1 (en) * 2002-12-12 2004-06-17 Hirohito Kondo Image forming apparatus
US7168853B2 (en) 2003-01-10 2007-01-30 International Business Machines Corporation Digital measuring system and method for integrated circuit chip operating parameters
US6750796B1 (en) 2003-03-27 2004-06-15 National Semiconductor Corporation Low noise correlated double sampling modulation system
US7118273B1 (en) 2003-04-10 2006-10-10 Transmeta Corporation System for on-chip temperature measurement in integrated circuits
US6995588B2 (en) * 2003-04-30 2006-02-07 Agilent Technologies, Inc. Temperature sensor apparatus
US7847486B2 (en) * 2004-08-04 2010-12-07 Dr. LED (Holdings), Inc LED lighting system
US7075475B1 (en) 2004-08-13 2006-07-11 National Semiconductor Corporation Correlated double sampling modulation system with reduced latency of reference to input
US7439601B2 (en) * 2004-09-14 2008-10-21 Agere Systems Inc. Linear integrated circuit temperature sensor apparatus with adjustable gain and offset
KR100707306B1 (ko) * 2005-03-03 2007-04-12 삼성전자주식회사 온도에 반비례하는 다양한 온도계수들을 가지는 기준 전압발생기 및 이를 구비하는 디스플레이 장치
MXPA05007947A (es) 2005-07-27 2005-12-12 L I P N Ct De Investigacion Y Metodo para utilizar un transistor bipolar como sensor de temperatura y/o termometro autocalibrado.
US20080063027A1 (en) * 2006-03-15 2008-03-13 Giovanni Galli Precision temperature sensor
JP4370321B2 (ja) * 2006-12-05 2009-11-25 株式会社沖データ 駆動装置、ｌｅｄアレイ、ｌｅｄヘッド、及びこれらを備えた画像形成装置
JP4623683B2 (ja) * 2007-01-16 2011-02-02 パナソニック株式会社 集積回路装置、集積回路装置の動作制御方法、及び集積回路装置の製造方法
JP2008229908A (ja) * 2007-03-16 2008-10-02 Fuji Xerox Co Ltd 露光装置および画像形成装置
US8707327B2 (en) * 2007-09-30 2014-04-22 Lenovo (Singapore) Pte. Ltd. Methods and arrangements for effecting supplementary mail transfer or management
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
CN102077354B (zh) * 2008-06-27 2014-08-20 株式会社半导体能源研究所 薄膜晶体管、半导体装置及电子设备
GB2461300B (en) * 2008-06-27 2012-03-07 Gm Global Tech Operations Inc A method for estimating the temperature in an internal combustion engine
JP5525224B2 (ja) 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
US8530897B2 (en) * 2008-12-11 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device including an inverter circuit having a microcrystalline layer
JP5359448B2 (ja) * 2009-03-26 2013-12-04 富士ゼロックス株式会社 露光装置及び画像形成装置
US7974124B2 (en) * 2009-06-24 2011-07-05 Sandisk Corporation Pointer based column selection techniques in non-volatile memories
US8842473B2 (en) 2012-03-15 2014-09-23 Sandisk Technologies Inc. Techniques for accessing column selecting shift register with skipped entries in non-volatile memories
US9587992B1 (en) 2013-03-13 2017-03-07 Inphi Corporation Voltage and temperature sensor for a serializer/deserializer communication application
CN103456729B (zh) * 2013-07-26 2016-09-21 利亚德光电股份有限公司 发光二极管显示屏
US9463641B1 (en) * 2015-03-27 2016-10-11 Xerox Corporation Dynamic control of thermal expansion induced imaging errors from light emitting diode (LED) print bars
US10405541B2 (en) 2015-04-22 2019-09-10 International Business Machines Corporation Encapsulated payloads bonded to polymeric materials
US9564429B2 (en) 2015-06-25 2017-02-07 International Business Machines Corporation Lateral bipolar sensor with sensing signal amplification
WO2019237247A1 (en) * 2018-06-12 2019-12-19 Boe Technology Group Co., Ltd. A circuit for providing a temperature-dependent common electrode voltage
CN108983007B (zh) * 2018-08-24 2023-09-05 深圳南云微电子有限公司 短路保护的检测电路和检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334929A (en) * 1992-08-26 1994-08-02 Harris Corporation Circuit for providing a current proportional to absolute temperature
JP3124230B2 (ja) * 1995-08-11 2001-01-15 株式会社沖データ 駆動装置
SE515345C2 (sv) * 1996-05-07 2001-07-16 Ericsson Telefon Ab L M Temperaturberoende strömalstring
US5873053A (en) * 1997-04-08 1999-02-16 International Business Machines Corporation On-chip thermometry for control of chip operating temperature

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005265521A (ja) * 2004-03-17 2005-09-29 Olympus Corp 温度検出回路、温度検出装置、及び光電変換装置
JP4642364B2 (ja) * 2004-03-17 2011-03-02 オリンパス株式会社 温度検出回路、温度検出装置、及び光電変換装置
JP2006159472A (ja) * 2004-12-03 2006-06-22 Oki Data Corp 発光ユニット及び画像形成装置
JP2006192776A (ja) * 2005-01-14 2006-07-27 Oki Data Corp 駆動装置並びにこれを用いたｌｅｄヘッド及び画像形成装置
US8400137B2 (en) 2007-08-21 2013-03-19 Oki Data Corporation Reference voltage generation circuit, drive circuit, light emitting diode head, and image forming apparatus
US8421427B2 (en) 2007-09-07 2013-04-16 Oki Data Corporation Reference voltage generation circuit, drive circuit, light emitting diode head, and image forming apparatus
EP2040128A2 (en) 2007-09-20 2009-03-25 Oki Data Corporation Driving device, driving circuit, LED head, and image forming apparatus
US8184139B2 (en) 2007-09-20 2012-05-22 Oki Data Corporation Redundance control of temperature compensation for a LED printhead
KR101418374B1 (ko) * 2008-01-29 2014-07-11 삼성디스플레이 주식회사 인쇄 회로 기판 및 이를 포함하는 백라이트 유니트, 액정표시 장치
JP2009143241A (ja) * 2009-03-19 2009-07-02 Oki Data Corp 駆動装置、ｌｅｄアレイ、ｌｅｄヘッド、及びこれらを備えた画像形成装置
US9090094B2 (en) 2010-02-10 2015-07-28 Oki Data Corporation Driving circuit and apparatus, and image forming apparatus
JP2011232831A (ja) * 2010-04-23 2011-11-17 Oki Data Corp 基準電圧発生回路とこれを用いた駆動装置、プリントヘッド及び画像形成装置
US8451306B2 (en) 2010-04-23 2013-05-28 Oki Data Corporation Reference voltage generation circuit, drive device, print head, and image forming apparatus

Also Published As

Publication number Publication date
US6028472A (en) 2000-02-22

Similar Documents

Publication Publication Date Title
JPH10332494A (ja) 温度検出回路、駆動装置及びプリンタ
JP3124230B2 (ja) 駆動装置
JP3732345B2 (ja) 駆動回路、ｌｅｄヘッド及びプリンタ
US5126759A (en) Non-impact printer with token bit control of data and current regulation signals
US6108246A (en) Semiconductor memory device
JP4183310B2 (ja) 駆動回路ならびにこれを用いたプリンタおよびｌｅｄヘッド
US7633826B2 (en) Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used
US5389953A (en) Non-impact printer module with improved burn-in testing capability and method using same
JP4420949B2 (ja) 駆動装置、駆動回路、ｌｅｄヘッド及び画像形成装置
JP4420468B2 (ja) 駆動回路、ｌｅｄヘッド及び画像形成装置
US5805197A (en) Driver IC with automatic token direction self-sensing circuitry
JP3256225B2 (ja) Ｌｅｄアレイ・プリンタ
JP2002248805A (ja) プリントヘッド及び画像形成装置
JP3761416B2 (ja) アレイ状素子駆動回路、アレイ状素子駆動ヘッド、発光素子アレイ駆動回路、発光素子アレイヘッド、及び画像記録装置
JP2003329735A (ja) 内部電圧制御回路
US6535235B1 (en) Drive circuit and LED head incorporating the drive circuit
JP2007210235A (ja) 駆動装置、ｌｅｄヘッド、及び画像形成装置
JP4498905B2 (ja) 発光ユニット及び画像形成装置
JP3231297B2 (ja) 駆動装置
US6498616B1 (en) Print head having non-volatile memory and means for transmitting correction and inherent data
JPH08169139A (ja) Ｌｅｄヘッド駆動回路
JP4588429B2 (ja) 駆動回路、発光ダイオードヘッド、及び画像形成装置
JP3632329B2 (ja) 記録ヘッド
US20220288924A1 (en) Element substrate, liquid discharge head, and printing apparatus
JP2919198B2 (ja) 読み出し専用半導体記憶装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040803