JPH10320917A - ディジタル信号処理方法およびディジタル信号再生装置 - Google Patents
ディジタル信号処理方法およびディジタル信号再生装置Info
- Publication number
- JPH10320917A JPH10320917A JP12883197A JP12883197A JPH10320917A JP H10320917 A JPH10320917 A JP H10320917A JP 12883197 A JP12883197 A JP 12883197A JP 12883197 A JP12883197 A JP 12883197A JP H10320917 A JPH10320917 A JP H10320917A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- identification
- digital signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】ノイズの影響によるエラーの発生を小さいもの
として高精度の2値識別を行う。 【解決手段】再生信号Saを等化器10に供給して、ナ
イキスト等化信号Seqを得る。信号Seqをディジタルの
信号Sfに変換して識別回路60に供給すると共に、信
号Sfを(1−D)フィルタ45でPR(1,−1)特
性に等化して信号Sf(1-D)を得て識別回路60に供給す
る。コンパレータ11で信号Seqから2値化信号Sbを
得る。同期化回路12で、所定位相か1クロック遅れの
いずれかである同期化信号Ssを生成し、微分回路50
で信号Ssの立ち上がり及び立ち下がりを示す信号U
T,DTを生成し識別回路60に供給する。識別回路6
0で信号Sf(1-D)に基づく信号と信号Sfを所定の比率
で加え、この比率を可変することで、加算して得られる
信号のノイズの周波数特性を可変できる。得られた信号
に基づき信号UT,DTの位相を制御して正しい2値識
別信号Sgを得る。
として高精度の2値識別を行う。 【解決手段】再生信号Saを等化器10に供給して、ナ
イキスト等化信号Seqを得る。信号Seqをディジタルの
信号Sfに変換して識別回路60に供給すると共に、信
号Sfを(1−D)フィルタ45でPR(1,−1)特
性に等化して信号Sf(1-D)を得て識別回路60に供給す
る。コンパレータ11で信号Seqから2値化信号Sbを
得る。同期化回路12で、所定位相か1クロック遅れの
いずれかである同期化信号Ssを生成し、微分回路50
で信号Ssの立ち上がり及び立ち下がりを示す信号U
T,DTを生成し識別回路60に供給する。識別回路6
0で信号Sf(1-D)に基づく信号と信号Sfを所定の比率
で加え、この比率を可変することで、加算して得られる
信号のノイズの周波数特性を可変できる。得られた信号
に基づき信号UT,DTの位相を制御して正しい2値識
別信号Sgを得る。
Description
【0001】
【発明の属する技術分野】この発明はディジタル信号処
理方法およびディジタル信号再生装置に関する。詳しく
は、ディジタル信号が記録された記録媒体を再生して得
られる再生信号を周波数特性の異なる複数の等化基準に
等化し、得られた信号を所定の比率で加えることによ
り、この加算信号のノイズに関する周波数特性を所望の
特性とすることができ、この加算信号に基づいて再生信
号の2値識別を行うことで、エラーの発生を小さなもの
として、記録媒体に記録された信号を正しく再生するも
のである。
理方法およびディジタル信号再生装置に関する。詳しく
は、ディジタル信号が記録された記録媒体を再生して得
られる再生信号を周波数特性の異なる複数の等化基準に
等化し、得られた信号を所定の比率で加えることによ
り、この加算信号のノイズに関する周波数特性を所望の
特性とすることができ、この加算信号に基づいて再生信
号の2値識別を行うことで、エラーの発生を小さなもの
として、記録媒体に記録された信号を正しく再生するも
のである。
【0002】
【従来の技術】従来、磁気記録再生装置や光ディスク装
置では、ディジタル信号が記録された記録媒体を再生し
て得られる再生信号の2値識別に関して様々な方法が提
案されている。
置では、ディジタル信号が記録された記録媒体を再生し
て得られる再生信号の2値識別に関して様々な方法が提
案されている。
【0003】例えば積分検出と呼ばれる方法では、図7
に示すように再生信号Saがコサインイコライザ等で構
成される積分等化器10に供給される。この積分等化器
10では、再生信号Saがナイキスト条件と呼ばれる条
件を満たし図8に示すような特性を有するように処理さ
れて符号間干渉が抑圧される。この積分等化器10で等
化処理を行なうことにより得られたナイキスト等化信号
Seqはコンパレータ11に供給される。このナイキスト
等化信号Seqのアイパターンを図9に示す。また、記録
信号WSが図10Aに示すものであるときには、ナイキ
スト等化信号Seqは図10Bに示すものとされる。
に示すように再生信号Saがコサインイコライザ等で構
成される積分等化器10に供給される。この積分等化器
10では、再生信号Saがナイキスト条件と呼ばれる条
件を満たし図8に示すような特性を有するように処理さ
れて符号間干渉が抑圧される。この積分等化器10で等
化処理を行なうことにより得られたナイキスト等化信号
Seqはコンパレータ11に供給される。このナイキスト
等化信号Seqのアイパターンを図9に示す。また、記録
信号WSが図10Aに示すものであるときには、ナイキ
スト等化信号Seqは図10Bに示すものとされる。
【0004】コンパレータ11では、ナイキスト等化信
号Seqの信号レベルが正極側か負極側であるかが判別さ
れて図10Cに示すように2値化信号Sbが生成され
る。この2値化信号Sbは同期化回路12とPLL(Phas
e Locked Loop)回路を用いて構成されたクロック発生部
20の位相比較器21に供給される。
号Seqの信号レベルが正極側か負極側であるかが判別さ
れて図10Cに示すように2値化信号Sbが生成され
る。この2値化信号Sbは同期化回路12とPLL(Phas
e Locked Loop)回路を用いて構成されたクロック発生部
20の位相比較器21に供給される。
【0005】クロック発生部20の位相比較器21に
は、電圧制御発振器(VCO)22からクロック信号C
LKが供給されており、2値化信号Sbとクロック信号
CLKの位相が比較されて位相差を示す誤差信号PDが
積分器23を介して電圧制御発振器22に供給される。
このため、電圧制御発振器22では、誤差信号PDに基
づきクロック信号CLKの周波数が制御されて、クロッ
ク信号CLKは例えば図10Dに示すように立ち下がり
エッジの位相が2値化信号Sbのエッジと等しくされ
る。このようにしてPLL回路20で生成された2値化
信号Sbと位相が等しいクロック信号CLKは、同期化
回路12に供給される。
は、電圧制御発振器(VCO)22からクロック信号C
LKが供給されており、2値化信号Sbとクロック信号
CLKの位相が比較されて位相差を示す誤差信号PDが
積分器23を介して電圧制御発振器22に供給される。
このため、電圧制御発振器22では、誤差信号PDに基
づきクロック信号CLKの周波数が制御されて、クロッ
ク信号CLKは例えば図10Dに示すように立ち下がり
エッジの位相が2値化信号Sbのエッジと等しくされ
る。このようにしてPLL回路20で生成された2値化
信号Sbと位相が等しいクロック信号CLKは、同期化
回路12に供給される。
【0006】同期化回路12では、このクロック信号C
LKに基づいて2値化信号Sbがラッチされて、図10
Eに示すようにクロック信号CLKの立ち上がりエッジ
に同期した2値識別信号Scが生成される。
LKに基づいて2値化信号Sbがラッチされて、図10
Eに示すようにクロック信号CLKの立ち上がりエッジ
に同期した2値識別信号Scが生成される。
【0007】この積分検出方法で2値識別するために振
幅等化を行うと、低域が強調されたノイズ成分を有する
ものとされて、低域ノイズによってエラーが発生する場
合がある。このため、低域成分をあまり必要としない2
値識別方法として振幅検出とよばれる方法も用いられ
る。
幅等化を行うと、低域が強調されたノイズ成分を有する
ものとされて、低域ノイズによってエラーが発生する場
合がある。このため、低域成分をあまり必要としない2
値識別方法として振幅検出とよばれる方法も用いられ
る。
【0008】振幅検出方法では、図11に示すように再
生信号Saが積分等化器10に供給される。この積分等
化器10および後述するコンパレータやクロック発生部
は積分検出方式と同様であり説明は省略する。
生信号Saが積分等化器10に供給される。この積分等
化器10および後述するコンパレータやクロック発生部
は積分検出方式と同様であり説明は省略する。
【0009】積分等化器10で得られたナイキスト等化
信号Seqは、コンパレータ12とPR(1,-1)等化器30
に供給される。PR(1,-1)等化器30は、「1−D(現
在の信号から1クロック前の信号を引くこと)」の特性
を有するフィルタであり、このPR(1,-1)等化器30に
よって信号eqの符号間干渉が抑圧される。符号間干渉が
抑圧された信号である信号S(1-D)は、図12に示すよ
うな高域が強調された特性を有するものである。PR
(1,-1)等化器30で得られた信号S(1-D)は、コンパレ
ータ31の非反転入力端子およびコンパレータ32の反
転入力端子に供給される。この信号S(1-D)は、3値の
信号でありアイパターンを図13に示す。また記録信号
WSが図14Aに示すものであるときには、信号S(1-
D)は図14Bに示すものとされる。
信号Seqは、コンパレータ12とPR(1,-1)等化器30
に供給される。PR(1,-1)等化器30は、「1−D(現
在の信号から1クロック前の信号を引くこと)」の特性
を有するフィルタであり、このPR(1,-1)等化器30に
よって信号eqの符号間干渉が抑圧される。符号間干渉が
抑圧された信号である信号S(1-D)は、図12に示すよ
うな高域が強調された特性を有するものである。PR
(1,-1)等化器30で得られた信号S(1-D)は、コンパレ
ータ31の非反転入力端子およびコンパレータ32の反
転入力端子に供給される。この信号S(1-D)は、3値の
信号でありアイパターンを図13に示す。また記録信号
WSが図14Aに示すものであるときには、信号S(1-
D)は図14Bに示すものとされる。
【0010】コンパレータ31の反転入力端子は、抵抗
器33と抵抗器34の接続点と接続されており、正電源
電圧+Vと負電源電圧−Vを抵抗器33,34,35で
分圧して得たしきい値電圧Vthuが供給される。同様
に、コンパレータ32の非反転入力端子は、抵抗器34
と抵抗器35の接続点と接続されており、正電源電圧+
Vと負電源電圧−Vを抵抗器33,34,35で分圧し
て得たしきい値電圧Vthlが供給される。
器33と抵抗器34の接続点と接続されており、正電源
電圧+Vと負電源電圧−Vを抵抗器33,34,35で
分圧して得たしきい値電圧Vthuが供給される。同様
に、コンパレータ32の非反転入力端子は、抵抗器34
と抵抗器35の接続点と接続されており、正電源電圧+
Vと負電源電圧−Vを抵抗器33,34,35で分圧し
て得たしきい値電圧Vthlが供給される。
【0011】このため、コンパレータ31では信号S(1
-D)としきい値電圧Vthuが比較されて、図14Cに示す
ように信号S(1-D)がしきい値電圧Vthuよりも大きいこ
とを示す信号CUが生成される。この信号CUはJKフリ
ップフロップ36のJ入力端子に供給される。同様に、
コンパレータ32では信号S(1-D)としきい値電圧Vthl
が比較されて、図14Dに示すように信号S(1-D)がし
きい値電圧Vthlよりも小さいことを示す信号CLが生成
される。この信号CLはJKフリップフロップ36のK
入力端子に供給される。
-D)としきい値電圧Vthuが比較されて、図14Cに示す
ように信号S(1-D)がしきい値電圧Vthuよりも大きいこ
とを示す信号CUが生成される。この信号CUはJKフリ
ップフロップ36のJ入力端子に供給される。同様に、
コンパレータ32では信号S(1-D)としきい値電圧Vthl
が比較されて、図14Dに示すように信号S(1-D)がし
きい値電圧Vthlよりも小さいことを示す信号CLが生成
される。この信号CLはJKフリップフロップ36のK
入力端子に供給される。
【0012】JKフリップフロップ36には、クロック
発生部20から図14Eに示すクロック信号CLKが供
給されており、このクロック信号CLKのタイミングで
JKフリップフロップ36のJ入力端子およびK入力端
子の信号レベルに応じた信号が生成されて図14Fに示
す2値識別信号Sdとして出力される。
発生部20から図14Eに示すクロック信号CLKが供
給されており、このクロック信号CLKのタイミングで
JKフリップフロップ36のJ入力端子およびK入力端
子の信号レベルに応じた信号が生成されて図14Fに示
す2値識別信号Sdとして出力される。
【0013】
【発明が解決しようとする課題】ところで、このような
積分検出方法では、低域成分が多く必要とされることか
ら、直流成分を再生することができない磁気記録再生系
では低域が過度に強調されて低域ノイズによってエラー
が発生されることとなる。
積分検出方法では、低域成分が多く必要とされることか
ら、直流成分を再生することができない磁気記録再生系
では低域が過度に強調されて低域ノイズによってエラー
が発生されることとなる。
【0014】また、振幅検出方法では、高域を強調する
ものであるから高域ノイズの影響が大きくなり高密度
(短波長)記録に不利となる。
ものであるから高域ノイズの影響が大きくなり高密度
(短波長)記録に不利となる。
【0015】そこでこの発明では、ノイズの影響による
エラーの発生を小さいものとすることができるディジタ
ル信号処理方法およびディジタル信号再生装置を提供す
るものである。
エラーの発生を小さいものとすることができるディジタ
ル信号処理方法およびディジタル信号再生装置を提供す
るものである。
【0016】
【課題を解決するための手段】この発明に係るディジタ
ル信号処理方法は、ディジタル信号が記録された記録媒
体を再生して得られる再生信号を周波数特性の異なる複
数の等化基準に等化するものとし、等化して得られたそ
れぞれの信号を所定の比率で加えて加算信号を得るもの
とし、この加算信号に基づき再生信号の2値識別を行う
ものである。
ル信号処理方法は、ディジタル信号が記録された記録媒
体を再生して得られる再生信号を周波数特性の異なる複
数の等化基準に等化するものとし、等化して得られたそ
れぞれの信号を所定の比率で加えて加算信号を得るもの
とし、この加算信号に基づき再生信号の2値識別を行う
ものである。
【0017】また、ディジタル信号再生装置は、周波数
特性の異なる等化基準に等化する複数の等化手段と、等
化手段で得られた信号を所定の比率で加えて加算信号を
生成する信号加算処理手段と、加算信号に基づき2値識
別をおこなう識別手段とを有し、複数の等化手段では、
ディジタル信号が記録された記録媒体を再生して得られ
る再生信号を等化するものとし、識別手段から再生信号
の2値識別信号を得るものである。
特性の異なる等化基準に等化する複数の等化手段と、等
化手段で得られた信号を所定の比率で加えて加算信号を
生成する信号加算処理手段と、加算信号に基づき2値識
別をおこなう識別手段とを有し、複数の等化手段では、
ディジタル信号が記録された記録媒体を再生して得られ
る再生信号を等化するものとし、識別手段から再生信号
の2値識別信号を得るものである。
【0018】この発明においては、ディジタル信号が記
録された記録媒体を再生して得られる再生信号を周波数
特性の異なる、例えば積分系の等化基準に等化された信
号と、微分系の等化基準に等化された信号が得られて、
この信号を所定の比率で加えた加算信号のノイズに関す
る周波数特性が、所望の特性を有するように、この所定
の比率が可変される。
録された記録媒体を再生して得られる再生信号を周波数
特性の異なる、例えば積分系の等化基準に等化された信
号と、微分系の等化基準に等化された信号が得られて、
この信号を所定の比率で加えた加算信号のノイズに関す
る周波数特性が、所望の特性を有するように、この所定
の比率が可変される。
【0019】
【発明の実施の形態】次に、この発明に係るディジタル
信号処理方法およびディジタル信号再生装置について図
を用いて詳細に説明する。
信号処理方法およびディジタル信号再生装置について図
を用いて詳細に説明する。
【0020】図1は、ディジタル信号再生装置の要部の
構成を示している。記録媒体を再生して得られた再生信
号Saは、従来と同様にコサインイコライザ等で構成さ
れる積分等化器10に供給され、ナイキスト条件を満た
すような特性を有するように処理されて符号間干渉が抑
圧される。この積分等化器10で等化処理を行なうこと
により得られたナイキスト等化信号Seqは、コンパレー
タ11およびA/D変換器40に供給される。
構成を示している。記録媒体を再生して得られた再生信
号Saは、従来と同様にコサインイコライザ等で構成さ
れる積分等化器10に供給され、ナイキスト条件を満た
すような特性を有するように処理されて符号間干渉が抑
圧される。この積分等化器10で等化処理を行なうこと
により得られたナイキスト等化信号Seqは、コンパレー
タ11およびA/D変換器40に供給される。
【0021】コンパレータ11では、ナイキスト等化信
号Seqの信号レベルが正極側か負極側であるかが判別さ
れて2値化信号Sbが生成される。この2値化信号Sbは
同期化回路12とPLL回路を用いて構成されたクロッ
ク発生部20に供給される。
号Seqの信号レベルが正極側か負極側であるかが判別さ
れて2値化信号Sbが生成される。この2値化信号Sbは
同期化回路12とPLL回路を用いて構成されたクロッ
ク発生部20に供給される。
【0022】クロック発生部20は、上述したように位
相比較部21と電圧制御発振器22と積分器23を用い
て構成されており、位相比較部21に2値化信号Sbが
供給されて電圧制御発振器22から供給されたクロック
信号CLKとの位相差を示す誤差信号PDが生成される
と共に、この誤差信号PDが積分器23を介して電圧制
御発振器22に供給されて、電圧制御発振器22で発生
されるクロック信号CLKと2値化信号Sbの位相が等
しくなるようにクロック信号CLKの周波数が制御され
る。このようにしてクロック発生部20で生成されたク
ロック信号CLKは同期化回路12や後述するA/D変
換器40、(1−D)フィルタ45、微分回路50およ
び識別回路60に供給される。
相比較部21と電圧制御発振器22と積分器23を用い
て構成されており、位相比較部21に2値化信号Sbが
供給されて電圧制御発振器22から供給されたクロック
信号CLKとの位相差を示す誤差信号PDが生成される
と共に、この誤差信号PDが積分器23を介して電圧制
御発振器22に供給されて、電圧制御発振器22で発生
されるクロック信号CLKと2値化信号Sbの位相が等
しくなるようにクロック信号CLKの周波数が制御され
る。このようにしてクロック発生部20で生成されたク
ロック信号CLKは同期化回路12や後述するA/D変
換器40、(1−D)フィルタ45、微分回路50およ
び識別回路60に供給される。
【0023】同期化回路12では、クロック信号CLK
に基づいて2値化信号Sbがラッチされ、同期化信号Ss
として微分回路50に出力される。
に基づいて2値化信号Sbがラッチされ、同期化信号Ss
として微分回路50に出力される。
【0024】A/D変換器40では、クロック信号CL
Kに基づいてナイキスト等化信号Seqがディジタルの信
号Sfとされて(1−D)フィルタ45および識別回路
60に供給される。
Kに基づいてナイキスト等化信号Seqがディジタルの信
号Sfとされて(1−D)フィルタ45および識別回路
60に供給される。
【0025】(1−D)フィルタ45は(1−D)の特
性、すなわち現在の信号から1クロック前の信号を引い
た特性を有しており、ディジタルの信号Sfが(1−
D)フィルタ45によって式(1)に示すPR(1,−
1)の特性に等化されて等化信号Sf(1-D)とされる。 Sf(1-D)(n)=Sf(n)−Sf(n−1) ・・・(1) このようにして得られた等化信号Sf(1-D)は、識別回路
60に供給される。
性、すなわち現在の信号から1クロック前の信号を引い
た特性を有しており、ディジタルの信号Sfが(1−
D)フィルタ45によって式(1)に示すPR(1,−
1)の特性に等化されて等化信号Sf(1-D)とされる。 Sf(1-D)(n)=Sf(n)−Sf(n−1) ・・・(1) このようにして得られた等化信号Sf(1-D)は、識別回路
60に供給される。
【0026】微分回路50は図2に示す構成とされてお
り、同期化信号Ssは遅延器51とANDゲート52に
供給されると共に、インバータ53で論理反転されてA
NDゲート55に供給される。遅延器51では同期化信
号Ssが1クロック遅延される。この1クロック遅延さ
れた同期化信号Ssは、遅延信号ScdとしてANDゲー
ト55に供給されると共に、インバータ54で論理反転
されてANDゲート52に供給される。このため、AN
Dゲート52からは、同期化信号Ssの立ち上がりから
1クロック分だけ信号レベルがハイレベル「H」とされ
る信号UTが出力される。また、ANDゲート55から
は、同期化信号Ssの立ち下がりから1クロック分だけ
信号レベルがハイレベル「H」とされる信号DTが出力
される。この信号UTおよび信号DTは再生信号Saの
微分結果を示すものであり、この信号UT,DTは識別
回路60に供給される。
り、同期化信号Ssは遅延器51とANDゲート52に
供給されると共に、インバータ53で論理反転されてA
NDゲート55に供給される。遅延器51では同期化信
号Ssが1クロック遅延される。この1クロック遅延さ
れた同期化信号Ssは、遅延信号ScdとしてANDゲー
ト55に供給されると共に、インバータ54で論理反転
されてANDゲート52に供給される。このため、AN
Dゲート52からは、同期化信号Ssの立ち上がりから
1クロック分だけ信号レベルがハイレベル「H」とされ
る信号UTが出力される。また、ANDゲート55から
は、同期化信号Ssの立ち下がりから1クロック分だけ
信号レベルがハイレベル「H」とされる信号DTが出力
される。この信号UTおよび信号DTは再生信号Saの
微分結果を示すものであり、この信号UT,DTは識別
回路60に供給される。
【0027】識別回路60では、式(2)に示す演算結
果Mに基づいて2値識別が行われる。 M=P×Sf(n)+Sf(1-D)(n−1)−Sf(1-D)(n) ・・・(2) ここで、信号Sf(n)は低域ノイズを多く含んだ信号
であり、等化信号「Sf(1-D)(n−1)−Sf(1-D)
(n)」は、高域ノイズを多く含んだ信号であることか
ら、係数「P」を変えることでノイズの周波数特性が可
変されて、ノイズの周波数特性を平坦化することが可能
となる。
果Mに基づいて2値識別が行われる。 M=P×Sf(n)+Sf(1-D)(n−1)−Sf(1-D)(n) ・・・(2) ここで、信号Sf(n)は低域ノイズを多く含んだ信号
であり、等化信号「Sf(1-D)(n−1)−Sf(1-D)
(n)」は、高域ノイズを多く含んだ信号であることか
ら、係数「P」を変えることでノイズの周波数特性が可
変されて、ノイズの周波数特性を平坦化することが可能
となる。
【0028】この識別回路60は図3に示す構成とされ
ており、A/D変換器40から供給された信号Sfは、
乗算器61に供給される。乗算器61では、信号Sfに
係数「P」が乗算されて、乗算結果を示す信号PSfが
遅延器62に供給される。
ており、A/D変換器40から供給された信号Sfは、
乗算器61に供給される。乗算器61では、信号Sfに
係数「P」が乗算されて、乗算結果を示す信号PSfが
遅延器62に供給される。
【0029】遅延器62は、信号PSfと後述する等化
信号Sf(1-D)とのタイミングを調整するためのもので
あり、遅延器62では信号PSfが1クロック遅延され
て加算器65に供給される。
信号Sf(1-D)とのタイミングを調整するためのもので
あり、遅延器62では信号PSfが1クロック遅延され
て加算器65に供給される。
【0030】等化信号Sf(1-D)は、遅延器63と減算器
64に供給される。遅延器63では等化信号Sf(1-D)が
1クロック遅延されて減算器64に供給される。このた
め減算器64では、式(3)の演算が行われて、演算結
果を示す信号Msが減算器65に供給される。 Ms=Sf(1-D)(n)−Sf(1-D)(n−1) ・・・(3)
64に供給される。遅延器63では等化信号Sf(1-D)が
1クロック遅延されて減算器64に供給される。このた
め減算器64では、式(3)の演算が行われて、演算結
果を示す信号Msが減算器65に供給される。 Ms=Sf(1-D)(n)−Sf(1-D)(n−1) ・・・(3)
【0031】減算器64では、信号PSfから信号Msが
減算されて、式(2)の演算結果Mを示す加算信号MD
が算出される。この加算信号MDは遅延器66に供給さ
れる。遅延器66には、後述するORゲート68から論
理和信号GTが供給されており、信号GTに基づくタイ
ミングで演算結果を示す加算信号MDの符号がラッチさ
れて、符号信号MFとして符号判定回路67に供給され
る。この符号判定回路67には、微分回路50で得られ
た信号DTが供給されており、信号DTに基づいて符号
信号MFの符号が反転される。この符号判定回路67で
処理された符号信号MFは、出力選択信号OTCとして
選択回路71に供給される。
減算されて、式(2)の演算結果Mを示す加算信号MD
が算出される。この加算信号MDは遅延器66に供給さ
れる。遅延器66には、後述するORゲート68から論
理和信号GTが供給されており、信号GTに基づくタイ
ミングで演算結果を示す加算信号MDの符号がラッチさ
れて、符号信号MFとして符号判定回路67に供給され
る。この符号判定回路67には、微分回路50で得られ
た信号DTが供給されており、信号DTに基づいて符号
信号MFの符号が反転される。この符号判定回路67で
処理された符号信号MFは、出力選択信号OTCとして
選択回路71に供給される。
【0032】微分回路50で得られた信号UT,DT
は、ORゲート68に供給される。ORゲート68で得
られた論理和信号GTは、上述の遅延器66に供給され
ると共に遅延器69を介して信号GTAとして選択回路
71に供給される。さらに論理和信号GTが遅延器6
9,70を介して信号GTBとして選択回路71に供給
される。
は、ORゲート68に供給される。ORゲート68で得
られた論理和信号GTは、上述の遅延器66に供給され
ると共に遅延器69を介して信号GTAとして選択回路
71に供給される。さらに論理和信号GTが遅延器6
9,70を介して信号GTBとして選択回路71に供給
される。
【0033】このため、選択回路71では出力選択信号
OTCに基づいて信号GTAあるいはGTBのいずれか
が選択されて2値化信号Sgとして出力される。
OTCに基づいて信号GTAあるいはGTBのいずれか
が選択されて2値化信号Sgとして出力される。
【0034】次に、図4〜図6を使用してディジタル信
号処理装置の動作を説明する。記録信号WSが図4Aに
示すものであるときには、積分等化器10から図4Bに
示すナイキスト等化信号Seqが出力される。コンパレー
タ11では、ナイキスト等化信号Seqの信号レベルが正
極側か負極側であるかが判別されて図4Cに示すように
2値化信号Sbが生成される。この2値化信号Sbに基づ
き、クロック信号発生部20では図4Dに示すように、
2値化信号Sbのエッジとクロック信号CLKの立ち上
がりエッジの位相が等しくなるようにクロック信号CL
Kの周波数が制御される。
号処理装置の動作を説明する。記録信号WSが図4Aに
示すものであるときには、積分等化器10から図4Bに
示すナイキスト等化信号Seqが出力される。コンパレー
タ11では、ナイキスト等化信号Seqの信号レベルが正
極側か負極側であるかが判別されて図4Cに示すように
2値化信号Sbが生成される。この2値化信号Sbに基づ
き、クロック信号発生部20では図4Dに示すように、
2値化信号Sbのエッジとクロック信号CLKの立ち上
がりエッジの位相が等しくなるようにクロック信号CL
Kの周波数が制御される。
【0035】同期化回路12では、このクロック信号C
LKに基づいて2値化信号Sbがラッチされて、図4E
に示すように、クロック信号CLKの立ち上がりエッジ
に同期した同期化信号Ssが生成される。
LKに基づいて2値化信号Sbがラッチされて、図4E
に示すように、クロック信号CLKの立ち上がりエッジ
に同期した同期化信号Ssが生成される。
【0036】このため、同期化信号Ssでは、再生信号
Saにノイズ等が含まれても、同期化信号Ssの位相が実
線あるいは破線のいずれかとされて、位相の変動が1ク
ロック以内に収められる。このため、微分回路50から
出力される信号UT,DTも図4E,Fに示すように、
位相の変動が1クロック以内とされる。
Saにノイズ等が含まれても、同期化信号Ssの位相が実
線あるいは破線のいずれかとされて、位相の変動が1ク
ロック以内に収められる。このため、微分回路50から
出力される信号UT,DTも図4E,Fに示すように、
位相の変動が1クロック以内とされる。
【0037】図5および図6は識別回路60の動作を示
しており、図5Aに示すA/D変換器40から供給され
た信号Sfは、係数乗算器61で係数「P」が乗算され
ると共に遅延器62で1クロック遅延されて図5Bに示
す信号PSfdとして減算器65に供給される。
しており、図5Aに示すA/D変換器40から供給され
た信号Sfは、係数乗算器61で係数「P」が乗算され
ると共に遅延器62で1クロック遅延されて図5Bに示
す信号PSfdとして減算器65に供給される。
【0038】例えば、時点t1〜t2の期間で、信号Sf
のレベルが「−1」から「1」とされ、時点t4〜t5の
期間でレベルが「1」から「−1」とされると、信号P
Sfdは、1クロック経過後の時点t2〜t3の期間で、信
号PSfdのレベルが「−1」から「1」とされ、時点t
5〜t6の期間でレベルが「1」から「−1」とされる。
なお、各時点で信号PSfdをサンプリングして得られた
レベルを図5Cに示す。また、このときの係数乗算器6
1の係数Pは、例えば「P=1」とする。
のレベルが「−1」から「1」とされ、時点t4〜t5の
期間でレベルが「1」から「−1」とされると、信号P
Sfdは、1クロック経過後の時点t2〜t3の期間で、信
号PSfdのレベルが「−1」から「1」とされ、時点t
5〜t6の期間でレベルが「1」から「−1」とされる。
なお、各時点で信号PSfdをサンプリングして得られた
レベルを図5Cに示す。また、このときの係数乗算器6
1の係数Pは、例えば「P=1」とする。
【0039】(1−D)フィルタ45からは、図5Dに
示す信号Sf(1-D)が供給される。この信号Sf(1-D)は、
時点t1〜t2の期間で、レベルが「0」から「2」とさ
れ、時点t2〜t3の期間でレベルが「2」から「0」と
される。また、時点t4〜t5の期間で、レベルが
「0」から「−2」とされ、時点t5〜t6の期間でレ
ベルが「−2」から「0」とされる。なお、各時点で信
号PSfdをサンプリングして得られたレベルを図5Eに
示す。
示す信号Sf(1-D)が供給される。この信号Sf(1-D)は、
時点t1〜t2の期間で、レベルが「0」から「2」とさ
れ、時点t2〜t3の期間でレベルが「2」から「0」と
される。また、時点t4〜t5の期間で、レベルが
「0」から「−2」とされ、時点t5〜t6の期間でレ
ベルが「−2」から「0」とされる。なお、各時点で信
号PSfdをサンプリングして得られたレベルを図5Eに
示す。
【0040】識別回路60では、遅延器63と減算器6
4を用いて、この信号Sf(1-D)から演算結果Msが求め
られ、減算器65で信号PSfdから演算結果Msを減算
することにより、減算器65からは図5Fに示す演算結
果Mを示す加算信号MDが求められる。
4を用いて、この信号Sf(1-D)から演算結果Msが求め
られ、減算器65で信号PSfdから演算結果Msを減算
することにより、減算器65からは図5Fに示す演算結
果Mを示す加算信号MDが求められる。
【0041】ここで、図5G,Hに示す信号UT,DT
は、信号PSfdに対応するように遅延されて、信号UT
は時点ta〜tbまでの1クロック期間だけ信号レベルが
ハイレベル「H」とされる。また、信号DTは時点td
〜teまでの1クロック期間だけ信号レベルがハイレベ
ル「H」とされる。このため、図5Jに示す論理和信号
GTは、時点ta〜tb,td〜teまでの期間だけ信号レ
ベルがハイレベル「H」とされる。
は、信号PSfdに対応するように遅延されて、信号UT
は時点ta〜tbまでの1クロック期間だけ信号レベルが
ハイレベル「H」とされる。また、信号DTは時点td
〜teまでの1クロック期間だけ信号レベルがハイレベ
ル「H」とされる。このため、図5Jに示す論理和信号
GTは、時点ta〜tb,td〜teまでの期間だけ信号レ
ベルがハイレベル「H」とされる。
【0042】遅延器66では、論理和信号GTに基づい
て図5Fに示す加算信号MDの符号がラッチされること
から、遅延器66から出力される符号信号MFは、図5
Kに示すように時点ta〜tdの期間中はローレベル
「L」、時点tdからはハイレベル「H」とされる。
て図5Fに示す加算信号MDの符号がラッチされること
から、遅延器66から出力される符号信号MFは、図5
Kに示すように時点ta〜tdの期間中はローレベル
「L」、時点tdからはハイレベル「H」とされる。
【0043】また、符号判定回路67では、符号信号M
Fが次のクロックでラッチされると共に、信号DTがハ
イレベル「H」とされたときには、符号信号MFの符号
が反転される。このため、図5Lに示すように出力選択
信号OTCは、時点tbから時点teまでローレベル
「L」とされると共に、信号DTが時点td〜teの期間
中ハイレベル「H」とされることから符号信号MFの論
理レベルが反転されて、時点teからもローレベル
「L」とされる。
Fが次のクロックでラッチされると共に、信号DTがハ
イレベル「H」とされたときには、符号信号MFの符号
が反転される。このため、図5Lに示すように出力選択
信号OTCは、時点tbから時点teまでローレベル
「L」とされると共に、信号DTが時点td〜teの期間
中ハイレベル「H」とされることから符号信号MFの論
理レベルが反転されて、時点teからもローレベル
「L」とされる。
【0044】選択回路71では、出力選択信号OTCの
信号レベルがハイレベル「H」のときには、位相が遅れ
ていると判別されて、図5Nに示す信号GTBよりも1
クロック位相が早い図5Mに示す信号GTAが2値化識
別信号Sgとして選択される。この2値化識別信号Sgを
図5Pに示す。
信号レベルがハイレベル「H」のときには、位相が遅れ
ていると判別されて、図5Nに示す信号GTBよりも1
クロック位相が早い図5Mに示す信号GTAが2値化識
別信号Sgとして選択される。この2値化識別信号Sgを
図5Pに示す。
【0045】また、出力選択信号OTCの信号レベルが
ローレベル「L」のときには、位相が正しいものと判別
されて信号GTBが2値化識別信号Sgとして選択され
る。ここで、出力選択信号OTCはローレベル「L」で
あることから、信号GTBが選択されて2値化識別信号
Sgは時点tc〜td、tf〜tgの期間中ハイレベル
「H」とされる。
ローレベル「L」のときには、位相が正しいものと判別
されて信号GTBが2値化識別信号Sgとして選択され
る。ここで、出力選択信号OTCはローレベル「L」で
あることから、信号GTBが選択されて2値化識別信号
Sgは時点tc〜td、tf〜tgの期間中ハイレベル
「H」とされる。
【0046】図6は位相が遅れている場合、すなわち図
4の破線で示すタイミングで信号UT,DTが生成され
た場合を示しており、図6A〜Jの信号はそれぞれ図5
F〜Pの信号に対応するものである。なお、図6B〜C
および図6G,Hの破線は、図5に示す位相が正しい場
合を示している。
4の破線で示すタイミングで信号UT,DTが生成され
た場合を示しており、図6A〜Jの信号はそれぞれ図5
F〜Pの信号に対応するものである。なお、図6B〜C
および図6G,Hの破線は、図5に示す位相が正しい場
合を示している。
【0047】位相が遅れている場合には、図6B〜Cお
よび図6G,Hの信号は、位相が正しい場合よりも1ク
ロック遅延してハイレベル「H」とされる。このため、
符号信号MFは時点tbでの加算信号MDの符号を示す
ものとされてハイレベル「H」とされ、時点teでロー
レベル「L」とされる。このため、出力選択信号OTC
は、時点tcからハイレベル「H」とされると共に、時
点tfでは符号信号MFの論理レベルが反転されてハイ
レベル「H」とされる。
よび図6G,Hの信号は、位相が正しい場合よりも1ク
ロック遅延してハイレベル「H」とされる。このため、
符号信号MFは時点tbでの加算信号MDの符号を示す
ものとされてハイレベル「H」とされ、時点teでロー
レベル「L」とされる。このため、出力選択信号OTC
は、時点tcからハイレベル「H」とされると共に、時
点tfでは符号信号MFの論理レベルが反転されてハイ
レベル「H」とされる。
【0048】このため、選択回路71では、位相が遅れ
ていると判別されて、図6Hに示す信号GTBよりも1
クロック位相が早い図6Gに示す信号GTAが2値化識
別信号Sgとして選択されて、位相が正しい場合と等し
く時点tc〜td、tf〜tgの期間中2値化識別信号Sg
はハイレベル「H」とされる。
ていると判別されて、図6Hに示す信号GTBよりも1
クロック位相が早い図6Gに示す信号GTAが2値化識
別信号Sgとして選択されて、位相が正しい場合と等し
く時点tc〜td、tf〜tgの期間中2値化識別信号Sg
はハイレベル「H」とされる。
【0049】なお、記録信号WSは記録情報データ信号
をNRZI変調した信号であり、識別回路60から出力
される2値化識別信号SgをNRZI変調することによ
り、記録信号WSを得ることができる。
をNRZI変調した信号であり、識別回路60から出力
される2値化識別信号SgをNRZI変調することによ
り、記録信号WSを得ることができる。
【0050】このように、上述の実施の形態によれば、
積分検出を行う積分等化器10で得られた誤差識別信号
であるナイキスト等化信号Seqと、このナイキスト等化
信号SeqをA/D変換して(1−D)フィルタ45で処
理し、得られたPR(1,−1)特性の信号に基づいて
生成された信号Msとを所定の比率で加え、得られた加
算信号MDに基づいて2値識別が行われる。このナイキ
スト等化信号Seqは、低域ノイズを多く含んだ積分系の
等化基準に等化された信号であり、信号Msは高域ノイ
ズを多く含んだ微分系の等化基準に等化された信号であ
ることから、係数「P」を可変するだけでノイズの周波
数特性を平坦化することができ、識別精度を向上させて
エラーの発生を小さいものとすることができる。
積分検出を行う積分等化器10で得られた誤差識別信号
であるナイキスト等化信号Seqと、このナイキスト等化
信号SeqをA/D変換して(1−D)フィルタ45で処
理し、得られたPR(1,−1)特性の信号に基づいて
生成された信号Msとを所定の比率で加え、得られた加
算信号MDに基づいて2値識別が行われる。このナイキ
スト等化信号Seqは、低域ノイズを多く含んだ積分系の
等化基準に等化された信号であり、信号Msは高域ノイ
ズを多く含んだ微分系の等化基準に等化された信号であ
ることから、係数「P」を可変するだけでノイズの周波
数特性を平坦化することができ、識別精度を向上させて
エラーの発生を小さいものとすることができる。
【0051】また、このディジタル信号再生装置をビデ
オテープレコーダ等に適用した場合、通常再生動作モー
ド時と低域のクロストークの多い変速再生動作モード時
等とで、係数「P」の値を切り替えて比率を変えるもの
とすれば、それぞれのモードに応じた最適な2値識別を
行うことができる。
オテープレコーダ等に適用した場合、通常再生動作モー
ド時と低域のクロストークの多い変速再生動作モード時
等とで、係数「P」の値を切り替えて比率を変えるもの
とすれば、それぞれのモードに応じた最適な2値識別を
行うことができる。
【0052】なお、上述の実施の形態では、等化方式と
してナイキスト等化とPR(1,−1)等化を用いる場
合を説明したが、周波数特性の異なる任意の等化方式を
用いて2値識別を行うものとしても良いことは勿論であ
る。
してナイキスト等化とPR(1,−1)等化を用いる場
合を説明したが、周波数特性の異なる任意の等化方式を
用いて2値識別を行うものとしても良いことは勿論であ
る。
【0053】
【発明の効果】この発明によれば、ディジタル信号が記
録された記録媒体を再生して得られる再生信号を周波数
特性の異なる複数の等化基準に等化して、得られたそれ
ぞれの信号を所定の比率で加えて加算信号を生成すると
共にこの所定の比率を可変することで、加算信号のノイ
ズに関する周波数特性を所望の特性とすることができ
る。このため、この加算信号に基づいて再生信号の2値
識別を行うことにより、簡単な構成で高精度の2値識別
を行うことが可能となり、エラーの発生を小さなものと
して、記録媒体に記録された信号を正しく再生すること
ができる。
録された記録媒体を再生して得られる再生信号を周波数
特性の異なる複数の等化基準に等化して、得られたそれ
ぞれの信号を所定の比率で加えて加算信号を生成すると
共にこの所定の比率を可変することで、加算信号のノイ
ズに関する周波数特性を所望の特性とすることができ
る。このため、この加算信号に基づいて再生信号の2値
識別を行うことにより、簡単な構成で高精度の2値識別
を行うことが可能となり、エラーの発生を小さなものと
して、記録媒体に記録された信号を正しく再生すること
ができる。
【図1】この発明に係るディジタル信号再生装置の要部
の構成を示す図である。
の構成を示す図である。
【図2】微分回路の構成を示す図である。
【図3】識別回路の構成を示す図である。
【図4】ディジタル信号再生装置の動作を説明するため
の図である。
の図である。
【図5】識別回路の動作を説明するための図である。
【図6】識別回路の動作を説明するための図である。
【図7】積分検出方法を用いたディジタル信号再生装置
の要部の構成を示す図である。
の要部の構成を示す図である。
【図8】信号Sbの周波数特性を示す図である。
【図9】ナイキスト等化信号Seqのアイパターンを示す
図である。
図である。
【図10】積分検出方法を用いたディジタル信号再生装
置の動作を説明するための図である。
置の動作を説明するための図である。
【図11】振幅検出方法を用いたディジタル信号再生装
置の要部の構成を示す図である。
置の要部の構成を示す図である。
【図12】信号S(1-D)の周波数特性を示す図である。
【図13】等化信号S(1-D)のアイパターンを示す図で
ある。
ある。
【図14】振幅検出方法を用いたディジタル信号再生装
置の動作を説明するための図である。
置の動作を説明するための図である。
10・・・積分等化器、11・・・コンパレータ、12
・・・同期化回路、20・・・クロック発生部、40・
・・A/D発生器、45・・・(1−D)フィルタ、5
0・・・微分回路、60・・・識別回路、61・・・係
数乗算器、67・・・符号判定回路、71・・・選択回
路
・・・同期化回路、20・・・クロック発生部、40・
・・A/D発生器、45・・・(1−D)フィルタ、5
0・・・微分回路、60・・・識別回路、61・・・係
数乗算器、67・・・符号判定回路、71・・・選択回
路
Claims (4)
- 【請求項1】 ディジタル信号が記録された記録媒体を
再生して得られる再生信号を周波数特性の異なる複数の
等化基準に等化するものとし、 等化して得られたそれぞれの信号を所定の比率で加えて
加算信号を得るものとし、 上記加算信号に基づき上記再生信号の2値識別を行うこ
とを特徴とするディジタル信号処理方法。 - 【請求項2】 上記加算信号のノイズに関する周波数特
性が所望の特性を有するように上記所定の比率を可変す
ることを特徴とする請求項1記載のディジタル信号処理
方法。 - 【請求項3】 周波数特性の異なる等化基準に等化する
複数の等化手段と、 上記等化手段で得られた信号を所定の比率で加えて加算
信号を生成する信号加算処理手段と、 上記加算信号に基づき2値識別をおこなう識別手段とを
有し、 上記複数の等化手段では、ディジタル信号が記録された
記録媒体を再生して得られる再生信号を等化するものと
し、 上記識別手段から上記再生信号の2値識別信号を得るこ
とを特徴とするディジタル信号再生装置。 - 【請求項4】 上記複数の等化手段では、積分系の等化
基準に等化された信号と、微分系の等化基準に等化され
た信号を生成することを特徴とする請求項3記載のディ
ジタル信号再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12883197A JPH10320917A (ja) | 1997-05-19 | 1997-05-19 | ディジタル信号処理方法およびディジタル信号再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12883197A JPH10320917A (ja) | 1997-05-19 | 1997-05-19 | ディジタル信号処理方法およびディジタル信号再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10320917A true JPH10320917A (ja) | 1998-12-04 |
Family
ID=14994491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12883197A Pending JPH10320917A (ja) | 1997-05-19 | 1997-05-19 | ディジタル信号処理方法およびディジタル信号再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10320917A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1324336A1 (en) * | 2000-10-02 | 2003-07-02 | Matsushita Electric Industrial Co., Ltd. | Record medium, its recorder, its recording method, its reproducing apparatus, and its reproducing apparatus |
-
1997
- 1997-05-19 JP JP12883197A patent/JPH10320917A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1324336A1 (en) * | 2000-10-02 | 2003-07-02 | Matsushita Electric Industrial Co., Ltd. | Record medium, its recorder, its recording method, its reproducing apparatus, and its reproducing apparatus |
EP1324336A4 (en) * | 2000-10-02 | 2007-07-25 | Matsushita Electric Ind Co Ltd | RECORDING MEDIUM, RECORDER, RECORDING METHOD, AND REPRODUCING APPARATUS |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5265125A (en) | Signal detection apparatus for detecting digital information from PCM signal | |
JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
JP2000306340A (ja) | クロック再生装置 | |
US6836456B2 (en) | Information reproducing apparatus | |
JPH10326457A (ja) | 自動等化システム | |
US6654413B2 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
WO2005027122A1 (ja) | 位相誤差検出回路及び同期クロック抽出回路 | |
US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
JP2001110146A (ja) | 再生装置 | |
JPH10320917A (ja) | ディジタル信号処理方法およびディジタル信号再生装置 | |
JP2001155441A (ja) | Pll回路およびこれを用いた記録情報再生装置 | |
JP3818031B2 (ja) | 記録情報再生装置 | |
JP3818032B2 (ja) | 記録情報再生装置 | |
JPH09106626A (ja) | データ処理装置 | |
JPH06177771A (ja) | データ再生装置 | |
JPH07211008A (ja) | ディジタル情報再生装置 | |
JP4266536B2 (ja) | 再生装置及び再生方法 | |
JPH10320919A (ja) | ディジタル信号処理方法およびディジタル信号再生装置 | |
JPH0460905A (ja) | ディジタル磁気記録再生装置 | |
JP3994987B2 (ja) | 再生装置 | |
JPH114264A (ja) | ディジタル信号識別回路 | |
JPH0845185A (ja) | 情報再生装置 | |
JPH09120598A (ja) | 情報再生装置 | |
JP2002304817A (ja) | 振幅制限を狭くした振幅制限型の波形等化器 | |
JP2002032967A (ja) | 再生装置 |