JPH10313006A

JPH10313006A - 半導体装置の製造方法

Info

Publication number: JPH10313006A
Application number: JP12386997A
Authority: JP
Inventors: Masayuki Kamiya; 雅之神谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-05-14
Filing date: 1997-05-14
Publication date: 1998-11-24

Abstract

(57)【要約】【課題】マスクの重ね合わせズレを発生させることな
く少ない工程数で配線を形成できるようにする。【解決手段】まず下層導電層１上に形成された絶縁膜
２上にレジスト膜３を形成する。次いでリソグラフィに
よってレジスト膜３に、配線用の溝６を形成するための
溝パターン４を溝パターン４の底部にレジスト膜３を残
した状態で形成するとともに、溝パターン４の底部のレ
ジスト膜３にその底部から絶縁膜２に達する状態でコン
タクトホール７を形成するための孔パターン５を形成す
る。その後、レジスト膜３とともに絶縁膜２をエッチン
グする条件のエッチングによって、絶縁膜２の溝パター
ン４に対応する位置に配線用の溝６を形成するととも
に、絶縁膜２の孔パターン５に対応する位置に溝６に連
通しかつ下層導電層１に達するコンタクトホール７を形
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に配線の形成工程に適用する半導体装置
の製造方法に関する。

【０００２】

【従来の技術】近年の半導体装置の製造分野では、半導
体装置の高集積化に伴い多層配線が採用されている。そ
してこれまでの、すなわち０．２５μｍ世代までの配線
の形成では、アルミニウム（Ａｌ）多層配線を形成する
場合、例えば次のような方法が用いられている。まず下
層のＡｌ配線層上の絶縁膜にコンタクトホールを形成す
し、次いでコンタクトホール内にタングステン（Ｗ）を
埋め込んでＷプラグを形成するとともに絶縁膜上にＷ膜
を形成する。そして、このＷ膜をエッチバックしてＷプ
ラグの表面を平坦化した後に、Ｗプラグ上に上層のＡｌ
配線を形成する。この方法によれば、Ｗプラグからなる
コンタクト部とＡｌ配線を形成するためのマスクとに多
少の重ね合わせズレが発生しても確実に上下層のＡｌ配
線の導通を確保することができる。ところが今後、更に
配線の微細化が進展すると、このマスクの重ね合わせズ
レが大きなネックになってくる。

【０００３】また通常、配線加工は反応性イオンエッチ
ング（ＲＩＥ）で行われるが、セルフアライン技術を用
いていないためズレが発生する。このとき、オーバーエ
ッチングを引き起こすと、ズレ幅の寸法にしたがってコ
ンタクト部を深く削り取る不具合が発生する。そこで、
この問題を解決する方法として最近ではデュアルダマシ
ン（Dual Damascene) 法が考え出されている。

【０００４】デュアルダマシン法には様々な方法がある
が、一般的にはまず図７（ａ）に示しように、ＣＶＤ
（化学的気相成長）法によって、下層配線５１上に第１
絶縁膜５２、第１エッチングストッパー層５３、第２絶
縁膜５４、第２エッチングストッパー層５５を順次積層
形成する。例えば第１絶縁膜５２、第２絶縁膜は酸化シ
リコン（ＳｉＯ₂）膜からなり、第１エッチングストッ
パー層５３、第２エッチングストッパー層５５は窒化シ
リコン（ＳｉＮ）膜からなる。

【０００５】次いで、図７（ｂ）に示すように第２エッ
チングストッパー層５５上にレジスト膜５６を形成した
後、リソグラフィによってレジスト膜５６に配線用の溝
パターン５６ａを形成する。続いて、レジスト膜５６を
マスクにしたＲＩＥによって、図７（ｃ）に示すように
第２エッチングストッパー層５５、第２絶縁膜５４、第
１エッチングストッパー層５３に配線用の溝５７を形成
し、レジスト膜５６を除去する。

【０００６】次に、図７（ｄ）に示すように第２エッチ
ングストッパー層５５上にレジスト膜５８を形成し、そ
の後、リソグラフィによってレジスト膜５８に上記配線
用の溝５７に連通する孔パターン５８ａを形成する。そ
して、レジスト膜５８をマスクにしたＲＩＥによって、
図７（ｅ）に示すように第１絶縁膜５２に下層配線５１
に達しかつ溝５７に連通するコンタクトホール５９を形
成する。

【０００７】なお、その後はスパッタリング法によって
溝５７内およびコンタクトホール５９内にＡｌを埋め込
むとともに第２エッチングストッパー層５５上にＡｌ膜
を成膜する。またはＣＶＤ法によって、溝５７内および
コンタクトホール５９内にＣｕを埋め込むとともに第２
エッチングストッパー層５５上にＣｕ膜を成膜する。そ
して、ＣＭＰ（化学的機械研磨）法によって第２エッチ
ングストッパー層５５の上面が露出するまでＡｌ膜また
はＣｕ膜を除去し、Ａｌ膜またはＣｕ膜からなる上層配
線およびこの上層配線と下層配線５１とを導通するコン
タクト部を形成する。

【０００８】

【発明が解決しようとする課題】上記したデュアルダマ
シン法を用いた配線の形成方法では、前述した０．２５
μｍ世代の配線の形成方法に比較してコンタクトホール
内にＷプラグを埋め込む工程を省略することができる。
しかしながら、セルフアライン技術を導入しているた
め、上記したように４回のＣＶＤ工程と、配線用の溝パ
ターンおよびコンタクトホール用の孔パターンを個別に
形成するための２回のリソグラフィ工程と、２回のＲＩ
Ｅ工程とが必要になって工程数が大幅に増加する。この
結果、製造歩留りが低下して製造コストが増大し、また
半導体装置の信頼性が低下するという不都合が生じる。
したがって、マスクの重ね合わせズレを発生させること
なく少ない工程数で配線を形成できる半導体装置の製造
技術の確立が求められている。

【０００９】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、まず導電層上に形成された絶縁膜上にレ
ジスト膜を形成する。次いでリソグラフィによってレジ
スト膜に、配線用の溝を形成するための溝パターンをこ
の溝パターンの底部にレジスト膜を残した状態で形成す
るとともに、溝パターンの底部のレジスト膜にその底部
から絶縁膜に達する状態でコンタクトホールを形成する
ための孔パターンを形成する。その後、レジスト膜とと
もに絶縁膜をエッチングする条件のエッチングによっ
て、絶縁膜の溝パターンに対応する位置に配線用の溝を
形成するとともに、絶縁膜の孔パターンに対応する位置
に上記溝に連通しかつ導電層に達するコンタクトホール
を形成する。

【００１０】本発明では、１回のリソグラフィによって
レジスト膜に溝パターンとともに孔パターンを形成する
ため、配線用の溝パターンとコンタクトホール用の孔パ
ターンとを別々のリソグラフィで行うことによるマスク
の重ね合わせズレが発生することがない。また１回のリ
ソグラフィ工程で済むため、セルフアライン技術を用い
る必要がない。よって、エッチングストッパー層の形成
工程が不要であるため、成膜工程が導電層上に絶縁膜を
形成する１回だけの工程で済む。さらにレジスト膜とと
もに絶縁膜をエッチングする条件のエッチングを行い、
絶縁膜に配線用の溝を形成するとともにコンタクトホー
ルを形成するため、１回のエッチング工程で済む。

【００１１】

【発明の実施の形態】以下に、本発明に係る半導体装置
の製造方法の実施形態を図面に基づいて説明するが、こ
れに先立ち、まず実施形態の実施に用いられるマスクの
一例を図３を用いて説明し、次いでこのマスクがレジス
トパターニングに与える効果を図４、図５および図６を
用いて説明する。なお、図３（ａ）はマスクの一例を平
面図、（ｂ）は（ａ）の部分拡大図であり、説明が容易
なように一つの配線用の溝パターンと、コンタクトホー
ル用で前記溝パターンに連通する一つの孔パターンとを
形成するのに必要な部分のみ示してある。したがって、
実際の回路配線とは異なっている。また、縮小投影露光
装置を用いるマスクは一般にレティクルと呼ばれるが、
本明細書中ではこれもマスクと称することとする。

【００１２】このマスク２０は、後述する実施形態のリ
ソグラフィ工程において、例えばポジ型のレジスト膜を
パターニングする際に使用されるものである。なお、縮
小投影露光装置を用いるマスクは一般にレティクルと呼
ばれるが、本明細書中ではこれもマスクと称することと
する。図３に示すようにマスク２０は、マスク本体２１
に上記溝パターンを形成するための第１マスクパターン
２２と、上記孔パターンを形成するための第２マスクパ
ターン２３とが後述する溝パターンと孔パターンとの位
置関係に対応して設けられて構成されている。第１マス
クパターン２２は、第２マスクパターン２３よりも露光
光（以下、単に光と記す）の透過率が低い材料で形成さ
れている。

【００１３】またマスク本体２１の第１マスクパターン
２２および第２マスクパターン２３とは異なる箇所２
４、つまり第１マスクパターン２２および第２マスクパ
ターン２３以外のレジストマスクを形成するための箇所
（以下、その他の箇所と記す）２４が、第１マスクパタ
ーン２２よりも光の透過率が低い材料で形成されてい
る。よって、マスク２０は３種の異なる透光率を有する
材料で形成されたものとなっている。ここでは、第１マ
スクパターン２２が半透明となるハーフトーンクロム
（Ｃｒ）からなり、第２マスクパターン２３が透明な石
英製のガラスからなり、マスク本体２１のその他の箇所
２４が完全遮光体となるＣｒ（図中ハッチングで示す）
で形成されている。

【００１４】具体的には、ガラス基板上にＣｒ薄膜が形
成され、Ｃｒ薄膜の上面からＣｒ薄膜の膜厚のほぼ半分
の位置まで溝状にエッチングされて第１マスクパターン
２２が形成されている。また、第１マスクパターン２２
の溝の底部からガラス基板に達する状態でＣｒ薄膜に孔
状の第２マスクパターン２３が形成されている。よって
マスク２０を平面視した場合に、第２マスクパターン２
３の形成位置にはガラス基板が設けられ、第１マスクパ
ターン２２が半透明となるハーフトーンＣｒ、その他の
箇所２４が完全遮光体のＣｒがそれぞれ設けられた状態
となっている。

【００１５】図４はこのようなマスク２０を用いて露光
を行った際に、半導体ウエハ上に塗布されたレジスト膜
の上面に転写される光強度を等高線で示した平面図であ
り、図３（ｂ）におけるＡ−Ｂ方向は図４におけるＡ−
Ｂ方向に対応している。また図５は図４のＡ−Ｂ間の断
面における光強度の分布を示した図であり、図６は図５
のレジスト膜を現像して得たレジストパターン形状の断
面図である。

【００１６】図４および図５に示すように、最も光の透
過率が高いガラスからなる第２マスクパターン２３に対
応する部分は最も光強度が高く、ハーフトーンＣｒから
なる第１マスクパターン２２に対応する部分は最も光強
度が高い部分の約半分の光強度になる。よって、図６に
示すように現像後のポジ型レジストは、遮光されたその
他の箇所２４に対応する部分の高さを１とすると、第１
マスクパターン２２に対応する部分の高さが約０．５と
なり、第２マスクパターン２３に対応する部分が完全に
除去される。

【００１７】なお、上記例ではポジ型レジストの露光に
用いるマスクを説明したが、ネガ型レジストの露光に用
いるマスクには、第１マスクパターン２２、第２マスク
パターン２３、その他の箇所２４の光の透過率を上記例
のマスク２０と反転させたものを用いる。例えば第２マ
スクパターン２３がＣｒで形成され、第１マスクパター
ン２２が第２マスクパターン２３よりも光の透過率が高
いハーフトーンＣｒで形成され、その他の箇所２４が第
１マスクパターン２３よりも光の透過率が高いガラスで
形成されたものを用いる。このマスクを用いてネガ型レ
ジストの露光、現像を行うことにより、図６と同様の断
面形状を有するレジストパターンを形成することができ
る。

【００１８】次に、本発明の半導体装置の製造方法の一
実施形態を図１および図２を用いて説明する。ここで
は、レジストとしてポジ型レジストを用いかつ図３に示
したマスク２０を使用する場合を例にとって述べる。な
お、図２（ａ）〜（ｆ）は本実施形態の製造方法の各工
程において、マスク２０のＡ−Ｂ間に対応する半導体装
置の断面図である。

【００１９】この半導体装置の製造方法では、まず図１
（ａ）に示すように例えば下層配線からなる下層導電層
１上に絶縁膜２が形成されたものを用意する。絶縁膜２
は例えば酸素原子を含む材料膜で形成されており、ここ
では例えばＣＶＤ法によって形成されたＳｉＯ₂膜から
なる。次いで、回転塗布法によって図１（ｂ）および図
２（ａ）に示すように絶縁膜２上にポジ型のレジスト膜
３を形成する。

【００２０】その後、図１（ｂ）および図２（ｂ）に示
すように、上記マスク２０を用いたリソグラフィ（露
光、現像、ベーキング等）によって、レジスト膜３に配
線用の溝を形成するための溝パターン４とコンタクトホ
ールを形成するための孔パターン５とを形成する。この
際、溝パターン４を、この溝パターン４の底部にレジス
ト膜３を残した状態で形成する。また溝パターン４の底
部のレジスト膜３に、溝パターン４の底部から絶縁膜２
に達する状態で孔パターン５を形成する。

【００２１】前述したようにマスク２０は、溝パターン
４を形成するための第１マスクパターン２２がハーフト
ーンＣｒからなり、孔パターン５に形成するための第２
マスクパターン２３がガラスからなるため（図３参
照）、このマスク２０を用いることによって底部にレジ
スト膜３を残した状態に溝パターン４を形成でき、かつ
溝パターン４の底部から絶縁膜２に達する孔パターン５
を形成できる。

【００２２】次に、溝パターン４および孔パターン５を
有するレジスト膜３とともに絶縁膜２をエッチングする
条件のＲＩＥ等の異方性エッチングによって、図１
（ｃ）および図２（ｅ）に示すように絶縁膜２の溝パタ
ーン４に対応する位置に配線用の溝６を形成するととも
に絶縁膜２の孔パターン５に対応する位置にコンタクト
ホール７を形成する。このとき、溝６に連通しかつ下層
導電層１に達するコンタクトホール７を形成する。

【００２３】上記のエッチングは、例えば次のようにし
て行う。まず、絶縁膜２のエッチング速度（Etching Ra
te) とレジスト膜３のエッチング速度がほぼ同じになる
条件、すなわち絶縁膜２とレジスト膜３とのエッチング
選択比がほぼ１になる条件（以下、第１条件と記す）に
てエッチングを進める。この結果、図２（ｃ）に示すよ
うに、上記孔パターン５の直下の絶縁膜２がエッチング
されるとともにレジスト膜３全体がエッチバックされ
る。

【００２４】そして、溝パターン４の底部に残したレジ
スト膜３が除去されるまで第１条件によるエッチングを
行うことによって、絶縁膜２の溝パターン４に対応する
部分２ａは表面が外部に露出し、絶縁膜２の孔パターン
５に対応する部分には下層導電層１に達していない凹部
２ｂが形成される。つまり、溝パターン４および孔パタ
ーン５を有するレジスト膜３の形状が絶縁膜２に転写さ
れる。

【００２５】溝パターン４の底部に残したレジスト膜３
が除去された時点で、絶縁膜２に対するレジスト膜３の
エッチング選択比が１より大きくなる条件、すなわち絶
縁膜２のエッチング速度がレジスト膜３のエッチング速
度よりも速くなる条件（以下、第２条件と記す）に切り
替えてエッチングを進める。これにより、レジスト膜３
が除去されて表面が露出した箇所の絶縁膜２が表面形状
を維持しつつエッチングされる。したがって、図２
（ｄ）に示すように、溝パターン４が転写された部分２
ａがエッチングされて配線用の溝６が形成されるととも
に、孔パターン５が転写されて形成された凹部２ｂの底
部に残っている絶縁膜２が除去されて下層導電層１に達
するコンタクトホール７が形成される。

【００２６】ここで、上記した第１条件、第２条件の切
り替えのタイミングは、例えばそれぞれの条件のエッチ
ングをいずれも炭素原子を含むガスを用いて行い、炭素
原子と絶縁膜２を構成する酸素原子とが反応して得られ
る一酸化炭素の発光強度をモニターすることによって行
う。つまり、レジスト膜３がエッチバックされて溝パタ
ーン４に対応する位置の絶縁膜２の表面が露出し、この
部分のエッチングが始まると、絶縁膜２のエッチング面
積が変化するために一酸化炭素の発生率が高くなり、一
酸化炭素の発光強度が変化する。発光強度のモニターに
よってこの変化を検出した時点で第１条件から第２条件
への切り替えを行う。上記炭素原子を含むエッチングガ
スとしては、例えばフロロカーボン系（Ｃ_xＦ_y）のガ
スが挙げられる。

【００２７】この検出方法によれば、たとえ溝パターン
４の表面が平坦に形成されてなくても、溝パターン４の
底部に残したレジスト膜３が除去された時点を常に精度
良く検出できるため、エッチング条件の切り替えに用い
る検出方法として非常に好適である。なお、溝パターン
４の表面が平坦に形成されれば、エッチング時間等によ
ってエッチング条件の切り替えを行うことができるのは
もちろんである。

【００２８】また第１条件から第２条件への、絶縁膜２
に対するレジスト膜３のエッチング選択比の切り替え
は、例えばエッチングガス種やエッチングガスの流量比
を変える等によって行う。第１条件および第２条件にお
けるエッチングガス種および流量の一例を以下に示す。

【００２９】第１条件：エッチングガスおよび流量；Ｃ₄Ｆ₈／ＣＯ／Ａｒ／Ｏ
₂：４ｓｃｃｍ／１５０ｓｃｃｍ／１５０ｓｃｃｍ／１
５ｓｃｃｍ第２条件：エッチングガスおよび流量；Ｃ₄Ｆ₈／ＣＯ／Ａｒ：４
ｓｃｃｍ／１５０ｓｃｃｍ／１５０ｓｃｃｍここで、ｓｃｃｍは標準状態における体積流量（ｃｍ³
／分）である。

【００３０】こうして絶縁膜２に配線用の溝６およびコ
ンタクトホール７を形成した後は、図２（ｅ）に示すよ
うに絶縁膜２上に残存しているレジスト膜３を除去す
る。次いで、絶縁膜２上に例えばＡｌ、Ｃｕ、Ａｌ−Ｃ
ｕ等の配線材料からなる膜を成膜するとともにこの配線
材料を配線用の溝６内およびコンタクトホール７内に埋
め込む。そして、例えばＣＭＰ法によって絶縁膜２の上
面が露出する位置まで配線材料膜を除去して表面を平坦
化する。これにより、配線用の溝６内に配線材料を埋め
込んでなる上層配線８と、コンタクトホール７内に配線
材料を埋め込んでなりかつ上層配線８に連続して形成さ
れたもので、上層配線８と下層導電層１とを導通するコ
ンタクト部９とを形成する。

【００３１】このように本実施形態では、１回のリソグ
ラフィによってレジスト膜３に溝パターン４と孔パター
ン５とを形成するので、従来法のように配線用の溝パタ
ーンとコンタクトホール用の孔パターンとを別々のリソ
グラフィで行うことによるマスクの重ね合わせズレが発
生することがない。このため、配線の微細化が進展して
もマスクの重ね合わせズレの発生に起因する半導体装置
の電気的信頼性の低下を確実に防止することができる。

【００３２】また、１回のリソグラフィ工程で済むこと
からセルフアライン技術を必要としない。よって、デュ
アルダマシン法を用いる従来法のようにエッチングスト
ッパー層を形成するのためのＣＶＤ工程が不要になり、
下層導電層１上に絶縁膜２を形成する１回だけのＣＶＤ
工程で済むため、成膜工程を大幅に削減することができ
る。さらにレジスト膜３とともに絶縁膜２をエッチング
する条件のエッチングを行い、配線用の溝６を形成する
とともにコンタクトホール７を形成するため、１回のエ
ッチング工程で済む。

【００３３】したがって、１回のリソグラフィ工程、１
回の成膜工程、１回のエッチング工程で済み、工程数を
大幅に削減することができるので、製造歩留りを向上さ
せることができ、製造コストの低減を図ることができ
る。また少ない工程数で製造できるため、半導体装置の
信頼性を向上させることができる。よって、本実施形態
に係る半導体装置の製造方法を用いれば、微細でしかも
電気的信頼性の高い多層配線を少ない工程数で形成でき
る。さらにコスト的なメリットが出ることにより、デュ
アルダマシン法の採用も可能になり、これにより次世代
に要求される配線の低抵抗化、デバイスの高速化、平坦
性の向上も図ることができる。

【００３４】

【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法によれば、１回のリソグラフィによって
レジスト膜に溝パターンと孔パターンとを形成するの
で、従来のようにマスクの重ね合わせズレが発生せず、
これに起因する半導体装置の電気的信頼性の低下を確実
に防止することができる。また１回のリソグラフィ工程
で済むことからセルフアライン技術を必要としないた
め、デュアルダマシン法を用いる従来法に比較して導電
層上への成膜工程を大幅に削減することができる。さら
に１回のエッチング工程で配線用の溝を形成するととも
にコンタクトホールを形成するため、エッチング工程数
も削減することができる。したがって、工程数を大幅に
削減することができるので、製造歩留りを向上させるこ
とができるとともに半導体装置の信頼性の向上を図りつ
つ微細化を進展させることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は本発明の一実施形態を工程順
に示す斜視図である。

【図２】（ａ）〜（ｆ）は本発明の一実施形態を工程順
に示す断面図である。

【図３】実施形態に用いるマスクの一例を説明する図で
あり（ａ）は平面図、（ｂ）は（ａ）における部分拡大
平面図である。

【図４】レジスト膜の上面に転写される光強度を等高線
で示した平面図である。

【図５】図４のＡ−Ｂ間の断面における光強度の分布を
示した図である。

【図６】図５のレジスト膜を現像して得たレジストパタ
ーン形状の断面図である。

【図７】（ａ）〜（ｅ）は従来法の一例を工程順に示す
断面図である。

【符号の説明】

１下層導電層２絶縁膜３レジスト膜
４溝パターン５孔パターン６配線用の溝７コンタクト
ホール２０マスク２１マスク本体２２第１マス
クパターン２３第２マスクパターン２４その他の箇所

Claims

【特許請求の範囲】

【請求項１】導電層上に形成された絶縁膜上にレジス
ト膜を形成した後、リソグラフィによって該レジスト膜
に、配線用の溝を形成するための溝パターンを該溝パタ
ーンの底部にレジスト膜を残した状態で形成するととも
に、前記溝パターンの底部のレジスト膜に該底部から前
記絶縁膜に達する状態でコンタクトホールを形成するた
めの孔パターンを形成する第１工程と、前記レジスト膜とともに前記絶縁膜をエッチングする条
件のエッチングによって、前記絶縁膜の前記溝パターン
に対応する位置に配線用の溝を形成するとともに前記絶
縁膜の前記孔パターンに対応する位置に前記溝に連通し
かつ前記導電層に達するコンタクトホールを形成する第
２工程とを有することを特徴とする半導体装置の製造方
法。
【請求項２】前記レジスト膜にはポジ型のレジスト膜
を用い、前記第１工程の際のリソグラフィで用いるマスクには、
マスク本体に前記溝パターンを形成するための第１マス
クパターンと前記孔パターンを形成するための第２マス
クパターンとが前記溝パターンと前記孔パターンとの位
置関係に対応する状態で形成されているとともに、第１
マスクパターンが前記２マスクパターンよりも光の透過
率が低い材料で形成され、かつ前記マスク本体のこれら
第１マスクパターンおよび第２マスクパターンとは異な
る箇所が該第１マスクパターンよりも光の透過率が低い
材料で形成されているものを用いることを特徴とする請
求項１記載の半導体装置の製造方法。
【請求項３】前記レジスト膜にはネガ型のレジスト膜
を用い、前記第１工程の際のリソグラフィで用いるマスクには、
マスク本体に前記溝パターンを形成するための第１マス
クパターンと前記孔パターンを形成するための第２マス
クパターンとが前記溝パターンと前記孔パターンとの位
置関係に対応する状態で形成されているとともに、第１
マスクパターンが前記２マスクパターンよりも光の透過
率が高い材料で形成され、かつ前記マスク本体のこれら
第１マスクパターンおよび第２マスクパターンとは異な
る箇所が該第１マスクパターンよりも光の透過率が高い
材料で形成されているものを用いることを特徴とする請
求項１記載の半導体装置の製造方法。
【請求項４】前記第２工程の際には、前記レジスト膜
と前記絶縁膜とのエッチング選択比がほぼ１になる条件
にてエッチング進め、これにより前記溝パターンの底部
に残したレジスト膜が除去された時点で前記絶縁膜に対
する前記レジスト膜のエッチング選択比が１より大きく
なる条件に切り替えてエッチングを進めることを特徴と
する請求項１記載の半導体装置の製造方法。
【請求項５】前記第２工程の際には、前記レジスト膜
と前記絶縁膜とのエッチング選択比がほぼ１になる条件
にてエッチング進め、これにより前記溝パターンの底部
に残したレジスト膜が除去された時点で前記絶縁膜に対
する前記レジスト膜のエッチング選択比が１より大きく
なる条件に切り替えてエッチングを進めることを特徴と
する請求項２記載の半導体装置の製造方法。
【請求項６】前記第２工程の際には、前記レジスト膜
と前記絶縁膜とのエッチング選択比がほぼ１になる条件
にてエッチング進め、これにより前記溝パターンの底部
に残したレジスト膜が除去された時点で前記絶縁膜に対
する前記レジスト膜のエッチング選択比が１より大きく
なる条件に切り替えてエッチングを進めることを特徴と
する請求項３記載の半導体装置の製造方法。
【請求項７】前記絶縁膜は酸素原子を含む材料膜から
なり、前記第２工程の際には、炭素原子を含むガスを用いてエ
ッチングを行うとともに、該炭素原子と前記酸素原子と
が反応して得られる一酸化炭素の発光強度をモニター
し、前記発光強度の変化が検出された時点で前記エッチング
の条件の切り替えを行うことを特徴とする請求項４記載
の半導体装置の製造方法。
【請求項８】前記絶縁膜は酸素原子を含む材料膜から
なり、前記第２工程の際には、炭素原子を含むガスを用いてエ
ッチングを行うとともに、該炭素原子と前記酸素原子と
が反応して得られる一酸化炭素の発光強度をモニター
し、前記発光強度の変化が検出された時点で前記エッチング
の条件の切り替えを行うことを特徴とする請求項５記載
の半導体装置の製造方法。
【請求項９】前記絶縁膜は酸素原子を含む材料膜から
なり、前記第２工程の際には、炭素原子を含むガスを用いてエ
ッチングを行うとともに、該炭素原子と前記酸素原子と
が反応して得られる一酸化炭素の発光強度をモニター
し、前記発光強度の変化が検出された時点で前記エッチング
の条件の切り替えを行うことを特徴とする請求項６記載
の半導体装置の製造方法。