JPH10282469A

JPH10282469A - 液晶表示装置

Info

Publication number: JPH10282469A
Application number: JP9227728A
Authority: JP
Inventors: Hiroyuki Takahashi; 洋之高橋; Momoko Anabuki; 桃子穴吹; Toshimitsu Matsudo; 利充松戸
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-02-07
Filing date: 1997-08-25
Publication date: 1998-10-23
Anticipated expiration: 2017-08-25
Also published as: JP3156045B2; KR19980071138A; EP0858065A1; CN1195785A; TW362166B

Abstract

(57)【要約】【課題】本発明は液晶表示装置に係わり、特に単純マト
リクス形液晶表示装置の表示パターンに依存した表示む
らを補正する補正回路を安定化することにある。【解決手段】走査電極用非選択電圧ライン１４０に流れ
る電流又は電圧変動を検知して、それに対応した電圧を
前記走査電極用非選択電圧に印加する電圧補正回路１３
５を有する液晶表示装置において、前記電圧補正回路
は、前記電源回路の走査電極用非選択電圧ラインと走査
電極駆動回路との間に設けられた抵抗器Ｒ５と、該抵抗
器の両端子が反転増幅端子と非反転増幅端子にそれぞれ
接続されかつ反転増幅率と非反転増幅率が異なる演算増
幅回路（Ｒ１１〜１４、１５１）と、演算増幅回路の出
力を積分し一時分割期間毎にリセットする積分回路（Ｒ
１５、Ｃ１、１５２、１５３）とよりなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高い周波数で駆動
される液晶表示装置に係り、特に２本以上の走査線を同
時に選択する複数走査ライン選択駆動方式による単純マ
トリクス型液晶表示装置であって、表示むらが少ない高
画質な液晶表示装置、更には、高速応答、高コントラス
ト、広視角性をも備えた液晶表示装置に関する。

【０００２】

【従来の技術】単純マトリックス形の液晶パネルを有す
る液晶表示装置の駆動方式として「液晶デバイスハンド
ブック」（Ｐ．３９５〜Ｐ．３９９）に記載の電圧平均
化方式が広く採用されている。

【０００３】この方式では、液晶パネルの行に対応する
走査電極には、１本ずつ順次に選択走査電圧を１時分割
期間ずつ印加し、１フレーム期間で全ての走査電極を走
査すると再び同じ動作を繰り返す。液晶パネルの列に対
応する表示電極には、表示データの値に対応した表示電
圧を非選択走査電圧レベルを中心に印加する。さらに、
液晶印加電圧の極性を一定の期間毎に反転する交流化動
作を行う。

【０００４】一方、電圧平均化方式での応答速度の高速
化の限界を越える液晶表示装置の駆動方式として、特開
平６−６７６２８号公報等に記載の複数走査ライン選択
駆動方式が提案されてきた。

【０００５】この方式は、液晶パネルの行に対応する走
査電極には、複数行ずつ直交関数（例えばウォルシュ関
数）に対応した選択走査電圧を順次印加し、１フレーム
期間と呼ばれる期間で全ての走査電極を走査すると、再
び同じ動作を繰り返す。液晶パネルの列に対応するデー
タ電極には、選択走査されたラインにおける直交関数の
値および表示データの値との一致数に対応したデータ電
圧を印加するものである。

【０００６】

【発明が解決しようとする課題】近年、マルチメディア
情報を表示する表示装置として「動画表示」が可能なこ
とが必要とされるに至るが、従来の電圧平均化方式では
応答速度を高速化するとフレームレスポンスに起因する
コントラスト低下やフリッカ等が生じ、かつ、特定の表
示パターンに応じたクロストークを起因とするシャドー
イングが生じる。

【０００７】前者のフレームレスポンスに起因するコン
トラストの低下やフリッカ等を低減するため、後述の複
数走査ライン選択駆動方式が推奨されている。

【０００８】また、後者のクロストークを起因とするシ
ャドーイングを低減する手法としては、１）表示内容の
規則性を定量的に抽出し、その抽出量に対応した補正を
走査電圧波形あるいは信号電圧波形におこなうようにし
たものが特開平２−８９号公報等に開示され、２）信号
線電極に流れる電流を検知してそれに応じた電圧を走査
電極にフィードバックするものが特開平５−１００６３
９号公報等に記載され、３）信号電圧自体からコンデン
サまたは電気抵抗を介して電圧を取り出し、この電圧を
演算増幅して走査電圧に加算するものが特開平６−１２
０３０号公報等に開示されている。

【０００９】また、複数走査ライン選択駆動方式では、
フレームレスポンスに起因するコントラストの低下等は
原理的にある程度低減できるものの、特定の表示パター
ンを表示したときにシャドーイングと呼ばれる表示むら
が電圧平均化方式に比較しより顕著に発生する。この表
示むらは縦方向、横方向共に発生する。

【００１０】これらの表示むらのうち、べた塗りの背景
に縦方向の罫線を表示した時、その罫線表示の上下部に
発生する縦方向ものが顕著であり、問題となっている。
この縦方向のシャドーイングは、液晶印加電圧の実効値
が列毎に異なることが原因である。この実効値が列毎に
異なる現象の要因としては、データ電圧変化により走査
電圧にスパイク状の歪み（クロストーク）が発生し、こ
のクロストークによる影響が列毎に異なることが挙げら
れる。例えば、図１６（ａ）に示すような黒の縦罫線
（オフ領域部分）を表示する場合、図１６（ｃ）のよう
にデータ電極と走査電極との間に介在する液晶は、各電
極の抵抗（Ｒ）と液晶の容量（Ｃ）との等価回路とみな
せ、矢印方向への電流が流れることによる電圧降下が生
じる。そのため、図１６（ｂ）に示すように、背景部
（オン領域）のデータ電圧が一斉に同一方向に変化した
場合に罫線部では実効電圧が増加し、逆に背景部では実
効値が減少するような歪が非選択走査電圧に生じる。し
たがって、図１６（ａ）の背景部のＢ点に比較し、罫線
部の列のＡ点は、同じオン表示にもかかわらず、明るく
抜けて見える。上記の現象が縦方向の表示むら（シャド
ーイング）が生じる主たる原理であり、液晶印加電圧の
実効値が列毎に異なることによる走査電極の非選択電圧
に生じる波形歪が原因である。

【００１１】また、図１７（ａ）のような横罫線（オフ
領域部分）を表示する場合、図１７（ｂ）に示すように
液晶層の容量（Ｃ）は液晶の誘電率に依存することにな
り、一般に液晶の誘電率はオン領域は大きく、オフ領域
は小さく、実質的な時定数が異なるため、図１７（ｃ）
に示すように背景部のオン領域が多い走査線では選択走
査電圧に波形歪を生じる。したがって、オン領域が多い
行の実効値はオフ領域が多い行に比較して減少するた
め、図１７（ａ）の背景部のＢ点は、罫線部の行のＡ点
に比較して、同じＯＮ表示にもかかわらず、実効値減少
分だけ暗く見える。上記の現象が横方向の表示むら（シ
ャドーイング）が生じる主たる原理であり、液晶印加電
圧の実効値が行毎に異なることによる走査電極の選択電
圧での波形なまり（あるいは、波形歪）が原因である。

【００１２】このような複数走査ライン選択駆動方式を
採用するために顕著に生じるシャドーイングの補正方法
としては、１）走査電極及び信号電極間における電圧波
形の歪を、信号電極上の電圧の変化または電流の変化を
監視することによって波形歪を推定し、この歪を相殺す
る補正電圧を駆動電圧波形に加えるようにした特開平６
−２７８９９号公報等に記載のもの、２）走査電極に印
加された電圧を取り出して信号ドライバ回路へと先回り
して補正をかけるフィードフォワード制御をおこなうよ
うにした特開平７−１２９１２８号公報等記載のもの、
３）周期性の高い行信号のシーケンサを発生させるため
の選択行列の列ベクトルのシーケンスを決定し、さらに
は、クロストーク低減に最適な直交行列系を用いるとい
った特開平８−１６０３９０号公報等記載のもの、４）
１フレーム期間を複数の仮想的なブロック期間に分割
し、各ブロック期間ごとに選択期間を所定の間隔でｎ回
の分割選択期間に分け、各分割期間毎に選択電圧を印加
するようにした特開平９−１５５５６号公報等記載のも
のが挙げられる。

【００１３】しかしながら、縦方向の罫線の上下部に生
じるシャドーイングを低減するためのこれらの従来の方
式では、信号電極の電圧波形などから間接的に波形歪を
推測し、これに応じた補正を走査電極側の電圧に加算す
るものがあるが、波形歪を直接検知しないので正確な補
正をかけることができなかった。また、走査電極上の波
形歪を直接検知して補正電圧を直接走査電極に加算する
従来の方式の場合では、補正電圧自体が電圧波形を歪め
てしまうので、走査電圧が不安定になり「ちらつき」が
発生するか、あるいは、補正が十分にかからないといっ
た現象が生じた。つまり、従来のシャドーイング補正方
法では、補正波形が、歪みの原因となっている電流を増
加させる方向に作用する（電流に対しては正のフィード
バック）ため、実回路では走査電圧が不安定となりちら
つきが発生するか、補正が十分かからない状態になると
いう問題があった。

【００１４】また、縦方向の罫線の上下部に生じるシャ
ドーイングと横罫線の左右に生じるシャドーイングと
は、その発生原理が異なり、かつ、その歪も主として走
査電圧の非選択電圧と選択電圧とにそれぞれ生じるもの
であるから、せれぞれのシャドーイングを低減する補正
方法として同じ補正手段を用いることが不適切であった
り、不可能である場合がある。

【００１５】また、フレーム周波数として１５０Ｈｚ〜
３００Ｈｚ以上が要求される動画表示には上述の液晶駆
動における改善の他、１５０ｍｓ〜８０ｍｓ以下といっ
た高応答速度で駆動するための液晶材料や液晶層の狭ギ
ャップ化に伴う光学部材の最適な組み合わせ、更には、
シャドーイング低減のための補正を起因とするコントラ
ストの低減を補償する工夫について総合的な解決を図る
組み合わせについては従来の技術では示唆するものはな
い。

【００１６】そこで、本発明の第１の目的は、回路的に
安定し、かつ、シャドーイングの補正が十分かかる液晶
表示装置及び液晶駆動方法を提供することにある。

【００１７】また、本発明の第２の目的は、異なる要因
で生じる表示むらを要因毎に異なる補正によって低減す
るための液晶表示装置及び液晶駆動方法を提供すること
にある。

【００１８】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の液晶表示装置は、交差する走査電極
とデータ電極の交点で各ドットが構成されるように対向
配置された一対の電極基板と、上記走査電極に非選択電
圧または選択電圧を所定の時分割期間において印加する
走査電極駆動回路と、上記データ電極に表示データに応
じた電圧を印加するデータ電極駆動回路と、上記走査電
極駆動回路に非選択電圧または選択電圧を供給し、上記
データ電極駆動回路に信号電圧を供給するための電源回
路とを備えた液晶表示装置であって、上記電源回路が、
上記非選択電圧が印加された走査電極に流れる電流を検
知する抵抗と、検知された電流を増幅する演算増幅回路
と、該演算増幅回路の出力を積分することによって上記
非選択電圧が印加された走査電極に所定の基準電圧に補
正電圧を重畳して供給する補正電圧生成回路であって、
一時分割期間毎に上記演算増幅回路の出力を積分量をリ
セットする機能を有する補正電圧生成回路とから構成さ
れる。

【００１９】また、ノイズの影響の低減と補正特性の最
適化のため、前記演算増幅回路と補正電圧生成回路との
間に、一対の双方向のダイオードで構成された信号変調
回路を配置することが望ましい。

【００２０】また、過渡的な波形歪をそのまま積分する
ことによって得られる補正量が、最適補正量より大きく
なることを防止するため、前記所定の基準電圧と前記演
算増幅回路出力との間に一対の双方向のダイオードで構
成されたリミッタ回路を配置することが望ましい。

【００２１】また、上記第２の目的を達成するために、
本願発明の液晶表示装置は、交差する走査電極とデータ
電極の交点で各ドットが構成されるように対向配置され
た一対の電極基板と、上記走査電極に非選択電圧または
選択電圧を所定の時分割期間において印加する走査電極
駆動回路と、上記データ電極に表示データに応じた電圧
を印加するデータ電極駆動回路と、上記走査電極駆動回
路に所定の基準電位を中心に正方向に電位が異なる２種
類の選択電圧と負方向に電位が異なる２種類の選択電圧
とからなる４種類の選択電圧を供給し、上記基準電圧に
補正電圧を重畳して非選択電圧として供給し、上記デー
タ電極駆動回路に信号電圧を供給するための電源回路
と、表示内容に応じた信号を生成する補正クロック生成
回路とを備えた液晶表示装置であって、上記電源回路
が、上記非選択電圧が印加された走査電極に流れる電流
を検知する抵抗と、検知された電流を増幅する演算増幅
回路と、該演算増幅回路の出力を積分することによって
上記非選択電圧が印加された走査電極に所定の基準電圧
に補正電圧を重畳して供給する補正電圧生成回路であっ
て、一時分割期間毎に上記演算増幅回路の出力を積分量
をリセットする機能を有する補正電圧生成回路とから構
成され、上記走査電極駆動回路は、上記補正クロック生
成回路からの信号に応じて、上記４種類の選択電圧の内
の一つの電圧を選択電圧として上記走査電極に供給す
る。

【００２２】上述の第１及び第２の目的を達成するため
の本発明による液晶表示装置は、特に、複数走査線同時
選択による駆動において、より効果的であり、その場合
には、走査電極駆動回路は所定の直交関数に応じた選択
電圧あるいは非選択電圧を走査電極に順次印加し、信号
電極駆動回路は上記直交関数と表示内容に応じた信号電
圧を信号電極に印加する。

【００２３】また、上記演算増幅回路は、上記走査電極
に流れる電流を検知する抵抗の両端子が演算増幅素子の
反転増幅端子と非反転増幅端子にそれぞれ接続され、か
つ、反転増幅率と非反転増幅率が異なるような演算増幅
素子を含む構成が望ましい。

【００２４】また、上述のシャドーイング低減のための
電圧補正を行う液晶表示装置において、高速応答、高コ
ントラスト、広視角性を良好にするため、２０ｍＰａ・
ｓ以下（好ましくは、１５ｍＰａ・ｓ以下、より好まし
くは１３ｍＰａ・ｓ以下）程度の低粘度の液晶材料、遮
光性の高い着色ビーズ、波長分散性の急峻な位相差フィ
ルム等の光学部材と組み合わせることが望ましい。

【００２５】

【発明の実施の形態】

（実施例１）以下、本発明の一実施例を、同時選択ライ
ン数を２とした場合について、図１〜図７を用いて説明
する。

【００２６】図１は本発明の一実施例の電源回路出力、
液晶パネル印加電圧を示すタイミング図であり、全面オ
フ表示の背景に対し、オン表示が縦方向に連続する罫線
表示を行った時のタイミング図である。図１に示すよう
に電源回路出力の内、走査電極駆動回路に供給するＶＹ
０は、非走査電圧ＶＹ０に流れる電流に応じて補正電圧
が与えられ変動する。

【００２７】これにより走査電極駆動回路の出力はＹ１
〜Ｙ４に例示されるような波形となる。走査電圧の非選
択期間には、背景のデータ電圧波形の切り替わりによ
り、パルス状の波形歪みが発生する。その波形歪みにす
ぐに続いてその歪みを相殺するように補正電圧が印加さ
れ、時分割期間の終わりでリセットされる。尚、一時分
割期間のタイミング制御のためのラインクロックＣＬ１
は図２に示すように一定のパルス幅を有するクロック信
号である。図２に示すように、各時分割期間の開始タイ
ミングはラインクロックＣＬ１の立ち下がりのタイミン
グであり、上述の補正電圧のリセットはラインクロック
ＣＬ１の立ち上がりのタイミングで開始される。もっと
も、図２はラインクロックＣＬ１のパルス幅を一時分割
期間に対し誇張して示しているが、少なくともそのパル
ス幅の間に補正電圧のほぼ完全なリセットが可能となる
程度のパルス幅をもたせることが望ましい。

【００２８】この駆動方式を実現するための液晶表示装
置の一例を図３〜図７に示し、以下説明する。

【００２９】図３は本発明の一実施例の液晶表示装置の
構成を示すブロック図である。

【００３０】図３において、１０１は液晶パネルであ
る。１０２は２ラインを同時に選択する走査電極駆動回
路、１０３は走査電極駆動回路１０２が選択走査する２
ライン上の表示状態を決定するデータ電極駆動回路であ
る。１０４は８ビットパラレルの表示データＤ７〜Ｄ０
で、１０５は表示データ１０４に同期したデータラッチ
クロックＣＬ２、１０６はラインクロックＣＬ１で、ラ
インクロック１０６の１周期で１ラインのデータが送ら
れている。１０７は先頭ラインクロックＦＬＭで、先頭
ラインクロック１０７の１周期は１フレーム期間であ
る。１０８は表示オフ制御信号ＤＩＳＰＯＦＦで，この
信号が”０”のとき表示が停止される。なお，これらの
表示データおよび同期信号１０４〜１０８は液晶コント
ローラ１０９から与えられる。１１５、１１６はそれぞ
れデータ電圧駆動回路及び走査電圧駆動回路に必要な電
源電圧群であり、１１４は電源電圧群１１５、１１６を
生成する電源回路である。１１１、１１２は電源電圧群
１１５、１１６の基となる外部電源電圧ＶＣＣ，ＧＮ
Ｄ、１１３は液晶駆動電圧群の電圧レベルを調節する電
圧ＶＣＯＮで，本実施例では表示システム本体１１０か
ら供給されるものとする。また、１１７、１１８は走査
電極駆動回路１０２で発生した直交関数Ｗ１信号、Ｗ２
信号である。

【００３１】以下、図３に示す液晶表示装置の各ブロッ
クの動作について図４〜図９を用いて説明する。まず、
本発明の走査電極駆動回路１０２の原理について図４に
示す動作説明図を用いて説明する。走査電極駆動回路１
０２はＦＬＭ信号１０７とＣＬ１信号１０６を受け、同
時選択する２ラインを順次指示するライン選択信号と、
２ビットの直交関数W１信号１１７、Ｗ２信号１１８を
発生させる。このライン選択信号と直交関数の組合わせ
により、図４に示す通りの走査電圧が選択され、走査電
極を介して液晶パネル１０１に印加される。つまり、図
４に示すように直交関数が”０”の時，ライン選択信号
が”走査（１）”状態ならばＶＹＬ電圧が選択され，ラ
イン選択信号が”非走査（０）”状態ならばＶＹ０電圧
が選択される。また，直交関数が”１”の時，ライン選
択信号が”走査（１）”状態ならばＶＹＨ電圧が選択さ
れ，ライン選択信号が”非走査”状態ならばＶＹ０電圧
が選択される。なお，表示オフ制御信号ＤＩＳＰＯＦＦ
信号１０８が”０”ならば，全てのライン選択信号が”
非選択（０）”状態となり，ＶＹ０電圧が出力される。

【００３２】次に本発明のデータ電極駆動回路１０３の
原理について図５に示す動作説明図を用いて説明する。
データ電極駆動回路１０３は、表示データ１０４をＣＬ
２信号１０５で取り込み、取り込んだデータを２水平期
間格納する２ライン分のラインデータラッチ回路を有す
る。ラインデータラッチ回路からは同時に２ライン分の
表示データを読み出し、この読み出した表示データと走
査電極駆動回路１０２から供給する直交関数Ｗ１信号１
１７、Ｗ２信号１１８との比較演算を行い、その演算結
果に従ってデータ電極への印加電圧レベルを決定する。
すなわち、図５に示すように、ラインデータラッチの出
力ＬＤ１、ＬＤ２と直交関数Ｗ１信号１１７、Ｗ２信号
１１８の値を一致回路により比較し，一致数に従い，３
レベルの液晶駆動用データ電圧の中から１レベル数を選
択して出力する。例えば一致数が「０」の時ＶＸ２電圧
が選択され，一致数が「１」の時ＶＸ１電圧が選択さ
れ，一致数が「２」の時ＶＸ０電圧が選択されて出力さ
れる。また、表示オフ制御ＤＩＳＰＯＦＦ信号１０８
が”０”ならば強制的にＶＸ１電圧が選択される。

【００３３】次に，本発明の電源回路１１４の一例につ
いて図６〜図９を用いて説明する。図６は電源回路１１
４の構成図、図７〜図９は電源回路１１４内の電圧補正
回路図である。図６に示すように、この電源回路１１４
は、ＶＣＣ電圧１１１で駆動するＤＣ−ＤＣコンバータ
１３０、分圧抵抗Ｒ１〜Ｒ４、オペアンプ１３１〜１３
４、電圧補正回路１３５で構成される。電圧補正回路は
さらに、電流検知用抵抗器Ｒ５、演算増幅回路１３６、
積分回路１３７、および補正電圧生成回路１３８により
構成される。１３９、１４０、１４１（図３における電
源電圧群１１６の一部）は走査電極駆動用電圧ＶＹＨ
（正側選択電圧）、ＶＹ０（非選択電圧）、ＶＹＬ（負
側選択電圧）であり，走査電極駆動回路１０２へ供給さ
れる。１４２、１４３、１４４（図３における電源電圧
群１１５の一部）は液晶駆動用データ電圧ＶＸ０〜ＶＸ
２であり、データ電極駆動回路１０３へ供給される。ま
た，１４５はＶＹ０電圧１４０とＶＸ１電圧１４０を生
成するための基準電圧である。

【００３４】ＶＹＨ電圧１３９、ＶＹＬ電圧１４１はそ
れぞれＤＣ−ＤＣコンバータ１３０により直接生成さ
れ、調整電圧ＶＣＯＮ電圧１１３により可変できるもの
とする。また，ＶＸ２電圧１４２、ＶＸ０電圧１４３、
およびは、基準電圧１４５は走査ドライバ電源電圧ＶＹ
Ｈ電圧１３９とＶＹＬ電圧１４１との間でＲ１〜Ｒ４で
分圧し、オペアンプ１３１〜１３３を用いたボルテージ
フォロア回路を介してインピーダンス変換を行い出力さ
れる。ＶＸ１電圧１４３は基準電圧１４５からさらにボ
ルテージフォロア回路を介して出力される。

【００３５】なお、この抵抗Ｒ１〜Ｒ４間には、Ｒ１＝Ｒ４，Ｒ２＝Ｒ３という関係がある。また，上記各電圧間には、ＶＹＨ＞ＶＹ０＞ＶＹＬ，ＶＹＨ−ＶＹ０≒ＶＹ０−ＶＹＬ，ＶＸ２＞ＶＸ１＞ＶＸ０，ＶＸ２−ＶＸ１＝ＶＸ１−ＶＸ０の関係がある。

【００３６】ＶＹ０電圧１４０は基準電圧１４５を基に
ＣＬ１信号１０６を利用して、電圧補正回路１３５によ
って生成される。

【００３７】図７は電圧補正回路１３５の一実施例であ
る。Ｒ５が電流検出用の抵抗器であり走査電極駆動用非
選択電圧ラインに直列に設けられている。走査電極駆動
波形の非選択部の歪みはデータ電圧の切り替わりのクロ
ストークにより走査電極に電流が流れ、回路抵抗の電圧
降下によって生じるものである。走査電極に流れる電流
は電源回路に流れる電流より予測できる。従って走査電
極駆動波形の非選択部の歪みは、電源回路の走査電極駆
動用非選択ラインに流れる電流値により予測できる。即
ちＲ５の両端に発生する電圧を検知することにより、走
査電極駆動波形の非選択部の歪みが検出できる。

【００３８】抵抗Ｒ１１〜Ｒ１４とオペアンプ１５１に
より演算増幅回路が構成されており、抵抗器Ｒ５の走査
電極駆動回路側の端子が、演算増幅器回路の非反転増幅
側のＲ１３に接続され、抵抗器Ｒ５の電源回路側の端子
が演算増幅器回路の反転増幅側のＲ１１に接続されてい
る。このとき反転増幅率をＡとするとＡ＝Ｒ１２／Ｒ１１非反転増幅率をＢとするとＢ＝Ｒ１４（Ｒ１１＋Ｒ１２）／（Ｒ１１（Ｒ１３＋Ｒ
１４））となる。また、抵抗器Ｒ１５、コンデンサＣ１、オペア
ンプ１５２、ＣＬ１信号に従ってオンーオフ動作を行う
スイッチ１５３により積分回路（但し、反転積分回路）
が構成されている。なお本回路においては、積分回路が
補正電圧生成回路を兼ねている。

【００３９】以下図７の回路の動作について説明する。

【００４０】出力に電流ｉが流れない（波形歪みがな
い）場合は、出力電圧ＶＹ０は基準電圧１４５と同じに
なる。電流ｉが流れた場合、演算増幅回路の出力電圧ｖ
２は、積分回路の出力電圧をｖ１として（但し基準電圧
１４５を０Ｖとした場合）ｖ２＝−Ａ・ｖ１＋Ｂ・（ｖ１−ｉ・Ｒ５）＝−Ｂ・Ｒ５・ｉ＋（Ｂ−Ａ）・ｖ１となる。さらに積分回路を通したｖ１出力はｖ１＝Ｂ・Ｄ・Ｒ５・∫ｉｄｔ−（Ｂ−Ａ）・∫ｖ１ｄ
ｔとなる。但しＤ＝Ｃ１／Ｒ１５である。

【００４１】ここでＡ＝Ｂとして積分せずに補正をかけ
る方式が考えられる。即ち、ｖ１＝Ｋ・ｉとした補正で
ある。この方式では電流値に従って補正がかかるが、液
晶パネルの負荷を考えた場合、ｖ１の変化によって電流
ｉが増加する方向に作用するため、完全に補正をかけよ
うとした場合、原理的には無限大の電流が必要となる。
実際は補正が十分かからないか、回路が安定しないとい
う欠点があった。対策としては、特開平６−２７８９９
でも記載のあるデータ電圧に補正をかける方式や、時間
遅延素子を用いる方式が考えられる。しかしデータ電圧
に補正をかける方式は表示のちらつきが発生する副作用
があり、また時間遅延素子を用いる方式は回路が複雑に
なる欠点があった。

【００４２】そこで本実施例では、まず電流値の積分を
補正に使用することで、時間遅延の効果をいれかつ補正
の振幅を下げるた。ここで電流は一時分割毎に変化する
ので、積分値は一時分割毎にリセットする必要がある。
更にＡ＜Ｂ（Ａ≠Ｂ）とすることでｖ１の変化を抑制す
る項を入れることによって、回路の安定化を行ってい
る。以上により十分な補正が安定した状態で得られる。

【００４３】（実施例２）次に、本発明を適用した液晶
表示装置の第２の実施例を図８を用いて説明する。上記
第２の実施例においては、回路中のノイズの影響の除去
または補正特性の最適化のため、補正回路に信号変調手
段を付加したものである。図８は第２の実施例の電源回
路を示したものである。演算増幅回路１３６と積分回路
１３７の間に信号変調回路１４６が設けられている。信
号変調回路の一実施例を図９（ａ）（ｂ）に示す。図９
（ａ）（ｂ）に示すように信号変調回路１４６は双方向
のダイオードで構成されており、これによりダイオード
の順方向電圧以上の電圧が入力されないと積分回路が動
作しない。従って回路のノイズを検知することなく補正
が可能となる。また、縦方向の罫線の上下に生じるシャ
ドーイングを補正する場合であっても、白背景に黒罫線
の場合と黒背景に白罫線の場合とでは液晶の誘電率の違
いにより厳密には適正な補正量が異なる。しかしなが
ら、上記のように基本的に走査電極上の電流を検知する
ことによって補正電圧を生成する場合には、白背景と黒
背景との違いに応じて補正量を変えることは困難である
ので、信号変調回路１４６で積分補正にしきい値をもた
せることにより、白背景と黒背景との補正量を疑似的に
最適化することが可能となるのである。

【００４４】以上、実施例１及び２では、ＶＹ０電圧と
ＶＸ１電圧を分離していたが、ＶＸ１電圧出力をＶＹ０
電圧出力から取ることも可能である。また積分回路の出
力部に電流を増幅する回路を負荷することも可能であ
る。

【００４５】また、本発明の直交関数Ｗ１信号及びＷ２
信号を走査ドライバ内で発生させて駆動したがこれに限
らず、走査ドライバ外部で生成させ、その直交関数を走
査ドライバおよびデータドライバに供給する構成にして
も何ら問題は無い。さらに、上記電源回路と組み合せて
１つの駆動ＩＣとして１チップ化しても何ら問題は無
い。

【００４６】さらに、実施例１及び２では、同時選択す
るライン数を２として説明したが、これに限ることな
く、２以外でも同様の効果が得られる。

【００４７】（実施例３）次に、本発明を適用した第３
の実施例を図１０を用いて説明する。上記実施例１及び
２の構成では過渡的な波形歪を検知するため、補正電圧
のアナログ演算結果が適正値よりも大きくなりすぎ、表
示パターンによってはシャドーイング低減効果が半減す
る場合も生じる。

【００４８】そこで、本実施例では図１０に示すよう
に、非選択電圧のための分圧出力１４５（基準電圧）
と、信号変調回路１４６（あるいは、演算増幅回路１３
６の演算増幅子１５１）の出力との間に、一対の双方向
ショットキーダイオード１４７を設ける。２つの抵抗Ｒ
１６とＲ１７との中間点に接続することにより、積分回
路１３７に流れる電流がショットキーダイオード１４７
のしきい値電圧ＶＦと抵抗Ｒ１７の比ＶＦ／Ｒ１７に制
限できるため、過渡電流によるオーバー補正を抑制する
ことが可能となる。

【００４９】（実施例４）次に、図１１〜図１４を用い
て、上記実施例１、２及び３に加え、走査電極の選択電
圧を補正する機能を備えた実施例につき説明する。

【００５０】図１７で説明したように、走査線の第２本
目（Ｙ２）と第３本目（Ｙ３）に黒（オフ）表示が集中
して、白（オン）の背景に罫線が表示されるような場
合、走査線の第２本目（Ｙ２）と第３本目（Ｙ３）では
液晶の誘電率が小さいため時定数が小さく、波形なまり
が少ない。したがって、白表示の背景での液晶の誘電率
が高いために時定数が大きく実効値が低下する部分（図
１７（ａ）Ｂ点）に横罫線の左右の白表示部分（図１７
（ａ）Ａ点）を合わせるため、図１１に示すように、本
来の選択電圧（ＶＹＨ、ＶＹＬ）より基準電圧（ＶＹ
０）に近い所定電圧（ＶＹＨＡ、ＶＹＬＡ）を表示内容
に応じたパルス幅で、選択電圧として供給する。パルス
幅を規定するのは補正パルスＣＣ１、ＣＣ２であり、こ
の信号が入力された走査電極駆動回路は選択パルスの入
力期間に本来の選択電圧（ＶＹＨあるいはＶＹＬ）に替
えて、基準電圧（ＶＹ０）に近い所定電圧（ＶＹＨＡあ
るいはＶＹＬＡ）を選択的に走査電極に供給する。

【００５１】尚、補正パルスＣＣ１、ＣＣ２のパルス幅
は、行毎の表示データ信号の内容によってそのパルス幅
が制御されるものであり、図１２に示すように、このパ
ルス幅の期間に本来の選択電圧（ＶＹＨあるいはＶＹ
Ｌ）に替えて選択的に供給される所定電圧（ＶＹＨＡあ
るいはＶＹＬＡ）によって実効値の補正制御をするもの
である。したがって、システムクロックの一部である一
時分割期間やラインクロックＣＬ１のように一定のパル
ス幅をもつクロックとは性質を異にする。

【００５２】上述の補正により、白の背景部分の実効値
に横罫線の左右の白表示部分の実効値を合わせることが
可能となり、表示むらが低減する。

【００５３】この場合の液晶表示装置のブロック構成を
図１３に示す。図１３に示すように、実施例１から３に
開示の回路に加え、補正クロック生成回路１４８が配置
される。補正クロック生成回路１４８は、液晶コントロ
ーラ１０９からの表示データ信号の一部Ｄ２〜Ｄ０（あ
るいはＤ７〜Ｄ０）、データクロック信号ＣＬ２、ライ
ンクロック信号ＣＬ１、フレーム同期信号ＦＬＭを入力
し、表示オン（あるいは表示オフ）を示す表示データの
数を行毎にカウントし、カウント数に応じた補正パルス
ＣＣ１、ＣＣ２を出力する。尚、補正パルスは同時選択
する走査線の数がｎのとき、ｎ種の補正パルスＣＣ１〜
ＣＣｎを出力する。

【００５４】また、各走査電極駆動回路は、補正パルス
の有無に応じて、図１４に示す電源回路からの電源電圧
のうち、走査線の第１の選択用電圧（ＶＹＨ、ＶＹＬ）
のいずれか一方か第２の選択用電圧（ＶＹＨＡ、ＶＨＬ
Ａ）のいずれか一方を選択的に出力する。白の背景部と
横罫線の左右の白表示部との実効値を合わせる方法とし
ては、波形なまりが生じることによって実効値が減少す
る方に実効値を増加するような補正電圧を加えることも
考えられるが、その場合には電源電圧としてＶＹＨより
も高い電圧を生成することになるため、選択電圧に補正
をかける場合には、本実施例のように実効値の減少した
部分に、他の部分を合わせるようにするのが望ましい。

【００５５】また、電圧補正回路としては上述の実施例
１から３のいずれかを組み合わせる。

【００５６】尚、以上の実施例１から４においては、同
時選択する走査線を２本とし、選択期間を連続させた
が、図１５に図示されるように選択期間を分離させる方
法を併有することにより、水平方向の表示むらは一層効
果的に低減される。特に、同時選択する走査線の数を２
本とし、図１５のように選択期間を分離させ、走査線６
ライン毎に直交関数が完結するいわゆる２ラインセレク
ション・６ラインシフト方式が駆動回路に設けるメモリ
量と駆動電圧の面から最適であり、この方式を上述の実
施例１から４に組み合わせることが好ましい。

【００５７】（実施例５）フレーム周波数として従来方
式の８０Ｈｚを越えて約１５０Ｈｚ以上（理想的には３
００Ｈｚ程度迄）が要求される動画表示には上述の実施
例１〜４に記載の液晶駆動における改善の他、応答速度
が約１５０ｍｓ以下（理想的には８０ｍｓ程度迄）と
いった高速応答で駆動するための液晶材料や液晶層の狭
ギャップ化に伴う光学部材の最適な組み合わせ、更に
は、シャドーイング低減のための補正を起因とするコン
トラストの低減を補償することが必要となる。

【００５８】駆動面での高速駆動の実現のためには、最
適な液晶材料の選択も実用製品において重要であり、従
来より高速応答の液晶材料の開発が行われている。

【００５９】一般に、ＳＴＮ液晶の高速応答化のために
は、「次世代液晶ディスプレイ技術」（工業調査会、１
９９４年１１月１１日発行）の第１３６頁から第１３８
頁に記載のように、液晶の屈折率異方性（Δｎ）と液晶
層の厚み（セルギャップ：ｄ）との積（Δｎｄ）が０．
８〜０．９μｍ程度となるように、液晶の粘度（η）と
液晶層の厚み（セルギャップ：ｄ）をできるだけ小さく
することが重要である。

【００６０】また、液晶の応答時間（τ）は、一般に、
ηｄ²に比例するが、液晶層の配向膜界面は固定層と呼
ばれるように電気光学的変化に寄与しない部分もあるこ
と等の要因から、セルギャップを４μｍ程度以下に小さ
くした場合では比例関係が成り立たず、液晶の粘度を下
げざるを得ない。更に、製造上の困難性の面等から液晶
層の厚み（セルギャップ：ｄ）は下限として４μｍ程
度、応答速度の面から上限として７μｍの範囲が限界で
あり、実用上では５〜６μｍが好ましく、粘度が低い液
晶材料を上述の実施例１から４に記載の駆動回路と組み
合わせる相乗効果によって高画質で高速応答の液晶表示
装置の実現が可能となる。

【００６１】上記の条件を満たす液晶材料としては、特
開昭５９−１１３８６号公報記載の低粘度液晶として、
一般式

【００６２】

【化１】

【００６３】で表される液晶を減粘剤として添加した混
合液晶や、特開平４−２３５９３５号公報記載の粘度低
下剤として、一般式

【００６４】

【化２】

【００６５】で表される液晶を添加した混合液晶が挙げ
られる。

【００６６】また、上記文献「次世代液晶ディスプレイ
技術」他、第１６回液晶討論会資料（１９９０年１０月
２日、３Ｌ３０４）、第１８回液晶討論会資料（１９９
３年１０月２日、２Ｄ１３）、特開平６−３２９５６６
号公報、特開平７−１２６１９９号公報、特開平８−２
５９４７８号公報等に記載のように、Δｎが大きくしか
も低粘性である液晶材料として、一般式

【００６７】

【化３】

【００６８】で表されるジフルオロスチルベン系の液晶
を含む混合液晶が挙げられる。

【００６９】また、特開平５−５１３３２号公報、特開
平５−１７０６７９号公報、特開平５−２０８９２５号
公報、特開平５−２７９２７８号公報、特開平５−３３
１０８４号公報等に記載のように等に記載のように、低
粘度であり、光に対して安定である液晶材料として、一
般式

【００７０】

【化４】

【００７１】で表される液晶を含む混合液晶が挙げられ
る。

【００７２】上述の低粘度の混合液晶は、その粘度（２
０゜Ｃ）がいずれも２０ｍＰａ・ｓ以下のものであり、
上述の約１５０ｍｓ以下の応答速度で駆動させる実施例
１から４に記載の駆動回路と組み合わせることが望まし
い。特に、実用上のセルギャップとして約５〜６μｍを
採用する場合には、上記（化３）あるいは（化４）で規
定される低粘度の液晶材料を主成分として、混合液晶全
体として粘度（２０゜Ｃ）が１５ｍＰａ・ｓ以下、好ま
しくは１３ｍＰａ・ｓ以下となるような液晶材料との組
み合わせが望ましく、セルギャップとして約６μｍを採
用する場合には、上記（化３）あるいは（化４）で規定
される低粘度の液晶材料を混入して、混合液晶全体とし
て粘度（２０゜Ｃ）が１３ｍＰａ・ｓ以下となるような
液晶材料との組み合わせが望ましい。

【００７３】また、液晶の粘度を低くすることによって
ある程度高速応答化を図ることができるが、セルギャッ
プを狭くすることにより、より高速化を図るためには、
上述の積（リタデーション：Δｎｄ）を０．８〜０．９
μｍの範囲に設定するため、屈折率異方性の大きい液晶
が必要となる。

【００７４】しかしながら、そのような液晶は一般に波
長依存性が高く、視角による色調の変動や輝度の変動が
低波長領域において顕著となるため、高いΔｎの波長依
存性（波長分散特性）が要求される位相差フィルムの採
用が実用製品においては必須となる。

【００７５】図１８は本発明における液晶表示装置を構
成する光学配置を説明する図である。液晶層は上液晶基
板３０と下液晶基板３１との間にセルギャップｄの間隔
で充填され、上液晶基板３０と下液晶基板３１とで構成
されるセルを挟むように一対の位相差フルム３４、３５
と、一対の偏光板が配置される。

【００７６】上液晶基板と下液晶基板の液晶層界面には
高分子膜の配向層が配置され、液晶分子のねじれ角θを
規定するため、それぞれのラビング配向方向４０、４１
が図に示すように定められる。図１９に示すように、ラ
ビング配向方向は液晶パネルの水平方向に左右対称にな
るように形成され、ねじれ角θは２３０〜２６０度とす
る。また、位相差フィルム３４、３５の光学軸４４、４
５の方向は隣接するラビング配向方向４０、４１に対
し、それぞれ４０〜９０度（好ましくは、７０度から９
０度）の角度α、γとなるように配置される。また、偏
光板３２、３３の偏光軸４２、４３の方向は隣接する位
相差フィルム３４、３５の光学軸４４、４５の方向とが
それぞれなす角度β、δを、２０〜７０度（好ましくは
３０〜６０度）をなすように配置する。

【００７７】ここで、位相差フィルムに用いられる材料
としては上記文献「次世代液晶ディスプレイ技術」の第
１３１頁〜第１３２頁に記載のように、様々な波長分散
特性のものが開示される。液晶表示装置のバックライト
に用いられる光源としては、約４５０ｎｍ、約５５０ｎ
ｍ、約６３０ｎｍを中心とした波長が強い三波長光源が
用いられるが、上述の実施例１から４における駆動で用
いられる液晶をセルギャップｄが４〜６μｍとなるよう
にする場合には、中心波長５５０ｎｍの時のΔｎを１．
０とした時に、約４５０ｎｍ波長でのΔｎが１．１近傍
以上で、約６３０ｎｍ波長でのΔｎが０．９７近傍以下
となるような位相差フィルムを用いることが望ましい。

【００７８】図２０は、ＰＶＡ（ポリビニルアルコー
ル）、ＰＭＭＡ（ポリメタクリル酸メチル）、ＰＣ（ポ
リカーボネート）、ＰＳＦ（ポリサルフォン）の波長分
散特性を示す図であるが、上記条件をある程度満足する
組み合わせとしては、２枚の位相差フィルムの少なくと
も一方をＰＳＦ（ポリサルフォン）とし、他方をＰＣ
（ポリカーボネート）とし、あるいは双方の位相差フィ
ルムをＰＳＦ（ポリサルフォン）とすることが望まし
い。

【００７９】もっとも、液晶のセルギャップｄが６〜７
μｍ程度であれば、ＰＳＦ（ポリサルフォン）とＰＣ
（ポリカーボネート）の中間程度の波長分散特性を有す
る位相差フィルム、つまり、中心波長５５０ｎｍの時の
Δｎを１．０とした時に、約４５０ｎｍ波長でのΔｎが
１．０８近傍以上で、約６３０ｎｍ波長でのΔｎが０．
９８近傍以下となるような位相差フィルム（例えば、Ｐ
Ａ（ポリアリレート））を２枚用いてもある程度の許容
範囲であることが確認された。

【００８０】また、実施例１から４の駆動原理の面から
シャドーイング低減が達しえても、最適な補正はコント
ラストを多少なりとも犠牲にするため、特に、オフ
（黒）表示における光漏れの完全遮断が必須となり、着
色ビーズの採用が実用製品には必須事項となる。

【００８１】着色ビーズには、着色層を透明粒子の周辺
に設けたものや、特開平５−９０２７号公報に記載の黒
色の無機物のスペーサ粒子や、特開平７−２９１３号公
報記載の重合体微粒子の内部に顔料が均一に分散された
ものがあるが、黒表示における光漏れの完全遮断を達成
するためには、光漏れの遮断効果が大きいビーズ全体が
着色しているタイプのビーズを用いることが望ましい。
薄い着色層がビーズ表面に形成される場合には球状ビー
ズの中心部ほど光が透過するからである。

【００８２】また、着色ビーズ表面の配向劣化を防止す
るため、特開平３−３３７２３号公報に記載のようにイ
ソシアネート系カップリング剤から得られた被膜や、特
開平８−１１０５２３号記載のように有機シラン化合物
からなる被膜、更には、衝撃等により生じる配向劣化を
防止するため、特開平８−３２８０１８号公報記載のよ
うに着色ビーズ表面にグラフト重合されたグラフト重合
体鎖に結合された長鎖アルキル基を設けることが望まし
い。

【００８３】したがって、本願発明を適用した液晶表示
装置に適用するビーズとしては、中心部まで着色された
着色ビーズであって、かつ、ビーズ表面の配向劣化を防
止するための複数種の有機物あるいは無機物、あるいは
これらの組み合わせからなる被膜を形成した着色ビーズ
を採用することが望ましい。

【００８４】

【発明の効果】上記本発明によれば、フレーム周波数が
１５０Ｈｚ程度以上の高い周波数で駆動される液晶表示
装置において、表示むらが少ない高画質で、かつ、高速
応答、高コントラスト、広視角性をも備えた液晶表示装
置の実現が図れる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の実施例１の電源回路出
力、走査電圧およびデータ電圧を示す図である。

【図２】図１における一走査線（Ｙ１）の印加電圧とラ
インクロック信号ＣＬ１との関係を示す図である。

【図３】本発明の実施例１の液晶表示装置の構成図であ
る。

【図４】図３の走査電極駆動回路の一般動作説明図であ
る。

【図５】図３のデータ電極駆動回路の一般動作説明図で
ある。

【図６】図３の電源回路の構成図である。

【図７】図６の電圧補正回路の一例を示す回路図であ
る。

【図８】本発明の実施例２の電源回路の構成図である。

【図９】（ａ）は図８の信号変調回路の一例を示す回路
図、（ｂ）は信号変調回路を組み込んだ電圧補正回路の
回路図である。

【図１０】本発明の実施例３のリミッタ回路を組み込ん
だ電圧補正回路の回路図である。

【図１１】本発明の液晶表示装置における走査電極の選
択電圧を補正する機能を備えた実施例４における電源回
路出力、走査電圧およびデータ電圧を示す図である。

【図１２】図１１における補正パルス（ＣＣ２）と一走
査線（Ｙ２）の印加電圧とラインクロック信号ＣＬ１と
の関係を示す図である。

【図１３】本発明の実施例４の液晶表示装置の構成図で
ある。

【図１４】図１３の電源回路の構成図である。

【図１５】一走査電極の選択期間を分離させた走査電圧
を示す図である。

【図１６】（ａ）〜（ｃ）は縦方向の罫線の上下部に生
じるシャドーイングの発生原理を説明するための図であ
る。

【図１７】（ａ）〜（ｃ）は横方向の罫線の左右部に生
じるシャドーイングの発生原理を説明するための図であ
る。

【図１８】本発明による液晶表示装置の光学部材の配置
関係を説明するための図である。

【図１９】本発明による液晶表示装置の光学配置におい
て、隣接するラビング方向や光学軸との相互の関係を説
明するための図である。

【図２０】４種類の位相差フィルムによる波長分散特性
の一般関係図である。

【符号の説明】

３０…上電極基板、３１…下電極基板、３２…上偏光
板、３３…下偏光板、３４…上位相差フィルム、３５…
下位相差フィルム、４０…上電極基板におけるラビング
方向、４１…下電極基板におけるラビング方向、４２…
上偏光板の偏光軸、４３…下偏光板の偏光軸、４４…上
位相差フィルムの光学軸、４５…下位相差フィルムの光
学軸、１０１…液晶パネル、１０２…走査電極駆動回
路、１０３…データ電極駆動回路、１０４…表示デー
タ、１０５…データラッチクロック、１０６…ラインク
ロック、１０７…先頭ラインクロック、１０８…表示オ
フ制御信号、１０９…液晶コントローラ、１１０…表示
システム本体、１１４…電源回路、１１５、１１６…電
源電圧群、１１７、１１８…直交関数、１３０…ＤＣー
ＤＣコンバータ、１３１〜１３４…オペアンプ、１３５
…電圧補正回路、１３６…演算増幅回路、１３７…積分
回路、１３８…補正電圧生成回路、１３９、１４０、１
４１…走査電極駆動用電圧、１４２、１４３、１４４…
データ電圧、１４５…基準電圧、１４６…信号変調回
路、１４７…リミッタ回路、補正クロック生成回路、１
５１、１５２…オペアンプ、１５３…スイッチ。

Claims

【特許請求の範囲】

【請求項１】交差する走査電極とデータ電極の交点で各
ドットが構成されるように対向配置された一対の電極基
板と、上記走査電極に非選択電圧または選択電圧を所定
の時分割期間において印加する走査電極駆動回路と、上
記データ電極に表示データに応じた電圧を印加するデー
タ電極駆動回路と、上記走査電極駆動回路に非選択電圧
または選択電圧を供給し、上記データ電極駆動回路に信
号電圧を供給するための電源回路とを備えた液晶表示装
置であって、上記電源回路が、上記非選択電圧が印加された走査電極
に流れる電流を検知する抵抗と、検知された電流を増幅
する演算増幅回路と、該演算増幅回路の出力を積分する
ことによって上記非選択電圧が印加された走査電極に所
定の基準電圧に補正電圧を重畳して供給する補正電圧生
成回路であって、一時分割期間毎に上記演算増幅回路の
出力を積分量をリセットする機能を有する補正電圧生成
回路とから構成されることを特徴とする液晶表示装置。
【請求項２】交差する走査電極とデータ電極の交点で各
ドットが構成されるように対向配置された一対の電極基
板と、上記走査電極に非選択電圧または選択電圧を所定
の時分割期間において印加する走査電極駆動回路と、上
記データ電極に表示データに応じた電圧を印加するデー
タ電極駆動回路と、上記走査電極駆動回路に所定の基準
電位を中心に正方向に電位が異なる２種類の選択電圧と
負方向に電位が異なる２種類の選択電圧とからなる４種
類の選択電圧を供給し、上記基準電圧に補正電圧を重畳
して非選択電圧として供給し、上記データ電極駆動回路
に信号電圧を供給するための電源回路と、表示内容に応
じた信号を生成する補正クロック生成回路とを備えた液
晶表示装置であって、上記電源回路が、上記非選択電圧が印加された走査電極
に流れる電流を検知する抵抗と、検知された電流を増幅
する演算増幅回路と、該演算増幅回路の出力を積分する
ことによって上記非選択電圧が印加された走査電極に所
定の基準電圧に補正電圧を重畳して供給する補正電圧生
成回路であって、一時分割期間毎に上記演算増幅回路の
出力を積分量をリセットする機能を有する補正電圧生成
回路とから構成され、上記走査電極駆動回路は、上記補正クロック生成回路か
らの信号に応じて、上記４種類の選択電圧の内の一つの
電圧を選択電圧として上記走査電極に供給することを特
徴とする液晶表示装置。
【請求項３】前記演算増幅回路と補正電圧生成回路との
間に、一対の双方向のダイオードで構成された信号変調
回路を配置したことを特徴とする請求項１あるいは請求
項２記載の液晶表示装置。
【請求項４】前記所定の基準電圧と前記演算増幅回路出
力との間に一対の双方向のダイオードで構成されたリミ
ッタ回路を配置したことを特徴とする請求項１から請求
項３のいずれか記載の液晶表示装置。
【請求項５】前記走査電極駆動回路は所定の直交関数に
応じた選択電圧を同時に複数本の走査電極に順次印加
し、信号電極駆動回路は上記直交関数と表示内容に応じ
た信号電圧を信号電極に印加することを特徴とする請求
項１から請求項４のいずれか記載の液晶表示装置。
【請求項６】前記演算増幅回路は、前記走査電極に流れ
る電流を検知する抵抗の両端子が演算増幅素子の反転増
幅端子と非反転増幅端子にそれぞれ接続され、かつ、反
転増幅率と非反転増幅率が異なるような演算増幅素子を
含むことを特徴とする請求項１から請求項５のいずれか
記載の液晶表示装置。
【請求項７】前記液晶表示装置は、前記電極基板の間の
ギャップｄが４〜７μｍの場合には、上記電極基板間に
２０゜Ｃにおける粘度が２０ｍＰａ・ｓ以下の液晶材料
を設けることを特徴とする請求項１または請求項２に記
載の液晶表示装置。
【請求項８】前記液晶表示装置は、前記電極基板の間の
ギャップｄが５〜６μｍの場合には、上記電極基板間の
間に２０゜Ｃにおける粘度が１５ｍＰａ・ｓ以下の液晶
材料を設けることを特徴とする請求項１または請求項２
に記載の液晶表示装置。
【請求項９】前記液晶表示装置は、前記電極基板の間の
ギャップｄが約６μｍの場合には、上記電極基板間の間
に２０゜Ｃにおける粘度が１３ｍＰａ・ｓ以下の液晶材
料を設けることを特徴とする請求項１または請求項２に
記載の液晶表示装置。
【請求項１０】前記液晶表示装置のフレーム周波数が１
５０Ｈｚ以上で駆動される場合において、上記電極基板
間の間にジフルオロスチルベン系の液晶を用いることを
特徴とする請求項１または請求項２に記載の液晶表示装
置。
【請求項１１】前記液晶表示装置は、約４５０ｎｍ、約
５５０ｎｍ、約６３０ｎｍを中心とした波長が強い三波
長光源からなるバックライトと、前記電極基板を挟持す
るように一対の偏光板と、少なくとも１枚の位相差フィ
ルムとを備え、上記位相差フィルムの屈折率異方性Δｎ
が、波長がほぼ５５０ｎｍの時のΔｎを１．０とした時
に、約４５０ｎｍ波長でのΔｎが１．１近傍以上で、約
６３０ｎｍ波長でのΔｎが０．９７近傍以下となる波長
分散特性を有することを特徴とする請求項１または請求
項２に記載の液晶表示装置。
【請求項１２】前記液晶表示装置は、約４５０ｎｍ、約
５５０ｎｍ、約６３０ｎｍを中心とした波長が強い三波
長光源からなるバックライトと、前記電極基板を挟持す
るように一対の偏光板と、少なくとも１枚の位相差フィ
ルムとを備え、上記位相差フィルムはポリサルフォンか
らなることを特徴とする請求項１または請求項２に記載
の液晶表示装置。
【請求項１３】前記液晶表示装置のフレーム周波数が１
５０Ｈｚ以上で駆動される場合において、上記電極基板
間の間に、中心部まで着色された着色ビーズであって、
複数種の有機物あるいは無機物、あるいはこれらの組み
合わせからなる被膜を形成した着色ビーズをスペーサと
して用いることを特徴とする請求項１または請求項２に
記載の液晶表示装置。