JPH10256215A - 半導体被処理面の調製方法 - Google Patents
半導体被処理面の調製方法Info
- Publication number
- JPH10256215A JPH10256215A JP35125497A JP35125497A JPH10256215A JP H10256215 A JPH10256215 A JP H10256215A JP 35125497 A JP35125497 A JP 35125497A JP 35125497 A JP35125497 A JP 35125497A JP H10256215 A JPH10256215 A JP H10256215A
- Authority
- JP
- Japan
- Prior art keywords
- processed
- cleaning
- plane
- single crystal
- semiconductor processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】低コストで高性能な半導体被処理面の調製方法
を提供する。 【解決手段】半導体被処理面の調製方法は、被処理面2
を具備するSi単結晶基板1を調製する調製工程と、被
処理面2上に形成されたシリコン酸化膜5をHF溶液に
よりウエットエッチングして除去するエッチング工程
と、500ppb以下の溶存酸素濃度の純水からなる洗
浄液により被処理面2を洗浄する洗浄工程とを具備す
る。被処理面2は、単結晶からなり且つ(001)面か
ら所定量だけずれた面方位を有する。この所定量は、被
処理面2の軸が[001]方向から<010>方向に1
度乃至5度の角度だけ傾斜した成分を有するように設定
される。純水からなる洗浄液は、(111)面を含む複
数若しくは単数の面を優先的に出現させるようにSi単
結晶をエッチングする性向を有する。
を提供する。 【解決手段】半導体被処理面の調製方法は、被処理面2
を具備するSi単結晶基板1を調製する調製工程と、被
処理面2上に形成されたシリコン酸化膜5をHF溶液に
よりウエットエッチングして除去するエッチング工程
と、500ppb以下の溶存酸素濃度の純水からなる洗
浄液により被処理面2を洗浄する洗浄工程とを具備す
る。被処理面2は、単結晶からなり且つ(001)面か
ら所定量だけずれた面方位を有する。この所定量は、被
処理面2の軸が[001]方向から<010>方向に1
度乃至5度の角度だけ傾斜した成分を有するように設定
される。純水からなる洗浄液は、(111)面を含む複
数若しくは単数の面を優先的に出現させるようにSi単
結晶をエッチングする性向を有する。
Description
【0001】
【発明の属する技術分野】本発明は単結晶からなる半導
体被処理面を清浄化して調製するための方法に関し、特
に、(001)面から幾分オフした面方位の半導体被処
理面を用いた調製方法に関する。
体被処理面を清浄化して調製するための方法に関し、特
に、(001)面から幾分オフした面方位の半導体被処
理面を用いた調製方法に関する。
【0002】
【従来の技術】半導体プロセスにおける半導体基板の被
処理面の制御は、その後に作製される半導体デバイスの
品質に極めて大きな影響を及ぼす。例えば、被処理面上
に存在する自然酸化膜、有機汚染物、重金属等の残留不
純物は、プロセス阻害要因やデバイス性能低下要因とし
て働く。
処理面の制御は、その後に作製される半導体デバイスの
品質に極めて大きな影響を及ぼす。例えば、被処理面上
に存在する自然酸化膜、有機汚染物、重金属等の残留不
純物は、プロセス阻害要因やデバイス性能低下要因とし
て働く。
【0003】Si単結晶基板を例にとると、上記残留不
純物は、薄膜ゲート酸化膜の高精度の制御を困難にした
り、絶縁耐圧等の電気特性の劣化や、メタルオーミック
コンタクトの作製における直列抵抗の増加や整流特性の
劣化をもたらす。また、薄膜ゲート酸化膜を形成する際
の被処理面のラフネスは、例えば移動度の低下等のデバ
イス劣化要因となることが周知の事実である。従って、
残留不純物のないクリーンで且つ平坦性を確保可能な被
処理面の形成が半導体デバイスの作製プロセスにおいて
不可欠である。以上の清浄化の要請は、半導体に限ら
ず、様々な材料系においても共通の課題として多方面か
ら検討が加えられている。
純物は、薄膜ゲート酸化膜の高精度の制御を困難にした
り、絶縁耐圧等の電気特性の劣化や、メタルオーミック
コンタクトの作製における直列抵抗の増加や整流特性の
劣化をもたらす。また、薄膜ゲート酸化膜を形成する際
の被処理面のラフネスは、例えば移動度の低下等のデバ
イス劣化要因となることが周知の事実である。従って、
残留不純物のないクリーンで且つ平坦性を確保可能な被
処理面の形成が半導体デバイスの作製プロセスにおいて
不可欠である。以上の清浄化の要請は、半導体に限ら
ず、様々な材料系においても共通の課題として多方面か
ら検討が加えられている。
【0004】理想的な清浄Si単結晶表面を得るには、
Si単結晶(即ちインゴット)をスライスした後、スラ
イスによって生じた切断面を研磨と化学的エッチングと
により鏡面化する方法が一般的である。スライス直後の
ウエハ表面には、切断用のブレードの跡が残る場合も多
く、サブミクロンから数百ミクロン程度の表面荒れが存
在し、その上、更に有機物、メタル、酸化膜等で主に構
成される表面汚染が存在する。そこで、先ず、この汚染
を取り除くためのウエハの洗浄が行われる。この後、化
学研磨を施して、数ナノメータ程度の表面凹凸に仕上げ
ることで、Siウエハが得られる。この方法で得られた
Siウエハは、表面に自然酸化膜が形成された状態とな
る。この自然酸化膜とSiウエハとの界面、即ちウエハ
表面には、上述の数ナノメータ程度の凹凸が存在するた
め、原子オーダでの平坦性は実現されていない。
Si単結晶(即ちインゴット)をスライスした後、スラ
イスによって生じた切断面を研磨と化学的エッチングと
により鏡面化する方法が一般的である。スライス直後の
ウエハ表面には、切断用のブレードの跡が残る場合も多
く、サブミクロンから数百ミクロン程度の表面荒れが存
在し、その上、更に有機物、メタル、酸化膜等で主に構
成される表面汚染が存在する。そこで、先ず、この汚染
を取り除くためのウエハの洗浄が行われる。この後、化
学研磨を施して、数ナノメータ程度の表面凹凸に仕上げ
ることで、Siウエハが得られる。この方法で得られた
Siウエハは、表面に自然酸化膜が形成された状態とな
る。この自然酸化膜とSiウエハとの界面、即ちウエハ
表面には、上述の数ナノメータ程度の凹凸が存在するた
め、原子オーダでの平坦性は実現されていない。
【0005】特開平8−264780には、この様なS
iウエハにおいて原子オーダの平坦性を得るための処理
方法が開示される。この公報に開示の方法では、自然酸
化膜を除いた後、或いはスライス後に有機物等の表面汚
染を除去したSiウエハ表面に対して、水素分圧を有す
る雰囲気中で1000℃程度以上の高温処理を施すこと
により表面を再構築している。これにより、ステップ8
及びテラス9から構成される平坦なウエハ表面を得るこ
とができる(図2参照)。即ち、この公報に開示の方法
では、洗浄及び高温処理により、スライス時に発生した
汚染を除去すると共に、サブミクロンから数百ミクロン
程度の表面荒れを低減している。このようにして作製さ
れたSiウエハにおいては、ユーザ側に届いた時点で
は、表面に自然酸化膜が形成されているものの、ウエハ
の基板自体の表面は清浄で平坦となる。
iウエハにおいて原子オーダの平坦性を得るための処理
方法が開示される。この公報に開示の方法では、自然酸
化膜を除いた後、或いはスライス後に有機物等の表面汚
染を除去したSiウエハ表面に対して、水素分圧を有す
る雰囲気中で1000℃程度以上の高温処理を施すこと
により表面を再構築している。これにより、ステップ8
及びテラス9から構成される平坦なウエハ表面を得るこ
とができる(図2参照)。即ち、この公報に開示の方法
では、洗浄及び高温処理により、スライス時に発生した
汚染を除去すると共に、サブミクロンから数百ミクロン
程度の表面荒れを低減している。このようにして作製さ
れたSiウエハにおいては、ユーザ側に届いた時点で
は、表面に自然酸化膜が形成されているものの、ウエハ
の基板自体の表面は清浄で平坦となる。
【0006】しかしながら、上記公報に開示の方法を含
め、従来の被処理面の清浄化法においては被処理面上の
残留不純物が必ずしも十分に低減されているとは言い難
い。このため、被処理面の汚染が原因と考えられるデバ
イス性能低下が、プロセス依存性としてしばしば観測さ
れる。特に、上述のような方法で清浄化されたウエハで
あっても、その後の半導体デバイス作成時に表面の自然
酸化膜を除去してしまえば、新たな汚染と腐食とにより
基板の表面の平坦性が徐々に悪化し、デバイス性能を低
下させる原因となる。
め、従来の被処理面の清浄化法においては被処理面上の
残留不純物が必ずしも十分に低減されているとは言い難
い。このため、被処理面の汚染が原因と考えられるデバ
イス性能低下が、プロセス依存性としてしばしば観測さ
れる。特に、上述のような方法で清浄化されたウエハで
あっても、その後の半導体デバイス作成時に表面の自然
酸化膜を除去してしまえば、新たな汚染と腐食とにより
基板の表面の平坦性が徐々に悪化し、デバイス性能を低
下させる原因となる。
【0007】この問題に対する一解決策として、RCA
洗浄(W.Kern RCA Review Vol.
31(1970)により、Si基板の被処理面を酸化膜
で覆う方法が提案されている。一般に、Si基板上に酸
化膜を形成すると、酸化膜形成前のSi基板上の残留不
純物、即ち炭素、酸素等が酸化膜中に取り込まれる。そ
こで、この酸化膜形成後になされる酸化膜除去工程直後
において、Si基板表面への残留不純物の付着を抑える
ことができれば、清浄なSi表面の形成が実現できる。
洗浄(W.Kern RCA Review Vol.
31(1970)により、Si基板の被処理面を酸化膜
で覆う方法が提案されている。一般に、Si基板上に酸
化膜を形成すると、酸化膜形成前のSi基板上の残留不
純物、即ち炭素、酸素等が酸化膜中に取り込まれる。そ
こで、この酸化膜形成後になされる酸化膜除去工程直後
において、Si基板表面への残留不純物の付着を抑える
ことができれば、清浄なSi表面の形成が実現できる。
【0008】例えば、上記RCA洗浄の場合は、1nm
程度の膜厚の酸化膜をSi基板上に形成する。次に、S
i基板を、基板加熱が可能な真空装置内に導入して、例
えば10-8Pa程度のSi基板を汚染する可能性が低い
超高真空中で800℃以上の温度で加熱する。これによ
って、Si基板上の酸化膜を脱離させて清浄表面を得る
ことが可能となる。またこの方法は、酸化膜が比較的簡
便に形成できる上、基板が大気中に放置されている間、
酸化膜がその下の界面を保護する保護膜としての機能を
も併せ持つという特徴を有する。
程度の膜厚の酸化膜をSi基板上に形成する。次に、S
i基板を、基板加熱が可能な真空装置内に導入して、例
えば10-8Pa程度のSi基板を汚染する可能性が低い
超高真空中で800℃以上の温度で加熱する。これによ
って、Si基板上の酸化膜を脱離させて清浄表面を得る
ことが可能となる。またこの方法は、酸化膜が比較的簡
便に形成できる上、基板が大気中に放置されている間、
酸化膜がその下の界面を保護する保護膜としての機能を
も併せ持つという特徴を有する。
【0009】しかし、上述の超高真空下での加熱処理工
程は、今後普及すると考えられる8インチ以上の大口径
基板を処理する場合、製造装置の寸法や価格の増加等の
問題をもたらすことが予想される。また、処理方法の複
雑さは、かえって処理中の基板汚染の機会を増すことに
なる場合もある。
程は、今後普及すると考えられる8インチ以上の大口径
基板を処理する場合、製造装置の寸法や価格の増加等の
問題をもたらすことが予想される。また、処理方法の複
雑さは、かえって処理中の基板汚染の機会を増すことに
なる場合もある。
【0010】一方、微細化が顕著な最近のIC等では、
既に半導体デバイス等が形成された基板上に更に異なる
半導体デバイスを形成する作製プロセスが不可欠となり
つつある。このようなプロセスにおいては、上述の高真
空加熱工程を用いない、より低温のプロセスの実現、具
体的には半導体デバイスの全作製プロセスを、例えば8
00℃以下の温度で行うことが不可欠となる。即ち、基
板清浄化においても、より低温で清浄Si表面を得るこ
とが可能なプロセスが要求され始めている。それにも拘
らず、これまでに述べてきたような条件を満たした上
で、更に低温プロセスの実現が期待できるSi表面清浄
化の具体的解決策は提案されていない。
既に半導体デバイス等が形成された基板上に更に異なる
半導体デバイスを形成する作製プロセスが不可欠となり
つつある。このようなプロセスにおいては、上述の高真
空加熱工程を用いない、より低温のプロセスの実現、具
体的には半導体デバイスの全作製プロセスを、例えば8
00℃以下の温度で行うことが不可欠となる。即ち、基
板清浄化においても、より低温で清浄Si表面を得るこ
とが可能なプロセスが要求され始めている。それにも拘
らず、これまでに述べてきたような条件を満たした上
で、更に低温プロセスの実現が期待できるSi表面清浄
化の具体的解決策は提案されていない。
【0011】従って、上述の様な高温処理が適用できな
いプロセスにおいては、酸化膜をプロセス直前に別の方
法で除去する必要がある。一般には、この目的にHF溶
液処理が用いられる。HF溶液中で自然酸化膜を除去
し、水素終端化されたSi表面は、大気中で比較的安定
であることも、この溶液を使用する利点の一つである。
いプロセスにおいては、酸化膜をプロセス直前に別の方
法で除去する必要がある。一般には、この目的にHF溶
液処理が用いられる。HF溶液中で自然酸化膜を除去
し、水素終端化されたSi表面は、大気中で比較的安定
であることも、この溶液を使用する利点の一つである。
【0012】しかしながら、HF溶液処理後のSi表面
には、通常安全確保の点からも純水によるHF溶液の洗
浄工程が加えられる。この純水洗浄工程は、極力短時間
での処理とすることが望ましいと考えられている。通常
用いられている純水洗浄では、大気中から溶解する純水
中の溶存酸素濃度がppmオーダと高く、洗浄を施した
表面は酸化される。従って、洗浄時間の増加はHF溶液
で清浄化した表面に、再度酸化膜を形成していることに
他ならない。
には、通常安全確保の点からも純水によるHF溶液の洗
浄工程が加えられる。この純水洗浄工程は、極力短時間
での処理とすることが望ましいと考えられている。通常
用いられている純水洗浄では、大気中から溶解する純水
中の溶存酸素濃度がppmオーダと高く、洗浄を施した
表面は酸化される。従って、洗浄時間の増加はHF溶液
で清浄化した表面に、再度酸化膜を形成していることに
他ならない。
【0013】これに対して、純水中に溶解している溶存
酸素を除去すると、溶存酸素濃度の低減と共に純水洗浄
過程での表面酸化が抑えられることが明らかとなってい
る。例えば、特願平5−53614に記載されているよ
うに、低溶存酸素濃度の超純水によるSi基板洗浄過程
においては、純水によるSi基板のエッチングが進むと
考えられる。その結果、あるしきい値以下の溶存酸素濃
度においては、純水中に残る微量な酸素による酸化が依
然生じている可能性はあるものの、酸化膜は表面エッチ
ングによってSi表面層と共に除去されるため、常に清
浄な表面を保持することができると考えられる。
酸素を除去すると、溶存酸素濃度の低減と共に純水洗浄
過程での表面酸化が抑えられることが明らかとなってい
る。例えば、特願平5−53614に記載されているよ
うに、低溶存酸素濃度の超純水によるSi基板洗浄過程
においては、純水によるSi基板のエッチングが進むと
考えられる。その結果、あるしきい値以下の溶存酸素濃
度においては、純水中に残る微量な酸素による酸化が依
然生じている可能性はあるものの、酸化膜は表面エッチ
ングによってSi表面層と共に除去されるため、常に清
浄な表面を保持することができると考えられる。
【0014】また、低溶存酸素濃度の超純水を用いる
と、これまでは表面酸化によって妨げられていた純水と
基板表面のSiとの直接反応が実現することも事実であ
る(K.Usuda et al.,Appl.Phy
s.Lett.,64,3240(1994))。その
結果、純水洗浄時間の増大に伴い、Si基板の表面ラフ
ネスが増大する場合があることが予測される(H.Ka
naya et al.,Appl.Phys.Let
t.,67,683(1995))。
と、これまでは表面酸化によって妨げられていた純水と
基板表面のSiとの直接反応が実現することも事実であ
る(K.Usuda et al.,Appl.Phy
s.Lett.,64,3240(1994))。その
結果、純水洗浄時間の増大に伴い、Si基板の表面ラフ
ネスが増大する場合があることが予測される(H.Ka
naya et al.,Appl.Phys.Let
t.,67,683(1995))。
【0015】しかしながら、その表面ラフネス変化の詳
細な情報は未だ得られておらず、従って、純水によるS
i基板のエッチング機構も明らかにされていない。よっ
て、表面ラフネスの増大をもたらす条件やエッチング機
構の解明に基づいた、ラフネスを低減し得る方法が出現
することが切望されている。
細な情報は未だ得られておらず、従って、純水によるS
i基板のエッチング機構も明らかにされていない。よっ
て、表面ラフネスの増大をもたらす条件やエッチング機
構の解明に基づいた、ラフネスを低減し得る方法が出現
することが切望されている。
【0016】
【発明が解決しようとする課題】上述の如く、例えば半
導体基板の場合、半導体結晶の清浄化と平坦化とを両立
する表面制御技術が不可欠なものとして検討されてはい
る。しかし、従来の処理方法では工程数が複雑且つ膨大
である上、充分な効果が得られておらず、結果として清
浄化等に使用する薬品類や純水の使用量が多くなってい
る。従って、工程数やコストの削減、更に薬品等の使用
量減少による地球環境保全の観点からも、より簡略化さ
れた清浄化法の実現が不可欠である。即ち、実際のデバ
イス作製時の清浄化処理プロセスにおける課題は、処理
後の表面残留不純物が十分に除去されていない上、平坦
性が悪化している場合があることである。
導体基板の場合、半導体結晶の清浄化と平坦化とを両立
する表面制御技術が不可欠なものとして検討されてはい
る。しかし、従来の処理方法では工程数が複雑且つ膨大
である上、充分な効果が得られておらず、結果として清
浄化等に使用する薬品類や純水の使用量が多くなってい
る。従って、工程数やコストの削減、更に薬品等の使用
量減少による地球環境保全の観点からも、より簡略化さ
れた清浄化法の実現が不可欠である。即ち、実際のデバ
イス作製時の清浄化処理プロセスにおける課題は、処理
後の表面残留不純物が十分に除去されていない上、平坦
性が悪化している場合があることである。
【0017】本発明は、かかる事情に鑑みてなされたも
のであり、基板の単結晶被処理面の清浄化と平坦性の確
保を簡易且つ安全に実現することにより、低コストで高
性能な半導体被処理面の調製方法を提供することを目的
とする。即ち、本発明は、購入したウエハを用いて半導
体デバイスを作製するプロセスの前処理として適用可能
な半導体被処理面の調製方法であって、ナノメータオー
ダの表面平坦性及び表面清浄性を、従来よりも良好に維
持しつつ、より低コスト且つより高性能に実施可能な方
法を提供することを目的とする。
のであり、基板の単結晶被処理面の清浄化と平坦性の確
保を簡易且つ安全に実現することにより、低コストで高
性能な半導体被処理面の調製方法を提供することを目的
とする。即ち、本発明は、購入したウエハを用いて半導
体デバイスを作製するプロセスの前処理として適用可能
な半導体被処理面の調製方法であって、ナノメータオー
ダの表面平坦性及び表面清浄性を、従来よりも良好に維
持しつつ、より低コスト且つより高性能に実施可能な方
法を提供することを目的とする。
【0018】
【課題を解決するための手段】本発明の第1の視点は、
半導体被処理面の調製方法において、単結晶からなり且
つ(001)面から所定量だけずれた面方位を有するよ
うに設計された半導体被処理面を具備する基板を形成す
る形成工程と、ここで、前記所定量は、前記被処理面の
軸が[001]方向から<010>方向に1度乃至5度
の第1角度だけ傾斜した成分を有するように設定される
ことと、前記形成工程後に前記被処理面上に形成された
酸化膜をエッチャントによりエッチングして除去するエ
ッチング工程と、前記エッチング工程後に、前記単結晶
をエッチングする性向を有する洗浄液により前記被処理
面を洗浄する洗浄工程と、を具備することを特徴とす
る。
半導体被処理面の調製方法において、単結晶からなり且
つ(001)面から所定量だけずれた面方位を有するよ
うに設計された半導体被処理面を具備する基板を形成す
る形成工程と、ここで、前記所定量は、前記被処理面の
軸が[001]方向から<010>方向に1度乃至5度
の第1角度だけ傾斜した成分を有するように設定される
ことと、前記形成工程後に前記被処理面上に形成された
酸化膜をエッチャントによりエッチングして除去するエ
ッチング工程と、前記エッチング工程後に、前記単結晶
をエッチングする性向を有する洗浄液により前記被処理
面を洗浄する洗浄工程と、を具備することを特徴とす
る。
【0019】本発明の第2の視点は、半導体被処理面の
調製方法において、単結晶からなり且つ第1方向を軸と
した面方位を有するように設計された半導体被処理面を
具備する基板を形成する形成工程と、ここで、前記第1
方向は、(100)面或いは(010)面に投影したベ
クトル成分が[001]方向に対して1度乃至5度の第
1角度をなすことと、前記形成工程後に前記被処理面上
に形成された酸化膜をエッチャントによりエッチングし
て除去するエッチング工程と、前記エッチング工程後
に、前記単結晶をエッチングする性向を有する洗浄液に
より前記被処理面を洗浄する洗浄工程と、を具備するこ
とを特徴とする。
調製方法において、単結晶からなり且つ第1方向を軸と
した面方位を有するように設計された半導体被処理面を
具備する基板を形成する形成工程と、ここで、前記第1
方向は、(100)面或いは(010)面に投影したベ
クトル成分が[001]方向に対して1度乃至5度の第
1角度をなすことと、前記形成工程後に前記被処理面上
に形成された酸化膜をエッチャントによりエッチングし
て除去するエッチング工程と、前記エッチング工程後
に、前記単結晶をエッチングする性向を有する洗浄液に
より前記被処理面を洗浄する洗浄工程と、を具備するこ
とを特徴とする。
【0020】本発明の第3の視点は、半導体被処理面の
調製方法において、単結晶からなり且つ<x1 y1 z1
>方向を軸とした面方位を有するように設計された半導
体被処理面を具備する基板を形成する形成工程と、ここ
で、<0y1 z1 >方向或いは<x1 0z1 >方向は
[001]方向に対して1度乃至5度の第1角度をなす
ことと、前記形成工程後に前記被処理面上に形成された
酸化膜をエッチャントによりエッチングして除去するエ
ッチング工程と、前記エッチング工程後に、前記単結晶
をエッチングする性向を有する洗浄液により前記被処理
面を洗浄する洗浄工程と、を具備することを特徴とす
る。
調製方法において、単結晶からなり且つ<x1 y1 z1
>方向を軸とした面方位を有するように設計された半導
体被処理面を具備する基板を形成する形成工程と、ここ
で、<0y1 z1 >方向或いは<x1 0z1 >方向は
[001]方向に対して1度乃至5度の第1角度をなす
ことと、前記形成工程後に前記被処理面上に形成された
酸化膜をエッチャントによりエッチングして除去するエ
ッチング工程と、前記エッチング工程後に、前記単結晶
をエッチングする性向を有する洗浄液により前記被処理
面を洗浄する洗浄工程と、を具備することを特徴とす
る。
【0021】本発明の第4の視点は、第1乃至3の視点
のいずれかに係る半導体被処理面の調製方法において、
前記第1角度が2度乃至4度であることを特徴とする。
本発明の第5の視点は、第1乃至4の視点のいずれかに
係る半導体被処理面の調製方法において、前記被処理面
の軸が[001]方向から<110>方向に0度乃至8
0度の第2角度だけ傾斜した成分を有するように設定さ
れることを特徴とする。
のいずれかに係る半導体被処理面の調製方法において、
前記第1角度が2度乃至4度であることを特徴とする。
本発明の第5の視点は、第1乃至4の視点のいずれかに
係る半導体被処理面の調製方法において、前記被処理面
の軸が[001]方向から<110>方向に0度乃至8
0度の第2角度だけ傾斜した成分を有するように設定さ
れることを特徴とする。
【0022】本発明の第6の視点は、第5の視点に係る
半導体被処理面の調製方法において、前記第2角度が
0.1度乃至10度であることを特徴とする。本発明の
第7の視点は、第1乃至6の視点のいずれかに係る半導
体被処理面の調製方法において、前記単結晶が面心立方
晶をなすことを特徴とする。
半導体被処理面の調製方法において、前記第2角度が
0.1度乃至10度であることを特徴とする。本発明の
第7の視点は、第1乃至6の視点のいずれかに係る半導
体被処理面の調製方法において、前記単結晶が面心立方
晶をなすことを特徴とする。
【0023】本発明の第8の視点は、第1乃至7の視点
のいずれかに係る半導体被処理面の調製方法において、
前記基板の全体が前記単結晶からなることを特徴とす
る。本発明の第9の視点は、第1乃至8の視点のいずれ
かに係る半導体被処理面の調製方法において、前記単結
晶が、Si、Ge、C、B、N、Ga、As、In、
P、Alからなる群から選択された元素の一つ或いは複
数の組合わせからなる組成を有することを特徴とする。
のいずれかに係る半導体被処理面の調製方法において、
前記基板の全体が前記単結晶からなることを特徴とす
る。本発明の第9の視点は、第1乃至8の視点のいずれ
かに係る半導体被処理面の調製方法において、前記単結
晶が、Si、Ge、C、B、N、Ga、As、In、
P、Alからなる群から選択された元素の一つ或いは複
数の組合わせからなる組成を有することを特徴とする。
【0024】本発明の第10の視点は、第9の視点に係
る半導体被処理面の調製方法において、前記単結晶がS
iからなることを特徴とする。本発明の第11の視点
は、第1乃至10の視点のいずれかに係る半導体被処理
面の調製方法において、前記洗浄液が、(111)面を
含む複数若しくは単数の面を優先的に出現させるように
前記単結晶をエッチングする性向を有することを特徴と
する。
る半導体被処理面の調製方法において、前記単結晶がS
iからなることを特徴とする。本発明の第11の視点
は、第1乃至10の視点のいずれかに係る半導体被処理
面の調製方法において、前記洗浄液が、(111)面を
含む複数若しくは単数の面を優先的に出現させるように
前記単結晶をエッチングする性向を有することを特徴と
する。
【0025】本発明の第12の視点は、第1乃至11の
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記洗浄液が、純水、NH4 OH、NH4 F、H
F、HBr、HCl、H2 O2 、H2 SO4 、HNO
3 、O3 、界面活性剤からなる群から選択された1つの
液或いは複数の組合わせからなる混合液からなることを
特徴とする。
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記洗浄液が、純水、NH4 OH、NH4 F、H
F、HBr、HCl、H2 O2 、H2 SO4 、HNO
3 、O3 、界面活性剤からなる群から選択された1つの
液或いは複数の組合わせからなる混合液からなることを
特徴とする。
【0026】本発明の第13の視点は、第12の視点に
係る半導体被処理面の調製方法において、前記洗浄液が
純水からなることを特徴とする。本発明の第14の視点
は、第13の視点に係る半導体被処理面の調製方法にお
いて、前記洗浄液である純水の溶存酸素濃度が500p
pb以下であることを特徴とする。
係る半導体被処理面の調製方法において、前記洗浄液が
純水からなることを特徴とする。本発明の第14の視点
は、第13の視点に係る半導体被処理面の調製方法にお
いて、前記洗浄液である純水の溶存酸素濃度が500p
pb以下であることを特徴とする。
【0027】本発明の第15の視点は、第14の視点に
係る半導体被処理面の調製方法において、前記洗浄工程
において、前記洗浄液の温度が0℃〜200℃であり、
前記被処理面が前記洗浄液に接触している時間が1秒〜
100時間であることを特徴とする。
係る半導体被処理面の調製方法において、前記洗浄工程
において、前記洗浄液の温度が0℃〜200℃であり、
前記被処理面が前記洗浄液に接触している時間が1秒〜
100時間であることを特徴とする。
【0028】本発明の第16の視点は、第1乃至15の
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記洗浄工程が、前記被処理面上に1nm以下の高
さの線状凸部を多数形成する工程を具備し、ここで、前
記線状凸部の6割以上は、[110]方向、[−11
0]方向、[110]方向、及び[1−10]方向の
内、前記被処理面の軸が[001]方向から傾斜する方
向に近い2方向と平行に長手方向が延びることを特徴と
する。
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記洗浄工程が、前記被処理面上に1nm以下の高
さの線状凸部を多数形成する工程を具備し、ここで、前
記線状凸部の6割以上は、[110]方向、[−11
0]方向、[110]方向、及び[1−10]方向の
内、前記被処理面の軸が[001]方向から傾斜する方
向に近い2方向と平行に長手方向が延びることを特徴と
する。
【0029】本発明の第17の視点は、第1乃至15の
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記洗浄工程後に前記被処理面上に現れるナノメー
タオーダの寸法を有する凸部の密度または寸法或いはそ
の両者が、前記単結晶の(001)面を前記洗浄液で洗
浄した場合に比べて減少するように、前記被処理面の面
方位が設定されることを特徴とする。
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記洗浄工程後に前記被処理面上に現れるナノメー
タオーダの寸法を有する凸部の密度または寸法或いはそ
の両者が、前記単結晶の(001)面を前記洗浄液で洗
浄した場合に比べて減少するように、前記被処理面の面
方位が設定されることを特徴とする。
【0030】本発明の第18の視点は、第17の視点に
係る半導体被処理面の調製方法において、前記凸部が<
110>方向と平行に長手方向が延びる線状凸部である
ことを特徴とする。
係る半導体被処理面の調製方法において、前記凸部が<
110>方向と平行に長手方向が延びる線状凸部である
ことを特徴とする。
【0031】本発明の第19の視点は、第1乃至18の
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記形成工程と前記エッチング工程との間に、前記
酸化膜を前記被処理面を保護する保護膜として積極的に
形成する工程を具備することを特徴とする。
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記形成工程と前記エッチング工程との間に、前記
酸化膜を前記被処理面を保護する保護膜として積極的に
形成する工程を具備することを特徴とする。
【0032】本発明の第20の視点は、第1乃至19の
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記エッチャントがフッ素原子と水素原子とを含む
化合物エッチング液を具備することを特徴とする。
視点のいずれかに係る半導体被処理面の調製方法におい
て、前記エッチャントがフッ素原子と水素原子とを含む
化合物エッチング液を具備することを特徴とする。
【0033】
【発明の実施の形態】図1は本発明の実施の形態に係る
半導体被処理面の調製方法を工程順に示す断面図であ
る。ここでは、Si基板の被処理面の調製を例に挙げ
て、本発明の実施の形態を説明する。
半導体被処理面の調製方法を工程順に示す断面図であ
る。ここでは、Si基板の被処理面の調製を例に挙げ
て、本発明の実施の形態を説明する。
【0034】先ず、Si単結晶からなり且つ後述するよ
うな特定の面方位を有するように設計された半導体被処
理面2を具備する基板1を形成する(図1(a))。こ
のような被処理面2は、例えば、Si単結晶(即ちイン
ゴット)をスライスした後、スライスによって生じた切
断面を研磨と化学的エッチングとにより鏡面化すること
により得られる。スライス直後の被処理面2には、切断
用のブレードの後が残る場合も多く、サブミクロンから
数百ミクロン程度の表面荒れ3が存在し、その上、更に
有機物、メタル、酸化膜等で主に構成される表面汚染が
存在する。
うな特定の面方位を有するように設計された半導体被処
理面2を具備する基板1を形成する(図1(a))。こ
のような被処理面2は、例えば、Si単結晶(即ちイン
ゴット)をスライスした後、スライスによって生じた切
断面を研磨と化学的エッチングとにより鏡面化すること
により得られる。スライス直後の被処理面2には、切断
用のブレードの後が残る場合も多く、サブミクロンから
数百ミクロン程度の表面荒れ3が存在し、その上、更に
有機物、メタル、酸化膜等で主に構成される表面汚染が
存在する。
【0035】次に、被処理面2を洗浄すると共に、化学
研磨を施して、数ナノメータ程度の表面凹凸4に仕上げ
る。このような処理後の被処理面2は、自然酸化膜と呼
ばれるシリコン酸化膜5で覆われた状態となる(図1
(b))。この工程においては、更に、被処理面2に対
して前述のRCA洗浄を施し、シリコン酸化膜5を被処
理面2を保護する保護膜として積極的に形成することが
できる。一般的に半導体ウエハは、このように表面が酸
化膜で覆われた状態でユーザに供給される。
研磨を施して、数ナノメータ程度の表面凹凸4に仕上げ
る。このような処理後の被処理面2は、自然酸化膜と呼
ばれるシリコン酸化膜5で覆われた状態となる(図1
(b))。この工程においては、更に、被処理面2に対
して前述のRCA洗浄を施し、シリコン酸化膜5を被処
理面2を保護する保護膜として積極的に形成することが
できる。一般的に半導体ウエハは、このように表面が酸
化膜で覆われた状態でユーザに供給される。
【0036】酸化膜5で覆われた被処理面2に対して、
半導体デバイスを作製するための所望の半導体プロセス
を施す際は、酸化膜5を除去する必要がある。例えば、
RCA洗浄後の半導体ウエハに対しては、表面の酸化膜
を真空中で加熱することにより除去するのが一般的であ
る。しかし、本発明においては、このような高温過程を
用いず、酸化膜5をエッチャントによりエッチングして
除去する(図1(c))。この際、エッチャントとして
HF溶液を用い、被処理面2に対してウエット洗浄を施
すことができる。
半導体デバイスを作製するための所望の半導体プロセス
を施す際は、酸化膜5を除去する必要がある。例えば、
RCA洗浄後の半導体ウエハに対しては、表面の酸化膜
を真空中で加熱することにより除去するのが一般的であ
る。しかし、本発明においては、このような高温過程を
用いず、酸化膜5をエッチャントによりエッチングして
除去する(図1(c))。この際、エッチャントとして
HF溶液を用い、被処理面2に対してウエット洗浄を施
すことができる。
【0037】次に、酸化膜除去後の被処理面2を洗浄
液、例えば純水により洗浄し、被処理面2を仕上げる。
この洗浄処理は、もし洗浄液が被処理面2をエッチング
する性向を有するならば、洗浄液による表面エッチング
そのものである。このため、洗浄により被処理面2の表
面形状が変化し、前述の凹凸4と異なる凹凸6が現れる
(図1(d))。以下に、被処理面2の面方位と洗浄と
の関係について詳述する。
液、例えば純水により洗浄し、被処理面2を仕上げる。
この洗浄処理は、もし洗浄液が被処理面2をエッチング
する性向を有するならば、洗浄液による表面エッチング
そのものである。このため、洗浄により被処理面2の表
面形状が変化し、前述の凹凸4と異なる凹凸6が現れる
(図1(d))。以下に、被処理面2の面方位と洗浄と
の関係について詳述する。
【0038】Si(111)基板の洗浄においてはSi
表面の選択的エッチングが生じ、その結果原子オーダで
平坦なテラスが出現することが明らかとなっている(例
えば、K.Usuda et al.,Appl.Ph
ys.Lett.,64,3240(1994))。し
かしながら、今日の大多数の半導体デバイスに用いられ
るSi(001)基板においては様相が異なる。例え
ば、純水洗浄時間の増加とともにラフネスが増加するこ
とがAFM(Atomic Force Micros
cope)測定結果で報告されている(K.Usuda
et.al.,ECS fall meeting,
Ext.abstracts,p700(199
5))。また、FT−IR(Fourier tran
sform infrared)測定によって、純水洗
浄時間の増加につれ、(111)の出現を示唆する結果
も得られている(H.Kanaya et al.,A
ppl.Phys.Lett.,67,683(199
5))。
表面の選択的エッチングが生じ、その結果原子オーダで
平坦なテラスが出現することが明らかとなっている(例
えば、K.Usuda et al.,Appl.Ph
ys.Lett.,64,3240(1994))。し
かしながら、今日の大多数の半導体デバイスに用いられ
るSi(001)基板においては様相が異なる。例え
ば、純水洗浄時間の増加とともにラフネスが増加するこ
とがAFM(Atomic Force Micros
cope)測定結果で報告されている(K.Usuda
et.al.,ECS fall meeting,
Ext.abstracts,p700(199
5))。また、FT−IR(Fourier tran
sform infrared)測定によって、純水洗
浄時間の増加につれ、(111)の出現を示唆する結果
も得られている(H.Kanaya et al.,A
ppl.Phys.Lett.,67,683(199
5))。
【0039】他方、Si(001)基板をHF系の溶液
処理を用いて自然酸化膜を除去しつつ洗浄すると溶液処
理の進行と共に表面ラフネスの増加が生じ、この基板上
にMOSデバイスを作製して移動度を測定すると、ラフ
ネス増加とともに移動度が低下することが明らかとなっ
ている(T.Ohmi et.al.,IEEE,El
ectron Dev.Lett.,12,652(1
991))。
処理を用いて自然酸化膜を除去しつつ洗浄すると溶液処
理の進行と共に表面ラフネスの増加が生じ、この基板上
にMOSデバイスを作製して移動度を測定すると、ラフ
ネス増加とともに移動度が低下することが明らかとなっ
ている(T.Ohmi et.al.,IEEE,El
ectron Dev.Lett.,12,652(1
991))。
【0040】従って、酸化膜を除去するための溶液処理
や純水洗浄は、基板表面ラフネスを増すことが明白であ
り、洗浄効果を得るのに十分な洗浄時間を超えて長時間
の溶液洗浄は避けなければならない。
や純水洗浄は、基板表面ラフネスを増すことが明白であ
り、洗浄効果を得るのに十分な洗浄時間を超えて長時間
の溶液洗浄は避けなければならない。
【0041】ところが、これだけの問題点が指摘されな
がら、前述の如く、溶液洗浄における表面と洗浄液、と
りわけ純水との反応の詳細は、いまだ明らかにされてい
ない。その理由としてSi(001)基板においては、
そもそも表面観察そのものが不可能であった点があげら
れる。結果として、エッチング機構の詳細はもとより表
面ラフネスの詳細な様相すら明らかにされていない。
がら、前述の如く、溶液洗浄における表面と洗浄液、と
りわけ純水との反応の詳細は、いまだ明らかにされてい
ない。その理由としてSi(001)基板においては、
そもそも表面観察そのものが不可能であった点があげら
れる。結果として、エッチング機構の詳細はもとより表
面ラフネスの詳細な様相すら明らかにされていない。
【0042】本発明者等は、Si(001)基板上の酸
化膜をHF溶液中にて除去後、溶存酸素濃度が5ppb
と低い純水を用いて連続して洗浄すると、STM(Sc
anning Tunneling Microsco
pe)を用いたナノメータオーダの表面観察が実現可能
であることを見出した。純水中の溶存酸素濃度を低減す
ることで表面酸化を抑え、純水とSi基板との直接反応
が確保できた結果である。
化膜をHF溶液中にて除去後、溶存酸素濃度が5ppb
と低い純水を用いて連続して洗浄すると、STM(Sc
anning Tunneling Microsco
pe)を用いたナノメータオーダの表面観察が実現可能
であることを見出した。純水中の溶存酸素濃度を低減す
ることで表面酸化を抑え、純水とSi基板との直接反応
が確保できた結果である。
【0043】図4はこれまで不明であり且つ上述の観察
方法で初めて観察された従来の技術による洗浄例を示
す。即ち、図4は、従来技術により溶液洗浄後のSi
(001)基板の被処理面をナノメータオーダの分解能
で観察したSTM像の概念図である。
方法で初めて観察された従来の技術による洗浄例を示
す。即ち、図4は、従来技術により溶液洗浄後のSi
(001)基板の被処理面をナノメータオーダの分解能
で観察したSTM像の概念図である。
【0044】図4図示の如く、(001)被処理面上に
は、ナノメータオーダ(例えば約1nm)の幅及び高さ
を有する点状凸部12と、<110>方向に沿って長手
方向を持つナノメータオーダ(例えば約1nm)の幅を
有する線状凸部14と、主に凸部14に囲まれたように
見えるナノメータオーダ(例えば30nm〜200n
m)の幅の平坦部16とが存在する。3種類の部分1
2、14、16の内、点状凸部12の高さが最も高い場
合が多い。また、線状凸部14の長手方向は数十nmの
長さにわたる場合もある。
は、ナノメータオーダ(例えば約1nm)の幅及び高さ
を有する点状凸部12と、<110>方向に沿って長手
方向を持つナノメータオーダ(例えば約1nm)の幅を
有する線状凸部14と、主に凸部14に囲まれたように
見えるナノメータオーダ(例えば30nm〜200n
m)の幅の平坦部16とが存在する。3種類の部分1
2、14、16の内、点状凸部12の高さが最も高い場
合が多い。また、線状凸部14の長手方向は数十nmの
長さにわたる場合もある。
【0045】即ち、この観察により、(001)被処理
面上では、<110>方向へ優先的にエッチングが進行
し、(111)面を優先的に出現させると考えられるよ
うな異方性エッチングが行われたことが新たな知見とし
て得られた。また、<110>方向に長手方向を持つ線
状凸部14は、[110]方向或いは[1−10]方向
と平行であって且つ互いに直行し、被処理面の(00
1)面からのオフ角度が0.5度未満と小さいときは、
図4図示のようにいずれの方向にも均等に存在すること
が初めて判った。
面上では、<110>方向へ優先的にエッチングが進行
し、(111)面を優先的に出現させると考えられるよ
うな異方性エッチングが行われたことが新たな知見とし
て得られた。また、<110>方向に長手方向を持つ線
状凸部14は、[110]方向或いは[1−10]方向
と平行であって且つ互いに直行し、被処理面の(00
1)面からのオフ角度が0.5度未満と小さいときは、
図4図示のようにいずれの方向にも均等に存在すること
が初めて判った。
【0046】図5は本発明を説明するために用いる結晶
の方位に関する説明図である。ここで、(001)面の
軸である[001]方向から被処理面(基板表面)22
の軸24が傾斜する方向をオフ方向とし、[001]方
向と軸24の方向(被処理面と直角な方向)とがなす角
度をオフ角度θとする。
の方位に関する説明図である。ここで、(001)面の
軸である[001]方向から被処理面(基板表面)22
の軸24が傾斜する方向をオフ方向とし、[001]方
向と軸24の方向(被処理面と直角な方向)とがなす角
度をオフ角度θとする。
【0047】Si(001)基板の場合、その結晶構造
から、オフ方向として主に選択し得るのは、<110>
方向と<010>方向の2つの方向である。本発明は、
上述の知見から、異方性エッチングの結果、(111)
面が優先的に出現する可能性があることに注目し、オフ
方向及びオフ角度を意図的に調整することによって、
(111)面の出現の結果生じると考えられる<110
>方向の異方性エッチングを制御し、従ってまた、被処
理面上の凸部12、14や平坦部16の出現を制御す
る。
から、オフ方向として主に選択し得るのは、<110>
方向と<010>方向の2つの方向である。本発明は、
上述の知見から、異方性エッチングの結果、(111)
面が優先的に出現する可能性があることに注目し、オフ
方向及びオフ角度を意図的に調整することによって、
(111)面の出現の結果生じると考えられる<110
>方向の異方性エッチングを制御し、従ってまた、被処
理面上の凸部12、14や平坦部16の出現を制御す
る。
【0048】[110]方向をオフ方向とした場合、問
題の(111)面はそのまま保持される。このため、エ
ッチング機構に大きな変化はなく、ラフネスの様相にも
変化が少ないことが予想される。特に、LSI等の半導
体デバイスを作製する基板に用いられるSi(001)
基板のオフ角度は通常10度以下であって、この角度範
囲において[110]方向にオフしても、上記の傾向に
大きな変化はないと考えられる。
題の(111)面はそのまま保持される。このため、エ
ッチング機構に大きな変化はなく、ラフネスの様相にも
変化が少ないことが予想される。特に、LSI等の半導
体デバイスを作製する基板に用いられるSi(001)
基板のオフ角度は通常10度以下であって、この角度範
囲において[110]方向にオフしても、上記の傾向に
大きな変化はないと考えられる。
【0049】他方、[010]方向をオフ方向とした場
合、上述の<110>方向の優先的な異方性エッチン
グ、即ち、エッチングによる優先的な(111)面の出
現が妨げられると考えられる。従って、上述のオフ方向
及びオフ角度の設定条件により、上述の凸部12、14
や平坦部16の出現を制御できる。
合、上述の<110>方向の優先的な異方性エッチン
グ、即ち、エッチングによる優先的な(111)面の出
現が妨げられると考えられる。従って、上述のオフ方向
及びオフ角度の設定条件により、上述の凸部12、14
や平坦部16の出現を制御できる。
【0050】この様に、本発明によれば、エッチングに
よって生じる結晶面を基板の被処理面のオフ方向及びオ
フ角度を調整することで制御する。上述の例では、(1
11)面の出現の制御を基本に説明したが、それ以外の
効果も構造によっては考慮すべき場合もあると考える。
例えば、上述のSiの(001)被処理面の場合は、上
述の点状及び線状凸部12、14の増減に伴い、平坦な
(001)面を有するナノメータオーダの平坦部16も
増減している。即ち、被処理面のオフ方向及びオフ角度
を調整することにより、(001)面の優先的な出現を
促進する場合もあると考えられる。
よって生じる結晶面を基板の被処理面のオフ方向及びオ
フ角度を調整することで制御する。上述の例では、(1
11)面の出現の制御を基本に説明したが、それ以外の
効果も構造によっては考慮すべき場合もあると考える。
例えば、上述のSiの(001)被処理面の場合は、上
述の点状及び線状凸部12、14の増減に伴い、平坦な
(001)面を有するナノメータオーダの平坦部16も
増減している。即ち、被処理面のオフ方向及びオフ角度
を調整することにより、(001)面の優先的な出現を
促進する場合もあると考えられる。
【0051】上述の観点に基づく本発明に係る半導体被
処理面の調製方法は、所定の面方位を有する半導体被処
理面を具備する基板を形成する形成工程と、形成工程後
に被処理面上に形成された酸化膜を所定のエッチャント
によりエッチングして除去するエッチング工程と、エッ
チング工程後に、所定の洗浄液により被処理面を洗浄す
る洗浄工程と、を具備する。
処理面の調製方法は、所定の面方位を有する半導体被処
理面を具備する基板を形成する形成工程と、形成工程後
に被処理面上に形成された酸化膜を所定のエッチャント
によりエッチングして除去するエッチング工程と、エッ
チング工程後に、所定の洗浄液により被処理面を洗浄す
る洗浄工程と、を具備する。
【0052】被処理面は、単結晶からなり且つ(00
1)面から所定量だけずれた面方位を有する。この所定
量は、被処理面の軸が[001]方向から<010>方
向に1度乃至5度の第1角度だけ傾斜した成分を有する
ように設定される。
1)面から所定量だけずれた面方位を有する。この所定
量は、被処理面の軸が[001]方向から<010>方
向に1度乃至5度の第1角度だけ傾斜した成分を有する
ように設定される。
【0053】洗浄液は上記単結晶をエッチングする性向
を有する。本発明は、特に、洗浄液が(111)面を含
む複数若しくは単数の面を優先的に出現させるように上
記単結晶をエッチングする性向を有する場合に有効とな
る。
を有する。本発明は、特に、洗浄液が(111)面を含
む複数若しくは単数の面を優先的に出現させるように上
記単結晶をエッチングする性向を有する場合に有効とな
る。
【0054】別の表現を用いると、被処理面は、単結晶
からなり且つ第1方向を軸とした面方位を有し、この第
1方向は、(100)面或いは(010)面に投影した
ベクトル成分が[001]方向に対して1度乃至5度の
第1角度をなす。
からなり且つ第1方向を軸とした面方位を有し、この第
1方向は、(100)面或いは(010)面に投影した
ベクトル成分が[001]方向に対して1度乃至5度の
第1角度をなす。
【0055】更に別の表現を用いると、被処理面は、単
結晶からなり且つ<x1 y1 z1 >方向を軸とした面方
位を有し、<0y1 z1 >方向或いは<x1 0z1 >方
向が[001]方向に対して1度乃至5度の第1角度を
なす。
結晶からなり且つ<x1 y1 z1 >方向を軸とした面方
位を有し、<0y1 z1 >方向或いは<x1 0z1 >方
向が[001]方向に対して1度乃至5度の第1角度を
なす。
【0056】被処理面の軸が[001]方向から<01
0>方向に傾斜する角度、即ち上記第1角度は、望まし
くは2度乃至4度の範囲に設定される。上記第1角度の
1度乃至5度、望ましくは2度乃至4度という範囲に関
しては、実験結果を示す図3等を参照して後述する。
0>方向に傾斜する角度、即ち上記第1角度は、望まし
くは2度乃至4度の範囲に設定される。上記第1角度の
1度乃至5度、望ましくは2度乃至4度という範囲に関
しては、実験結果を示す図3等を参照して後述する。
【0057】なお、被処理面の軸は、<010>方向の
みに傾斜することを必須とするものではない。例えば、
被処理面の軸は[001]方向から<110>方向に0
度乃至80度の第2角度だけ傾斜した成分を有するよう
に設定することができる。この第2角度の望ましい範囲
は0.1度乃至10度である。
みに傾斜することを必須とするものではない。例えば、
被処理面の軸は[001]方向から<110>方向に0
度乃至80度の第2角度だけ傾斜した成分を有するよう
に設定することができる。この第2角度の望ましい範囲
は0.1度乃至10度である。
【0058】被処理面の面方位の設定は、洗浄工程後に
被処理面上に現れるナノメータオーダの寸法を有する凸
部の密度または寸法或いはその両者が、上記単結晶の
(001)面を洗浄液で洗浄した場合に比べて減少する
ように行うことができる。上記凸部の一例は<110>
方向に沿って長手方向が延びる線状凸部である。
被処理面上に現れるナノメータオーダの寸法を有する凸
部の密度または寸法或いはその両者が、上記単結晶の
(001)面を洗浄液で洗浄した場合に比べて減少する
ように行うことができる。上記凸部の一例は<110>
方向に沿って長手方向が延びる線状凸部である。
【0059】洗浄工程において、被処理面上に1nm以
下の高さの線状凸部(図4図示の線状凸部14に対応)
を多数形成することができる。ここで、これらの線状凸
部の6割以上は、[110]方向、[−110]方向、
[110]方向、及び[1−10]方向の内、被処理面
の軸が[001]方向から傾斜する方向に近い2方向と
平行に長手方向が延びる。
下の高さの線状凸部(図4図示の線状凸部14に対応)
を多数形成することができる。ここで、これらの線状凸
部の6割以上は、[110]方向、[−110]方向、
[110]方向、及び[1−10]方向の内、被処理面
の軸が[001]方向から傾斜する方向に近い2方向と
平行に長手方向が延びる。
【0060】上記単結晶は、Siのような面心立方晶を
なす場合だけに限定されない。単結晶が、体心立方晶、
斜方晶、六方晶等からなる場合も、面心立方晶に対する
のと同様な効果が予想できる。従って、上記単結晶は、
例えば、Si、Ge、C、B、N、Ga、As、In、
P、Alからなる群から選択された元素の一つ或いは複
数の組合わせからなる組成を有することができる。
なす場合だけに限定されない。単結晶が、体心立方晶、
斜方晶、六方晶等からなる場合も、面心立方晶に対する
のと同様な効果が予想できる。従って、上記単結晶は、
例えば、Si、Ge、C、B、N、Ga、As、In、
P、Alからなる群から選択された元素の一つ或いは複
数の組合わせからなる組成を有することができる。
【0061】また、被処理面は、インゴットから切り出
したウェハの表面であることを必須とするものではな
い。例えば、基板上にエピタキシャル成長された単結晶
層の上面を被処理面とすることも可能である。また、R
IE(Reactive Ion Etching)や
CDE(Chemical Etching)等により
基板に形成したトレンチの側面或いは底面を被処理面と
することもできる。
したウェハの表面であることを必須とするものではな
い。例えば、基板上にエピタキシャル成長された単結晶
層の上面を被処理面とすることも可能である。また、R
IE(Reactive Ion Etching)や
CDE(Chemical Etching)等により
基板に形成したトレンチの側面或いは底面を被処理面と
することもできる。
【0062】被処理面を覆う酸化膜は、自然酸化膜若し
くは被処理面を保護する保護膜として積極的に形成され
た酸化膜である。酸化膜を除去するためのエッチャント
としては、種々の材料を用いることができる。代表的な
ものは、フッ素原子と水素原子とを含む化合物エッチン
グ液、例えばHF溶液である。
くは被処理面を保護する保護膜として積極的に形成され
た酸化膜である。酸化膜を除去するためのエッチャント
としては、種々の材料を用いることができる。代表的な
ものは、フッ素原子と水素原子とを含む化合物エッチン
グ液、例えばHF溶液である。
【0063】Si等の半導体を洗浄するための洗浄液の
好ましい一例は純水であり、特に、純水の溶存酸素濃度
が500ppb以下とすることにより、純水中の酸素に
よる酸化のない、より清浄な被処理面を得ることができ
る。この場合、予め低い溶存酸素濃度の純水を製造して
供給してもよいし、代わりに、例えば、洗浄の直前に窒
素雰囲気中で純水の溶存酸素濃度を低減させてもよい。
なお、純水の溶存酸素濃度が高いと、被処理面上に酸化
膜が形成されてしまうこととなる。また、Siの洗浄液
として、純水に代え、数十%の濃度のNH4 FをSiの
洗浄液として用いることができ、この場合、純水に比べ
て2桁程度高いエッチング速度が得られる。
好ましい一例は純水であり、特に、純水の溶存酸素濃度
が500ppb以下とすることにより、純水中の酸素に
よる酸化のない、より清浄な被処理面を得ることができ
る。この場合、予め低い溶存酸素濃度の純水を製造して
供給してもよいし、代わりに、例えば、洗浄の直前に窒
素雰囲気中で純水の溶存酸素濃度を低減させてもよい。
なお、純水の溶存酸素濃度が高いと、被処理面上に酸化
膜が形成されてしまうこととなる。また、Siの洗浄液
として、純水に代え、数十%の濃度のNH4 FをSiの
洗浄液として用いることができ、この場合、純水に比べ
て2桁程度高いエッチング速度が得られる。
【0064】この他、洗浄液は種々の酸やアルカリを含
むことができる。従って、洗浄液は、例えば、純水、N
H4 OH、NH4 F、HF、HBr、HCl、H2 O
2 、H2 SO4 、HNO3 、O3 、界面活性剤からなる
群から選択された1つの液或いは複数の組合わせからな
る混合液からなることができる。洗浄工程において、洗
浄液の温度は0℃〜200℃、望ましくは15℃〜30
℃に設定され、また、被処理面が洗浄液に接触している
時間は1秒〜100時間、望ましくは1秒〜60分に設
定される。
むことができる。従って、洗浄液は、例えば、純水、N
H4 OH、NH4 F、HF、HBr、HCl、H2 O
2 、H2 SO4 、HNO3 、O3 、界面活性剤からなる
群から選択された1つの液或いは複数の組合わせからな
る混合液からなることができる。洗浄工程において、洗
浄液の温度は0℃〜200℃、望ましくは15℃〜30
℃に設定され、また、被処理面が洗浄液に接触している
時間は1秒〜100時間、望ましくは1秒〜60分に設
定される。
【0065】以上述べた様な構成により、本発明に係る
半導体被処理面の調製方法よれば、ナノメータオーダの
凸部を任意に増減させることができる。このため、プロ
セスを簡略化でき、従来の方法に比べて薬品使用量も低
減することができる。これに対して、一般的に従来の方
法では、平坦性を確保するために、薬品等を用いて酸化
膜を形成し、その後の洗浄課程で得られる酸化膜と基板
の界面を用いることを行っていた。
半導体被処理面の調製方法よれば、ナノメータオーダの
凸部を任意に増減させることができる。このため、プロ
セスを簡略化でき、従来の方法に比べて薬品使用量も低
減することができる。これに対して、一般的に従来の方
法では、平坦性を確保するために、薬品等を用いて酸化
膜を形成し、その後の洗浄課程で得られる酸化膜と基板
の界面を用いることを行っていた。
【0066】即ち、本発明に係る方法は、プロセスの安
全確保、薬品等の使用量低減、そして工程の簡略化が可
能で、また、洗浄工程におけるSi表面の最終仕上げと
しての利用が可能である。
全確保、薬品等の使用量低減、そして工程の簡略化が可
能で、また、洗浄工程におけるSi表面の最終仕上げと
しての利用が可能である。
【0067】なお、本発明に係る洗浄工程は、通常の処
理容器のように洗浄溶液が大気に解放され、大気からの
酸素等を溶存ガスとして取込むようなものでもよい。但
し、この場合、本発明の効果が得られるのは、酸化に寄
与するガスや、酸化剤を含む溶液処理によるSi表面の
全面酸化が終了する前までである。
理容器のように洗浄溶液が大気に解放され、大気からの
酸素等を溶存ガスとして取込むようなものでもよい。但
し、この場合、本発明の効果が得られるのは、酸化に寄
与するガスや、酸化剤を含む溶液処理によるSi表面の
全面酸化が終了する前までである。
【0068】[実験]以下にSi単結晶基板を用いて行
った実験について説明する。図3は、Si(001)基
板の被処理面の軸の[001]方向から<010>方向
に傾斜するオフ角度θと、超純水で洗浄した後の被処理
面のラフネスの指標である二乗平均粗さ(RMS)との
関係を調べた実験結果を示すグラフである。図示の如
く、オフ角度θが約3度の時を極小ピークとして、1度
乃至5度、特に2度乃至4度において、RMSの急激な
減少が見られた。
った実験について説明する。図3は、Si(001)基
板の被処理面の軸の[001]方向から<010>方向
に傾斜するオフ角度θと、超純水で洗浄した後の被処理
面のラフネスの指標である二乗平均粗さ(RMS)との
関係を調べた実験結果を示すグラフである。図示の如
く、オフ角度θが約3度の時を極小ピークとして、1度
乃至5度、特に2度乃至4度において、RMSの急激な
減少が見られた。
【0069】図6は、従来の洗浄方法により処理したサ
ンプル1のSi基板の被処理面をSTMで観察した像を
示す。サンプル1の基板として、p型、比抵抗1−5Ω
・cmのCZ−Si(001)基板を使用し、その(0
01)被処理面のオフ角度はいわゆるジャスト(±0.
5度以下)とした。
ンプル1のSi基板の被処理面をSTMで観察した像を
示す。サンプル1の基板として、p型、比抵抗1−5Ω
・cmのCZ−Si(001)基板を使用し、その(0
01)被処理面のオフ角度はいわゆるジャスト(±0.
5度以下)とした。
【0070】サンプル1の洗浄処理において、先ず、基
板をHF溶液に浸せきして自然酸化膜を除去した。次
に、大気に触れないように連続して、5ppb溶存酸素
濃度の純水中で5時間の連続リンスを行った。次に、基
板を大気中に取り出して搬送し、UHV−STM中で室
温のままその被処理面の観察を行った。なお、実際の半
導体デバイス等の作製プロセスにおいては、大気を介さ
ず基板を搬送することが、大気からの汚染の低減の目的
には望ましいが、本実験における観察像の取得には大気
搬送を行っても支障はない。
板をHF溶液に浸せきして自然酸化膜を除去した。次
に、大気に触れないように連続して、5ppb溶存酸素
濃度の純水中で5時間の連続リンスを行った。次に、基
板を大気中に取り出して搬送し、UHV−STM中で室
温のままその被処理面の観察を行った。なお、実際の半
導体デバイス等の作製プロセスにおいては、大気を介さ
ず基板を搬送することが、大気からの汚染の低減の目的
には望ましいが、本実験における観察像の取得には大気
搬送を行っても支障はない。
【0071】図6の観察像に示すように、サンプル1で
は、基板表面に対して盛り上がった、ランダムに白いコ
ントラストで示されるナノメータオーダの高さ及び幅を
有する凸部が形成されていることが認められた。この凸
部は、リンス時間の増加に従って、真上から観察したと
きのサイズが大きくなること、また、20時間程度のリ
ンス時間まではリンス時間に従ってその凸部の密度が増
すことが判明した。この凸部の密度の増加、形状の増大
に従って、表面ラフネスも増加するものと考えられる。
は、基板表面に対して盛り上がった、ランダムに白いコ
ントラストで示されるナノメータオーダの高さ及び幅を
有する凸部が形成されていることが認められた。この凸
部は、リンス時間の増加に従って、真上から観察したと
きのサイズが大きくなること、また、20時間程度のリ
ンス時間まではリンス時間に従ってその凸部の密度が増
すことが判明した。この凸部の密度の増加、形状の増大
に従って、表面ラフネスも増加するものと考えられる。
【0072】同じ被処理面を大気中AFMでも観察し
た。この場合、リンス時間の増大とともにラフネスが増
加することは確認できたが、FT−IRの結果を説明で
きるほどの分解能は得られなかった。即ち、図6に示す
STM像は、従来にない高分解能で得られた観察像であ
って、被処理面を、純水中の溶存酸素濃度を十分に低減
して洗浄した後、真空中で観察することによって、初め
て明らかになった結果である。
た。この場合、リンス時間の増大とともにラフネスが増
加することは確認できたが、FT−IRの結果を説明で
きるほどの分解能は得られなかった。即ち、図6に示す
STM像は、従来にない高分解能で得られた観察像であ
って、被処理面を、純水中の溶存酸素濃度を十分に低減
して洗浄した後、真空中で観察することによって、初め
て明らかになった結果である。
【0073】ナノメータオーダの高さ及び幅を有する凸
部は、(111)面が主体となって出現すると考えられ
る。しかし、この凸部の斜面が(001)面となす角度
は、しばしば(111)面と(001)面とがなす角度
よりも小さいことも判明した。これは、エッチングによ
り生じる斜面が、必ずしも(111)面だけで構成され
ているわけではないことを示している。即ち、(11
1)面、(110)面及び(001)面のいずれか、ま
たはこれらの組合わせによりなる場合があることを示し
ている。その詳細は、原子オーダの表面評価が実現する
まで解明されないが、この凸部がおよそ<110>方向
に平行な方向に長手方向を持つという異方性があること
は、本観察結果から明らかである。
部は、(111)面が主体となって出現すると考えられ
る。しかし、この凸部の斜面が(001)面となす角度
は、しばしば(111)面と(001)面とがなす角度
よりも小さいことも判明した。これは、エッチングによ
り生じる斜面が、必ずしも(111)面だけで構成され
ているわけではないことを示している。即ち、(11
1)面、(110)面及び(001)面のいずれか、ま
たはこれらの組合わせによりなる場合があることを示し
ている。その詳細は、原子オーダの表面評価が実現する
まで解明されないが、この凸部がおよそ<110>方向
に平行な方向に長手方向を持つという異方性があること
は、本観察結果から明らかである。
【0074】図7及び図8は、本発明に係る洗浄方法に
より処理した、本発明の実施例に係るサンプル2、3の
Si基板の被処理面をSTMで観察した像を示す。図7
に示すサンプル2の基板では、被処理面を[001]方
向から<010>方向のみに3度傾け、図8に示すサン
プル3の基板では、被処理面を[001]方向から<0
10>方向のみに5度傾けた。その他の点において、サ
ンプル2、3の基板はサンプル1の基板と同一とした。
より処理した、本発明の実施例に係るサンプル2、3の
Si基板の被処理面をSTMで観察した像を示す。図7
に示すサンプル2の基板では、被処理面を[001]方
向から<010>方向のみに3度傾け、図8に示すサン
プル3の基板では、被処理面を[001]方向から<0
10>方向のみに5度傾けた。その他の点において、サ
ンプル2、3の基板はサンプル1の基板と同一とした。
【0075】サンプル2、3をサンプル1と同じ条件で
洗浄し且つSTMで観察した。図7及び図8の観察像に
示すように、サンプル1において<110>方向、即ち
[110]方向、[−110]方向、[110]方向、
及び[1−10]方向におよそ均等に生じていた長手方
向を持つナノメータオーダの凸部が、サンプル2、3で
は減少し、その出現確率が一方に偏っていることが認め
られた。この結果は、等価な4つの<110>方向に長
手方向を持つナノメータオーダの凸部を基板上に不均一
に生じせしめることが初めて可能になった例であった。
即ち、この条件にかなう基板と然るべき洗浄方法を用い
ることで本発明の目的を実現することができることが判
明した。
洗浄し且つSTMで観察した。図7及び図8の観察像に
示すように、サンプル1において<110>方向、即ち
[110]方向、[−110]方向、[110]方向、
及び[1−10]方向におよそ均等に生じていた長手方
向を持つナノメータオーダの凸部が、サンプル2、3で
は減少し、その出現確率が一方に偏っていることが認め
られた。この結果は、等価な4つの<110>方向に長
手方向を持つナノメータオーダの凸部を基板上に不均一
に生じせしめることが初めて可能になった例であった。
即ち、この条件にかなう基板と然るべき洗浄方法を用い
ることで本発明の目的を実現することができることが判
明した。
【0076】また、サンプル2、3では、処理面上に1
nm以下の高さの微細な線状凸部が多数形成されている
ことが認められた。これらの線状凸部の6割以上は、
[110]方向、[−110]方向、[110]方向、
及び[1−10]方向の内、被処理面の軸が[001]
方向から傾斜する方向に近い2方向と平行に長手方向が
延びるものであった。
nm以下の高さの微細な線状凸部が多数形成されている
ことが認められた。これらの線状凸部の6割以上は、
[110]方向、[−110]方向、[110]方向、
及び[1−10]方向の内、被処理面の軸が[001]
方向から傾斜する方向に近い2方向と平行に長手方向が
延びるものであった。
【0077】また、サンプル1に見られたナノメータオ
ーダの凸部の密度は、特にサンプル2で減少した。更
に、図3図示の如く、ラフネスの指標である二乗平均粗
さ(RMS)は、基板のオフ角度が3度、5度、10度
と増すに連れて、0.44nm、0.70nm、0.9
4nmと変化した。即ち、オフ角度を0度、3度、5
度、10度と変化させるとラフネスは3度で極小値を持
つこととなった。しかも、サンプル2、3で、上述のナ
ノメータオーダの凸部の内、1nm以上の幅を持つ凸部
の数を比較すると、夫々約130個/200nm2 、2
60個/200nm2 であり、サンプル2ではサンプル
3に比べて大幅に減少していた。即ち、これらの図から
明らかなように、本発明の条件を満たす洗浄を行うこと
により、オフ角度が0度近傍の基板を洗浄した際に[1
10]方向及び[1−10]方向のどちらかに均等に生
じる、<110>方向と平行な長手方向を持つナノメー
タオーダの凸部を不均一に発生させることが可能となっ
た。
ーダの凸部の密度は、特にサンプル2で減少した。更
に、図3図示の如く、ラフネスの指標である二乗平均粗
さ(RMS)は、基板のオフ角度が3度、5度、10度
と増すに連れて、0.44nm、0.70nm、0.9
4nmと変化した。即ち、オフ角度を0度、3度、5
度、10度と変化させるとラフネスは3度で極小値を持
つこととなった。しかも、サンプル2、3で、上述のナ
ノメータオーダの凸部の内、1nm以上の幅を持つ凸部
の数を比較すると、夫々約130個/200nm2 、2
60個/200nm2 であり、サンプル2ではサンプル
3に比べて大幅に減少していた。即ち、これらの図から
明らかなように、本発明の条件を満たす洗浄を行うこと
により、オフ角度が0度近傍の基板を洗浄した際に[1
10]方向及び[1−10]方向のどちらかに均等に生
じる、<110>方向と平行な長手方向を持つナノメー
タオーダの凸部を不均一に発生させることが可能となっ
た。
【0078】なお、サンプル2、3では、被処理面の軸
を[001]方向から<010>方向のみをオフ方向と
して傾斜させたが、必ずしも<010>方向のみをオフ
方向とする必要がないことが判明した。基本的には、被
処理面の軸のオフ方向及びオフ角度を、<010>方向
に傾斜角度を有するような成分を含むように設定した場
合に、本発明の効果が得られた。具体的には、処理面の
軸のオフ方向及びオフ角度において、本発明の効果を得
るための、[001]方向から<010>方向への傾斜
角度の範囲は、1度から5度、望ましくは2度から4度
であった。この条件を満たしていれば、被処理面の軸の
オフ方向及びオフ角度は、<110>方向にも傾斜角度
を有するような成分を含んでいても、本発明の効果が得
られた。<110>方向への傾斜角度の許容範囲は0度
から80度、望ましい範囲は0.1度から10度であっ
た。
を[001]方向から<010>方向のみをオフ方向と
して傾斜させたが、必ずしも<010>方向のみをオフ
方向とする必要がないことが判明した。基本的には、被
処理面の軸のオフ方向及びオフ角度を、<010>方向
に傾斜角度を有するような成分を含むように設定した場
合に、本発明の効果が得られた。具体的には、処理面の
軸のオフ方向及びオフ角度において、本発明の効果を得
るための、[001]方向から<010>方向への傾斜
角度の範囲は、1度から5度、望ましくは2度から4度
であった。この条件を満たしていれば、被処理面の軸の
オフ方向及びオフ角度は、<110>方向にも傾斜角度
を有するような成分を含んでいても、本発明の効果が得
られた。<110>方向への傾斜角度の許容範囲は0度
から80度、望ましい範囲は0.1度から10度であっ
た。
【0079】図9は、比較対象用の洗浄方法により処理
したサンプル4のSi基板の被処理面をSTMで観察し
た像を示す。サンプル4の基板では、被処理面を[00
1]方向から<110>方向のみに3度傾けた。その他
の点において、サンプル4の基板はサンプル1、2、3
の基板と同一とした。
したサンプル4のSi基板の被処理面をSTMで観察し
た像を示す。サンプル4の基板では、被処理面を[00
1]方向から<110>方向のみに3度傾けた。その他
の点において、サンプル4の基板はサンプル1、2、3
の基板と同一とした。
【0080】サンプル4をサンプル1、2、3と同じ条
件で洗浄し且つSTMで観察した。図9の観察像に示す
ように、サンプル4のナノメータオーダの凸部の密度は
サンプル1と大差がなく、上述のRMSも0.63nm
とサンプル1と変わらず、ラフネス低減の効果は小さか
った。このことは、被処理面の軸のオフ方向の選択がラ
フネス低減に不可欠であることを示すものであった。
件で洗浄し且つSTMで観察した。図9の観察像に示す
ように、サンプル4のナノメータオーダの凸部の密度は
サンプル1と大差がなく、上述のRMSも0.63nm
とサンプル1と変わらず、ラフネス低減の効果は小さか
った。このことは、被処理面の軸のオフ方向の選択がラ
フネス低減に不可欠であることを示すものであった。
【0081】
【発明の効果】本発明によれば、従来の課題であった清
浄化のネックである半導体デバイスの作製プロセスにお
ける溶液洗浄時の結晶表面ラフネス増加を抑制すること
ができる。その結果、従来よりも短い工程数で結晶表面
の処理を完全に実現し、処理工程の削減、本プロセスに
要する時間の短縮のみならず、処理ラインそのものの簡
略化による配管や導入設備数の削減等が可能となる。そ
の結果、処理装置の低コスト化や、より優れたデバイス
特性を実現することも可能で、最終的には半導体デバイ
スの作製コストをも低減することが可能となる。
浄化のネックである半導体デバイスの作製プロセスにお
ける溶液洗浄時の結晶表面ラフネス増加を抑制すること
ができる。その結果、従来よりも短い工程数で結晶表面
の処理を完全に実現し、処理工程の削減、本プロセスに
要する時間の短縮のみならず、処理ラインそのものの簡
略化による配管や導入設備数の削減等が可能となる。そ
の結果、処理装置の低コスト化や、より優れたデバイス
特性を実現することも可能で、最終的には半導体デバイ
スの作製コストをも低減することが可能となる。
【図1】(a)〜(d)は本発明の実施の形態に係る半
導体被処理面の調製方法を工程順に示す断面図。
導体被処理面の調製方法を工程順に示す断面図。
【図2】特開平8−264780に開示の調製方法によ
り処理した半導体被処理面を示す断面図。
り処理した半導体被処理面を示す断面図。
【図3】Si(001)基板の被処理面の軸の[00
1]方向から<010>方向に傾斜するオフ角度θと、
超純水で洗浄した後の被処理面のラフネスの指標である
二乗平均粗さ(RMS)との関係を示すグラフ。
1]方向から<010>方向に傾斜するオフ角度θと、
超純水で洗浄した後の被処理面のラフネスの指標である
二乗平均粗さ(RMS)との関係を示すグラフ。
【図4】従来の洗浄方法で処理したSi基板の(00
1)面からなる被処理面をSTMで観察した像を概念的
に示す図。
1)面からなる被処理面をSTMで観察した像を概念的
に示す図。
【図5】本発明を説明するために用いる結晶の方位に関
する説明図。
する説明図。
【図6】従来の洗浄方法により処理したサンプル1のS
i基板の被処理面をSTMで観察した観察像を示す写
真。
i基板の被処理面をSTMで観察した観察像を示す写
真。
【図7】本発明に係る洗浄方法により処理したサンプル
2のSi基板の被処理面をSTMで観察した観察像を示
す写真。
2のSi基板の被処理面をSTMで観察した観察像を示
す写真。
【図8】本発明に係る洗浄方法により処理したサンプル
3のSi基板の被処理面をSTMで観察した観察像を示
す写真。
3のSi基板の被処理面をSTMで観察した観察像を示
す写真。
【図9】比較対象用の洗浄方法により処理したサンプル
4のSi基板の被処理面をSTMで観察した観察像を示
す写真。
4のSi基板の被処理面をSTMで観察した観察像を示
す写真。
1…半導体基板 2…被処理面 3…表面荒れ 4…表面凹凸 5…酸化膜 6…表面凹凸 12…点状凸部 14…線状凸部 16…平坦部 22…被処理面 24…被処理面の軸
Claims (20)
- 【請求項1】単結晶からなり且つ(001)面から所定
量だけずれた面方位を有するように設計された半導体被
処理面を具備する基板を形成する形成工程と、ここで、
前記所定量は、前記被処理面の軸が[001]方向から
<010>方向に1度乃至5度の第1角度だけ傾斜した
成分を有するように設定されることと、 前記形成工程後に前記被処理面上に形成された酸化膜を
エッチャントによりエッチングして除去するエッチング
工程と、 前記エッチング工程後に、前記単結晶をエッチングする
性向を有する洗浄液により前記被処理面を洗浄する洗浄
工程と、を具備することを特徴とする半導体被処理面の
調製方法。 - 【請求項2】単結晶からなり且つ第1方向を軸とした面
方位を有するように設計された半導体被処理面を具備す
る基板を形成する形成工程と、ここで、前記第1方向
は、(100)面或いは(010)面に投影したベクト
ル成分が[001]方向に対して1度乃至5度の第1角
度をなすことと、 前記形成工程後に前記被処理面上に形成された酸化膜を
エッチャントによりエッチングして除去するエッチング
工程と、 前記エッチング工程後に、前記単結晶をエッチングする
性向を有する洗浄液により前記被処理面を洗浄する洗浄
工程と、を具備することを特徴とする半導体被処理面の
調製方法。 - 【請求項3】単結晶からなり且つ<x1 y1 z1 >方向
を軸とした面方位を有するように設計された半導体被処
理面を具備する基板を形成する形成工程と、ここで、<
0y1 z1 >方向或いは<x1 0z1 >方向は[00
1]方向に対して1度乃至5度の第1角度をなすこと
と、 前記形成工程後に前記被処理面上に形成された酸化膜を
エッチャントによりエッチングして除去するエッチング
工程と、 前記エッチング工程後に、前記単結晶をエッチングする
性向を有する洗浄液により前記被処理面を洗浄する洗浄
工程と、を具備することを特徴とする半導体被処理面の
調製方法。 - 【請求項4】前記第1角度が2度乃至4度であることを
特徴とする請求項1乃至3のいずれかに記載の半導体被
処理面の調製方法。 - 【請求項5】前記被処理面の軸が[001]方向から<
110>方向に0度乃至80度の第2角度だけ傾斜した
成分を有するように設定されることを特徴とする請求項
1乃至4のいずれかに記載の半導体被処理面の調製方
法。 - 【請求項6】前記第2角度が0.1度乃至10度である
ことを特徴とする請求項5に記載の半導体被処理面の調
製方法。 - 【請求項7】前記単結晶が面心立方晶をなすことを特徴
とする請求項1乃至6のいずれかに記載の半導体被処理
面の調製方法。 - 【請求項8】前記基板の全体が前記単結晶からなること
を特徴とする請求項1乃至7のいずれかに記載の半導体
被処理面の調製方法。 - 【請求項9】前記単結晶が、Si、Ge、C、B、N、
Ga、As、In、P、Alからなる群から選択された
元素の一つ或いは複数の組合わせからなる組成を有する
ことを特徴とする請求項1乃至8のいずれかに記載の半
導体被処理面の調製方法。 - 【請求項10】前記単結晶がSiからなることを特徴と
する請求項9に記載の半導体被処理面の調製方法。 - 【請求項11】前記洗浄液が、(111)面を含む複数
若しくは単数の面を優先的に出現させるように前記単結
晶をエッチングする性向を有することを特徴とする請求
項1乃至10のいずれかに記載の半導体被処理面の調製
方法。 - 【請求項12】前記洗浄液が、純水、NH4 OH、NH
4 F、HF、HBr、HCl、H2 O2 、H2 SO4 、
HNO3 、O3 、界面活性剤からなる群から選択された
1つの液或いは複数の組合わせからなる混合液からなる
ことを特徴とする請求項1乃至11のいずれかに記載の
半導体被処理面の調製方法。 - 【請求項13】前記洗浄液が純水からなることを特徴と
する請求項12に記載の半導体被処理面の調製方法。 - 【請求項14】前記洗浄液である純水の溶存酸素濃度が
500ppb以下であることを特徴とする請求項13に
記載の半導体被処理面の調製方法。 - 【請求項15】前記洗浄工程において、前記洗浄液の温
度が0℃〜200℃であり、前記被処理面が前記洗浄液
に接触している時間が1秒〜100時間であることを特
徴とする請求項14に記載の半導体被処理面の調製方
法。 - 【請求項16】前記洗浄工程が、前記被処理面上に1n
m以下の高さの線状凸部を多数形成する工程を具備し、
ここで、前記線状凸部の6割以上は、[110]方向、
[−110]方向、[110]方向、及び[1−10]
方向の内、前記被処理面の軸が[001]方向から傾斜
する方向に近い2方向と平行に長手方向が延びることを
特徴とする請求項1乃至15のいずれかに記載の半導体
被処理面の調製方法。 - 【請求項17】前記洗浄工程後に前記被処理面上に現れ
るナノメータオーダの寸法を有する凸部の密度または寸
法或いはその両者が、前記単結晶の(001)面を前記
洗浄液で洗浄した場合に比べて減少するように、前記被
処理面の面方位が設定されることを特徴とする請求項1
乃至15のいずれかに記載の半導体被処理面の調製方
法。 - 【請求項18】前記凸部が<110>方向と平行に長手
方向が延びる線状凸部であることを特徴とする請求項1
7に記載の半導体被処理面の調製方法。 - 【請求項19】前記形成工程と前記エッチング工程との
間に、前記酸化膜を前記被処理面を保護する保護膜とし
て積極的に形成する工程を具備することを特徴とする請
求項1乃至18のいずれかに記載の半導体被処理面の調
製方法。 - 【請求項20】前記エッチャントがフッ素原子と水素原
子とを含む化合物エッチング液を具備することを特徴と
する請求項1乃至19のいずれかに記載の半導体被処理
面の調製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35125497A JP3450683B2 (ja) | 1997-01-10 | 1997-12-19 | 半導体被処理面の調製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1323597 | 1997-01-10 | ||
JP9-13235 | 1997-01-10 | ||
JP35125497A JP3450683B2 (ja) | 1997-01-10 | 1997-12-19 | 半導体被処理面の調製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10256215A true JPH10256215A (ja) | 1998-09-25 |
JP3450683B2 JP3450683B2 (ja) | 2003-09-29 |
Family
ID=26349006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35125497A Expired - Lifetime JP3450683B2 (ja) | 1997-01-10 | 1997-12-19 | 半導体被処理面の調製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3450683B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7928446B2 (en) | 2007-07-19 | 2011-04-19 | Mitsubishi Chemical Corporation | Group III nitride semiconductor substrate and method for cleaning the same |
JP2012134515A (ja) * | 2001-11-20 | 2012-07-12 | Rensselaer Polytechnic Institute | 基板表面を研磨するための方法 |
JP2013254898A (ja) * | 2012-06-08 | 2013-12-19 | Sony Corp | 基板処理方法、基板処理装置、および記録媒体 |
JP2016146505A (ja) * | 2016-04-11 | 2016-08-12 | 株式会社Screenホールディングス | 基板処理方法 |
JP2017098502A (ja) * | 2015-11-27 | 2017-06-01 | 株式会社東芝 | エッチング方法 |
CN109216180A (zh) * | 2017-07-03 | 2019-01-15 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
JP2022035906A (ja) * | 2020-08-21 | 2022-03-04 | 晶科▲緑▼能(上海)管理有限公司 | シリコン系半導体デバイスの切断・パッシベーション方法、及びシリコン系半導体デバイス |
-
1997
- 1997-12-19 JP JP35125497A patent/JP3450683B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134515A (ja) * | 2001-11-20 | 2012-07-12 | Rensselaer Polytechnic Institute | 基板表面を研磨するための方法 |
US7928446B2 (en) | 2007-07-19 | 2011-04-19 | Mitsubishi Chemical Corporation | Group III nitride semiconductor substrate and method for cleaning the same |
US8022413B2 (en) | 2007-07-19 | 2011-09-20 | Misubishi Chemical Corporation | Group III nitride semiconductor substrate and method for cleaning the same |
JP2013254898A (ja) * | 2012-06-08 | 2013-12-19 | Sony Corp | 基板処理方法、基板処理装置、および記録媒体 |
JP2017098502A (ja) * | 2015-11-27 | 2017-06-01 | 株式会社東芝 | エッチング方法 |
JP2016146505A (ja) * | 2016-04-11 | 2016-08-12 | 株式会社Screenホールディングス | 基板処理方法 |
CN109216180A (zh) * | 2017-07-03 | 2019-01-15 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
CN109216180B (zh) * | 2017-07-03 | 2023-09-08 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
JP2022035906A (ja) * | 2020-08-21 | 2022-03-04 | 晶科▲緑▼能(上海)管理有限公司 | シリコン系半導体デバイスの切断・パッシベーション方法、及びシリコン系半導体デバイス |
US12125936B2 (en) | 2020-08-21 | 2024-10-22 | Jinko Green Energy (Shanghai) Management Co., LTD | Method for passivating silicon-based semiconductor device, and silicon-based semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3450683B2 (ja) | 2003-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4486753B2 (ja) | 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物 | |
US8187377B2 (en) | Non-contact etch annealing of strained layers | |
US9287128B2 (en) | Polishing of small composite semiconductor materials | |
US6958286B2 (en) | Method of preventing surface roughening during hydrogen prebake of SiGe substrates | |
JP4975642B2 (ja) | SiGe構造の形成および処理 | |
JP4190906B2 (ja) | シリコン半導体基板及びその製造方法 | |
EP0252262B1 (en) | Post dry-etch cleaning method for restoring wafer properties | |
US20050148162A1 (en) | Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases | |
US5966625A (en) | Method for making a slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure | |
JP2005244179A (ja) | 材料表面の湿式洗浄方法及びこれを用いた電子、光学、または光電子デバイスの作製プロセス | |
US20040048091A1 (en) | Substrate and manufacturing method therefor | |
Ohmi | ULSI reliability through ultraclean processing | |
US7226513B2 (en) | Silicon wafer cleaning method | |
US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
US6066571A (en) | Method of preparing semiconductor surface | |
KR20170033317A (ko) | 화합물 반도체를 세정하는 방법 및 화합물 반도체의 세정용 용액 | |
WO2004034453A1 (en) | Method for treating semiconductor material | |
JP3450683B2 (ja) | 半導体被処理面の調製方法 | |
KR100439364B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US6214736B1 (en) | Silicon processing method | |
US20030196588A1 (en) | Silicon boat with protective film, method of manufacture thereof, and silicon wafer heat-treated using silicon boat | |
JPH0473613B2 (ja) | ||
JP3237944B2 (ja) | 半導体装置の製造方法 | |
JP2004152920A (ja) | 半導体装置の製造方法及び半導体製造工程の管理方法 | |
JP2009302140A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080711 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100711 |