JPH10190619A - Synchronizing device - Google Patents
Synchronizing deviceInfo
- Publication number
- JPH10190619A JPH10190619A JP35583596A JP35583596A JPH10190619A JP H10190619 A JPH10190619 A JP H10190619A JP 35583596 A JP35583596 A JP 35583596A JP 35583596 A JP35583596 A JP 35583596A JP H10190619 A JPH10190619 A JP H10190619A
- Authority
- JP
- Japan
- Prior art keywords
- value
- time
- correlation
- histogram
- correlation value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディジタル通信に
使用する受信装置の同期装置に関し、特に、受信信号と
既知シンボルとの相関値を微分して同期位置を判定する
ＣＤＭＡ受信装置の同期装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronizing apparatus for a receiving apparatus used for digital communication, and more particularly to a synchronizing apparatus for a CDMA receiving apparatus which determines a synchronous position by differentiating a correlation value between a received signal and a known symbol. .
【０００２】[0002]
【従来の技術】携帯電話などの移動体通信に用いられる
スペクトラム拡散方式の符号分割多重アクセス（ＣＤＭ
Ａ）受信装置では、拡散符号によって拡散処理を施され
た信号を受信して、同じ拡散符号により逆拡散処理を施
して情報を復元する。その際、送信側で拡散処理を施し
たタイミングと同じタイミングで逆拡散処理を施す必要
がある。逆拡散処理を施すタイミングを得るために、Ｃ
ＤＭＡ受信装置に同期装置を設けている。2. Description of the Related Art Spread-spectrum code division multiple access (CDM) used for mobile communications such as mobile phones.
A) The receiving device receives a signal that has been subjected to spreading processing by a spreading code, and performs despreading processing with the same spreading code to restore information. At this time, the despreading process needs to be performed at the same timing as when the spreading process is performed on the transmission side. To obtain the timing for performing the despreading process, C
A synchronizing device is provided in the DMA receiving device.
【０００３】この種の従来の同期装置は、受信信号に含
まれる既知のシンボルから構成される既知のパターンと
受信機が持つ既知のパターンとの相関値を算出し、相関
値がある閾値を越えた時に既知のパターンが検出された
と判定するものである。図６に示すように、送信信号に
既知のシンボル列からなるパターンを一定の周期で挿入
して送信する。既知のシンボル列を受信側のメモリに保
持しておき、受信信号と既知のパターンの相関をとる
と、図７に示すような相関値が得られる。相関値は既知
のパターンを受信した時刻に鋭いピークをもつので、閾
値を相関値の最大値に近い値に設定すれば、相関値が閾
値を越えた時刻から同期時刻を判定することができる。This type of conventional synchronizer calculates a correlation value between a known pattern composed of known symbols included in a received signal and a known pattern of a receiver, and calculates a correlation value exceeding a certain threshold. When it is determined that a known pattern has been detected. As shown in FIG. 6, a pattern consisting of a known symbol sequence is inserted into a transmission signal at a constant cycle and transmitted. When a known symbol sequence is stored in the memory on the receiving side and the correlation between the received signal and the known pattern is obtained, a correlation value as shown in FIG. 7 is obtained. Since the correlation value has a sharp peak at the time when the known pattern is received, if the threshold is set to a value close to the maximum value of the correlation value, the synchronization time can be determined from the time when the correlation value exceeds the threshold.
【０００４】図９は、従来の同期装置の構成例を示す図
である。901、902は受信信号を同期検波して得られた同
相成分と直交成分を量子化するＡ／Ｄ変換器である。90
3は、量子化によって得られた受信信号に含まれる既知
のシンボルパターンと、受信機がもつ既知のパターンと
の相関値を算出する相関回路であり、受信信号を記憶す
るメモリ904と、相関器905と、既知のシンボルパターン
を格納するメモリ906と、パワー検出回路907とにより構
成されている。908は、算出された相関値がある閾値を
越えた時に、受信信号の中に既知のパターンが検出され
たと判定する受信タイミング検出回路であり、比較器91
0と、閾値を格納するメモリ911と、スイッチ909と、ラ
ッチ回路912とから構成されている。FIG. 9 is a diagram showing a configuration example of a conventional synchronizer. A / D converters 901 and 902 quantize in-phase and quadrature components obtained by synchronously detecting a received signal. 90
Reference numeral 3 denotes a correlation circuit that calculates a correlation value between a known symbol pattern included in the received signal obtained by quantization and a known pattern of the receiver, and includes a memory 904 that stores the received signal, a correlator 905, a memory 906 for storing a known symbol pattern, and a power detection circuit 907. Reference numeral 908 denotes a reception timing detection circuit which determines that a known pattern has been detected in the received signal when the calculated correlation value exceeds a certain threshold value.
It comprises a 0, a memory 911 for storing a threshold value, a switch 909, and a latch circuit 912.
【０００５】913は、ある受信時刻だけ相関回路903と受
信タイミング検出回路908を動作させるとともに、受信
タイミング検出回路908にカウンタ値を送出する受信窓
制御回路であり、カウンタ914とデコーダ915とから構成
されている。916は、タイミング補正値検出回路であ
り、ヒストグラム回路917と、比較器918と、受信タイミ
ングの度数の閾値を格納するメモリ919と、補正値検出
回路920と、最適受信時刻を格納するメモリ921とから構
成されている。A reception window control circuit 913 operates the correlation circuit 903 and the reception timing detection circuit 908 for a certain reception time, and sends a counter value to the reception timing detection circuit 908. The reception window control circuit 913 includes a counter 914 and a decoder 915. Have been. Reference numeral 916 denotes a timing correction value detection circuit, which includes a histogram circuit 917, a comparator 918, a memory 919 that stores a threshold value of the frequency of the reception timing, a correction value detection circuit 920, and a memory 921 that stores the optimal reception time. It is composed of
【０００６】受信信号を同期検波して得られた同相成分
I-chと直交成分Q-chは、Ａ／Ｄ変換器901、902で量子化
されて、相関回路903のメモリ904に入力される。メモリ
904は、量子化されたＭ個の受信信号を格納し、新しい
受信信号は最も古い受信信号の記憶位置に上書きされ
る。メモリ906は、既知のパターンの受信波形を格納し
ており、相関器905では、メモリ904に記憶された受信信
号とメモリ906に格納された既知のパターンとの相関値
を算出する。実際には、式(1-1)と式(1-2)のように、同
相成分と直交成分の相関値をそれぞれ求め、次にパワー
検出回路907で式(1-3)のように同相成分と直交成分のパ
ワーを求める。なお、以下の各式において、下付きのＩ
は同相成分、Ｑは直交成分を表わす。これらの式はＤＳ
Ｐ等の信号処理プロセッサのソフトウエアで簡単に実現
することができる。In-phase component obtained by synchronously detecting a received signal
The I-ch and the quadrature component Q-ch are quantized by A / D converters 901 and 902 and input to the memory 904 of the correlation circuit 903. memory
904 stores the quantized M received signals, and the new received signal is overwritten on the storage location of the oldest received signal. The memory 906 stores a received waveform of a known pattern, and the correlator 905 calculates a correlation value between the received signal stored in the memory 904 and the known pattern stored in the memory 906. In practice, the correlation values of the in-phase component and the quadrature component are obtained as shown in equations (1-1) and (1-2), and then the power detection circuit 907 calculates the in-phase component as shown in equation (1-3). Find the power of the component and the orthogonal component. In each of the following equations, the subscript I
Represents an in-phase component and Q represents a quadrature component. These equations are DS
It can be easily realized by software of a signal processor such as P.
【０００７】 combI＝Re［Σi=1 Mｓｗ(i)×ｒ(i)］ ＝Σi=1 M{ｓｗI(i)×ｒI(i)＋ｓｗQ(i)×ｒQ(i)} (1-1) combQ＝Im［Σi=1 Mｓｗ(i)×ｒ(i)］ ＝Σi=1 M{ｓｗQ(i)×ｒI(i)−ｓｗI(i)×ｒQ(i)} (1-2) comb＝combI 2＋combQ 2 (1-3) （ｓｗ(i)＝ｓｗI(i)＋ｊ・ｓｗQ(i)，ｒ(i)＝ｒI(i)＋ｊ・ｒQ(i)） このようにして求められた相関値は、受信タイミング検
出回路908の比較器909において、メモリ910に格納され
た閾値と比較され、相関値が閾値以上の場合に既知のシ
ンボルが受信されたと判定する。Comb I = Re [Σ i = 1 M sw (i) × r (i)] = Σ i = 1 M {sw I (i) × r I (i) + sw Q (i) × r Q ( i)} (1-1) comb Q = Im [Σ i = 1 M sw (i) × r (i)] = Σ i = 1 M {sw Q (i) × r I (i) −sw I ( i) × r Q (i)} (1-2) comb = comb I 2 + comb Q 2 (1-3) (sw (i) = sw I (i) + j · sw Q (i), r (i) = R I (i) + j · r Q (i)) The thus obtained correlation value is compared with the threshold value stored in the memory 910 in the comparator 909 of the reception timing detection circuit 908, and the correlation value is calculated. If the value is equal to or larger than the threshold, it is determined that a known symbol has been received.
【０００８】一方、受信窓制御回路913では、クロック
がカウンタ914に入力され、カウンタ914は、入力された
クロックによりインクリメントする。カウンタ914の周
期は、既知のシンボルの受信間隔と同じ周期である。デ
コーダ915は、カウンタ914の値が既知のシンボルが受信
される時刻の値を取るときに、相関回路903と受信タイ
ミング検出回路908を動作させ、スイッチ909をオンす
る。On the other hand, in the reception window control circuit 913, a clock is input to the counter 914, and the counter 914 increments by the input clock. The cycle of the counter 914 is the same cycle as the reception interval of the known symbol. When the value of the counter 914 takes the value of the time at which a known symbol is received, the decoder 915 operates the correlation circuit 903 and the reception timing detection circuit 908 to turn on the switch 909.
【０００９】受信タイミング検出回路908では、相関回
路903で求められた相関値を、メモリ911に格納された閾
値と比較器910で比較し、相関値の方が大きい場合に既
知のシンボルが受信されたと判定してタイミング補正制
御信号を出力する。この制御信号によりスイッチ909を
オフにして、それ以降は既知のシンボルの検出を停止す
る。ラッチ回路912は、制御信号が入力されたときに受
信窓制御回路913のカウンタ914のカウンタ値を取り込
む。それ以降は、スイッチ909がオフになっているの
で、相関回路903から受信タイミング検出回路908へ相関
値が入力されることがなく、ラッチ回路912に取り込ま
れたカウンタ値が受信時刻としてそのまま出力される。In a reception timing detection circuit 908, the correlation value obtained by the correlation circuit 903 is compared with a threshold value stored in a memory 911 by a comparator 910. If the correlation value is larger, a known symbol is received. And outputs a timing correction control signal. The switch 909 is turned off by this control signal, and thereafter, detection of the known symbol is stopped. The latch circuit 912 takes in the counter value of the counter 914 of the reception window control circuit 913 when the control signal is input. Thereafter, since the switch 909 is turned off, the correlation value is not input from the correlation circuit 903 to the reception timing detection circuit 908, and the counter value captured by the latch circuit 912 is output as it is as the reception time. You.
【００１０】タイミング補正値検出回路916のヒストグ
ラム回路917は、受信タイミング検出回路908のラッチ回
路912の出力から受信タイミング度数を求める。前回ま
での受信タイミングのヒストグラムでは、図１０の(a)
に示すように、時刻ｔ3が最大とすると、今回の受信タ
イミングも時刻ｔ3である時、ヒストグラム回路917は、
前回までの度数に１を加える。次に、比較器918では、
その度数とメモリ919に格納されている度数の閾値とを
比較し、今回の度数が閾値を越えている時はタイミング
制御信号を出力する。今回の時刻ｔ3は閾値を越えてい
るので、制御信号が出力される。補正値検出回路920で
は、比較器918からの制御信号が出力された時にのみ、
閾値を越えた受信時刻とメモリ921に格納されている最
適受信時刻とを比較して、同じ場合は、受信窓制御回路
913のカウンタ914の初期値を０に、小さい場合は、カウ
ンタ914の初期値を−１に、大きい場合は、カウンタ914
の初期値を＋１にそれぞれするためのタイミング補正値
を出力する。The histogram circuit 917 of the timing correction value detection circuit 916 obtains the reception timing frequency from the output of the latch circuit 912 of the reception timing detection circuit 908. In the histogram of the reception timing up to the previous time, FIG.
As shown in FIG. 7, when the time t 3 is the maximum, when the current reception timing is also the time t 3 , the histogram circuit 917 outputs
Add 1 to the previous frequency. Next, in the comparator 918,
The frequency is compared with a frequency threshold stored in the memory 919, and when the current frequency exceeds the threshold, a timing control signal is output. Since the current time t 3 exceeds the threshold, a control signal is output. In the correction value detection circuit 920, only when the control signal from the comparator 918 is output,
The reception time exceeding the threshold value is compared with the optimal reception time stored in the memory 921, and if they are the same, the reception window control circuit
The initial value of the counter 914 of the 913 is set to 0, if it is smaller, the initial value of the counter 914 is -1.
And outputs a timing correction value for setting the initial value of +1 to +1.
【００１１】受信窓制御回路913では、カウンタ914がク
ロックにより既知のシンボルの受信間隔の周期で動作し
ているので、このカウンタ914を調整することにより、
受信時刻を前後に調整する。調整の方法は、カウンタ91
4の周期ごとに、初期値をタイミング補正検出回路から
のタイミング補正値で更新する。例えば、上記の例で
は、最適受信時刻がｔ3であるにも拘わらず、受信時刻
がｔ4である場合は、タイミング補正値として−１が出
力され、これを受けてカウンタの受信時刻が後方に１だ
けずれ、タイミング補正値が０の時は、受信時刻は変わ
らず、タイミング補正値が１のときは、受信時刻が前方
に１だけずれる。In the receiving window control circuit 913, since the counter 914 operates at the period of the known symbol receiving interval by the clock, by adjusting the counter 914,
Adjust the reception time back and forth. Adjustment method is counter 91
Every four periods, the initial value is updated with the timing correction value from the timing correction detection circuit. For example, in the above example, the optimum reception time despite the t 3, if the reception time is t 4, -1 is outputted as a timing correction value in response to this reception time of the counter is the rear When the timing correction value is 0, the reception time does not change. When the timing correction value is 1, the reception time is shifted forward by 1.
【００１２】このようにして、受信信号の相関値が閾値
を越えた時刻を求め、その時刻のヒストグラムから同期
時刻を補正することにより、常に同期位置を追跡するこ
とができる。In this manner, the time at which the correlation value of the received signal exceeds the threshold is obtained, and the synchronization time is corrected from the histogram at that time, whereby the synchronization position can be always tracked.
【００１３】[0013]
【発明が解決しようとする課題】上記のように、従来の
同期装置では相関値が閾値を越えた時刻で同期を検出し
ていた。これは、送信信号中に既知のシンボル列を含め
て送信した場合、受信機が持つ既知のシンボル列と受信
信号との相関を取ると、図８(a)に示すように理想的状
態では送信機が既知のシンボル列を送信した時刻に相関
値が最も大きくなるので、閾値を相関値のピーク値に近
い値に設定すれば同期位置を検出できるからである。As described above, in the conventional synchronizer, the synchronization is detected at the time when the correlation value exceeds the threshold value. This is because, when a known symbol sequence is included in a transmission signal and transmitted, a correlation between the known symbol sequence of the receiver and the received signal is obtained, and as shown in FIG. This is because the correlation value becomes maximum at the time when the device transmits the known symbol sequence, and the synchronization position can be detected by setting the threshold value to a value close to the peak value of the correlation value.
【００１４】しかしながら、単に相関値がある値を越え
た時刻や、相関値のピークの時刻から最適な同期タイミ
ングを検出しようとしても、ビルや山等によって反射さ
れて届く受信波（これを遅延波と呼び、直接届く受信波
を先行波と呼ぶ）が存在する場合はうまく動作するとは
限らない。However, even if an attempt is made to simply detect the optimum synchronization timing from the time at which the correlation value exceeds a certain value or the time at which the correlation value peaks, the reception wave reflected by a building or a mountain, etc. (this is a delayed wave). , And a directly arriving received wave is called a preceding wave).
【００１５】先行波と遅延波が同相で重なったり、逆相
で重なったりすることにより生じるフェージングにより
相関値が変動して、閾値を下回ると同期位置を検出でき
なくなる。それを避けるために閾値を低くすると、誤っ
て同期位置でない時刻を検出することが生じたり、閾値
を常に最大ピークのみを検出するように追随して変化さ
せる複雑な機構が必要になり、簡単に正確に同期位置を
検出することはできなかった。また、図８(b)に示すよ
うに、先行波と遅延波が接近して重なった場合、相関値
のピークが１つになり、ピークが正しい同期位置を示さ
なくなるので、閾値を越えた時刻を検出しても、正しい
同期位置を検出できない。The correlation value fluctuates due to fading caused by the preceding wave and the delayed wave overlapping in phase or overlapping in the opposite phase. If the correlation value falls below the threshold value, the synchronous position cannot be detected. If the threshold value is lowered to avoid this, a time that is not the synchronization position may be detected by mistake, or a complicated mechanism that changes the threshold value so as to always detect only the maximum peak is required, and the simple mechanism is required. The synchronization position could not be detected accurately. Further, as shown in FIG. 8B, when the preceding wave and the delayed wave come close to each other and overlap, the peak of the correlation value becomes one, and the peak does not indicate a correct synchronization position. , The correct synchronization position cannot be detected.
【００１６】一般に、検出された受信タイミングを利用
して受信データの等化処理を行なう等化器などでは、先
行波にタイミングを合わせた方が性能がよいので、先行
波と遅延波が重なった場合に、先行波の同期位置を正確
に知る必要がある。In general, in an equalizer that performs equalization processing of received data using the detected reception timing, it is better to adjust the timing to the preceding wave, so that the preceding wave and the delayed wave overlap. In such a case, it is necessary to know the synchronization position of the preceding wave exactly.
【００１７】したがって、本発明の目的は、先行波と遅
延波が重なって、相関値のピークが１つになった場合や
フェージングで相関値のレベルが低くなった場合にも、
先行波の同期位置を正確に検出することである。Accordingly, an object of the present invention is to provide a case where a preceding wave and a delayed wave overlap and the peak of the correlation value becomes one, or when the level of the correlation value decreases due to fading.
It is to accurately detect the synchronization position of the preceding wave.
【００１８】[0018]
【課題を解決するための手段】本発明では、上記の課題
を解決するために、相関値を微分して最大微分値の時刻
から一定時間後の時刻を同期時刻とする手段により同期
位置を求める。According to the present invention, in order to solve the above-mentioned problems, a synchronous position is obtained by means for differentiating a correlation value and setting a time after a predetermined time from the time of the maximum differential value as a synchronization time. .
【００１９】受信信号と既知パターンを位相（時刻）を
ずらしながら重ねて相関値を求めると、相関値のピーク
位置が位相の合った同期位置であることがわかる。その
とき、相関値の微分をとると、微分値が最大の位置から
一定時間後に相関値のピークがでることがわかってい
る。理想的なパターンの場合、１チップだけ位相がずれ
たときの相関値は０になり、ほぼ1/2チップだけ位相が
ずれたとき相関値の微分値が最大になる。この性質は、
フェージングにより相関値が小さくなっても変わらな
い。また、先行波と遅延波が重なって相関値のピークが
１つになった場合も、相関値の最大微分値の時刻と同期
位置の時刻の差はほとんど変わらない。先行波と遅延波
が１チップ以上離れていれば、遅延波の相関値が先行波
の相関値の最大傾斜の位置に影響することは無い。先行
波と遅延波のずれが1/2チップの場合は少し影響する
が、最大傾斜の位置がわずかにずれるだけである。先行
波と遅延波のずれが1/2チップ以下の場合は、かなり影
響するが、先行波と遅延波のずれがもともと小さいの
で、結局、最大傾斜の位置のずれはかなり小さくなる。
したがって、２つの波が重なっても、最大傾斜の位置は
ほとんど変わらず、最大傾斜の位置を検出して、その位
置から1/2チップずれた位置を同期位置と判定しても、
ほぼ正確に同期位置を判定できることになる。When the correlation value is obtained by superimposing the received signal and the known pattern while shifting the phase (time), it is found that the peak position of the correlation value is the synchronous position where the phase is matched. At that time, it is known that when the derivative of the correlation value is obtained, a peak of the correlation value appears after a certain time from the position where the differential value is maximum. In the case of an ideal pattern, the correlation value when the phase is shifted by one chip is 0, and the differential value of the correlation value is maximized when the phase is shifted by approximately チ ッ プ chip. This property is
It does not change even if the correlation value decreases due to fading. Also, when the preceding wave and the delayed wave overlap and the peak of the correlation value becomes one, the difference between the time of the maximum differential value of the correlation value and the time of the synchronization position hardly changes. If the preceding wave and the delayed wave are separated by one chip or more, the correlation value of the delayed wave does not affect the position of the maximum slope of the correlation value of the preceding wave. When the difference between the preceding wave and the delayed wave is チ ッ プ chip, the influence is small, but the position of the maximum inclination is only slightly shifted. When the difference between the preceding wave and the delayed wave is less than 1/2 chip, this has a considerable effect. However, since the difference between the preceding wave and the delayed wave is originally small, the difference in the position of the maximum slope is considerably small.
Therefore, even if the two waves overlap, the position of the maximum inclination hardly changes, and even if the position of the maximum inclination is detected and a position shifted by 1/2 chip from the position is determined as the synchronization position,
The synchronization position can be determined almost accurately.
【００２０】本発明では、受信信号をＡ／Ｄ変換するＡ
／Ｄ変換器と、受信信号と既知パターンとの相関値を求
める相関回路と、相関値を微分して微分値の最大値を求
める受信タイミング検出回路と、相関値の微分値が最大
となる時刻のヒストグラムから同期時刻を検出する同期
時刻検出回路と、同期時刻に同期パルスを出力する同期
パルス出力回路とを設けた構成により、相関値の微分値
の最大値から同期位置を求めて同期パルスを発生するも
のである。In the present invention, A / D conversion of a received signal is performed.
/ D converter, a correlation circuit for obtaining a correlation value between the received signal and the known pattern, a reception timing detection circuit for differentiating the correlation value to obtain a maximum differential value, and a time at which the differential value of the correlation value becomes maximum A synchronization time detection circuit that detects a synchronization time from the histogram of the above, and a synchronization pulse output circuit that outputs a synchronization pulse at the synchronization time, a synchronization position is obtained from the maximum value of the differential value of the correlation value, and the synchronization pulse is obtained. What happens.
【００２１】[0021]
【発明の実施の形態】本発明の請求項１記載の発明は、
Ａ／Ｄ変換した受信信号と既知のパターンとの相関処理
を行ない、送信時に挿入された既知のパターンの受信時
刻に同期パルスを出力する同期装置において、周期的に
ある受信時刻の近傍でのみ所定の回路が動作するように
制御する受信窓制御手段と、受信信号と既知のパタンと
の相関をとる相関手段と、相関値を微分する微分手段
と、相関値の微分値を格納する記憶手段と、格納された
相関値の微分値の最大値を検出する最大値検出手段と、
最大の微分値が検出された時刻情報でヒストグラムを作
成するヒストグラム手段と、ヒストグラム中で閾値を越
えた頻度値の時刻情報を出力する比較手段と、比較手段
から出力された時刻情報に基づいて既知のシンボルが受
信された時刻を判定する同期時刻検出手段と、既知シン
ボルが受信されたと判定された時刻に同期パルスを出力
する同期パルス出力手段とを備えたものであり、相関値
の微分値の最大値により同期位置を判定するので、受信
信号のレベルが変動しても正確に同期位置を知ることが
できるという作用を有するものである。BEST MODE FOR CARRYING OUT THE INVENTION
A synchronizing device that performs a correlation process between an A / D-converted received signal and a known pattern and outputs a synchronization pulse at the reception time of the known pattern inserted at the time of transmission. Receiving window control means for controlling the operation of the circuit, correlating means for correlating the received signal with the known pattern, differentiating means for differentiating the correlation value, and storage means for storing the differential value of the correlation value Maximum value detecting means for detecting the maximum value of the differential value of the stored correlation value,
Histogram means for creating a histogram based on the time information at which the maximum differential value is detected, comparison means for outputting time information of a frequency value exceeding a threshold in the histogram, and known means based on the time information output from the comparison means. And a synchronization pulse output unit that outputs a synchronization pulse at a time when it is determined that a known symbol has been received, and a synchronization pulse output unit that outputs a synchronization pulse at a time when it is determined that a known symbol has been received. Since the synchronization position is determined based on the maximum value, the synchronization position can be accurately known even if the level of the received signal fluctuates.
【００２２】本発明の請求項２記載の発明は、Ａ／Ｄ変
換した受信信号と既知のパターンとの相関処理を行な
い、送信時に挿入された既知のパターンの受信時刻に同
期パルスを出力する同期装置において、周期的にある受
信時刻の近傍でのみ所定の回路が動作するように制御す
る仮受信窓制御手段と、受信信号と既知のパターンとの
相関をとる相関手段と、相関値を閾値と比較する閾値判
定手段と、最初に閾値を越えた時刻を用いて第１ヒスト
グラムを作成する第１ヒストグラム手段と、第１ヒスト
グラム中の値が閾値を越えると既知のシンボル受信時刻
近傍であると判断する仮受信タイミング検出手段と、既
知シンボル受信時刻近傍のみ所定の回路が動作するよう
に制御する受信窓制御手段と、相関値を微分する微分手
段と、微分値を格納する記憶手段と、格納された相関値
の微分値の最大値を検出する最大値検出手段と、最大の
微分値が検出された時刻から第２ヒストグラムを作成す
る第２ヒストグラム手段と、第２ヒストグラム中で閾値
を越えた頻度値の時刻情報を出力する比較手段と、比較
手段から出力された時刻情報に基づいて既知のシンボル
が受信された時刻を判定する同期時刻検出手段と、既知
シンボルが受信されたと判定された時刻に同期パルスを
出力する同期パルス出力手段とを備えたものであり、相
関値の微分値の最大値と受信窓から同期位置を判定する
ので、相関値が変動したり遅延波が重なっても正確に同
期位置を知ることができるという作用を有するものであ
る。According to a second aspect of the present invention, there is provided a synchronous circuit for performing a correlation process between an A / D-converted received signal and a known pattern and outputting a synchronization pulse at a reception time of the known pattern inserted at the time of transmission. In the device, provisional reception window control means for controlling a predetermined circuit to operate only in the vicinity of a certain reception time periodically, correlation means for correlating a received signal with a known pattern, and a correlation value with a threshold value Threshold value comparing means, first histogram means for creating a first histogram using the time when the threshold value is first exceeded, and determining that the value in the first histogram is near the known symbol reception time when the value in the first histogram exceeds the threshold value Temporary reception timing detection means, reception window control means for controlling a predetermined circuit to operate only near a known symbol reception time, differentiating means for differentiating a correlation value, and storing the differentiated value. Storage means, a maximum value detection means for detecting a maximum value of the differential value of the stored correlation value, a second histogram means for creating a second histogram from a time at which the maximum differential value is detected, and a second histogram Comparing means for outputting time information of a frequency value exceeding a threshold value, synchronous time detecting means for determining a time at which a known symbol is received based on the time information output from the comparing means, And a synchronization pulse output means for outputting a synchronization pulse at a time when it is determined that the correlation value has been determined. Since the synchronization position is determined from the maximum value of the differential value of the correlation value and the reception window, the correlation value may fluctuate or delay. This has the effect that the synchronization position can be accurately known even if the waves overlap.
【００２３】以下、本発明の実施の形態を図面に従って
説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【００２４】（第１の実施の形態）本発明の第１の実施
の形態は、相関値を微分して１次微分の最大値から同期
位置を判定する同期装置である。図１、図３、図４を参
照して本発明の第１の実施の形態を説明する。(First Embodiment) A first embodiment of the present invention is a synchronization device for differentiating a correlation value and determining a synchronization position from the maximum value of the first derivative. A first embodiment of the present invention will be described with reference to FIG. 1, FIG. 3, and FIG.
【００２５】最初に、本発明の第１の実施の形態の同期
装置の構成を、図１により説明する。100、101は受信信
号を同期検波して得られた同相成分と直交成分を量子化
するＡ／Ｄ変換器である。120は、量子化によって得ら
れた受信信号に含まれる既知のシンボルパターンと、受
信機がもつ既知のパターンとの相関値を算出する相関回
路であり、受信信号を記憶するメモリ102と、相関器106
と、既知のシンボルパターンを格納するメモリ103と、
パワー検出回路104とにより構成されている。130は、１
周期の相関値の微分値の最大値から、受信信号の中に既
知のパターンが検出された時刻を判定する受信タイミン
グ検出回路であり、微分回路105と、相関値の微分値を
格納するメモリ107と、１周期中の最大値を検出する最
大値検出回路108とから構成されている。First, the configuration of the synchronization device according to the first embodiment of the present invention will be described with reference to FIG. A / D converters 100 and 101 quantize in-phase and quadrature components obtained by synchronously detecting the received signal. Reference numeral 120 denotes a correlation circuit that calculates a correlation value between a known symbol pattern included in the received signal obtained by quantization and a known pattern of the receiver, and includes a memory 102 that stores the received signal, 106
And a memory 103 for storing a known symbol pattern,
And a power detection circuit 104. 130 is 1
A reception timing detection circuit for determining a time at which a known pattern is detected in the reception signal from the maximum value of the differential value of the correlation value of the period; a differential circuit 105; and a memory 107 for storing the differential value of the correlation value And a maximum value detection circuit 108 for detecting the maximum value in one cycle.
【００２６】140は、ある受信時刻だけ相関回路120と受
信タイミング検出回路130を動作させるとともに、受信
タイミング検出回路130にカウンタ値を送出する受信窓
制御回路であり、カウンタ109とデコーダ110とから構成
されている。150は、同期時刻検出回路であり、微分値
が最大となる時刻の頻度を計数してヒストグラムを作成
するヒストグラム回路111と、比較器113と、相関値の最
大値の時刻の度数の閾値を格納するメモリ112と、同期
時刻検出回路114とから構成されている。160は、同期パ
ルス出力回路であり、メモリ116と、比較器115とから構
成されている。A reception window control circuit 140 operates the correlation circuit 120 and the reception timing detection circuit 130 for a certain reception time and sends a counter value to the reception timing detection circuit 130. The reception window control circuit 140 includes a counter 109 and a decoder 110. Have been. Reference numeral 150 denotes a synchronization time detection circuit, which stores a histogram circuit 111 that counts the frequency of the time at which the differential value is maximum to create a histogram, a comparator 113, and a threshold value of the frequency of the maximum value of the correlation value. And a synchronization time detection circuit 114. Reference numeral 160 denotes a synchronization pulse output circuit, which includes a memory 116 and a comparator 115.
【００２７】次に、本発明の第１の実施の形態の同期装
置の動作を説明する。受信信号を同期検波して得られた
同相成分I-ch信号と直交成分Q-ch信号を、１チップ期間
の1/5程度の期間ごとにサンプリングして、Ａ／Ｄ変換
器100、101でデジタル信号に変換して、相関回路120の
メモリ102に記憶する。メモリ102には、既知のパターン
のＭ個の信号が記憶されるようになっており、Ｍ個を越
えた信号は再び最初の位置に上書きされて格納される。
相関器106では、メモリ102から読出した受信信号と、メ
モリ103から読出した既知シンボルの符号を乗算して積
分する。既知シンボルと受信信号の各サンプリング位相
について相関値を求め、パワー検出回路104で各位相の
パワーを求める。この出力を受信タイミング回路130の
微分回路105で微分し、メモリ107に格納する。最大値検
出回路108でメモリ107のデータを読出して、１周期のう
ちの最大値を求め、最大値の時刻、すなわちカウンタ10
9の値を出力する。最大値の時刻を同期時刻検出回路150
に入力し、最大値の時刻の頻度を表わすヒストグラムを
ヒストグラム回路111で作成し、比較器113でメモリ112
に記憶されている閾値と比較し、閾値を越えた頻度の時
刻から一定時間後の時刻を同期時刻検出回路114で求め
て、同期位置として出力する。同期パルス出力回路160
では、メモリ116に記憶された同期位置と受信窓制御回
路140のカウンタ109の出力とを比較器115で比較して、
一致した場合に同期パルスを出力する。Next, the operation of the synchronization device according to the first embodiment of the present invention will be described. The in-phase component I-ch signal and quadrature component Q-ch signal obtained by synchronously detecting the received signal are sampled at intervals of about 1/5 of one chip period, and are sampled by the A / D converters 100 and 101. The signal is converted into a digital signal and stored in the memory 102 of the correlation circuit 120. The memory 102 stores M signals of a known pattern, and the signals exceeding the M signals are overwritten and stored again in the first position.
The correlator 106 multiplies and integrates the received signal read from the memory 102 with the code of the known symbol read from the memory 103. A correlation value is obtained for each sampling phase of the known symbol and the received signal, and the power of each phase is obtained by the power detection circuit 104. This output is differentiated by the differentiating circuit 105 of the reception timing circuit 130 and stored in the memory 107. The data in the memory 107 is read by the maximum value detection circuit 108, and the maximum value in one cycle is obtained.
Outputs the value 9 Synchronized time detection circuit 150
And a histogram representing the frequency of the maximum value time is created by the histogram circuit 111, and the comparator 113
The synchronous time detection circuit 114 obtains a time that is a fixed time after the time at which the frequency exceeds the threshold, and outputs it as a synchronous position. Synchronous pulse output circuit 160
Then, the comparator 115 compares the synchronization position stored in the memory 116 with the output of the counter 109 of the reception window control circuit 140,
Outputs a synchronization pulse when they match.
【００２８】先行波と遅延波が近接して重なり、図３に
示すような相関値が得られた場合について説明する。先
行波の到来時刻の直前で相関値が急に立ち上がり、徐々
に大きくなって、先行波の到来時刻を過ぎてから相関値
はピークとなる。その後相関値は徐々に小さくなり、遅
延波の到来時刻を過ぎると相関値は急に落ちる。先行波
と遅延波が重なった場合の相関値はこのような変化を示
すので、それを微分すると図４に示すようになる。相関
値の１次微分の値は、先行波の到来時刻の直前でピーク
となり、そのほかには同様のピークはない。したがっ
て、相関値の１次微分のピークを求めることにより、先
行波の到来時刻を知ることができ、同期時刻を判定でき
る。A case where the preceding wave and the delayed wave overlap closely and the correlation value as shown in FIG. 3 is obtained will be described. The correlation value suddenly rises immediately before the arrival time of the preceding wave, gradually increases, and reaches a peak after the arrival time of the preceding wave. Thereafter, the correlation value gradually decreases, and after the arrival time of the delayed wave, the correlation value sharply drops. Since the correlation value when the preceding wave and the delayed wave overlap shows such a change, the correlation value is differentiated as shown in FIG. The value of the first derivative of the correlation value becomes a peak immediately before the arrival time of the preceding wave, and there is no other similar peak. Therefore, the arrival time of the preceding wave can be known by determining the peak of the first derivative of the correlation value, and the synchronization time can be determined.
【００２９】このように、上記第１の実施の形態によれ
ば、受信信号と既知パターンの相関値を微分して、微分
値が最大となる時刻から同期位置を判定するので、先行
波と遅延波が重なって相関値のレベルが下がったり、相
関値のピーク位置が先行波の到来時刻とずれた場合で
も、先行波の到来時刻から同期位置を正確に判定するこ
とができる。As described above, according to the first embodiment, the synchronous position is determined from the time when the correlation value between the received signal and the known pattern is differentiated and the differentiated value becomes maximum. Even when the waves overlap to lower the level of the correlation value or the peak position of the correlation value deviates from the arrival time of the preceding wave, the synchronization position can be accurately determined from the arrival time of the preceding wave.
【００３０】（第２の実施の形態）本発明の第２の実施
の形態は、相関値のレベルから求めた受信窓の中におけ
る相関値の２次微分の最大値の時刻から同期位置を求め
る同期装置である。図２と図５を参照して、本発明の第
２の実施の形態を説明する。(Second Embodiment) In a second embodiment of the present invention, a synchronous position is obtained from the time of the maximum value of the second derivative of the correlation value in the reception window obtained from the level of the correlation value. Synchronous device. A second embodiment of the present invention will be described with reference to FIGS.
【００３１】まず、本発明の第２の実施の形態の同期装
置の構成を、図２に従って説明する。200、201は受信信
号を同期検波して得られた同相成分I-ch信号と直交成分
Q-ch信号を量子化するＡ／Ｄ変換器である。230は、量
子化によって得られた受信信号に含まれる既知のシンボ
ルパターンと、受信機がもつ既知のパターンとの相関値
を算出する相関回路であり、受信信号を記憶するメモリ
202と、相関器205と、既知のシンボルパターンを格納す
るメモリ203と、パワー検出回路204とにより構成されて
いる。240は、１周期の相関値の微分値の最大値から、
受信信号の中に既知のパターンが検出された時刻を判定
する受信タイミング検出回路であり、相関値の２次微分
を求める微分回路214と、相関値の微分値を格納するメ
モリ215と、１周期中の最大値を求める最大値検出回路2
16とから構成されている。First, the configuration of a synchronization device according to a second embodiment of the present invention will be described with reference to FIG. 200 and 201 are the in-phase component I-ch signal and the quadrature component obtained by synchronous detection of the received signal.
This is an A / D converter that quantizes the Q-ch signal. Reference numeral 230 denotes a correlation circuit that calculates a correlation value between a known symbol pattern included in the received signal obtained by quantization and a known pattern of the receiver, and a memory that stores the received signal.
It comprises a 202, a correlator 205, a memory 203 for storing a known symbol pattern, and a power detection circuit 204. 240 is the maximum value of the differential value of the correlation value in one cycle,
A reception timing detection circuit for determining a time at which a known pattern is detected in the reception signal; a differentiation circuit 214 for obtaining a second derivative of the correlation value; a memory 215 for storing the differentiation value of the correlation value; Maximum value detection circuit 2 for finding the maximum value
It consists of 16 and.
【００３２】250は、ある受信時刻だけ相関回路230と受
信タイミング検出回路240を動作させるとともに、受信
タイミング検出回路240にカウンタ値を送出する仮受信
窓制御回路であり、クロックによりインクリメントされ
るカウンタ206と、デコーダ207とから構成されている。
260は、同期時刻検出回路であり、最大の微分値をとる
時刻の頻度を計数してヒストグラムを作成するヒストグ
ラム回路208と、比較器210と、相関値の最大値の時刻の
度数の閾値を格納するメモリ209と、同期時刻検出回路2
11とから構成されている。270は、同期パルス出力回路
であり、同期時刻を格納するメモリ212と、比較器213と
から構成されている。Reference numeral 250 denotes a temporary reception window control circuit which operates the correlation circuit 230 and the reception timing detection circuit 240 for a certain reception time and sends a counter value to the reception timing detection circuit 240. And a decoder 207.
Reference numeral 260 denotes a synchronization time detection circuit which stores a histogram circuit 208 that counts the frequency of the time at which the maximum differential value is obtained and creates a histogram, a comparator 210, and a threshold value of the frequency of the time of the maximum correlation value. Memory 209 and synchronous time detection circuit 2
It consists of eleven. Reference numeral 270 denotes a synchronization pulse output circuit, which includes a memory 212 for storing a synchronization time and a comparator 213.
【００３３】280は、閾値判定回路であり、比較器220
と、閾値を格納するメモリ219とから構成されている。2
90は、仮受信タイミング検出回路であり、閾値を越えた
相関値の頻度を計数してヒストグラムを作成するヒスト
グラム回路221と、比較器222と、閾値を格納するメモリ
224と、ヒストグラムから仮同期時刻を求める仮同期時
刻検出回路223と、前回の仮同期時刻を格納するメモリ2
25とから構成されている。300は、受信窓制御回路であ
り、クロックによりインクリメントされるカウンタ217
と、デコーダ218とから構成されている。Reference numeral 280 denotes a threshold value judging circuit.
And a memory 219 for storing a threshold value. Two
Reference numeral 90 denotes a temporary reception timing detection circuit which counts the frequency of the correlation value exceeding the threshold to generate a histogram, a comparator 222, and a memory for storing the threshold.
224, a provisional synchronization time detection circuit 223 for obtaining a provisional synchronization time from the histogram, and a memory 2 for storing the previous provisional synchronization time.
It consists of 25. 300 is a reception window control circuit, and a counter 217 is incremented by a clock.
And a decoder 218.
【００３４】次に、第２の実施の形態の同期装置の動作
を説明する。受信信号を復調したI-chの信号とQ-chの信
号をそれぞれＡ／Ｄ変換器200、201でデジタル信号に変
換して、相関回路230のメモリ202に記憶する。相関器20
5でメモリ202のデータとメモリ203に記憶されている既
知パターンを位相をずらしながら乗算して積分する。そ
れぞれのチャネルの相関値からパワー検出回路204で受
信信号のパワーを計算する。ここまでは、第１の実施の
形態と同じである。Next, the operation of the synchronizer according to the second embodiment will be described. The I-ch signal and the Q-ch signal obtained by demodulating the received signal are converted into digital signals by A / D converters 200 and 201, respectively, and stored in the memory 202 of the correlation circuit 230. Correlator 20
In step 5, the data in the memory 202 and the known pattern stored in the memory 203 are multiplied while shifting the phase and integrated. The power of the received signal is calculated by the power detection circuit 204 from the correlation value of each channel. Up to this point, the operation is the same as in the first embodiment.
【００３５】受信タイミング検出回路240の微分回路214
で、受信信号のパワーを時間について２次微分してメモ
リ215に格納する。メモリ215から微分値を読出して、最
大値検出回路216で１周期中の微分値の最大値を検出
し、その時刻を同期時刻検出回路260に出力する。同期
時刻検出回路260では、微分値の最大値の時刻ごとの頻
度を集計したヒストグラムをヒストグラム回路208で作
成する。ヒストグラム回路208のデータとメモリ209に格
納されている閾値とを比較器210で比較して、閾値を越
える頻度の時刻を求め、同期時刻検出回路211により、
閾値を越えた頻度の時刻から同期時刻を決定する。同期
パルス出力回路270のメモリ212に同期時刻を格納して、
仮受信窓制御回路250のカウンタ206の出力とメモリ212
に格納された同期時刻を比較器213で比較して、一致し
た時刻に同期パルスを出力する。The differentiating circuit 214 of the receiving timing detecting circuit 240
Then, the power of the received signal is secondarily differentiated with respect to time and stored in the memory 215. The differential value is read from the memory 215, the maximum value detecting circuit 216 detects the maximum value of the differential value in one cycle, and outputs the time to the synchronous time detecting circuit 260. In the synchronization time detection circuit 260, the histogram circuit 208 creates a histogram in which the frequency of the maximum value of the differential value at each time is tabulated. The data of the histogram circuit 208 and the threshold value stored in the memory 209 are compared by the comparator 210, and the time of the frequency exceeding the threshold value is obtained.
The synchronization time is determined from the time at which the frequency exceeds the threshold. The synchronization time is stored in the memory 212 of the synchronization pulse output circuit 270,
Output of counter 206 of temporary reception window control circuit 250 and memory 212
Are compared by the comparator 213, and a synchronous pulse is output at the coincident time.
【００３６】一方、閾値判定回路280の比較器220で、受
信信号の相関値とメモリ219に格納されている閾値とを
比較して、閾値を越えている相関値を仮受信タイミング
検出回路290に出力する。仮受信タイミング検出回路290
では、閾値を越えた相関値の時刻についてヒストグラム
回路221でヒストグラムを作成し、比較器222でメモリ22
4に記憶されている閾値と比較して、閾値を越えた頻度
の時刻を出力する。仮同期時刻検出回路223では、閾値
を越えた頻度の時刻から、メモリ２２５に記憶されてい
る前回の同期時刻データを参照して、仮受信タイミング
信号を出力する。受信窓制御回路300では、クロックを
入力して計数するカウンタ217の初期値を、仮受信タイ
ミング信号に従って制御し、進み遅れを調節する。デコ
ーダ218はカウント信号をデコードして受信窓制御信号
を作成し、受信タイミング検出回路240に出力する。受
信タイミング検出回路240では、受信窓制御信号によ
り、受信窓の期間のみ、相関値の微分、最大値検出を行
なう。受信窓制御信号は、相関値が立ち上がる期間のみ
アクティブになるように設定されているので、最初に相
関値の２次微分がピークになる時刻のみを検出すること
ができる。On the other hand, the comparator 220 of the threshold value judging circuit 280 compares the correlation value of the received signal with the threshold value stored in the memory 219, and outputs the correlation value exceeding the threshold value to the temporary reception timing detecting circuit 290. Output. Temporary reception timing detection circuit 290
Then, a histogram is created by the histogram circuit 221 for the time of the correlation value exceeding the threshold, and the comparator 222
The time of the frequency exceeding the threshold is output in comparison with the threshold stored in 4. The temporary synchronization time detection circuit 223 outputs a temporary reception timing signal by referring to the previous synchronization time data stored in the memory 225 from the time at which the frequency exceeds the threshold. The reception window control circuit 300 controls the initial value of the counter 217 for counting by inputting a clock in accordance with the provisional reception timing signal, and adjusts the advance / delay. The decoder 218 decodes the count signal to create a reception window control signal, and outputs the signal to the reception timing detection circuit 240. The reception timing detection circuit 240 performs differentiation of the correlation value and detection of the maximum value only during the period of the reception window by the reception window control signal. Since the reception window control signal is set to be active only during the period when the correlation value rises, only the time when the second derivative of the correlation value first reaches a peak can be detected.
【００３７】仮受信窓制御回路250は、同期時刻検出回
路260からの信号により、クロックを計数するカウンタ2
06の初期値を修正して、同期時刻が変動しても追従でき
るようになっている。また、カウント値を同期時刻検出
回路260と同期パルス出力回路270に供給して、クロック
に同期した同期パルスを形成するように制御する。さら
に、カウンタ206の出力をデコーダ207でデコードし、同
期時刻の前後の所定期間のみアクティブになる仮受信窓
信号を作成して、相関回路230と閾値判定回路280を制御
し、仮受信窓の期間のみ相関値を計算し、閾値と比較す
るようにし、不必要な期間に動作しないようにして、電
力消費を低減する。The provisional reception window control circuit 250 uses a signal from the synchronization time detection circuit 260 to count a clock.
The initial value of 06 has been modified so that it can follow even if the synchronization time fluctuates. Further, it supplies the count value to the synchronization time detection circuit 260 and the synchronization pulse output circuit 270, and controls so as to form a synchronization pulse synchronized with the clock. Further, the output of the counter 206 is decoded by the decoder 207, and a temporary reception window signal that is active only for a predetermined period before and after the synchronization time is created, and the correlation circuit 230 and the threshold value determination circuit 280 are controlled. Only the correlation value is calculated and compared with a threshold value, and the operation is not performed during an unnecessary period to reduce power consumption.
【００３８】第２の実施形態において、２つの受信波が
重なって相関値のピークが１つになった場合に同期位置
を検出する動作を、図５を参照して説明する。先行波と
遅延波が重なった場合の受信信号の相関値は図５(a)の
ようになる。相関値は先行波の到来時刻の前に立ち上が
り、先行波の到来時刻の後、遅延波の到来時刻の前に最
大となる。相関値はこのような変化を示すので、相関値
を時間で２次微分すると、図５(b)のようにピークが２
つあるＭ字形のグラフが得られる。このグラフの最初の
ピークの直後に先行波の到来時刻があることが分かって
いるので、最初のピークの時刻を求めればよい。しか
し、単にピーク位置を求めると、２番目のピークと区別
がつかないので、図５(a)の相関値を利用して、相関値
の立ち上がりの位置を求めて、その位置から受信窓を設
定し、受信窓の中のピークを求めるようにする。The operation of detecting the synchronous position in the second embodiment when two received waves overlap and the peak of the correlation value becomes one will be described with reference to FIG. The correlation value of the received signal when the preceding wave and the delayed wave overlap is as shown in FIG. The correlation value rises before the arrival time of the preceding wave, and becomes maximum after the arrival time of the preceding wave and before the arrival time of the delayed wave. Since the correlation value shows such a change, when the correlation value is secondarily differentiated with respect to time, the peak becomes 2 as shown in FIG.
One M-shaped graph is obtained. Since it is known that there is an arrival time of the preceding wave immediately after the first peak of this graph, the time of the first peak may be obtained. However, if the peak position is simply obtained, it is indistinguishable from the second peak, so the position of the rise of the correlation value is obtained using the correlation value of FIG. 5 (a), and the reception window is set from that position. Then, a peak in the reception window is obtained.
【００３９】受信窓を設定するために、まず、閾値判定
回路280で、相関値が閾値を越えた時刻を求め、仮受信
タイミング検出回路290のヒストグラム回路221で、その
時刻の度数のヒストグラムを作成する。ヒストグラムの
頻度値を、比較器222でメモリ224に格納されている閾値
と比較し、仮同期時刻検出回路223では、閾値を越えた
頻度値の時刻を、メモリ225に格納されている以前の仮
同期時刻と比較し、一致していれば受信窓制御回路300
のカウンタ217の初期値を０にし、遅れていれば−１に
し、進んでいれば＋１にする。受信窓制御回路300で
は、カウンタ217の出力をデコーダ218でデコードして受
信窓信号を作成し、受信タイミング検出回路240を制御
する。デコーダ218は、相関値の立ち上がり時刻の前後
の一定期間でアクティブになる信号を出力する。このよ
うにして、相関値の立ち上がり時刻を追跡して受信窓を
作り、その中で相関値の２次微分の最大値を求めるよう
にするので、微分値の２番目のピークを除外することが
できる。In order to set the reception window, first, the threshold value determination circuit 280 determines the time when the correlation value exceeds the threshold value, and the histogram circuit 221 of the temporary reception timing detection circuit 290 creates a histogram of the frequency at that time. I do. The frequency value of the histogram is compared with the threshold value stored in the memory 224 by the comparator 222, and the temporary synchronization time detection circuit 223 determines the time of the frequency value exceeding the threshold value by the time of the previous temporary value stored in the memory 225. Compare with the synchronization time, and if they match, the reception window control circuit 300
The initial value of the counter 217 is set to 0, set to -1 if delayed, and set to +1 if advanced. In the reception window control circuit 300, the output of the counter 217 is decoded by the decoder 218 to generate a reception window signal, and the reception timing detection circuit 240 is controlled. The decoder 218 outputs a signal that becomes active for a certain period before and after the rise time of the correlation value. In this manner, the rise time of the correlation value is tracked to form a reception window, and the maximum value of the second derivative of the correlation value is determined therein, so that the second peak of the differential value can be excluded. it can.
【００４０】このように、上記第２の実施の形態では、
相関値のレベルが閾値を越えた時刻から受信窓を求め、
相関値の２次微分が受信窓の期間中で最大となる時刻か
ら同期位置を判定するので、先行波と遅延波が重なって
フェージングを生じて相関値が変動したり、相関値のピ
ークがずれた場合でも、先行波の到来時刻から同期位置
を正確に判定できる。As described above, in the second embodiment,
The reception window is obtained from the time when the level of the correlation value exceeds the threshold,
Since the synchronization position is determined from the time when the second derivative of the correlation value becomes maximum in the period of the reception window, the preceding wave and the delayed wave overlap to cause fading, and the correlation value fluctuates, or the peak of the correlation value shifts. In this case, the synchronization position can be accurately determined from the arrival time of the preceding wave.
【００４１】[0041]
【発明の効果】本発明の同期装置では、受信信号と既知
パターンとの相関値の微分値の最大値に基づいて同期位
置を求めるので、先行波と遅延波が重なって到来して、
相関値のピークが先行波の到来時刻とずれた場合でも、
先行波の同期位置を正確に検出することができる。According to the synchronizer of the present invention, the synchronization position is obtained based on the maximum value of the differential value of the correlation value between the received signal and the known pattern.
Even if the peak of the correlation value deviates from the arrival time of the preceding wave,
The synchronous position of the preceding wave can be accurately detected.
【００４２】また、相関値の微分値の最大値の時刻は、
受信信号のレベルに影響されないので、フェージングな
どにより受信信号のレベルが変動する場合でも、正確に
同期位置を求めることができ、レベル変動に追従するた
めの閾値制御回路が不要である。The time of the maximum value of the differential value of the correlation value is
Since the level of the received signal is not affected, even when the level of the received signal fluctuates due to fading or the like, the synchronous position can be accurately obtained, and a threshold control circuit for following the level fluctuation is unnecessary.
【図１】本発明の第１の実施形態の同期装置の機能ブロ
ック図、FIG. 1 is a functional block diagram of a synchronization device according to a first embodiment of the present invention;
【図２】本発明の第２の実施形態の同期装置の機能ブロ
ック図、FIG. 2 is a functional block diagram of a synchronization device according to a second embodiment of the present invention;
【図３】先行波と遅延波が重なった場合の相関値のグラ
フの図、FIG. 3 is a graph of a correlation value when a preceding wave and a delayed wave overlap,
【図４】先行波と遅延波が重なった場合の相関値を１次
微分したグラフの図、FIG. 4 is a graph of a first-order derivative of a correlation value when a preceding wave and a delayed wave overlap,
【図５】先行波と遅延波が重なった場合の相関値と２次
微分のグラフの図、FIG. 5 is a graph of a correlation value and a second derivative when a preceding wave and a delayed wave overlap,
【図６】既知シンボル列を挿入した送信信号の一部を示
す図、FIG. 6 is a diagram showing a part of a transmission signal into which a known symbol sequence is inserted,
【図７】相関値と閾値と同期時刻の関係を示す図、FIG. 7 is a diagram showing a relationship between a correlation value, a threshold, and a synchronization time;
【図８】先行波のみと先行波と遅延波が重なった場合の
相関値を示す図、FIG. 8 is a diagram showing a correlation value when only the preceding wave and the preceding wave and the delayed wave overlap,
【図９】従来技術の同期装置の機能ブロック図、FIG. 9 is a functional block diagram of a conventional synchronizer;
【図１０】従来技術の同期装置の動作説明図である。FIG. 10 is an explanatory diagram of the operation of the conventional synchronizer.
100、101、200、201、901、902 Ａ／Ｄ変換器 102、103、107、112、116、202、203、209、212、215、
219、224、225、904、906、911、919、921 メモリ 104、204、907 パワー検出回路 105、214 微分回路 106、205、905 相関器 108、216 最大値検出回路 109、206、217、914 カウンタ 110、207、218、915 デコーダ 111、208、221、917 ヒストグラム 113、115、210、213、220、222、910、918
比較器 114、211 同期時刻検出回路 223 仮同期時刻検出回路 230、903 相関回路 240、908 受信タイミング検出
回路 250 仮受信窓制御回路 260 同期時刻検出回路 270 同期パルス出力回路 280 閾値判定回路 290 仮受信タイミング検
出回路 300、913 受信窓制御回路 909 スイッチ 912 ラッチ回路 916 タイミング補正検出
回路100, 101, 200, 201, 901, 902 A / D converters 102, 103, 107, 112, 116, 202, 203, 209, 212, 215,
219, 224, 225, 904, 906, 911, 919, 921 Memory 104, 204, 907 Power detection circuit 105, 214 Differentiation circuit 106, 205, 905 Correlator 108, 216 Maximum value detection circuit 109, 206, 217, 914 Counters 110, 207, 218, 915 Decoders 111, 208, 221, 917 Histograms 113, 115, 210, 213, 220, 222, 910, 918
Comparator 114, 211 Synchronization time detection circuit 223 Temporary synchronization time detection circuit 230, 903 Correlation circuit 240, 908 Reception timing detection circuit 250 Temporary reception window control circuit 260 Synchronization time detection circuit 270 Synchronization pulse output circuit 280 Threshold judgment circuit 290 Temporary reception Timing detection circuit 300, 913 Receiving window control circuit 909 Switch 912 Latch circuit 916 Timing correction detection circuit
Claims (2)
ンとの相関処理を行ない、送信時に挿入された既知のパ
ターンの受信時刻に同期パルスを出力する同期装置にお
いて、周期的にある受信時刻の近傍でのみ所定の回路が
動作するように制御する受信窓制御手段と、受信信号と
既知のパタンとの相関をとる相関手段と、相関値を微分
する微分手段と、相関値の微分値を格納する記憶手段
と、格納された相関値の微分値の最大値を検出する最大
値検出手段と、最大の微分値が検出された時刻情報でヒ
ストグラムを作成するヒストグラム手段と、ヒストグラ
ム中で閾値を越えた頻度値の時刻情報を出力する比較手
段と、比較手段から出力された時刻情報に基づいて既知
のシンボルが受信された時刻を判定する同期時刻検出手
段と、既知シンボルが受信されたと判定された時刻に同
期パルスを出力する同期パルス出力手段とを備えたこと
を特徴とする同期装置。1. A synchronizing device for performing a correlation process between an A / D-converted received signal and a known pattern and outputting a synchronizing pulse at a received time of a known pattern inserted at the time of transmission. Reception window control means for controlling a predetermined circuit to operate only in the vicinity of, a correlation means for correlating a received signal with a known pattern, a differentiation means for differentiating a correlation value, and a differential value for a correlation value. Storage means for storing, maximum value detecting means for detecting the maximum value of the differential value of the stored correlation value, histogram means for creating a histogram based on time information at which the maximum differential value is detected, and a threshold value in the histogram. A comparing unit that outputs time information of the frequency value that has exceeded, a synchronous time detecting unit that determines a time at which a known symbol is received based on the time information output from the comparing unit, A synchronizing pulse output means for outputting a synchronizing pulse at a time determined to be received.
ンとの相関処理を行ない、送信時に挿入された既知のパ
ターンの受信時刻に同期パルスを出力する同期装置にお
いて、周期的にある受信時刻の近傍でのみ所定の回路が
動作するように制御する仮受信窓制御手段と、受信信号
と既知のパターンとの相関をとる相関手段と、相関値を
閾値と比較する閾値判定手段と、最初に閾値を越えた時
刻を用いて第１ヒストグラムを作成する第１ヒストグラ
ム手段と、第１ヒストグラム中の度数が閾値を越えると
既知のシンボル受信時刻近傍であると判断する仮受信タ
イミング検出手段と、既知シンボル受信時刻近傍のみ所
定の回路が動作するように制御する受信窓制御手段と、
相関値を微分する微分手段と、微分値を格納する記憶手
段と、格納された相関値の微分値の最大値を検出する最
大値検出手段と、最大の微分値が検出された時刻から第
２ヒストグラムを作成する第２ヒストグラム手段と、第
２ヒストグラム中で閾値を越えた頻度値の時刻情報を出
力する比較手段と、比較手段から出力された時刻情報に
基づいて既知のシンボルが受信された時刻を判定する同
期時刻検出手段と、既知シンボルが受信されたと判定さ
れた時刻に同期パルスを出力する同期パルス出力手段と
を備えたことを特徴とする同期装置。2. A synchronizing device for performing a correlation process between an A / D-converted received signal and a known pattern and outputting a synchronizing pulse at the reception time of the known pattern inserted at the time of transmission. Temporary reception window control means for controlling a predetermined circuit to operate only in the vicinity of, a correlation means for correlating a received signal with a known pattern, a threshold value determination means for comparing a correlation value with a threshold value, First histogram means for generating a first histogram using the time exceeding the threshold, temporary reception timing detecting means for determining that the frequency in the first histogram exceeds the known symbol reception time when the frequency exceeds the threshold, Reception window control means for controlling a predetermined circuit to operate only near the symbol reception time;
A differentiating means for differentiating the correlation value; a storage means for storing the differential value; a maximum value detecting means for detecting the maximum differential value of the stored correlation value; Second histogram means for creating a histogram, comparison means for outputting time information of a frequency value exceeding a threshold value in the second histogram, and time at which a known symbol is received based on the time information output from the comparison means And a synchronization pulse output means for outputting a synchronization pulse at a time when it is determined that a known symbol has been received.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35583596A JP3406167B2 (en) | 1996-12-25 | 1996-12-25 | Synchronizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35583596A JP3406167B2 (en) | 1996-12-25 | 1996-12-25 | Synchronizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190619A true JPH10190619A (en) | 1998-07-21 |
| JP3406167B2 JP3406167B2 (en) | 2003-05-12 |
Family
ID=18445985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35583596A Expired - Fee Related JP3406167B2 (en) | 1996-12-25 | 1996-12-25 | Synchronizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3406167B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003013178A1 (en) * | 2001-07-27 | 2003-02-13 | Qualcomm Incorporated | System and method of estimating earliest arrival of cdma forward link signals |
| US6741667B1 (en) | 1998-10-06 | 2004-05-25 | Nec Electronics Corporation | Device and method for perch channel reception for mobile radio communication terminal according to CDMA |
| JP2004340925A (en) * | 2003-02-25 | 2004-12-02 | Agilent Technol Inc | Transition-tracking method and system |
| JP2006174472A (en) * | 2004-12-16 | 2006-06-29 | Fujitsu Ltd | Symbol timing inferring method, symbol timing inferring device and program |
| JP2008523749A (en) * | 2004-12-13 | 2008-07-03 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | Apparatus and method for determining arrival time of a reception sequence |
| JP2012163566A (en) * | 1999-02-01 | 2012-08-30 | Snaptrack Inc | Method and device for measurement processing of satellite positioning system (sps) signals |
-
1996
- 1996-12-25 JP JP35583596A patent/JP3406167B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741667B1 (en) | 1998-10-06 | 2004-05-25 | Nec Electronics Corporation | Device and method for perch channel reception for mobile radio communication terminal according to CDMA |
| JP2012163566A (en) * | 1999-02-01 | 2012-08-30 | Snaptrack Inc | Method and device for measurement processing of satellite positioning system (sps) signals |
| WO2003013178A1 (en) * | 2001-07-27 | 2003-02-13 | Qualcomm Incorporated | System and method of estimating earliest arrival of cdma forward link signals |
| JP2008086044A (en) * | 2001-07-27 | 2008-04-10 | Qualcomm Inc | System and method of estimating earliest arrival of cdma forward link signal |
| CN100407845C (en) * | 2001-07-27 | 2008-07-30 | 高通股份有限公司 | System and method of estimating earliest arrival of CDMA forward link signals |
| KR100941201B1 (en) * | 2001-07-27 | 2010-02-10 | 콸콤 인코포레이티드 | System and method of estimating earliest arrival of cdma forward and reverse link signals |
| JP4668975B2 (en) * | 2001-07-27 | 2011-04-13 | クゥアルコム・インコーポレイテッド | System and method for estimating earliest arrival of CDMA forward link signals |
| JP2004340925A (en) * | 2003-02-25 | 2004-12-02 | Agilent Technol Inc | Transition-tracking method and system |
| JP2008523749A (en) * | 2004-12-13 | 2008-07-03 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | Apparatus and method for determining arrival time of a reception sequence |
| JP4847466B2 (en) * | 2004-12-13 | 2011-12-28 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | Apparatus and method for determining arrival time of a reception sequence |
| JP2006174472A (en) * | 2004-12-16 | 2006-06-29 | Fujitsu Ltd | Symbol timing inferring method, symbol timing inferring device and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3406167B2 (en) | 2003-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757870A (en) | Spread spectrum communication synchronizing method and its circuit | |
| JP4366401B2 (en) | Method, receiver and system for receiving a transmission signal (a robust non-coherent receiver for PAM-PPM signals) | |
| EP0833476B1 (en) | Fast resynchronization system for high-speed data transmission | |
| EP0726658A2 (en) | Symbol and frame synchronization in both a TDMA system and a CDMA system | |
| EP1276248A1 (en) | Search window delay tracking in code division multiple access communication systems | |
| US6289064B1 (en) | Synchronization equipment | |
| US8213545B2 (en) | Radio receiving apparatus and radio receiving method | |
| EP0923207A2 (en) | Reception synchronization circuit, receiver using the same, and digital communication system | |
| EP0848504A2 (en) | Quadrature phase shift keying spread spectrum communication system | |
| JPH09153887A (en) | High-speed acquisition bit timing loop method and its device | |
| US7342972B1 (en) | Timing synchronization using dirty templates in ultra wideband (UWB) communications | |
| US7072428B2 (en) | Method and apparatus for synchronization | |
| JPH10190619A (en) | Synchronizing device | |
| US6836518B1 (en) | Synchronization control method for receiver apparatus of data transmission system utilizing orthogonal frequency division multiplex, and data transmission system | |
| WO2003103179A1 (en) | Apparatus and method for code tracking in a communication system | |
| JP2001119368A (en) | Receiver, receiving method and medium | |
| JP3768090B2 (en) | Data transmission apparatus synchronization control method | |
| US6345067B1 (en) | Clock regenerating circuit in direct spread spectrum communication system | |
| KR100680230B1 (en) | Adaptive matched filter for direct sequence spread spectrum and receiver using thereof | |
| JP3447882B2 (en) | Synchronizer | |
| EP1466420B1 (en) | Improved time tracking loop | |
| KR960000612B1 (en) | Synchronization tracking method and circuit in direct sequence/spread spectrum receiver | |
| KR20060099236A (en) | Syncronization signal detection apparatus and vsb receiver using the same and method thereof | |
| JPH0884097A (en) | Code sequence synchronization circuit in spread spectrum communication | |
| JPH09284178A (en) | Intermittent operation delayed locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |