JPH10177365A - プラズマディスプレイパネル表示装置の駆動制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 コントラストの向上や消費電力の削減を効果
的に行うことのできるプラズマディスプレイパネル表示
装置の駆動制御装置を提供する。 【解決手段】 １フィールドを複数のサブフィールドに
分割して画像信号の中間調表示を行うようにし、サブフ
ィールドをリセット期間とアドレス期間と維持放電期間
とで構成する。サブフィールド画像ビット情報判定回路
２３は、画像領域内で、１サブフィールド中の画像ビッ
ト情報を判定する。リセット期間駆動パルス一括停止回
路２２は、画像ビット情報が全く存在しないと判定した
フィールドに対しては、リセット期間における駆動パル
スを停止させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル表示装置に画像表示するためのプラズマディ
スプレイパネル表示装置の駆動制御装置に係り、特に、
表示放電（表示書き込み放電及び維持放電）を行う以外
に、補助放電（表示放電に直接関係のない補助的な放
電）も行うプラズマディスプレイパネル表示装置の駆動
制御装置に関する。

【０００２】

【従来の技術】プラズマディスプレイパネルは、直流
（ＤＣ）方式と交流（ＡＣ）方式の２種類の駆動方式の
違いにより、それぞれパネル構造が異なっている。一般
的に、ＤＣ方式は電極が放電空間上に露出しているが、
ＡＣ方式は電極が誘電体層で覆われているのが特徴であ
る。ＡＣ方式は、誘電体の作用により、放電セル自体に
メモリ機能を有している。これについては、各種の文献
（例えば、日経エレクトロニクス１９９５年１０−２３
（ｎｏ．６４７）号特集「壁掛けテレビが２０００年に
普及へ」等）に記載されているので、ここでは詳細な説
明は省略する。

【０００３】図１９は、一般的なＡＣ方式プラズマディ
スプレイパネルの中で、３電極方式の面放電型プラズマ
ディスプレイパネルを簡略的に示した平面図である。図
１９において、プラズマディスプレイパネル１は、Ａ１
〜Ａｍで示すアドレス電極２，Ｘ電極３，Ｙ１〜Ｙｎで
示すＹ電極４，放電セル部５，障壁６で構成されてい
る。なお、ここでは簡略化のため、Ｙ電極４の本数ｎに
対してＸ電極３の本数を１としているが、Ｘ電極の駆動
条件によっては、Ｙ電極４の本数ｎに対してＸ電極３の
本数を複数としても構わない。また、１つの放電セル部
５に斜線を付して図示している。

【０００４】図２０は、図１９に示すプラズマディスプ
レイパネル１の断面の一例を示す部分斜視図である。図
２０において、放電セル部５は、前面ガラス基板７，Ｘ
電極３，Ｙ電極４，誘電体層８，ＭｇＯ（酸化マグネシ
ウム）保護層９，障壁６，Ｒ（赤）蛍光体１０（または
Ｇ（緑）蛍光体１１，Ｂ（青）蛍光体１２），アドレス
電極２，背面ガラス基板１３で囲まれている放電空間で
ある。この放電空間内に、Ｈｅ（ヘリウム），Ｎｅ（ネ
オン），Ｘｅ（キセノン）等の混合ガスを封入して、ア
ドレス電極２，Ｘ電極３，Ｙ電極４との間で放電を起こ
し、この放電によって生じた紫外線で蛍光体１０〜１２
を励起してＲ，Ｇ，Ｂ３原色の発光を得る。

【０００５】図２１は、図１９に示すプラズマディスプ
レイパネル１を備えたプラズマディスプレイパネル表示
装置による表示動作を説明するための駆動波形の一例を
示す図である。図２１には、Ａ１〜Ａｍなるアドレス電
極２と、ＸなるＸ電極３と、Ｙ１〜ＹｎなるＹ電極４に
供給する駆動波形を示している。この図２１に示すよう
に、１サブフィールドは、リセット期間，アドレス期
間，維持放電期間の３種類の期間によって構成されてい
る。なお、サブフィールドとはフィールドの一部を構成
するものであり、これについては後に詳述する。

【０００６】まず、リセット期間の放電動作について順
番に説明する。この例におけるリセット期間では、全
画面一括消去，全画面一括書き込み，全画面一括消
去の３段階の放電が順になされる。このリセット期間に
おける放電はリセット放電と称され、表示放電とは直接
的に関係ない補助放電である。このように、リセット期
間が３段階の動作によって構成されている主な理由は、
リセット期間の次のアドレス期間における表示書き込み
放電を安定化させるためと、駆動ドライバＩＣの消費電
力を抑え、低いアドレス電圧で高速に表示書き込み放電
させるためである。

【０００７】上記の全画面一括消去では、前サブフィ
ールドでの維持放電期間における表示状態、即ち、全画
面に対する放電している放電セル部５の割合等による壁
電荷の影響を受けないようにするために、Ｘ電極３に、
壁電荷の残留分のみを消去する電圧Ｖｅなるイレーズパ
ルスを印加し、全ての放電セル部５に対して消去放電を
行う。なお、このイレーズパルスは、壁電荷の残留分の
みを消去することが目的であるので、例えば、図２１に
示すイレーズパルスよりも高い電圧で幅の細いパルス等
でも同様の効果がある。

【０００８】次に、上記の全画面一括書き込みでは、
Ｙ１〜Ｙｎの全てのＹ電極４に、その電圧のみで放電が
開始する電圧Ｖｗなるライトパルスを印加し、全ての放
電セル部５のＸ電極３とＹ電極４との間で強制的に書き
込み放電を行う。このとき、アドレス電極２がＸ電極３
と同電位（０Ｖ）になっているため、アドレス電極２と
Ｘ電極３とにイオンが２分され、イオンはそれぞれの電
極の表面に蓄積する。一方、Ｙ電極４には、アドレス電
極２上のイオン数とＸ電極３上のイオン数との合計数の
電子が表面に蓄積する。

【０００９】そして、上記の全画面一括消去では、再
びＸ電極３にイレーズパルスを印加し、リセット期間の
次のアドレス期間における表示書き込み放電に不要な分
だけの壁電荷を消去する消去放電を全ての放電セル部５
に対して行う。この消去放電後も、アドレス電極２上の
蛍光体表面にはイオンが残留し、Ｙ電極４上にはアドレ
ス電極２上のイオンと同数の電子が残留している状態が
持続される。

【００１０】次に、表示書き込み放電を行うためのアド
レス期間の表示動作について説明する。まず、アドレス
電極２では、表示ライン数にあたるｎ行分の画像ビット
情報を、Ｙ１行から１行ずつシリアルデータとして順に
出力する。このとき、各アドレス電極Ａ１〜Ａｍでは、
表示させる放電セル部５のみにアドレスパルスを選択的
に印加する。一方、Ｘ電極３には、アドレス期間中、ア
ドレス期間の次の維持放電期間で印加するサステインパ
ルス（維持パルス）と同電位のＶｓなる電圧で固定させ
るサステイン電圧ホールドパルスが印加される。なお、
サステインパルスの電圧値は、リセット期間後に残留し
ている壁電荷と電圧Ｖｓの合計電圧では放電が開始しな
い電圧値に設定する。

【００１１】また、Ｙ電極４は、アドレス期間のほとん
どでは、アドレスパルスと同電位のＶａなる電圧で固定
されているが、アドレス電極に印加されるシリアルデー
タに対応して、Ｙ電極４における電極Ｙ１から電極Ｙｎ
に向かって１行ずつ順番に、アドレスパルスと同位相
で、０Ｖの電圧にするスキャンパルスが印加される。こ
れにより、アドレス電極２にアドレスパルスが印加され
ると共に、Ｙ電極４にスキャンパルスが印加されている
場合にのみ、アドレスパルスとサステインパルスの合計
電圧が、リセット期間後に残留している壁電荷に重畳さ
れて放電開始電圧以上になるため表示書き込み放電が起
こり、画像ビット情報が書き込まれる。また、このとき
にリセット期間における上記の全画面一括書き込み時
と同様に放電セル部５内に壁電荷が残留する。

【００１２】そして、維持放電期間では、Ｙ電極４とＸ
電極３に放電を維持させるためのサステインパルスを交
互に印加する。このとき、アドレス電極２は０Ｖに固定
しているが、アドレス期間において画像ビット情報が書
き込まれた放電セル部５に残留している壁電荷の量は、
リセット期間後に残留している壁電荷の量よりも不要な
壁電荷を消去した量だけ多いため、結果的にサステイン
パルスのみで再放電（維持放電）する。従って、維持放
電期間では、アドレス期間で画像ビット情報が書き込ま
れた放電セル部５のみ、サステインパルスを印加した回
数だけ放電が持続する。このように、ＡＣ方式プラズマ
ディスプレイパネルには、セル自体に壁電荷を残留させ
ることにより、パネルにメモリ機能を持たせることがで
きる。

【００１３】図２２は、図２１に示す駆動方法でサブフ
ィールド分割による中間調表示をする場合の動作の一例
を示す図である。図２２における縦軸Ｙ１〜Ｙｎは表示
ライン数を示しており、横軸は時間軸を表している。図
２２では、２５６階調（８ビット）を得るために、１フ
ィールド（１６．６ｍｓ）を輝度の相対比が異なる８個
のサブフィールド（ＳＦ１〜ＳＦ８）に分割し、画像ビ
ット情報のＬＳＢ（最下位ビット）からＭＳＢ（最上位
ビット）まで順番にサブフィールドを構成している。こ
のように、１フィールドをＭ個のサブフィールドに分割
して、画像ビット情報に基づいたビットの重み付けによ
る視覚的な積分効果を利用して、２のＭ乗の階調をプラ
ズマディスプレイパネル１に画像表現している。

【００１４】それぞれのサブフィールドは、上述のよう
に、リセット期間，アドレス期間，放電維持期間で構成
される。サブフィールド毎に維持期間の長さが異なって
いるのは、ビットの重み付けに相当した維持パルス（サ
ステインパルス）数を印加しているためである。実際に
印加される維持パルス数は、ＬＳＢより、１，２，４，
…，１２８であり、発光輝度を稼ぐためにさらにそのＮ
倍（Ｎは正の整数）のパルス数を印加している。

【００１５】図２３は従来のプラズマディスプレイパネ
ル表示装置の駆動制御装置による駆動方法を体系的に示
す図である。図２３は、図２１に示す従来の駆動方法で
図２２に示すサブフィールド分割による中間調表示を行
う際、プラズマディスプレイパネル表示装置で表示する
全ての有効画像領域内において、１フィールド中のある
特定のサブフィールドの画像ビット情報が全く存在しな
い場合の、各電極３，４に供給するパルスの供給状況を
簡略的に示している。

【００１６】なお、図２３において、ＲＳＴはリセット
期間、ＡＤＲはアドレス期間、ＳＵＳは維持放電期間で
ある。Ａ１〜Ａｍで示されるアドレス電極２において
は、アドレスパルスの有無を“有”，“無”で表し、Ｘ
で示されるＸ電極３及びＹ１〜Ｙｎで示されるＹ電極４
においては、駆動パルス（イレーズパルス，ライトパル
ス，サステイン電圧ホールドパルス，スキャンパルス，
サステインパルス）の有を“○”で表している。

【００１７】図２３に示すように、例えばサブフィール
ドＳＦ８のみ画像ビット情報が全く存在しない場合に
は、サブフィールドＳＦ８では、アドレス期間において
アドレス電極２に供給されるべきアドレスパルスは全く
印加されない。そのため、Ｘ電極３やＹ電極４にサステ
イン電圧ホールドパルスやスキャンパルスが供給されて
も、表示書き込み放電は起こらない。また、表示書き込
み放電が起こらないため、維持放電期間においてＸ電極
３やＹ電極４にサステインパルスが供給されても、維持
放電（再放電）は起こらない。

【００１８】

【発明が解決しようとする課題】図２３からも分かるよ
うに、ＡＣ方式プラズマディスプレイパネルの中で３電
極方式の面放電型プラズマディスプレイパネル１を駆動
する場合には、放電セル部５内で表示書き込み放電及び
維持放電以外にも、各サブフィールドのリセット期間に
おいて、全画面書き込み放電及び全画面消去放電を毎回
必ず行うため、これがコントラストを著しく低下させて
しまうという問題点があった。この問題点に対して、リ
セット期間における全画面書き込み放電あるいは全画面
消去放電の回数を減少する等してコントラストを改善し
ているものや、白ピーク輝度を上げることによって見か
け上コントラスト比を上げる等の提案がされているが、
根本的な解決方法ではない。

【００１９】さらに、全体的に暗い画面のとき、あるい
は、シーンチェンジのときや同期信号のみが入力されて
画像信号が無信号のとき等では、特に黒浮きが目立つた
め、著しく表示品質を低下させてしまうという問題点も
ある。また、この問題点は上記ＡＣ方式のパネルに限ら
ず、同一放電セル部内で表示書き込み放電や維持放電を
行う以外に表示放電に直接関係のない補助的な放電も行
うプラズマディスプレイパネルでは例外なく全ての場合
に共通して全く同様に存在する。

【００２０】一方、ＤＣ方式のプラズマディスプレイパ
ネルの中で、表示書き込み放電及び維持放電を行う表示
セル以外に、表示放電に直接関係のない補助的な放電を
行う補助セルを設けているプラズマディスプレイパネル
では、補助セルをブラックマトリクスすることによって
黒レベルを真っ黒にすることができる。このように、コ
ントラストの改善、特に、黒レベルを改善することが、
補助セルを設けていないプラズマディスプレイパネルに
とって必須の課題である。

【００２１】さらに、従来の駆動制御装置においては、
入力画像信号が無信号のときや、特定のサブフィールド
の入力画像ビット情報が全くないときなどでも、各サブ
フィールドのアドレス期間及び維持放電期間において、
スキャンパルスやサステインパルス等の駆動パルスを毎
回必ず印加するため、駆動回路部で消費する表示放電に
寄与しない無駄な消費電力が発生してしまうという問題
点もあった。パネルの高精細化や大型化のために表示ピ
クセル数が増えれば増えるほど、駆動回路部で消費する
表示放電に寄与しない無駄な消費電力は著しく増大して
しまう。

【００２２】本発明はこのような問題点に鑑みなされた
ものであり、表示放電（表示書き込み放電及び維持放
電）を行う以外に、補助放電（表示放電に直接関係のな
い補助的な放電）も行うプラズマディスプレイパネルに
おいて、黒レベルを下げてコントラストを向上させるこ
とができ、さらに、消費電力を効率的に削減することが
できるプラズマディスプレイパネル表示装置の駆動制御
装置を提供することを目的とする。

【００２３】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、１フィールドを複数のサ
ブフィールドに分割して画像信号の中間調表示を行うよ
うにし、前記サブフィールドをリセット期間とアドレス
期間と維持放電期間とで構成し、前記アドレス期間及び
前記維持放電期間において前記画像信号の中間調表示に
関わる表示放電を行うと共に、前記リセット期間もしく
は前記アドレス期間において前記中間調表示には直接関
わらない補助放電を行うように駆動するプラズマディス
プレイパネル表示装置の駆動制御装置において、前記画
像信号を貯蔵するメモリ（１４）と、前記メモリへの前
記画像信号の書き込みを制御するメモリ書き込み制御回
路（１５）と、前記メモリより前記画像信号をサブフィ
ールド毎に読み出すよう制御するメモリ読み出し制御回
路（１６）と、１サブフィールド中に画像ビット情報が
存在するか否かを判定するサブフィールド画像ビット情
報判定回路（２３）と、前記サブフィールド画像ビット
情報判定回路により前記画像ビット情報が全く存在しな
いと判定したサブフィールドに対しては、前記リセット
期間における駆動パルスを停止するリセット期間駆動パ
ルス停止手段（２２）とを備えて構成したことを特徴と
するプラズマディスプレイパネル表示装置の駆動制御装
置を提供するものである。さらには、サブフィールド画
像ビット情報判定回路により前記画像ビット情報が全く
存在しないと判定したサブフィールドに対しては、前記
アドレス期間における駆動パルスを停止するアドレス期
間駆動パルス停止手段（２４）や、前記維持放電期間に
おける駆動パルスを停止する維持放電期間駆動パルス停
止手段（２５）をさらに備えるプラズマディスプレイパ
ネル表示装置の駆動制御装置を提供するものである。

【００２４】

【発明の実施の形態】以下、本発明のプラズマディスプ
レイパネル表示装置の駆動制御装置について、添付図面
を参照して説明する。図１は本発明の駆動制御装置の第
１実施例を示すブロック図、図２は図１のさらに詳細な
構成の一例を示すブロック図、図３は図２の動作を説明
するためのタイミング図、図４は本発明の駆動制御装置
の第１実施例による表示動作を説明するための駆動波形
の一例を示す図、図５は本発明の駆動制御装置の第１実
施例を体系的に示す図、図６は本発明の駆動制御装置の
第１実施例でサブフィールド分割による中間調表示をす
る場合の動作の一例を示す図、図７は本発明の駆動制御
装置の第２実施例を示すブロック図、図８は本発明の駆
動制御装置の第２実施例による表示動作を説明するため
の駆動波形の一例を示す図、図９は本発明の駆動制御装
置の第２実施例を体系的に示す図、図１０は本発明の駆
動制御装置の第２実施例でサブフィールド分割による中
間調表示をする場合の動作の一例を示す図、図１１は本
発明の駆動制御装置の第３実施例を示すブロック図、図
１２は本発明の駆動制御装置の第３実施例による表示動
作を説明するための駆動波形の一例を示す図、図１３は
本発明の駆動制御装置の第３実施例を体系的に示す図、
図１４は本発明の駆動制御装置の第３実施例でサブフィ
ールド分割による中間調表示をする場合の動作の一例を
示す図、図１５は本発明の駆動制御装置の第４実施例を
示すブロック図、図１６は本発明の駆動制御装置の第４
実施例による表示動作を説明するための駆動波形の一例
を示す図、図１７は本発明の駆動制御装置の第４実施例
を体系的に示す図、図１８は本発明の駆動制御装置の第
４実施例でサブフィールド分割による中間調表示をする
場合の動作の一例を示す図である。

【００２５】従来の駆動制御装置では、前述のように、
表示放電に関わる表示書き込み放電や維持放電が起こら
なくても、各サブフィールドのリセット期間において、
Ｘ電極３とＹ電極４との間で全画面消去や全画面書き込
みを毎回必ず行うため、表示放電の有無に関わらず各サ
ブフィールド毎に放電セル部５においてリセット放電
（全画面消去や全画面書き込み）による発光が起きるこ
とになる。また、表示放電に関わる表示書き込み放電や
維持放電が起こらなくても、各サブフィールドのアドレ
ス期間や維持放電期間において、表示放電（表示書き込
み放電や維持放電）に関わる駆動パルスの印加を毎回必
ず行うため、駆動回路部で消費する表示放電に寄与しな
い無駄な消費電力が発生することになる。

【００２６】そこで、ある特定の試験信号、パソコン入
力信号やアニメーションの画像等のように、１フィール
ド中のある特定のサブフィールド画像のビット情報が全
く存在しない場合には、これを検出する。そして、この
状態に該当する場合にはリセット期間における駆動パル
スを停止させることによってリセット放電を停止させ、
黒レベルを下げてコントラストを向上させる。さらに
は、アドレス期間や維持放電期間における駆動パルスを
停止させることによって、消費電力を削減する。

【００２７】＜第１実施例＞まず、本発明のプラズマデ
ィスプレイパネル表示装置の駆動制御装置の第１実施例
について説明する。本発明のプラズマディスプレイパネ
ル表示装置に用いるプラズマディスプレイパネルは図１
９，図２０と同様である。

【００２８】まず、図５を用いて本発明の駆動制御装置
の第１実施例について体系的に説明する。図５におい
て、ＲＳＴはリセット期間、ＡＤＲはアドレス期間、Ｓ
ＵＳは維持放電期間である。Ａ１〜Ａｍで示されるアド
レス電極２においては、アドレスパルスの有無を
“有”，“無”で表し、Ｘで示されるＸ電極３及びＹ１
〜Ｙｎで示されるＹ電極４においては、駆動パルス（イ
レーズパルス，ライトパルス，サステイン電圧ホールド
パルス，スキャンパルス，サステインパルス）の有無を
“○”，“×”で表している。図５は、プラズマディス
プレイパネル表示装置で表示する全ての有効画像領域内
において、サブフィールドＳＦ８のみ画像ビット情報が
全く存在しない場合を示している。この図５より分かる
ように、サブフィールドにおける画像ビット情報が全く
存在しない状態を検出したときには、リセット期間にお
いて、Ｘ電極３及びＹ電極４への駆動パルス（イレーズ
パルス，ライトパルス）の供給を停止することにより、
Ｘ電極３とＹ電極４との間で放電させるリセット放電を
全て停止させる。

【００２９】具体的には、画像ビット情報が全く存在し
ないサブフィールドＳＦ８においては、図４に示すよう
に、リセット期間において各電極３，４に供給されるべ
き全てのパルスを停止させて、強制的にパルスを何も印
加しない状態にする。画像ビット情報が存在する他のサ
ブフィールドＳＦ１〜ＳＦ７においては、従来と同様、
図２１に示すように、リセット期間においても各電極
３，４にパルスを供給する。

【００３０】この図４に示す駆動方法によると、図２２
と同様に、２５６階調（８ビット）を得るために、１フ
ィールド（１６．６ｍｓ）を輝度の相対比が異なる８個
のサブフィールド（ＳＦ１〜ＳＦ８）に分割し、画像ビ
ット情報のＬＳＢ（最下位ビット）からＭＳＢ（最上位
ビット）まで順番にサブフィールドを構成すると、図６
に示すように、各サブフィールドにおけるリセット期間
は、画像ビット情報が全く存在しないサブフィールドＳ
Ｆ８では休止期間となり、他のサブフィールドＳＦ１〜
ＳＦ７では従来通りのリセット期間となる。

【００３１】ここで、第１実施例を実現するプラズマデ
ィスプレイパネル表示装置の駆動制御装置の構成につい
て、図１〜図３を用いて説明する。図１において、フレ
ームメモリ１４には例えば８ビットのデジタル信号に変
換された画像信号（Ｒ，Ｇ，Ｂ信号）が入力される。フ
レームメモリ１４は２つのフィールドメモリで構成され
ており、１フィールド毎に書き込みと読み出しが交互に
切り替わる。なお、画像信号の信号形態がＲ，Ｇ，Ｂ信
号別々の３系統となっている場合には、フレームメモリ
１４は３つ必要であり、Ｒ，Ｇ，Ｂ信号が複合されて１
系統となっている場合には、フレームメモリ１４は１つ
で構成される。メモリ書き込み制御回路１５は、フレー
ムメモリ１４に書き込み制御信号を入力して画像信号の
フレームメモリ１４への書き込みを制御する。メモリ読
み出し制御回路１６は、フレームメモリ１４に読み出し
制御信号を入力してフレームメモリ１４からのサブフィ
ールド画像ビット信号の読み出しを制御する。

【００３２】フレームメモリ１４より読み出された表示
データ信号であるサブフィールド画像ビット信号は、ア
ドレス電極駆動回路１８に入力される。駆動パルス発生
回路１７は、プラズマディスプレイパネル１を駆動する
ために、各電極２〜４へ供給する各種駆動パルスを発生
する。即ち、駆動パルス発生回路１７は、アドレス電極
駆動回路１８にアドレス電極駆動パルスを供給し、Ｘ電
極駆動回路１９にＸ電極駆動パルスを供給し、Ｙ電極駆
動回路２０にＹ電極駆動パルスを供給する。アドレス電
極駆動回路１８，Ｘ電極駆動回路１９，Ｙ電極駆動回路
２０は、それぞれの駆動パルスを高圧パルスに変換して
各電極２〜４に供給する。これによって、プラズマディ
スプレイパネル１は駆動される。

【００３３】一方、フレームメモリ１４に入力される画
像信号は、サブフィールド画像ビット情報判定回路２３
にも入力される。サブフィールド画像ビット情報判定回
路２３は、フレームメモリ１４に入力される画像信号の
プラズマディスプレイパネル１で表示する全ての有効画
像領域において、それぞれのサブフィールド毎に、画像
ビット情報があるかないかを判定し、そのサブフィール
ド画像ビット情報をリセット期間駆動パルス一括停止回
路２２及び駆動パルス発生回路１７に入力する。

【００３４】リセット期間駆動パルス一括停止回路２２
は、サブフィールド画像ビット情報判定回路２３により
画像ビット情報がないと判定したサブフィールドに対し
ては、リセット期間で各電極３，４に供給される全ての
駆動パルスを強制的に停止させるリセット期間駆動パル
ス一括停止信号を駆動パルス発生回路１７に供給する。
これによって、画像ビット情報が全く存在しないと判定
したサブフィールドに対しては、リセット期間における
リセット放電が停止させられる。

【００３５】図１中のサブフィールド画像ビット情報判
定回路２３は、一例として図２に示すように、８個のＪ
Ｋフリップフロップ２３１，Ｄフリップフロップ２３
２，セレクタ２３３を備えて構成される。なお、ＪＫフ
リップフロップ２３１は、本実施例では１フィールドを
８サブフィールドに分割しているので８個であり、１フ
ィールドにおけるサブフィールドの数に応じた個数とな
る。ＪＫフリップフロップ２３１の端子Ｊには、ＭＳＢ
からＬＳＢのそれぞれのビットのデータが入力され、端
子Ｋには垂直同期パルスＶＤが入力され、また、クロッ
ク端子には書き込みクロックＣＫＷが入力される。な
お、ここでは図示を省略しているが、この書き込みクロ
ックＣＫＷはフレームメモリ１４にも供給され、フレー
ムメモリ１４に入力される画像信号の書き込み用クロッ
クとして使用される。

【００３６】ＪＫフリップフロップ２３１は、１フィー
ルドの期間において、一旦、端子Ｊにハイの信号が入力
されると、そのフィールドの期間は端子Ｑからの出力を
ハイに保持する。８個のＪＫフリップフロップ２３１の
それぞれの出力はＤフリップフロップ２３２の端子Ｄ１
〜Ｄ８に入力される。Ｄフリップフロップ２３２のクロ
ック端子には垂直同期パルスＶＤが入力される。このＤ
フリップフロップ２３２はディレイ素子として動作する
ものであり、ＪＫフリップフロップ２３１の出力を１フ
ィールド遅延して出力する。即ち、Ｄフリップフロップ
２３２の端子Ｑ１〜Ｑ８からの出力は、サブフィールド
の画像ビット情報が存在すればハイであり、サブフィー
ルドの画像ビット情報が全く存在しなければ、ローとな
る。

【００３７】Ｄフリップフロップ２３２の出力はセレク
タ２３３の端子ＳＦ１〜ＳＦ８に入力される。セレクタ
２３３には、メモリ読み出し制御回路１６よりメモリ読
み出し制御信号が入力される。このメモリ読み出し制御
信号によって、セレクタ２３３より、フレームメモリ１
４より出力されるサブフィールド画像ビット信号に合わ
せたサブフィールドの画像ビット情報が選択的に出力さ
れる。なお、画像信号はフレームメモリ１４によって１
フィールド遅延され、サブフィールド画像ビット情報判
定回路２３によって判定されたサブフィールドの画像ビ
ット情報もＤフリップフロップ２３２によって１フィー
ルド遅延されることになるので、画像信号とサブフィー
ルドの画像ビット情報とが同期している。

【００３８】セレクタ２３３の出力は、上記のようにリ
セット期間駆動パルス一括停止回路２２に入力されるの
で、画像ビット情報が全く存在しないサブフィールドに
対しては、リセット期間におけるリセット放電を停止す
ることができる。

【００３９】ここで、図２に示すサブフィールド画像ビ
ット情報判定回路２３の動作について図３を用いてさら
に説明する。図３において、（Ａ）は垂直同期パルスＶ
Ｄ、（Ｂ）〜（Ｉ）は８個のＪＫフリッフフロップ２３
１それぞれの端子Ｑの出力波形の一例、（Ｊ）〜（Ｑ）
はＤフリップフロップ２３２の端子Ｑ１〜Ｑ８の出力波
形、（Ｒ）はセレクタ２３３に入力されるメモリ読み出
し制御信号、（Ｓ）はセレクタ２３３の出力波形をそれ
ぞれ示している。

【００４０】図３に示す左側の１フィールドにおいて
は、８個のＪＫフリッフフロップ２３１がそれぞれ図３
（Ｂ）〜（Ｉ）に示すような波形を出力すれば、Ｄフリ
ップフロップ２３２は次のフィールドである右側の１フ
ィールドにおいて、ハイもしくはローに保持した図３
（Ｊ）〜（Ｑ）に示す波形を出力する。なお、左側の１
フィールドにおいては、Ｄフリップフロップ２３２の出
力やセレクタ２３３の出力は、前フィールドの状態を図
示していないので、図３（Ｊ）〜（Ｑ），（Ｓ）に示す
ようにハッチングを付して不定としている。

【００４１】そして、図３に示す右側の１フィールドに
おいては、図３（Ｊ）〜（Ｑ）に示す波形がメモリ読み
出し制御回路１６からの図３（Ｒ）に示すメモリ読み出
し制御信号によって選択されるので、セレクタ２３３の
出力波形は図３（Ｓ）に示す波形となる。図３（Ｓ）に
示す例においては、サブフィールドＳＦ１，ＳＦ３，Ｓ
Ｆ６〜ＳＦ８がローとなっているので、これらのサブフ
ィールドが無信号であり、リセット期間における駆動パ
ルスが停止されることになる。

【００４２】以上により、従来、あるサブフィールドに
おいて、入力画像信号が無信号の状態のときに発生して
いた放電セル部５の表示放電に直接関係しない補助的な
放電（リセット放電）を全てなくすことができる。よっ
て、黒浮きが抑えられ、コントラスト感も高まり、その
分、表示品位が向上する。また、リセット期間における
駆動パルスを停止させるので、表示放電に直接寄与しな
い無駄な消費電力も減少させることができる。

【００４３】＜第２実施例＞次に、本発明のプラズマデ
ィスプレイパネル表示装置の駆動制御装置の第２実施例
について説明する。本発明のプラズマディスプレイパネ
ル表示装置に用いるプラズマディスプレイパネルは図１
９，図２０と同様である。

【００４４】まず、図９を用いて本発明の駆動制御装置
の第２実施例について体系的に説明する。図９におい
て、ＲＳＴはリセット期間、ＡＤＲはアドレス期間、Ｓ
ＵＳは維持放電期間である。Ａ１〜Ａｍで示されるアド
レス電極２においては、アドレスパルスの有無を
“有”，“無”で表し、Ｘで示されるＸ電極３及びＹ１
〜Ｙｎで示されるＹ電極４においては、駆動パルス（イ
レーズパルス，ライトパルス，サステイン電圧ホールド
パルス，スキャンパルス，サステインパルス）の有無を
“○”，“×”で表している。図９は、プラズマディス
プレイパネル表示装置で表示する全ての有効画像領域内
において、サブフィールドＳＦ８のみ画像ビット情報が
全く存在しない場合を示している。

【００４５】この図９より分かるように、サブフィール
ドにおける画像ビット情報が全く存在しない状態を検出
したときには、リセット期間において、一例としてＸ電
極３及びＹ電極４への駆動パルス（イレーズパルス，ラ
イトパルス）の供給を停止することにより、Ｘ電極３と
Ｙ電極４との間で放電させるリセット放電を全て停止さ
せる。さらに、アドレス期間において、一例としてＸ電
極３及びＹ電極４への駆動パルス（サステイン電圧ホー
ルドパルス，スキャンパルス）の供給を全て停止させ
る。

【００４６】具体的には、画像ビット情報が全く存在し
ないサブフィールドＳＦ８においては、図８に示すよう
に、リセット期間及びアドレス期間において各電極３，
４に供給されるべき全てのパルスを停止させて、強制的
にパルスを何も印加しない状態にする。画像ビット情報
が存在する他のサブフィールドＳＦ１〜ＳＦ７において
は、従来と同様、図２１に示すように、リセット期間及
びアドレス期間においても各電極３，４にパルスを供給
する。

【００４７】この図８に示す駆動方法によると、図２２
と同様に、２５６階調（８ビット）を得るために、１フ
ィールド（１６．６ｍｓ）を輝度の相対比が異なる８個
のサブフィールド（ＳＦ１〜ＳＦ８）に分割し、画像ビ
ット情報のＬＳＢ（最下位ビット）からＭＳＢ（最上位
ビット）まで順番にサブフィールドを構成すると、図１
０に示すように、各サブフィールドにおけるリセット期
間及びアドレス期間は、画像ビット情報が全く存在しな
いサブフィールドＳＦ８では休止期間となり、他のサブ
フィールドＳＦ１〜ＳＦ７では従来通りのリセット期間
及びアドレス期間となる。

【００４８】ここで、第２実施例を実現するプラズマデ
ィスプレイパネル表示装置の駆動制御装置の構成につい
て、図７を用いて説明する。図７において、図１と同一
部分には同一符号を付し、その説明を適宜省略する。サ
ブフィールド画像ビット情報判定回路２３より出力され
たサブフィールド画像ビット情報は、リセット期間駆動
パルス一括停止回路２２，アドレス期間駆動パルス一括
停止回路２４，駆動パルス発生回路１７に入力される。

【００４９】リセット期間駆動パルス一括停止回路２２
は、サブフィールド画像ビット情報判定回路２３により
画像ビット情報がないと判定したサブフィールドに対し
ては、リセット期間で各電極３，４に供給される全ての
駆動パルスを強制的に停止させるリセット期間駆動パル
ス一括停止信号を駆動パルス発生回路１７に供給する。
これによって、画像ビット情報が全く存在しないと判定
したサブフィールドに対しては、リセット期間における
リセット放電が停止させられる。

【００５０】また、アドレス期間駆動パルス一括停止回
路２４は、サブフィールド画像ビット情報判定回路２３
により画像ビット情報がないと判定したサブフィールド
に対しては、アドレス期間で各電極３，４に供給される
全ての駆動パルスを強制的に停止させるアドレス期間駆
動パルス一括停止信号を駆動パルス発生回路１７に供給
する。これによって、画像ビット情報が全く存在しない
と判定したサブフィールドに対しては、アドレス期間に
おける駆動パルスが停止させられる。

【００５１】以上により、従来、特定のサブフィールド
において、入力画像ビット情報が全く存在しないときに
発生していた放電セル部５の表示放電に直接関係しない
補助的な放電（リセット放電）を全てなくすことができ
る。よって、黒浮きが抑えれ、コントラスト感も高ま
り、その分、表示品位が向上する。また、リセット期間
及びアドレス期間における駆動パルスを停止させるの
で、第１実施例よりもさらに消費電力を減少させること
ができる。

【００５２】＜第３実施例＞さらに、本発明のプラズマ
ディスプレイパネル表示装置の駆動制御装置の第３実施
例について説明する。本発明のプラズマディスプレイパ
ネル表示装置に用いるプラズマディスプレイパネルは図
１９，図２０と同様である。

【００５３】まず、図１３を用いて本発明の駆動制御装
置の第３実施例について体系的に説明する。図１３にお
いて、ＲＳＴはリセット期間、ＡＤＲはアドレス期間、
ＳＵＳは維持放電期間である。Ａ１〜Ａｍで示されるア
ドレス電極２においては、アドレスパルスの有無を
“有”，“無”で表し、Ｘで示されるＸ電極３及びＹ１
〜Ｙｎで示されるＹ電極４においては、駆動パルス（イ
レーズパルス，ライトパルス，サステイン電圧ホールド
パルス，スキャンパルス，サステインパルス）の有無を
“○”，“×”で表している。図１３は、プラズマディ
スプレイパネル表示装置で表示する全ての有効画像領域
内において、サブフィールドＳＦ８のみ画像ビット情報
が全く存在しない場合を示している。

【００５４】この図１３より分かるように、サブフィー
ルドにおける画像ビット情報が全く存在しない状態を検
出したときには、リセット期間において、Ｘ電極３及び
Ｙ電極４への駆動パルス（イレーズパルス，ライトパル
ス）の供給を停止することにより、Ｘ電極３とＹ電極４
との間で放電させるリセット放電を全て停止させる。さ
らに、維持放電期間において、Ｘ電極３及びＹ電極４へ
の駆動パルス（サステインパルス）の供給を全て停止す
る。

【００５５】具体的には、画像ビット情報が全く存在し
ないサブフィールドＳＦ８においては、図１２に示すよ
うに、リセット期間及び維持放電期間において各電極
３，４に供給されるべき全てのパルスを停止させて、強
制的にパルスを何も印加しない状態にする。画像ビット
情報が存在する他のサブフィールドＳＦ１〜ＳＦ７にお
いては、従来と同様、図２１に示すように、リセット期
間及び維持放電期間においても各電極３，４にパルスを
供給する。

【００５６】この図１２に示す駆動方法によると、図２
２と同様に、２５６階調（８ビット）を得るために、１
フィールド（１６．６ｍｓ）を輝度の相対比が異なる８
個のサブフィールド（ＳＦ１〜ＳＦ８）に分割し、画像
ビット情報のＬＳＢ（最下位ビット）からＭＳＢ（最上
位ビット）まで順番にサブフィールドを構成すると、図
１４に示すように、各サブフィールドにおけるリセット
期間及び維持放電期間は、画像ビット情報が全く存在し
ないサブフィールドＳＦ８では休止期間となり、他のサ
ブフィールドＳＦ１〜ＳＦ７では従来通りのリセット期
間及び維持放電期間となる。

【００５７】ここで、第３実施例を実現するプラズマデ
ィスプレイパネル表示装置の構成について、図１１を用
いて説明する。図１１において、図１と同一部分には同
一符号を付し、その説明を適宜省略する。サブフィール
ド画像ビット情報判定回路２３より出力されたサブフィ
ールド画像ビット情報は、リセット期間駆動パルス一括
停止回路２２，維持放電期間駆動パルス一括停止回路２
５，駆動パルス発生回路１７に入力される。

【００５８】リセット期間駆動パルス一括停止回路２２
は、サブフィールド画像ビット情報判定回路２３により
画像ビット情報がないと判定したサブフィールドに対し
ては、リセット期間で各電極３，４に供給される全ての
駆動パルスを強制的に停止させるリセット期間駆動パル
ス一括停止信号を駆動パルス発生回路１７に供給する。
これによって、画像ビット情報が全く存在しないと判定
したサブフィールドに対しては、リセット期間における
リセット放電が停止させられる。

【００５９】また、維持放電期間駆動パルス一括停止回
路２５は、サブフィールド画像ビット情報判定回路２３
により画像ビット情報がないと判定したサブフィールド
に対しては、維持放電期間で各電極３，４に供給される
全ての駆動パルスを強制的に停止させる維持放電期間駆
動パルス一括停止信号を駆動パルス発生回路１７に供給
する。これによって、画像ビット情報が全く存在しない
と判定したサブフィールドに対しては、維持放電期間に
おける駆動パルスが停止させられる。

【００６０】以上により、従来、特定のサブフィールド
において、入力画像ビット情報が全く存在しないときに
発生していた放電セル部５の表示放電に直接関係しない
補助的な放電（リセット放電）を全てなくすことができ
る。よって、黒浮きが抑えれ、コントラスト感も高ま
り、その分、表示品位が向上する。また、リセット期間
及び維持放電期間における駆動パルスを停止させるの
で、第１実施例よりもさらに消費電力を減少させること
ができる。

【００６１】＜第４実施例＞引き続き、本発明のプラズ
マディスプレイパネル表示装置の駆動制御装置の第４実
施例について説明する。本発明のプラズマディスプレイ
パネル表示装置に用いるプラズマディスプレイパネルは
図１９，図２０と同様である。

【００６２】まず、図１７を用いて本発明の駆動方法の
第４実施例について体系的に説明する。図１７におい
て、ＲＳＴはリセット期間、ＡＤＲはアドレス期間、Ｓ
ＵＳは維持放電期間である。Ａ１〜Ａｍで示されるアド
レス電極２においては、アドレスパルスの有無を
“有”，“無”で表し、Ｘで示されるＸ電極３及びＹ１
〜Ｙｎで示されるＹ電極４においては、駆動パルス（イ
レーズパルス，ライトパルス，サステイン電圧ホールド
パルス，サステインパルス）の有無を“○”，“×”で
表している。図１７は、プラズマディスプレイパネル表
示装置で表示する全ての有効画像領域内において、サブ
フィールドＳＦ８のみ画像ビット情報が全く存在しない
場合を示している。

【００６３】この図１７より分かるように、サブフィー
ルドにおける画像ビット情報が全く存在しない状態を検
出したときには、リセット期間において、Ｘ電極３及び
Ｙ電極４への駆動パルス（イレーズパルス，ライトパル
ス）の供給を停止することにより、Ｘ電極３とＹ電極４
との間で放電させるリセット放電を全て停止させる。さ
らに、アドレス期間と維持放電期間の双方において、Ｘ
電極３及びＹ電極４への駆動パルス（サステイン電圧ホ
ールドパルス，スキャンパルス，サステインパルス）の
供給を全て停止する。

【００６４】具体的には、画像ビット情報が全く存在し
ないサブフィールドＳＦ８においては、図１６に示すよ
うに、リセット期間，アドレス期間，維持放電期間の全
てにおいて、各電極３，４に供給されるべき全てのパル
スを停止させて、強制的にパルスを何も印加しない状態
にする。画像ビット情報が存在する他のサブフィールド
ＳＦ１〜ＳＦ７においては、従来と同様、図２１に示す
ように、リセット期間及び維持放電期間においても各電
極３，４にパルスを供給する。

【００６５】この図１６に示す駆動方法によると、図２
２と同様に、２５６階調（８ビット）を得るために、１
フィールド（１６．６ｍｓ）を輝度の相対比が異なる８
個のサブフィールド（ＳＦ１〜ＳＦ８）に分割し、画像
ビット情報のＬＳＢ（最下位ビット）からＭＳＢ（最上
位ビット）まで順番にサブフィールドを構成すると、図
１８に示すように、各サブフィールドにおけるリセット
期間，アドレス期間，維持放電期間は、画像ビット情報
が全く存在しないサブフィールドＳＦ８では休止期間と
なり、他のサブフィールドＳＦ１〜ＳＦ７では従来通り
のリセット期間，アドレス期間，維持放電期間となる。

【００６６】ここで、第４実施例のプラズマディスプレ
イパネル表示装置の構成について、図１５を用いて説明
する。図１５において、図１と同一部分には同一符号を
付し、その説明を適宜省略する。サブフィールド画像ビ
ット情報判定回路２３より出力されたサブフィールド画
像ビット情報は、リセット期間駆動パルス一括停止回路
２２，アドレス期間駆動パルス一括停止回路２４，維持
放電期間駆動パルス一括停止回路２５，駆動パルス発生
回路１７に入力される。

【００６７】リセット期間駆動パルス一括停止回路２２
は、サブフィールド画像ビット情報判定回路２３により
画像ビット情報がないと判定したサブフィールドに対し
ては、リセット期間で各電極３，４に供給される全ての
駆動パルスを強制的に停止させるリセット期間駆動パル
ス一括停止信号を駆動パルス発生回路１７に供給する。
これによって、画像ビット情報が全く存在しないと判定
したサブフィールドに対しては、リセット期間における
リセット放電が停止させられる。

【００６８】また、アドレス期間駆動パルス一括停止回
路２４は、サブフィールド画像ビット情報判定回路２３
により画像ビット情報がないと判定したサブフィールド
に対しては、アドレス期間で各電極３，４に供給される
全ての駆動パルスを強制的に停止させるアドレス期間駆
動パルス一括停止信号を駆動パルス発生回路１７に供給
する。これによって、画像ビット情報が全く存在しない
と判定したサブフィールドに対しては、アドレス期間に
おける駆動パルスが停止させられる。

【００６９】さらに、維持放電期間駆動パルス一括停止
回路２５は、サブフィールド画像ビット情報判定回路２
３により画像ビット情報がないと判定したサブフィール
ドに対しては、維持放電期間で各電極３，４に供給され
る全ての駆動パルスを強制的に停止させる維持放電期間
駆動パルス一括停止信号を駆動パルス発生回路１７に供
給する。これによって、画像ビット情報が全く存在しな
いと判定したサブフィールドに対しては、維持放電期間
における駆動パルスが停止させられる。

【００７０】以上により、従来、特定のサブフィールド
において、入力画像ビット情報が全く存在しないときに
発生していた放電セル部５の表示放電に直接関係しない
補助的な放電（リセット放電）を全てなくことができ
る。よって、黒浮きが抑えれ、コントラスト感も高ま
り、その分、表示品位が向上する。また、リセット期
間，アドレス期間，維持放電期間の全てにおける駆動パ
ルスを停止させるので、第１〜第３実施例よりもさらに
消費電力を減少させることができる。

【００７１】なお、第１〜第４実施例では、ＡＣ方式プ
ラズマディスプレイパネル１を備えたプラズマディスプ
レイパネル表示装置について説明したが、本発明の駆動
制御装置は、ＤＣ方式プラズマディスプレイパネルを備
えたプラズマディスプレイパネル表示装置を含め、表示
放電（表示書き込み放電及び維持放電）を行う以外に、
補助放電（表示放電に直接関係のない補助的な放電）も
行うプラズマディスプレイパネル表示装置の全てに対し
て同様に適用することができる。例えば、中間調表示に
直接関わらない補助放電をアドレス期間に行うようにし
たプラズマディスプレイパネル表示装置においても、同
様に、補助放電に関わる駆動パルスを停止する。

【００７２】さらに、本発明は本実施例で示した図１，
図７，図１１，図１５の構成に限定されることはなく、
本発明の要旨を逸脱しない範囲において種々変更可能で
ある。一例として本実施例では、リセット期間駆動パル
ス一括停止回路２２，アドレス期間駆動パルス一括停止
回路２４，維持放電期間駆動パルス一括停止回路２５を
用いてそれぞれの期間における駆動パルスを停止してい
るが、次のように構成してもよい。即ち、サブフィール
ド画像ビット情報判定回路２２より出力されるサブフィ
ールド画像ビット情報をＸ電極駆動回路１９やＹ電極駆
動回路２０に入力し、Ｘ電極駆動回路１９やＹ電極駆動
回路２０において高圧パルスの電圧値を０とすることに
よって、それぞれの期間においてプラズマディスプレイ
パネル１に供給（印加）する駆動パルスを停止させるこ
ともできる。

【００７３】

【発明の効果】以上詳細に説明したように、本発明のプ
ラズマディスプレイパネル表示装置の駆動制御装置は、
画像信号を貯蔵するメモリと、このメモリへの画像信号
の書き込みを制御するメモリ書き込み制御回路と、メモ
リよりサブフィールド毎に画像ビット信号を読み出すよ
う制御するメモリ読み出し制御回路と、１サブフィール
ド中に画像ビット情報が存在するか否かを判定するサブ
フィールド画像ビット情報判定回路と、このサブフィー
ルド画像ビット情報判定回路により画像ビット情報が全
く存在しないと判定したサブフィールドに対しては、リ
セット期間における駆動パルスを停止するリセット期間
駆動パルス停止手段とを備えて構成したので、黒レベル
を下げてコントラストを向上させることができる。ま
た、消費電力も削減することができる。さらに、アドレ
ス期間における駆動パルスを停止するアドレス期間駆動
パルス停止手段や、維持放電期間における駆動パルスを
停止する維持放電期間駆動パルス停止手段をさらに備え
れば、消費電力をさらに効率的に削減することができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すブロック図である。

【図２】図１のさらに詳細な構成を示すブロック図であ
る。

【図３】図２の動作を説明するためのタイミング図であ
る。

【図４】本発明の第１実施例による表示動作を説明する
ための駆動波形の一例を示す図である。

【図５】本発明の第１実施例を体系的に示す図である。

【図６】本発明の第１実施例でサブフィールド分割によ
る中間調表示をする場合の動作の一例を示す図である。

【図７】本発明の第２実施例を示すブロック図である。

【図８】本発明の第２実施例による表示動作を説明する
ための駆動波形の一例を示す図である。

【図９】本発明の第２実施例を体系的に示す図である。

【図１０】本発明の第２実施例でサブフィールド分割に
よる中間調表示をする場合の動作の一例を示す図であ
る。

【図１１】本発明の第３実施例を示すブロック図であ
る。

【図１２】本発明の第３実施例による表示動作を説明す
るための駆動波形の一例を示す図である。

【図１３】本発明の第３実施例を体系的に示す図であ
る。

【図１４】本発明の第３実施例でサブフィールド分割に
よる中間調表示をする場合の動作の一例を示す図であ
る。

【図１５】本発明の第４実施例を示すブロック図であ
る。

【図１６】本発明の第４実施例による表示動作を説明す
るための駆動波形の一例を示す図である。

【図１７】本発明の第４実施例を体系的に示す図であ
る。

【図１８】本発明の第４実施例でサブフィールド分割に
よる中間調表示をする場合の動作の一例を示す図であ
る。

【図１９】３電極方式の面放電型プラズマディスプレイ
パネルを簡略的に示す平面図である。

【図２０】３電極方式の面放電型プラズマディスプレイ
パネルの断面の一例を示す部分斜視図である。

【図２１】従来例による表示動作を説明するための駆動
波形の一例を示す図である。

【図２２】従来例でサブフィールド分割による中間調表
示をする場合の動作の一例を示す図である。

【図２３】従来例を体系的に示す図である。

【符号の説明】

１ プラズマディスプレイパネル ２ アドレス電極 ３ Ｘ電極 ４ Ｙ電極 ５ 放電セル部 １４ フレームメモリ １５ メモリ書き込み制御回路 １６ メモリ読み出し制御回路 １７ 駆動パルス発生回路 １８ アドレス電極駆動回路 １９ Ｘ電極駆動回路 ２０ Ｙ電極駆動回路 ２２ リセット期間駆動パルス一括停止回路（リセット
期間駆動パルス停止手段） ２３ サブフィールド画像ビット情報判定回路 ２４ アドレス期間駆動パルス一括停止回路（アドレス
期間駆動パルス停止手段） ２５ 維持放電期間駆動パルス一括停止回路（維持放電
期間駆動パルス停止手段）

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年３月７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】また、Ｙ電極４は、アドレス期間のほとん
どでは、アドレスパルスと同電位のＶａなる電圧で固定
されているが、アドレス電極に印加されるシリアルデー
タに対応して、Ｙ電極４における電極Ｙ１から電極Ｙｎ
に向かって１行ずつ順番に、アドレスパルスと同位相
で、０Ｖの電圧にするスキャンパルスが印加される。こ
れにより、アドレス電極２にアドレスパルスが印加され
ると共に、Ｙ電極４にスキャンパルスが印加されている
場合にのみ、電圧Ｖａが、リセット期間後に残留してい
る壁電荷に重畳されて放電開始電圧以上になるため表示
書き込み放電が起こり、画像ビット情報が書き込まれ
る。また、このときにリセット期間における上記の全
画面一括書き込み時と同様に放電セル部５内に壁電荷が
残留する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】そして、維持放電期間では、Ｙ電極４とＸ
電極３に放電を維持させるためのサステインパルスを交
互に印加する。このとき、アドレス電極２は０Ｖに固定
しているが、アドレス期間において画像ビット情報が書
き込まれた放電セル部５に残留している壁電荷の量とサ
ステインパルスのみで再放電（維持放電）する。従っ
て、維持放電期間では、アドレス期間で画像ビット情報
が書き込まれた放電セル部５のみ、サステインパルスを
印加した回数だけ放電が持続する。このように、ＡＣ方
式プラズマディスプレイパネルには、セル自体に壁電荷
を残留させることにより、パネルにメモリ機能を持たせ
ることができる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】それぞれのサブフィールドは、上述のよう
に、リセット期間，アドレス期間，維持放電期間で構成
される。サブフィールド毎に維持期間の長さが異なって
いるのは、ビットの重み付けに相当した維持パルス（サ
ステインパルス）数を印加しているためである。実際に
印加される維持パルス数は、ＬＳＢより、１，２，４，
…，１２８であり、発光輝度を稼ぐためにさらにそのＮ
倍（Ｎは正の整数）のパルス数を印加している。

Claims (3)

【特許請求の範囲】
1. 【請求項１】１フィールドを複数のサブフィールドに分
   割して画像信号の中間調表示を行うようにし、前記サブ
   フィールドをリセット期間とアドレス期間と維持放電期
   間とで構成し、前記アドレス期間及び前記維持放電期間
   において前記画像信号の中間調表示に関わる表示放電を
   行うと共に、前記リセット期間もしくは前記アドレス期
   間において前記中間調表示には直接関わらない補助放電
   を行うように駆動するプラズマディスプレイパネル表示
   装置の駆動制御装置において、 前記画像信号を貯蔵するメモリと、 前記メモリへの前記画像信号の書き込みを制御するメモ
   リ書き込み制御回路と、 前記メモリより前記画像信号をサブフィールド毎に読み
   出すよう制御するメモリ読み出し制御回路と、 １サブフィールド中に画像ビット情報が存在するか否か
   を判定するサブフィールド画像ビット情報判定回路と、 前記サブフィールド画像ビット情報判定回路により前記
   画像ビット情報が全く存在しないと判定したサブフィー
   ルドに対しては、前記リセット期間における駆動パルス
   を停止するリセット期間駆動パルス停止手段とを備えて
   構成したことを特徴とするプラズマディスプレイパネル
   表示装置の駆動制御装置。
2. 【請求項２】前記サブフィールド画像ビット情報判定回
   路により前記画像ビット情報が全く存在しないと判定し
   たサブフィールドに対しては、前記アドレス期間におけ
   る駆動パルスを停止するアドレス期間駆動パルス停止手
   段をさらに備えて構成したことを特徴とする請求項１記
   載のプラズマディスプレイパネル表示装置の駆動制御装
   置。
3. 【請求項３】前記サブフィールド画像ビット情報判定回
   路により前記画像ビット情報が全く存在しないと判定し
   たサブフィールドに対しては、前記維持放電期間におけ
   る駆動パルスを停止する維持放電期間駆動パルス停止手
   段をさらに備えて構成したことを特徴とする請求項１ま
   たは２のいずれかに記載のプラズマディスプレイパネル
   表示装置の駆動制御装置。