JPH10163540A - 超電導集積回路用抵抗素子 - Google Patents
超電導集積回路用抵抗素子Info
- Publication number
- JPH10163540A JPH10163540A JP8315915A JP31591596A JPH10163540A JP H10163540 A JPH10163540 A JP H10163540A JP 8315915 A JP8315915 A JP 8315915A JP 31591596 A JP31591596 A JP 31591596A JP H10163540 A JPH10163540 A JP H10163540A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- film
- molybdenum
- integrated circuit
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【課題】 モリブデン膜を抵抗体として超電導集積回路
用抵抗素子を構成する場合に、エッチング加工後の抵抗
体の平面的な寸法がホトレジストの寸法に対して大幅に
縮小し、シート抵抗値の設計値からのずれが大きくな
る。また、抵抗体の側面が基板に対して傾斜し、その傾
斜がウエハのロットごとにばらつくことによって、ロッ
トごとのシート抵抗値のばらつきが大きくなる。 【解決手段】 モリブデン膜で構成される抵抗体４の上
面の一部または全部に接したシリコン膜３を設ける。
用抵抗素子を構成する場合に、エッチング加工後の抵抗
体の平面的な寸法がホトレジストの寸法に対して大幅に
縮小し、シート抵抗値の設計値からのずれが大きくな
る。また、抵抗体の側面が基板に対して傾斜し、その傾
斜がウエハのロットごとにばらつくことによって、ロッ
トごとのシート抵抗値のばらつきが大きくなる。 【解決手段】 モリブデン膜で構成される抵抗体４の上
面の一部または全部に接したシリコン膜３を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、超電導集積回路に
係り、特に抵抗体の平面的な幅が２．５μｍ以下で、し
かも抵抗値の精度が高く、回路を高集積化するのに好適
な、超電導集積回路用抵抗素子の構造に関する。
係り、特に抵抗体の平面的な幅が２．５μｍ以下で、し
かも抵抗値の精度が高く、回路を高集積化するのに好適
な、超電導集積回路用抵抗素子の構造に関する。
【０００２】
【従来の技術】従来、超電導集積回路用抵抗素子の構造
に関しては、エス・ハスオ；“ハイ−スピード ジョセ
フソン インテグレイテッド サーキット テクノロジ
ー”アイ・イー・イー・イー トランザクションズ オ
ン マグネティックス、２５巻、第２号、１９８９年３
月、７４０頁から７４９頁まで (S. Hasuo; High-Spee
d Josephson Integrated Circuit Technology IEEETran
sactions on Magnetics, Vol. 25, No. 2, March, 198
9, pp.740-749.)に記載のように、抵抗体をモリブデン
膜で構成していた。
に関しては、エス・ハスオ；“ハイ−スピード ジョセ
フソン インテグレイテッド サーキット テクノロジ
ー”アイ・イー・イー・イー トランザクションズ オ
ン マグネティックス、２５巻、第２号、１９８９年３
月、７４０頁から７４９頁まで (S. Hasuo; High-Spee
d Josephson Integrated Circuit Technology IEEETran
sactions on Magnetics, Vol. 25, No. 2, March, 198
9, pp.740-749.)に記載のように、抵抗体をモリブデン
膜で構成していた。
【０００３】
【発明が解決しようとする課題】超電導集積回路用抵抗
素子を構成する抵抗体はモリブデン膜または窒化モリブ
デン膜で構成される。従来の技術においては、モリブデ
ン膜を所望の形状の抵抗体に加工する場合は、通常、ホ
トレジストをマスクとして、ＣＦ4と酸素の混合ガスを
エッチングガスとした反応性イオンエッチング法を用い
る。
素子を構成する抵抗体はモリブデン膜または窒化モリブ
デン膜で構成される。従来の技術においては、モリブデ
ン膜を所望の形状の抵抗体に加工する場合は、通常、ホ
トレジストをマスクとして、ＣＦ4と酸素の混合ガスを
エッチングガスとした反応性イオンエッチング法を用い
る。
【０００４】ＣＦ4と酸素の混合ガスをエッチングガス
として用いた場合、モリブデンのみならずホトレジスト
もまたエッチングされる。しかも、ホトレジストのエッ
チング速度はモリブデンのエッチング速度よりも２倍以
上速い。そのため、エッチング中にホトレジストの水平
方向の寸法が縮小し、エッチング終了後の抵抗体の上面
の寸法は、ホトレジストの最初の寸法よりも大幅に縮小
する。また、エッチング終了後のモリブデン抵抗体の側
面は、基板に対して垂直とならず（実際には、２５度以
下の斜面になることも多い）、抵抗体の断面形状は台形
状になる。
として用いた場合、モリブデンのみならずホトレジスト
もまたエッチングされる。しかも、ホトレジストのエッ
チング速度はモリブデンのエッチング速度よりも２倍以
上速い。そのため、エッチング中にホトレジストの水平
方向の寸法が縮小し、エッチング終了後の抵抗体の上面
の寸法は、ホトレジストの最初の寸法よりも大幅に縮小
する。また、エッチング終了後のモリブデン抵抗体の側
面は、基板に対して垂直とならず（実際には、２５度以
下の斜面になることも多い）、抵抗体の断面形状は台形
状になる。
【０００５】このため、シート抵抗値は、ホトレジスト
の寸法から計算されるものとは異なるものになる。ま
た、抵抗体側面の基板に対する角度はウエハのロットに
よってばらつきが大きく、ロットごとのシート抵抗値の
ばらつきの原因になる。特に、素子の高集積化を目的と
してモリブデン抵抗体の幅（電流を流す方向に対して直
角な方向の平面的な幅）を通常の３μｍ以下、特に２．
５μｍ以下とする場合には、抵抗体の幅に対する斜面の
部分の割合が大きくなり、シート抵抗値の設計値からの
ずれ、及びシート抵抗値のロット間ばらつきは超電導集
積回路の歩留まりに大きな影響を与える。
の寸法から計算されるものとは異なるものになる。ま
た、抵抗体側面の基板に対する角度はウエハのロットに
よってばらつきが大きく、ロットごとのシート抵抗値の
ばらつきの原因になる。特に、素子の高集積化を目的と
してモリブデン抵抗体の幅（電流を流す方向に対して直
角な方向の平面的な幅）を通常の３μｍ以下、特に２．
５μｍ以下とする場合には、抵抗体の幅に対する斜面の
部分の割合が大きくなり、シート抵抗値の設計値からの
ずれ、及びシート抵抗値のロット間ばらつきは超電導集
積回路の歩留まりに大きな影響を与える。
【０００６】超電導集積回路を動作させる場合、シート
抵抗値の設計値からのずれおよびロット間ばらつきを共
に少なくとも±１０％以内にする必要がある。例えば、
膜厚が１００ｎｍで平面的な設計寸法が幅１．５μｍの
モリブデン抵抗体を作製する場合、抵抗体の上面の仕上
り幅は、ホトレジストの最初の水平方向の寸法と比較し
て約０．４μｍ縮小した。その結果、シート抵抗の値は
設計値よりも約４０％大きくなり、ロット間ばらつき
は、約±３５％になっていた。このことが、高集積化さ
れた超電導集積回路用抵抗素子を動作させるために障害
となっていた。
抵抗値の設計値からのずれおよびロット間ばらつきを共
に少なくとも±１０％以内にする必要がある。例えば、
膜厚が１００ｎｍで平面的な設計寸法が幅１．５μｍの
モリブデン抵抗体を作製する場合、抵抗体の上面の仕上
り幅は、ホトレジストの最初の水平方向の寸法と比較し
て約０．４μｍ縮小した。その結果、シート抵抗の値は
設計値よりも約４０％大きくなり、ロット間ばらつき
は、約±３５％になっていた。このことが、高集積化さ
れた超電導集積回路用抵抗素子を動作させるために障害
となっていた。
【０００７】本発明の目的は、エッチング加工した後の
抵抗体の幅のホトレジスト寸法からのずれを小さくし、
かつ加工後の抵抗体の断面形状を長方形に近いものにす
ることによって、特に幅が微細で回路の高集積化に適し
た抵抗体を有する集積回路用抵抗素子において、シート
抵抗値の設計値からのずれ、およびロット間ばらつきを
小さくするのに適した超電導集積回路用抵抗素子の構造
を提供することにある。
抵抗体の幅のホトレジスト寸法からのずれを小さくし、
かつ加工後の抵抗体の断面形状を長方形に近いものにす
ることによって、特に幅が微細で回路の高集積化に適し
た抵抗体を有する集積回路用抵抗素子において、シート
抵抗値の設計値からのずれ、およびロット間ばらつきを
小さくするのに適した超電導集積回路用抵抗素子の構造
を提供することにある。
【０００８】
【課題を解決するための手段】上記本発明の目的は、モ
リブデン膜または窒化モリブデン膜のいずれかの薄膜を
抵抗体として構成される超電導集積回路用抵抗素子にお
いて、抵抗体の上面に接し、かつ抵抗体の上面のうちで
超電導配線と接続されている部分以外のすべての部分を
被覆し、かつ抵抗体の上面以外の領域には存在しないよ
うなシリコン膜を有することを特徴とする超電導集積回
路用抵抗素子によって達成される。
リブデン膜または窒化モリブデン膜のいずれかの薄膜を
抵抗体として構成される超電導集積回路用抵抗素子にお
いて、抵抗体の上面に接し、かつ抵抗体の上面のうちで
超電導配線と接続されている部分以外のすべての部分を
被覆し、かつ抵抗体の上面以外の領域には存在しないよ
うなシリコン膜を有することを特徴とする超電導集積回
路用抵抗素子によって達成される。
【０００９】また、本発明の目的は、抵抗体の電流を流
す方向に対して直角な方向の平面的な幅は２．５μｍ以
下であることを特徴とする超電導集積回路用抵抗素子に
よって達成される。
す方向に対して直角な方向の平面的な幅は２．５μｍ以
下であることを特徴とする超電導集積回路用抵抗素子に
よって達成される。
【００１０】また、本発明の目的は、抵抗体は、抵抗体
保護層によって被覆されており、かつ、抵抗体保護層に
被覆されていない部分において、超電導配線と接続され
ており、抵抗体と超電導配線が接続されている部分の面
積は、８μｍ2以下であることを特徴とする超電導集積
回路用抵抗素子によって達成される。
保護層によって被覆されており、かつ、抵抗体保護層に
被覆されていない部分において、超電導配線と接続され
ており、抵抗体と超電導配線が接続されている部分の面
積は、８μｍ2以下であることを特徴とする超電導集積
回路用抵抗素子によって達成される。
【００１１】
【発明の実施の形態】以下、本発明を実施例を挙げて詳
細に説明する。図１は、本発明の実施例による超電導集
積回路用抵抗素子の一部を示す断面図である。シリコン
基板１上に圧力２．０Ｐａのアルゴンガスを用いた高周
波マグネトロンスパッタによって二酸化シリコンを３０
０ｎｍ堆積して下地絶縁膜２とする。下地絶縁膜２上
に、圧力０．２７Ｐａのアルゴンガスを用いた直流マグ
ネトロンスパッタによってモリブデンを１００ｎｍ堆積
し、続いて、真空を破ることなく、圧力１．３Ｐａのア
ルゴンガスを用いた高周波マグネトロンスパッタによっ
てシリコンを３０ｎｍ堆積する。
細に説明する。図１は、本発明の実施例による超電導集
積回路用抵抗素子の一部を示す断面図である。シリコン
基板１上に圧力２．０Ｐａのアルゴンガスを用いた高周
波マグネトロンスパッタによって二酸化シリコンを３０
０ｎｍ堆積して下地絶縁膜２とする。下地絶縁膜２上
に、圧力０．２７Ｐａのアルゴンガスを用いた直流マグ
ネトロンスパッタによってモリブデンを１００ｎｍ堆積
し、続いて、真空を破ることなく、圧力１．３Ｐａのア
ルゴンガスを用いた高周波マグネトロンスパッタによっ
てシリコンを３０ｎｍ堆積する。
【００１２】堆積したシリコン膜上に抵抗パターニング
用の幅１．５μｍのホトレジストを形成し、圧力２７Ｐ
ａのＣＦ4ガスを用いた反応性イオンエッチングによっ
てまずシリコン膜を加工し、抵抗体保護層３を形成す
る。圧力２７ＰａのＣＦ4ガスを用いた場合、モリブデ
ン膜はエッチングされないので、エッチングはシリコン
膜とモリブデン膜の界面で停止し、モリブデン膜が損傷
を受けることはない。
用の幅１．５μｍのホトレジストを形成し、圧力２７Ｐ
ａのＣＦ4ガスを用いた反応性イオンエッチングによっ
てまずシリコン膜を加工し、抵抗体保護層３を形成す
る。圧力２７ＰａのＣＦ4ガスを用いた場合、モリブデ
ン膜はエッチングされないので、エッチングはシリコン
膜とモリブデン膜の界面で停止し、モリブデン膜が損傷
を受けることはない。
【００１３】次に、上記のエッチングによって形成した
シリコン膜のパターンをマスクとして、分圧１３Ｐａの
ＣＦ4と分圧１０Ｐａの酸素の混合ガスを用いた反応性
イオンエッチングによって、モリブデン膜を加工し、抵
抗体４を形成する。分圧１３ＰａのＣＦ4と分圧１０Ｐ
ａの酸素の混合ガスによってモリブデン膜のみならずシ
リコン膜もエッチングされるが、モリブデン膜とシリコ
ン膜のエッチング速度の比は約４：１であるので、モリ
ブデン膜をエッチングする間に、マスクとなるシリコン
膜がエッチングされて水平方向に後退する量が少ない。
従って、抵抗体４の側面は基板に対してほぼ垂直にな
り、抵抗体４の断面は長方形に近い形で加工できる。抵
抗体４の上面の水平方向の寸法は、抵抗体保護層３を加
工するのに用いたホトレジストの最初の水平方向の寸法
と比較して、たかだか０．１μｍ程度小さくなるだけで
ある。
シリコン膜のパターンをマスクとして、分圧１３Ｐａの
ＣＦ4と分圧１０Ｐａの酸素の混合ガスを用いた反応性
イオンエッチングによって、モリブデン膜を加工し、抵
抗体４を形成する。分圧１３ＰａのＣＦ4と分圧１０Ｐ
ａの酸素の混合ガスによってモリブデン膜のみならずシ
リコン膜もエッチングされるが、モリブデン膜とシリコ
ン膜のエッチング速度の比は約４：１であるので、モリ
ブデン膜をエッチングする間に、マスクとなるシリコン
膜がエッチングされて水平方向に後退する量が少ない。
従って、抵抗体４の側面は基板に対してほぼ垂直にな
り、抵抗体４の断面は長方形に近い形で加工できる。抵
抗体４の上面の水平方向の寸法は、抵抗体保護層３を加
工するのに用いたホトレジストの最初の水平方向の寸法
と比較して、たかだか０．１μｍ程度小さくなるだけで
ある。
【００１４】上記の抵抗体保護層３及び下地絶縁膜２の
上に、圧力２．０Ｐａのアルゴンガスを用いた高周波マ
グネトロンスパッタによって二酸化シリコンを２００ｎ
ｍ堆積する。ホトレジストをマスクとし、分圧３Ｐaの
ＣＨＦ3と分圧１Ｐａの酸素の混合ガスを用いて、上記
の二酸化シリコン膜をエッチング加工してコンタクト用
のスルーホールを形成し、残った二酸化シリコン膜を、
層間絶縁層５とする。ただし二酸化シリコン膜をエッチ
ングする場合、下の抵抗体保護層３を構成するシリコン
膜を全くエッチングしないか、あるいは多少エッチング
しても抵抗体４の上に残るシリコン膜の膜厚が１０ｎｍ
以上になるようにする。
上に、圧力２．０Ｐａのアルゴンガスを用いた高周波マ
グネトロンスパッタによって二酸化シリコンを２００ｎ
ｍ堆積する。ホトレジストをマスクとし、分圧３Ｐaの
ＣＨＦ3と分圧１Ｐａの酸素の混合ガスを用いて、上記
の二酸化シリコン膜をエッチング加工してコンタクト用
のスルーホールを形成し、残った二酸化シリコン膜を、
層間絶縁層５とする。ただし二酸化シリコン膜をエッチ
ングする場合、下の抵抗体保護層３を構成するシリコン
膜を全くエッチングしないか、あるいは多少エッチング
しても抵抗体４の上に残るシリコン膜の膜厚が１０ｎｍ
以上になるようにする。
【００１５】これは、ＣＨＦ3と分圧１Ｐａの酸素の混
合ガスによってモリブデン膜がエッチングされるのを防
止するためであり、また後述するように酸素によりモリ
ブデン膜が酸化されるのを防止するためでもある。抵抗
体４の上に残ったシリコン膜は、圧力２７ＰａのＣＦ4
を用いた反応性イオンエッチングによってエッチング除
去する。前述したように、ＣＦ4ガスによってはモリブ
デン膜はエッチングされることはなく、抵抗体４の損傷
を避けることができる。
合ガスによってモリブデン膜がエッチングされるのを防
止するためであり、また後述するように酸素によりモリ
ブデン膜が酸化されるのを防止するためでもある。抵抗
体４の上に残ったシリコン膜は、圧力２７ＰａのＣＦ4
を用いた反応性イオンエッチングによってエッチング除
去する。前述したように、ＣＦ4ガスによってはモリブ
デン膜はエッチングされることはなく、抵抗体４の損傷
を避けることができる。
【００１６】続いて、真空を破ることなく、圧力１．５
Ｐａのアルゴンガスを用いた直流マグネトロンスパッタ
によってニオブを２５０ｎｍ堆積する。堆積されたニオ
ブを、ホトレジストをマスクとして、圧力２７ＰａのＣ
Ｆ4を用いた反応性イオンエッチングによって加工し
て、超電導配線６とする。モリブデン膜とシリコン膜は
真空中で連続堆積しており、また、抵抗体４上のシリコ
ン膜のエッチングには、上述のごとく酸素ガスを用いな
いので、ニオブ膜と接触する抵抗体４のモリブデン膜の
表面が酸化されることがない。
Ｐａのアルゴンガスを用いた直流マグネトロンスパッタ
によってニオブを２５０ｎｍ堆積する。堆積されたニオ
ブを、ホトレジストをマスクとして、圧力２７ＰａのＣ
Ｆ4を用いた反応性イオンエッチングによって加工し
て、超電導配線６とする。モリブデン膜とシリコン膜は
真空中で連続堆積しており、また、抵抗体４上のシリコ
ン膜のエッチングには、上述のごとく酸素ガスを用いな
いので、ニオブ膜と接触する抵抗体４のモリブデン膜の
表面が酸化されることがない。
【００１７】従って、抵抗体の本来の抵抗以外の抵抗
が、抵抗体４と超電導配線６の接続する部分において現
れることがない。そのため、抵抗体４の幅を３μｍ以下
で精度よく加工することができ、抵抗体４と超電導配線
６が接触する部分の面積が８μｍ2以下であるような超
電導集積回路用抵抗素子が実現することができるように
なる。
が、抵抗体４と超電導配線６の接続する部分において現
れることがない。そのため、抵抗体４の幅を３μｍ以下
で精度よく加工することができ、抵抗体４と超電導配線
６が接触する部分の面積が８μｍ2以下であるような超
電導集積回路用抵抗素子が実現することができるように
なる。
【００１８】上記の実施例の超電導集積回路用抵抗素子
を１０枚の３インチシリコンウエハ上に作製し、４．２
Ｋにおいて抵抗値を測定すれば、シート抵抗の平均値は
設計値に対して７％程度高くそのロット間ばらつきは約
±８％となり、約１．５μｍ幅の抵抗体で構成される超
電導集積回路用抵抗素子を用いて作製した超電導集積回
路の動作を可能にすることができる。
を１０枚の３インチシリコンウエハ上に作製し、４．２
Ｋにおいて抵抗値を測定すれば、シート抵抗の平均値は
設計値に対して７％程度高くそのロット間ばらつきは約
±８％となり、約１．５μｍ幅の抵抗体で構成される超
電導集積回路用抵抗素子を用いて作製した超電導集積回
路の動作を可能にすることができる。
【００１９】本実施例においては、抵抗体の材料として
モリブデン膜を用いたが、これに替えて窒化モリブデン
膜等を用いてもよい。
モリブデン膜を用いたが、これに替えて窒化モリブデン
膜等を用いてもよい。
【００２０】
【発明の効果】以上説明したごとく本発明によれば、モ
リブデン膜または窒化モリブデン膜の薄膜を抵抗体とし
て構成される超電導集積回路用抵抗素子において、エッ
チング加工後の抵抗体の寸法が、ホトレジストの寸法に
対して大幅に縮小したり、抵抗体の側面が基板に対して
垂直でなくなったりするのを防止することができる。
リブデン膜または窒化モリブデン膜の薄膜を抵抗体とし
て構成される超電導集積回路用抵抗素子において、エッ
チング加工後の抵抗体の寸法が、ホトレジストの寸法に
対して大幅に縮小したり、抵抗体の側面が基板に対して
垂直でなくなったりするのを防止することができる。
【００２１】それにより、超電導集積回路用抵抗素子の
シート抵抗値の設計値からのずれ、およびロット間ばら
つきを小さくすることができる。
シート抵抗値の設計値からのずれ、およびロット間ばら
つきを小さくすることができる。
【図１】本発明の実施例による超電導集積回路用抵抗素
子の一部を示す断面図である。
子の一部を示す断面図である。
【図２】本発明の実施例による超電導集積回路用抵抗素
子の一部を示す平面図である。
子の一部を示す平面図である。
１・・・シリコン基板、２・・・下地絶縁膜、３・・・
抵抗体保護層、４・・・抵抗体、５・・・層間絶縁層、
６・・・超電導配線、１１・・・層間絶縁層の下に抵抗
体保護層および抵抗体が設けられている部分、１２・・
・超電導配線の下に層間絶縁層のコンタクトホールが設
けられている部分。
抵抗体保護層、４・・・抵抗体、５・・・層間絶縁層、
６・・・超電導配線、１１・・・層間絶縁層の下に抵抗
体保護層および抵抗体が設けられている部分、１２・・
・超電導配線の下に層間絶縁層のコンタクトホールが設
けられている部分。
Claims (4)
- 【請求項１】モリブデン膜または窒化モリブデン膜のい
ずれかの薄膜を抵抗体として構成される超電導集積回路
用抵抗素子において、 上記抵抗体の上面に接し、かつ上記抵抗体の上面のうち
で超電導配線と接続されている部分以外のすべての部分
を被覆し、かつ上記抵抗体の上面以外の領域には存在し
ないようなシリコン膜を有することを特徴とする超電導
集積回路用抵抗素子。 - 【請求項２】請求項１に記載の超電導集積回路用抵抗素
子において、抵抗体の上面に接したシリコン膜の膜厚
は、５０ｎｍ以下であることを特徴とする、超電導集積
回路用抵抗素子。 - 【請求項３】モリブデン膜または窒化モリブデン膜のい
ずれかの薄膜を抵抗体として構成される超電導集積回路
用抵抗素子において、 上記抵抗体の電流を流す方向に対して直角な方向の平面
的な幅は２．５μｍ以下であることを特徴とする超電導
集積回路用抵抗素子。 - 【請求項４】モリブデン膜または窒化モリブデン膜のい
ずれかの薄膜を抵抗体として構成される超電導集積回路
用抵抗素子において、 上記抵抗体は、抵抗体保護層によって被覆されており、
かつ、上記抵抗体保護層に被覆されていない部分におい
て、超電導配線と接続されており、 上記抵抗体と上記超電導配線が接続されている部分の面
積は、８μｍ2以下であることを特徴とする超電導集積
回路用抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8315915A JPH10163540A (ja) | 1996-11-27 | 1996-11-27 | 超電導集積回路用抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8315915A JPH10163540A (ja) | 1996-11-27 | 1996-11-27 | 超電導集積回路用抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163540A true JPH10163540A (ja) | 1998-06-19 |
Family
ID=18071142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8315915A Pending JPH10163540A (ja) | 1996-11-27 | 1996-11-27 | 超電導集積回路用抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163540A (ja) |
-
1996
- 1996-11-27 JP JP8315915A patent/JPH10163540A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0181457B1 (en) | Method for making contacts to integrated circuits | |
| US10109673B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
| US6384423B1 (en) | Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness | |
| US20040191697A1 (en) | Method for processing a niobium type thin film and method for manufacturing a superconducting integrated circuit | |
| US5286336A (en) | Submicron Josephson junction and method for its fabrication | |
| JP3191896B2 (ja) | 半導体装置の製造方法 | |
| JP2000114244A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH10163540A (ja) | 超電導集積回路用抵抗素子 | |
| JP3164756B2 (ja) | 多層薄膜回路の形成方法 | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JPH05206292A (ja) | 半導体集積回路 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS6394692A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0570301B2 (ja) | ||
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPS63205972A (ja) | 超伝導回路装置とその製造方法 | |
| JPH0634417B2 (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPS61208879A (ja) | ジヨセフソン集積回路の製造方法 | |
| US20020110967A1 (en) | Method of forming metal lines in an integrated circuit using hard mask spacers | |
| JPH07142776A (ja) | パターンの形成方法 | |
| JPH03263884A (ja) | ジョセフソン集積回路の製造方法 | |
| JPS6336546A (ja) | 半導体装置の配線構造体およびその製造方法 |