JPH10164854A - 電力変換器 - Google Patents
電力変換器Info
- Publication number
- JPH10164854A JPH10164854A JP8315822A JP31582296A JPH10164854A JP H10164854 A JPH10164854 A JP H10164854A JP 8315822 A JP8315822 A JP 8315822A JP 31582296 A JP31582296 A JP 31582296A JP H10164854 A JPH10164854 A JP H10164854A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- positive
- negative
- auxiliary switching
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】 スイッチング素子に過電圧が印加されるのを
防止すること。 【解決手段】 トランジスタ３Ａ〜３Ｄを流れる電流を
それぞれ短絡検出・遮断回路５Ａ、５Ｂと短絡検出回路
６Ａ、６Ｂで監視して電源短絡を検出し、電源短絡検出
時には、短絡検出・遮断回路５Ａ、５Ｂの遮断動作およ
びゲート制御部１６からのゲート信号に従って、トラン
ジスタ３Ａ、３Ｄを通常のタイミングよりも遅いタイミ
ングでオフにし、その後、トランジスタ３Ｂ、３Ｃのう
ち一方をオンに、他方を、通常のタイミングよりも遅い
タイミングでオフにする。
防止すること。 【解決手段】 トランジスタ３Ａ〜３Ｄを流れる電流を
それぞれ短絡検出・遮断回路５Ａ、５Ｂと短絡検出回路
６Ａ、６Ｂで監視して電源短絡を検出し、電源短絡検出
時には、短絡検出・遮断回路５Ａ、５Ｂの遮断動作およ
びゲート制御部１６からのゲート信号に従って、トラン
ジスタ３Ａ、３Ｄを通常のタイミングよりも遅いタイミ
ングでオフにし、その後、トランジスタ３Ｂ、３Ｃのう
ち一方をオンに、他方を、通常のタイミングよりも遅い
タイミングでオフにする。
Description
【０００１】
【発明の属する技術分野】本発明は、電力変換器に係
り、特に、３レベルインバータとして用いるに好適な電
力変換器に関する。
り、特に、３レベルインバータとして用いるに好適な電
力変換器に関する。
【０００２】
【従来の技術】インバータとしては、１相あたり２個の
スイッチング素子を設けたものと、１相あたり４個のス
イッチング素子を設けたいわゆる３レベルインバータが
知られている。３レベルインバータは、４個のスイッチ
ング素子のうち３個のスイッチング素子が同時にオンに
なると電源短絡となってスイッチング素子を損傷する恐
れがあるところから、電源短絡等からスイッチング素子
を保護するための機能を備えたものが提案されている。
例えば、特開平６−３２７２６２号公報に記載されてい
るように、直流母線の高圧側に接続されたスイッチング
素子の電流と、低圧側に接続されたスイッチング素子の
電流をそれぞれ検出する電流検出手段を設け、いずれか
の電流検出手段によって過電流が検出されたときには、
４個のスイッチング素子のうち直流母線の高圧側に接続
されたスイッチング素子と直流母線の低圧側に接続され
たスイッチング素子をともにオフにし、その後、出力端
子側に接続された２個のスイッチング素子をオンにする
ものが提案されている。このような構成を採用すると、
過電流が検出されたときでも、単一のスイッチング素子
に直流母線（直流電源）の全電圧が印加されるのを防止
することができる。
スイッチング素子を設けたものと、１相あたり４個のス
イッチング素子を設けたいわゆる３レベルインバータが
知られている。３レベルインバータは、４個のスイッチ
ング素子のうち３個のスイッチング素子が同時にオンに
なると電源短絡となってスイッチング素子を損傷する恐
れがあるところから、電源短絡等からスイッチング素子
を保護するための機能を備えたものが提案されている。
例えば、特開平６−３２７２６２号公報に記載されてい
るように、直流母線の高圧側に接続されたスイッチング
素子の電流と、低圧側に接続されたスイッチング素子の
電流をそれぞれ検出する電流検出手段を設け、いずれか
の電流検出手段によって過電流が検出されたときには、
４個のスイッチング素子のうち直流母線の高圧側に接続
されたスイッチング素子と直流母線の低圧側に接続され
たスイッチング素子をともにオフにし、その後、出力端
子側に接続された２個のスイッチング素子をオンにする
ものが提案されている。このような構成を採用すると、
過電流が検出されたときでも、単一のスイッチング素子
に直流母線（直流電源）の全電圧が印加されるのを防止
することができる。
【０００３】
【発明が解決しようとする課題】従来技術では、過電流
検出時に、直流電源に直接接続された２個のスイッチン
グ素子をオフにした後、出力端子に直接接続された２個
のスイッチング素子をともにオンにしているため、この
とき、直流電源に直接接続されたスイッチング素子がブ
レークダウンすると、電源短絡の継続によってスイッチ
ング素子の損傷が拡大する恐れがある。また電源短絡が
発生したときには、スイッチング素子には過大な電流が
流れるが、このときスイッチング素子を高速で遮断する
と、ｄｉ／ｄｔが大きいので、配線インダクタンスによ
って発生する過電圧によってスイッチング素子がブレー
クダウンする恐れがある。
検出時に、直流電源に直接接続された２個のスイッチン
グ素子をオフにした後、出力端子に直接接続された２個
のスイッチング素子をともにオンにしているため、この
とき、直流電源に直接接続されたスイッチング素子がブ
レークダウンすると、電源短絡の継続によってスイッチ
ング素子の損傷が拡大する恐れがある。また電源短絡が
発生したときには、スイッチング素子には過大な電流が
流れるが、このときスイッチング素子を高速で遮断する
と、ｄｉ／ｄｔが大きいので、配線インダクタンスによ
って発生する過電圧によってスイッチング素子がブレー
クダウンする恐れがある。
【０００４】本発明の目的は、異常時にスイッチング素
子に過電圧が印加されるのを防止することができる電力
変換器を提供することにある。
子に過電圧が印加されるのを防止することができる電力
変換器を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子と、前記各スイッチング素子に
逆並列接続された複数のフリーホイール整流素子と、制
御パターンのモードに従ったタイミングで各スイッチン
グ素子のスイッチング動作を制御して３レベルの変換出
力を発生させるスイッチング制御手段とを備え、前記正
側主スイッチング素子が前記直流電源の正側端子に接続
され、前記正側補助スイッチング素子が前記出力端子に
接続され、前記負側主スイッチング素子が前記直流電源
の負側端子に接続され、前記負側補助スイッチング素子
が前記出力端子に接続された電力変換器において、負荷
電流の異常を検出する負荷電流異常検出手段と、負荷電
流異常検出手段の検出出力に応答して制御パターンのモ
ードによらず前記正側主スイッチング素子と前記負側主
スイッチング素子をオフにするとともにその後前記正側
補助スイッチング素子と負側補助スイッチング素子のう
ち一方をオンに他方をオフにする補助スイッチング制御
手段とを備えていることを特徴とする電力変換器を構成
したものである。
に、本発明は、互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子と、前記各スイッチング素子に
逆並列接続された複数のフリーホイール整流素子と、制
御パターンのモードに従ったタイミングで各スイッチン
グ素子のスイッチング動作を制御して３レベルの変換出
力を発生させるスイッチング制御手段とを備え、前記正
側主スイッチング素子が前記直流電源の正側端子に接続
され、前記正側補助スイッチング素子が前記出力端子に
接続され、前記負側主スイッチング素子が前記直流電源
の負側端子に接続され、前記負側補助スイッチング素子
が前記出力端子に接続された電力変換器において、負荷
電流の異常を検出する負荷電流異常検出手段と、負荷電
流異常検出手段の検出出力に応答して制御パターンのモ
ードによらず前記正側主スイッチング素子と前記負側主
スイッチング素子をオフにするとともにその後前記正側
補助スイッチング素子と負側補助スイッチング素子のう
ち一方をオンに他方をオフにする補助スイッチング制御
手段とを備えていることを特徴とする電力変換器を構成
したものである。
【０００６】電力変換器を構成するに際しては、負荷電
流異常検出手段の代わりに、複数の直流電源のうち少な
くとも一方の直流電源の短絡を検出する短絡検出手段を
設け、補助スイッチング制御手段として、短絡検出手段
の検出出力に応答して制御パターンのモードによらず、
正側スイッチング素子と負側主スイッチング素子をオフ
にするとともに、その後、正側補助スイッチング素子と
負側補助スイッチング素子のうち一方をオンに他方をオ
フにする機能を備えたもので構成することができる。
流異常検出手段の代わりに、複数の直流電源のうち少な
くとも一方の直流電源の短絡を検出する短絡検出手段を
設け、補助スイッチング制御手段として、短絡検出手段
の検出出力に応答して制御パターンのモードによらず、
正側スイッチング素子と負側主スイッチング素子をオフ
にするとともに、その後、正側補助スイッチング素子と
負側補助スイッチング素子のうち一方をオンに他方をオ
フにする機能を備えたもので構成することができる。
【０００７】また電力変換器を構成するに際しては、前
記負荷電流異常検出手段と、短絡検出手段と、短絡検出
手段と負荷電流異常検出手段の検出出力に応答して各主
スイッチング素子をともにオフにするとともに、その
後、各補助スイッチング素子のうち一方をオンに、他方
をオフにする機能を備えたもので構成することができ
る。
記負荷電流異常検出手段と、短絡検出手段と、短絡検出
手段と負荷電流異常検出手段の検出出力に応答して各主
スイッチング素子をともにオフにするとともに、その
後、各補助スイッチング素子のうち一方をオンに、他方
をオフにする機能を備えたもので構成することができ
る。
【０００８】前記各電力変換器を構成するに際しては、
以下の要素を負荷することができる。 （１）補助スイ
ッチング制御手段は、短絡検出手段による短絡検出時に
はオフすべきスイッチング素子を制御パターンのモード
によって設定されたタイミングよりも遅いタイミングで
オフしてなる。
以下の要素を負荷することができる。 （１）補助スイ
ッチング制御手段は、短絡検出手段による短絡検出時に
はオフすべきスイッチング素子を制御パターンのモード
によって設定されたタイミングよりも遅いタイミングで
オフしてなる。
【０００９】（２）補助スイッチング制御手段は、短絡
検出手段による短絡検出時には、制御パターンのモード
または負荷電流の方向を判別し、この判別結果を基に、
正側補助スイッチング素子と負側補助スイッチング素子
のうち一方をオンに他方をオフにしてなる。
検出手段による短絡検出時には、制御パターンのモード
または負荷電流の方向を判別し、この判別結果を基に、
正側補助スイッチング素子と負側補助スイッチング素子
のうち一方をオンに他方をオフにしてなる。
【００１０】（３）短絡検出手段は、各スイッチング素
子の電流が負荷電流異常値よりも大きいことをそれぞれ
検出する複数の電流検出手段から構成されてなる。
子の電流が負荷電流異常値よりも大きいことをそれぞれ
検出する複数の電流検出手段から構成されてなる。
【００１１】前記した手段によれば、負荷電流の異常
時、直流電源の短絡検出時には、各主スイッチング素子
がともにオフに制御されるとともに、その後に、各補助
スイッチング素子のうち一方がオンに、他方がオフに制
御されるので、この制御の過程で、主スイッチング素子
のいずれかブレークダウンしても、オフとなった補助ス
イッチング素子によって電源短絡が防止される。このた
め、スイッチング素子に過電圧が印加されるのを防止す
ることができる。また電源短絡検出時には、制御パター
ンのモードに従ったタイミングよりも遅いタイミングで
スイッチング素子をオフすることで、配線インダクタン
スにより発生する過電圧によってスイッチング素子がブ
レークダウンするのを防止することができる。
時、直流電源の短絡検出時には、各主スイッチング素子
がともにオフに制御されるとともに、その後に、各補助
スイッチング素子のうち一方がオンに、他方がオフに制
御されるので、この制御の過程で、主スイッチング素子
のいずれかブレークダウンしても、オフとなった補助ス
イッチング素子によって電源短絡が防止される。このた
め、スイッチング素子に過電圧が印加されるのを防止す
ることができる。また電源短絡検出時には、制御パター
ンのモードに従ったタイミングよりも遅いタイミングで
スイッチング素子をオフすることで、配線インダクタン
スにより発生する過電圧によってスイッチング素子がブ
レークダウンするのを防止することができる。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。
に基づいて説明する。
【００１３】図１は本発明の一実施形態を示す電力変換
器の全体構成図である。図１において、電力変換器は、
３相用の３レベルインバータとして構成されており（但
し、図１では１相分のみの構成を示している。）、直流
電源１Ａ、１Ｂに接続されている。直流電源１Ａ、１Ｂ
はそれぞれ互いに直列に接続され、直列接続点が中性点
Ｏとして接地されている。そして直流電源１Ａの正側端
子と直流電源１Ｂの負側端子との間に、自己消弧型スイ
ッチング素子として４個のＩＧＢＴ（Ｉｎｓｕｌａｔｅ
ｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏ
ｒ：以下、単にトランジスタと称する。）３Ａ、３Ｂ、
３Ｃ、３Ｄが互いに直列に接続されて挿入されている。
トランジスタ３Ａは正側主スイッチング素子として、正
側補助スイッチング素子としてのトランジスタ３Ｂと互
いに直列されており、トランジスタ３Ａのコレクタが直
流電源１Ａの正側端子に接続され、トランジスタ３Ｂの
エミッタが出力端子１０に接続されている。またトラン
ジスタ３Ａと３Ｂとの直列接続点となる正側接続点１２
には、中性点Ｏに接続されたクランプダイオード２Ａが
接続されている。トランジスタ３Ｃは負側補助スイッチ
ング素子として、負側主スイッチング素子としてのトラ
ンジスタ３Ｄと互いに直列に接続されており、トランジ
スタ３Ｃのコレクタが出力端子１０に接続され、トラン
ジスタ３Ｄのエミッタが直流電源１Ｂの負側端子に接続
されている。またトランジスタ３Ｃと３Ｄとの直列接続
点となる負側接続点１４には、中性点Ｏに接続されたク
ランプダイオード２Ｂが接続されている。さらに各トラ
ンジスタ３Ａ〜３Ｄにはフリーホイール整流素子として
のフリーホイールダイオード４Ａ〜４Ｄが逆並列接続さ
れている。
器の全体構成図である。図１において、電力変換器は、
３相用の３レベルインバータとして構成されており（但
し、図１では１相分のみの構成を示している。）、直流
電源１Ａ、１Ｂに接続されている。直流電源１Ａ、１Ｂ
はそれぞれ互いに直列に接続され、直列接続点が中性点
Ｏとして接地されている。そして直流電源１Ａの正側端
子と直流電源１Ｂの負側端子との間に、自己消弧型スイ
ッチング素子として４個のＩＧＢＴ（Ｉｎｓｕｌａｔｅ
ｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏ
ｒ：以下、単にトランジスタと称する。）３Ａ、３Ｂ、
３Ｃ、３Ｄが互いに直列に接続されて挿入されている。
トランジスタ３Ａは正側主スイッチング素子として、正
側補助スイッチング素子としてのトランジスタ３Ｂと互
いに直列されており、トランジスタ３Ａのコレクタが直
流電源１Ａの正側端子に接続され、トランジスタ３Ｂの
エミッタが出力端子１０に接続されている。またトラン
ジスタ３Ａと３Ｂとの直列接続点となる正側接続点１２
には、中性点Ｏに接続されたクランプダイオード２Ａが
接続されている。トランジスタ３Ｃは負側補助スイッチ
ング素子として、負側主スイッチング素子としてのトラ
ンジスタ３Ｄと互いに直列に接続されており、トランジ
スタ３Ｃのコレクタが出力端子１０に接続され、トラン
ジスタ３Ｄのエミッタが直流電源１Ｂの負側端子に接続
されている。またトランジスタ３Ｃと３Ｄとの直列接続
点となる負側接続点１４には、中性点Ｏに接続されたク
ランプダイオード２Ｂが接続されている。さらに各トラ
ンジスタ３Ａ〜３Ｄにはフリーホイール整流素子として
のフリーホイールダイオード４Ａ〜４Ｄが逆並列接続さ
れている。
【００１４】トランジスタ３Ａ、３Ｄにはそれぞれ短絡
検出・遮断回路５Ａ、５Ｂがそれぞれ設けられており、
トランジスタ３Ｂ、３Ｃにはそれぞれ短絡検出回路６
Ａ、６Ｂがそれぞれ設けられている。短絡検出・遮断回
路５Ａ、５Ｂはそれぞれトランジスタ３Ａ、３Ｄの正負
電極間の電圧（コレクタとエミッタ間の電圧）に対応し
た電流を基に各トランジスタ３Ａ、３Ｄに流れる電流が
負荷電流異常値よりも大きいことを検出する電流検出手
段としての機能を備えているとともに、電流検出手段の
検出値から電源短絡を検出する短絡検出手段としての機
能を備えている。さらに短絡検出・遮断回路５Ａ、５Ｂ
は、短絡検出時に、ゲート制御部１６の制御パターンの
モードで設定されたタイミングよりも遅いタイミングで
トランジスタ３Ａ、３Ｄを遮断する機能を備えている。
検出・遮断回路５Ａ、５Ｂがそれぞれ設けられており、
トランジスタ３Ｂ、３Ｃにはそれぞれ短絡検出回路６
Ａ、６Ｂがそれぞれ設けられている。短絡検出・遮断回
路５Ａ、５Ｂはそれぞれトランジスタ３Ａ、３Ｄの正負
電極間の電圧（コレクタとエミッタ間の電圧）に対応し
た電流を基に各トランジスタ３Ａ、３Ｄに流れる電流が
負荷電流異常値よりも大きいことを検出する電流検出手
段としての機能を備えているとともに、電流検出手段の
検出値から電源短絡を検出する短絡検出手段としての機
能を備えている。さらに短絡検出・遮断回路５Ａ、５Ｂ
は、短絡検出時に、ゲート制御部１６の制御パターンの
モードで設定されたタイミングよりも遅いタイミングで
トランジスタ３Ａ、３Ｄを遮断する機能を備えている。
【００１５】一方、短絡検出回路６Ａ、６Ｂは、トラン
ジスタ３Ｂ、３Ｃの正負主電極間（エミッタとコレクタ
間の電圧）の電圧に対応した電流が負荷電流異常値より
も大きいことを検出する電流検出手段としての機能を備
えているとともに、電流検出手段の検出出力から電源短
絡を検出する短絡検出手段としての機能を備えている。
そして短絡検出・遮断回路５Ａ、５Ｂと短絡検出回路６
Ａ、６Ｂはそれぞれゲート制御部１６に接続されてい
る。このゲート制御部１６には、出力端子１０と負荷と
を結ぶ回路を流れる電流を検出する負荷電流検出器１８
の検出電流が入力されている。
ジスタ３Ｂ、３Ｃの正負主電極間（エミッタとコレクタ
間の電圧）の電圧に対応した電流が負荷電流異常値より
も大きいことを検出する電流検出手段としての機能を備
えているとともに、電流検出手段の検出出力から電源短
絡を検出する短絡検出手段としての機能を備えている。
そして短絡検出・遮断回路５Ａ、５Ｂと短絡検出回路６
Ａ、６Ｂはそれぞれゲート制御部１６に接続されてい
る。このゲート制御部１６には、出力端子１０と負荷と
を結ぶ回路を流れる電流を検出する負荷電流検出器１８
の検出電流が入力されている。
【００１６】ゲート制御部１６は、オンオフ制御部２
０、ＯＲゲート２２、ラッチ回路２４、比較器２６、ラ
ッチ回路２８を備えて構成されている。ＯＲゲート２２
には短絡検出・遮断回路５Ａ、５Ｂと短絡検出回路６
Ａ、６Ｂの検出出力が入力されており、いずれかの検出
出力に応答してハイレベルの信号をラッチ回路２４を介
してオンオフ制御部２０に出力するようになっている。
比較器２６は負荷過電流設定値（負荷電流異常値）３０
と負荷電流検出器１８の検出電流とを比較し、検出電流
が負荷過電流設定値３０を越えたときに負荷電流の異常
を示すハイレベルの信号をラッチ回路２８を介してオン
オフ制御部２０に出力するようになっている。すなわち
負荷電流検出器１８、比較器２６は負荷電流検出手段と
して構成されている。
０、ＯＲゲート２２、ラッチ回路２４、比較器２６、ラ
ッチ回路２８を備えて構成されている。ＯＲゲート２２
には短絡検出・遮断回路５Ａ、５Ｂと短絡検出回路６
Ａ、６Ｂの検出出力が入力されており、いずれかの検出
出力に応答してハイレベルの信号をラッチ回路２４を介
してオンオフ制御部２０に出力するようになっている。
比較器２６は負荷過電流設定値（負荷電流異常値）３０
と負荷電流検出器１８の検出電流とを比較し、検出電流
が負荷過電流設定値３０を越えたときに負荷電流の異常
を示すハイレベルの信号をラッチ回路２８を介してオン
オフ制御部２０に出力するようになっている。すなわち
負荷電流検出器１８、比較器２６は負荷電流検出手段と
して構成されている。
【００１７】オンオフ制御部２０は、短絡検出・遮断回
路５Ａ、５Ｂを介してトランジスタ３Ａ、３Ｄのゲート
に接続されているとともに、トランジスタ３Ｂ、３Ｃの
ゲートに直接接続されている。このオンオフ制御部２０
は、制御パターンのモードにしたがったタイミングで各
トランジスタ３Ａ〜３Ｄのスイッチング動作を制御して
３レベルの変換出力を発生させるスイッチング制御手段
として構成されている。例えば、図２に示すように、モ
ード１では、トランジスタ３Ｄをオフにし、トランジス
タ３Ｂをオンにした状態で、トランジスタ３Ａ、３Ｃを
交互にオンオフ制御し、モード２では、トランジスタ３
Ａをオフにし、トランジスタ３Ｃをオンにした状態で、
トランジスタ３Ｂ、３Ｄを交互にオンオフ制御し、出力
端子１０に交流の正弦波信号を発生させるようになって
いる。
路５Ａ、５Ｂを介してトランジスタ３Ａ、３Ｄのゲート
に接続されているとともに、トランジスタ３Ｂ、３Ｃの
ゲートに直接接続されている。このオンオフ制御部２０
は、制御パターンのモードにしたがったタイミングで各
トランジスタ３Ａ〜３Ｄのスイッチング動作を制御して
３レベルの変換出力を発生させるスイッチング制御手段
として構成されている。例えば、図２に示すように、モ
ード１では、トランジスタ３Ｄをオフにし、トランジス
タ３Ｂをオンにした状態で、トランジスタ３Ａ、３Ｃを
交互にオンオフ制御し、モード２では、トランジスタ３
Ａをオフにし、トランジスタ３Ｃをオンにした状態で、
トランジスタ３Ｂ、３Ｄを交互にオンオフ制御し、出力
端子１０に交流の正弦波信号を発生させるようになって
いる。
【００１８】またオンオフ制御部２０は、短絡検出・遮
断回路５Ａ、５Ｂのうち遮断回路とともに補助スイッチ
ング手段として構成されており、ラッチ回路２４、２８
からの検出出力に応答して、制御パターンのモードによ
らずトランジスタ３Ａ、３Ｄをオフにするとともに、そ
の後、トランジスタ３Ｂ、３Ｃのうち一方をオンに、他
方をオフに制御するようになっている。そしてオンオフ
制御部２０のうちトランジスタ３Ｂ、３Ｃのゲートにゲ
ート信号を供給する回路には、制御回路３２が設けられ
ているとともに、時定数回路として、ダイオードＤ１、
抵抗Ｒ１、Ｒ２、Ｒ３、スイッチＳ１、コンデンサＣ１
が設けられている。スイッチＳ１は正常動作時にはオン
になっており、トランジスタ３Ｂ、３Ｃをオンにすると
きのゲート信号はダイオードＤ１、抵抗Ｒ１、Ｒ２、Ｒ
３、スイッチＳ１、コンデンサＣ１を介して各トランジ
スタに供給される。このとき抵抗Ｒ１、Ｒ２、Ｒ３は並
列接続され、抵抗Ｒ１、Ｒ３が小さいので時定数は小さ
くなる。そしてトランジスタ３Ｂ、３Ｃを正常時にオフ
にするときには、ゲート信号は負の電圧となるため、抵
抗Ｒ２、Ｒ３のみが並列接続された状態となるが、抵抗
Ｒ３の抵抗値が小さいので、時定数は小さい。
断回路５Ａ、５Ｂのうち遮断回路とともに補助スイッチ
ング手段として構成されており、ラッチ回路２４、２８
からの検出出力に応答して、制御パターンのモードによ
らずトランジスタ３Ａ、３Ｄをオフにするとともに、そ
の後、トランジスタ３Ｂ、３Ｃのうち一方をオンに、他
方をオフに制御するようになっている。そしてオンオフ
制御部２０のうちトランジスタ３Ｂ、３Ｃのゲートにゲ
ート信号を供給する回路には、制御回路３２が設けられ
ているとともに、時定数回路として、ダイオードＤ１、
抵抗Ｒ１、Ｒ２、Ｒ３、スイッチＳ１、コンデンサＣ１
が設けられている。スイッチＳ１は正常動作時にはオン
になっており、トランジスタ３Ｂ、３Ｃをオンにすると
きのゲート信号はダイオードＤ１、抵抗Ｒ１、Ｒ２、Ｒ
３、スイッチＳ１、コンデンサＣ１を介して各トランジ
スタに供給される。このとき抵抗Ｒ１、Ｒ２、Ｒ３は並
列接続され、抵抗Ｒ１、Ｒ３が小さいので時定数は小さ
くなる。そしてトランジスタ３Ｂ、３Ｃを正常時にオフ
にするときには、ゲート信号は負の電圧となるため、抵
抗Ｒ２、Ｒ３のみが並列接続された状態となるが、抵抗
Ｒ３の抵抗値が小さいので、時定数は小さい。
【００１９】一方、短絡検出時には、スイッチＳ１がオ
フとなるため、短絡検出時にトランジスタ３Ｂ、３Ｃを
オフにするときには、負の電圧となるゲート信号の時定
数は抵抗Ｒ２とコンデンサＣ１で定まり、この時定数は
正常時におけるオフの時定数よりも大きくなる。このた
め、短絡時に、トランジスタ３Ｂ、３Ｃをオフにすると
きには、大電流を遮断する場合でも、正常時に比べて遅
いタイミングでオフになり、トランジスタ３Ｂ、３Ｃを
安全に遮断することができる。
フとなるため、短絡検出時にトランジスタ３Ｂ、３Ｃを
オフにするときには、負の電圧となるゲート信号の時定
数は抵抗Ｒ２とコンデンサＣ１で定まり、この時定数は
正常時におけるオフの時定数よりも大きくなる。このた
め、短絡時に、トランジスタ３Ｂ、３Ｃをオフにすると
きには、大電流を遮断する場合でも、正常時に比べて遅
いタイミングでオフになり、トランジスタ３Ｂ、３Ｃを
安全に遮断することができる。
【００２０】次に、図１に示す３レベルインバータの動
作を図４および図５に従って説明する。
作を図４および図５に従って説明する。
【００２１】まず、３レベルインバータが図２に示すモ
ード１に従って動作しているときには、図４（Ａ）に示
すように、トランジスタＢがオンになっている状態で、
トランジスタ３Ａ、３Ｃが交互にオンオフする。このと
き電流ＩＬはインバータから負荷に向かって流れる。そ
してトランジスタ３Ｂ、３Ｃがオンしているときに、ト
ランジスタ３Ａがブレークダウンすると、図４（Ｂ）に
示すように、トランジスタ３Ａ、３Ｂ、３Ｃが全てオン
になるので、直流電源１Ａの両端が短絡したことにな
る。電源短絡が生じ、短絡検出・遮断回路５Ａ、短絡検
出回路６Ａ、６Ｂのうちいずれかによって電源の短絡が
検出されると、トランジスタ３Ａ、３Ｂをオフにした
後、制御パターンのモードで指定されたタイミングより
も遅いタイミングで、トランジスタ３Ｃがオフになる。
このときトランジスタ３Ｂはオン状態に維持される。す
なわち、トランジスタ３Ｂ、３Ｃのうちいずれかをオン
に、いずれかをオフにするに際して、制御パターンのモ
ードの判別または負荷電流が出力端子１０から負荷側に
流れていることを判別してトランジスタ３Ｃをオフにす
る。トランジスタ３Ｃが遮断された後は、図４（Ｂ）に
示すような状態で電流が流れる。このため、トランジス
タ３Ｂ、３Ｃがオンになっているときに、トランジスタ
３Ａがブレークダウンしても、トランジスタ３Ｃがオフ
になるので、直流電源１Ａの両端が短絡するという電源
短絡が継続されるのを防止することができ、トランジス
タ３Ａのブレークダウンによって他のトランジスタが連
鎖的に破壊するのを防止することができる。すなわちト
ランジスタ３Ａのブレークダウンによって他のトランジ
スタに過電圧が印加されるのを防止することができる。
ード１に従って動作しているときには、図４（Ａ）に示
すように、トランジスタＢがオンになっている状態で、
トランジスタ３Ａ、３Ｃが交互にオンオフする。このと
き電流ＩＬはインバータから負荷に向かって流れる。そ
してトランジスタ３Ｂ、３Ｃがオンしているときに、ト
ランジスタ３Ａがブレークダウンすると、図４（Ｂ）に
示すように、トランジスタ３Ａ、３Ｂ、３Ｃが全てオン
になるので、直流電源１Ａの両端が短絡したことにな
る。電源短絡が生じ、短絡検出・遮断回路５Ａ、短絡検
出回路６Ａ、６Ｂのうちいずれかによって電源の短絡が
検出されると、トランジスタ３Ａ、３Ｂをオフにした
後、制御パターンのモードで指定されたタイミングより
も遅いタイミングで、トランジスタ３Ｃがオフになる。
このときトランジスタ３Ｂはオン状態に維持される。す
なわち、トランジスタ３Ｂ、３Ｃのうちいずれかをオン
に、いずれかをオフにするに際して、制御パターンのモ
ードの判別または負荷電流が出力端子１０から負荷側に
流れていることを判別してトランジスタ３Ｃをオフにす
る。トランジスタ３Ｃが遮断された後は、図４（Ｂ）に
示すような状態で電流が流れる。このため、トランジス
タ３Ｂ、３Ｃがオンになっているときに、トランジスタ
３Ａがブレークダウンしても、トランジスタ３Ｃがオフ
になるので、直流電源１Ａの両端が短絡するという電源
短絡が継続されるのを防止することができ、トランジス
タ３Ａのブレークダウンによって他のトランジスタが連
鎖的に破壊するのを防止することができる。すなわちト
ランジスタ３Ａのブレークダウンによって他のトランジ
スタに過電圧が印加されるのを防止することができる。
【００２２】次に、３レベルインバータが図２に示すモ
ード２に従って動作しているときには、図５（Ａ）に示
すように、トランジスタ３Ａがオフで、トランジスタ３
Ｃがオフになっているときに、トランジスタ３Ｂ、３Ｄ
が交互にオンオフし、負荷から直流電源１Ｂ側に電流Ｉ
Ｌが流れる。そしてトランジスタ３Ｂ、３Ｃがオン状態
にあるときにトランジスタ３Ｄがブレークダウンする
と、トランジスタ３Ｂ、３Ｃ、３Ｄが同時にオンになっ
たことに相当し、直流電源１Ｂの両端が短絡し、電源短
絡状態となる。この電源短絡が短絡検出回路６Ａ、６
Ｂ、短絡検出・遮断回路５Ｂのいずれかによって検出さ
れると、トランジスタ３Ａ、３Ｄが制御パターンに従っ
たタイミングよりも遅れたタイミングでオフになる。そ
の後、トランジスタ３Ｂ、３Ｃのうちトランジスタ３Ｃ
がオンに、トランジスタ３Ｂがオフになる。この場合
も、制御パターンのモードによって設定された通常のタ
イミングよりも遅いタイミングでトランジスタ３Ｂがオ
フになる。またトランジスタ３Ｂ、３Ｃのうち一方をオ
フに選択するに際しては、制御パターンのモード２を判
別するか負荷電流の流れる方向を判別して行なう。この
場合、負荷電流が負荷から電源１Ｂ側に流れているた
め、トランジスタ３Ｂがオフとなる。
ード２に従って動作しているときには、図５（Ａ）に示
すように、トランジスタ３Ａがオフで、トランジスタ３
Ｃがオフになっているときに、トランジスタ３Ｂ、３Ｄ
が交互にオンオフし、負荷から直流電源１Ｂ側に電流Ｉ
Ｌが流れる。そしてトランジスタ３Ｂ、３Ｃがオン状態
にあるときにトランジスタ３Ｄがブレークダウンする
と、トランジスタ３Ｂ、３Ｃ、３Ｄが同時にオンになっ
たことに相当し、直流電源１Ｂの両端が短絡し、電源短
絡状態となる。この電源短絡が短絡検出回路６Ａ、６
Ｂ、短絡検出・遮断回路５Ｂのいずれかによって検出さ
れると、トランジスタ３Ａ、３Ｄが制御パターンに従っ
たタイミングよりも遅れたタイミングでオフになる。そ
の後、トランジスタ３Ｂ、３Ｃのうちトランジスタ３Ｃ
がオンに、トランジスタ３Ｂがオフになる。この場合
も、制御パターンのモードによって設定された通常のタ
イミングよりも遅いタイミングでトランジスタ３Ｂがオ
フになる。またトランジスタ３Ｂ、３Ｃのうち一方をオ
フに選択するに際しては、制御パターンのモード２を判
別するか負荷電流の流れる方向を判別して行なう。この
場合、負荷電流が負荷から電源１Ｂ側に流れているた
め、トランジスタ３Ｂがオフとなる。
【００２３】このように、トランジスタ３Ｂ、３Ｃがオ
ンになっているときに、トランジスタ３Ｄがブレークダ
ウンしたときには、トランジスタ３Ａをオフにした後、
トランジスタ３Ｃをオンに、トランジスタ３Ｂを通常よ
りも遅いタイミングでオフにしているため、電源短絡が
継続されるのを防止することができるとともに、ブレー
クダウンを起こしたトランジスタ３Ｄ以外の他のトラン
ジスタに過電圧が印加されるのを防止することができ
る。
ンになっているときに、トランジスタ３Ｄがブレークダ
ウンしたときには、トランジスタ３Ａをオフにした後、
トランジスタ３Ｃをオンに、トランジスタ３Ｂを通常よ
りも遅いタイミングでオフにしているため、電源短絡が
継続されるのを防止することができるとともに、ブレー
クダウンを起こしたトランジスタ３Ｄ以外の他のトラン
ジスタに過電圧が印加されるのを防止することができ
る。
【００２４】また前記実施形態においては、電源短絡時
の動作について説明したが、負荷電流の異常時において
も、トランジスタ３Ａ、３Ｄをオフにした後、トランジ
スタ３Ｂ、３Ｃのうち一方をオンに、他方をオンにする
ことで、電源短絡が継続されるのを防止することがで
き、負荷電流の異常時に、トランジスタ３Ａ〜３Ｄに過
電圧が印加されるのを防止することができるとともに電
源短絡が継続されるのを防止することができ、トランジ
スタの連鎖的な破壊を防止することができる。
の動作について説明したが、負荷電流の異常時において
も、トランジスタ３Ａ、３Ｄをオフにした後、トランジ
スタ３Ｂ、３Ｃのうち一方をオンに、他方をオンにする
ことで、電源短絡が継続されるのを防止することがで
き、負荷電流の異常時に、トランジスタ３Ａ〜３Ｄに過
電圧が印加されるのを防止することができるとともに電
源短絡が継続されるのを防止することができ、トランジ
スタの連鎖的な破壊を防止することができる。
【００２５】また前記実施形態においては、スイッチン
グ素子としてＩＧＢＴを用いたものについて述べたが、
自己消弧型の素子として、例えば、ゲート・オフ・サイ
リスタ（ＧＴＯ）、電界効果トランジスタ（ＦＥＴ）等
を用いることができる。そしてＧＴＯ等の素子のときに
は、電源短絡時や負荷電流の異常時、オフにすべき素子
のタイミングを通常のタイミングよりも遅くすることな
くオフにすることもできる。
グ素子としてＩＧＢＴを用いたものについて述べたが、
自己消弧型の素子として、例えば、ゲート・オフ・サイ
リスタ（ＧＴＯ）、電界効果トランジスタ（ＦＥＴ）等
を用いることができる。そしてＧＴＯ等の素子のときに
は、電源短絡時や負荷電流の異常時、オフにすべき素子
のタイミングを通常のタイミングよりも遅くすることな
くオフにすることもできる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
電源短絡時あるいは負荷電流の異常時に、各正負主スイ
ッチング素子をオフにし、その後、正負補助スイッチン
グ素子のうち一方をオンに、他方をオフにするようにし
たため、電源短絡が継続されるのを防止することができ
るとともにスイッチング素子に過電圧が印加されるのを
防止することができ、スイッチング素子の信頼性の向上
に寄与することができる。
電源短絡時あるいは負荷電流の異常時に、各正負主スイ
ッチング素子をオフにし、その後、正負補助スイッチン
グ素子のうち一方をオンに、他方をオフにするようにし
たため、電源短絡が継続されるのを防止することができ
るとともにスイッチング素子に過電圧が印加されるのを
防止することができ、スイッチング素子の信頼性の向上
に寄与することができる。
【図１】本発明の一実施形態を示す電力変換器の全体構
成図である。
成図である。
【図２】図１に示す電力変換器の制御モードを説明する
ための波形図である。
ための波形図である。
【図３】時定数回路の構成説明図である。
【図４】モード１の動作を説明するための説明図であ
る。
る。
【図５】モード２の動作を説明するための説明図であ
る。
る。
１Ａ、１Ｂ 直流電源 ２Ａ、２Ｂ クランプダイオード ３Ａ、３Ｂ、３Ｃ、３Ｄ ＩＧＢＴ ４Ａ、４Ｂ、４Ｃ、４Ｄ フリーホイールダイオード ５Ａ、５Ｂ 短絡検出・遮断回路 ６Ａ、６Ｂ 短絡検出回路 １６ ゲート制御部 １８ 負荷電流検出器 ２０ オンオフ制御部 ２２ ＯＲゲート ２４ ラッチ回路 ２６ 比較器 ２８ ラッチ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 立川 真 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内
Claims (6)
- 【請求項１】 互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子と、前記各スイッチング素子に
逆並列接続された複数のフリーホイール整流素子と、制
御パターンのモードに従ったタイミングで各スイッチン
グ素子のスイッチング動作を制御して３レベルの変換出
力を発生させるスイッチング制御手段とを備え、前記正
側主スイッチング素子が前記直流電源の正側端子に接続
され、前記正側補助スイッチング素子が前記出力端子に
接続され、前記負側主スイッチング素子が前記直流電源
の負側端子に接続され、前記負側補助スイッチング素子
が前記出力端子に接続された電力変換器において、 負荷電流の異常を検出する負荷電流異常検出手段と、負
荷電流異常検出手段の検出出力に応答して制御パターン
のモードによらず前記正側主スイッチング素子と前記負
側主スイッチング素子をオフにするとともにその後前記
正側補助スイッチング素子と負側補助スイッチング素子
のうち一方をオンに他方をオフにする補助スイッチング
制御手段とを備えていることを特徴とする電力変換器。 - 【請求項２】 互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子と、前記各スイッチング素子に
逆並列接続された複数のフリーホイール整流素子と、制
御パターンのモードに従ったタイミングで各スイッチン
グ素子のスイッチング動作を制御して３レベルの変換出
力を発生させるスイッチング制御手段とを備え、前記正
側主スイッチング素子が前記直流電源の正側端子に接続
され、前記正側補助スイッチング素子が前記出力端子に
接続され、前記負側主スイッチング素子が前記直流電源
の負側端子に接続され、前記負側補助スイッチング素子
が前記出力端子に接続された電力変換器において、 前記複数の直流電源のうち少なくとも一方の直流電源の
短絡を検出する短絡検出手段と、短絡検出手段の検出出
力に応答して制御パターンのモードによらず前記正側主
スイッチング素子と前記負側主スイッチング素子をオフ
にするとともにその後前記正側補助スイッチング素子と
負側補助スイッチング素子のうち一方をオンに他方をオ
フにする補助スイッチング制御手段とを備えていること
を特徴とする電力変換器。 - 【請求項３】 互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子と、前記各スイッチング素子に
逆並列接続された複数のフリーホイール整流素子と、制
御パターンのモードに従ったタイミングで各スイッチン
グ素子のスイッチング動作を制御して３レベルの変換出
力を発生させるスイッチング制御手段とを備え、前記正
側主スイッチング素子が前記直流電源の正側端子に接続
され、前記正側補助スイッチング素子が前記出力端子に
接続され、前記負側主スイッチング素子が前記直流電源
の負側端子に接続され、前記負側補助スイッチング素子
が前記出力端子に接続された電力変換器において、 前記複数の直流電源のうち少なくとも一方の直流電源の
短絡を検出する短絡検出手段と、負荷電流の異常を検出
する負荷電流異常検出手段と、短絡検出手段の検出出力
と負荷電流異常検出手段の検出出力のうち少なくとも一
方の検出出力に応答して制御パターンのモードによらず
前記正側主スイッチング素子と前記負側主スイッチング
素子をオフにするとともにその後前記正側補助スイッチ
ング素子と負側補助スイッチング素子のうち一方をオン
に他方をオフにする補助スイッチング制御手段とを備え
ていることを特徴とする電力変換器。 - 【請求項４】 補助スイッチング制御手段は、短絡検出
手段による短絡検出時にはオフすべきスイッチング素子
を制御パターンのモードによって設定されたタイミング
よりも遅いタイミングでオフしてなることを特徴とする
請求項１、２または３記載の電力変換器。 - 【請求項５】 補助スイッチング制御手段は、短絡検出
手段による短絡検出時には、制御パターンのモードまた
は負荷電流の方向を判別し、この判別結果を基に、正側
補助スイッチング素子と負側補助スイッチング素子のう
ち一方をオンに他方をオフにしてなることを特徴とする
請求項１、２、３または４記載の電力変換器。 - 【請求項６】 短絡検出手段は、各スイッチング素子の
電流が負荷電流異常値よりも大きいことをそれぞれ検出
する複数の電流検出手段から構成されてなることを特徴
とする請求項１、２、３、４または５記載の電力変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8315822A JPH10164854A (ja) | 1996-11-27 | 1996-11-27 | 電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8315822A JPH10164854A (ja) | 1996-11-27 | 1996-11-27 | 電力変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10164854A true JPH10164854A (ja) | 1998-06-19 |
Family
ID=18069985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8315822A Pending JPH10164854A (ja) | 1996-11-27 | 1996-11-27 | 電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10164854A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003005552A1 (fr) | 2001-07-02 | 2003-01-16 | Kabushiki Kaisha Yasukawa Denki | Onduleur |
| WO2003107521A1 (ja) * | 2002-06-12 | 2003-12-24 | 株式会社安川電機 | Ｐｗｍインバータ制御装置および制御方法 |
| EP1735886A1 (en) * | 2004-04-09 | 2006-12-27 | Smc Electrical Products, Inc. | Inverter bridge short-circuit protection scheme |
| JP2008503194A (ja) * | 2004-06-18 | 2008-01-31 | アーベーベー・シュバイツ・アーゲー | 三つの電圧レベルのスイッチングのためのコンバータ回路における漏電処理のための方法 |
| JP2009195057A (ja) * | 2008-02-15 | 2009-08-27 | Fuji Electric Systems Co Ltd | 多重インバータシステム |
| JP2012110125A (ja) * | 2010-11-17 | 2012-06-07 | Fuji Electric Co Ltd | ３レベル電力変換器の保護装置 |
| JP2012210150A (ja) * | 2012-08-02 | 2012-10-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 多レベル電力変換装置 |
| WO2013099462A1 (ja) * | 2011-12-28 | 2013-07-04 | 川崎重工業株式会社 | 過電流保護装置 |
| WO2016157532A1 (ja) * | 2015-04-03 | 2016-10-06 | 株式会社 東芝 | 電力変換装置 |
| JP2017046467A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社日立製作所 | 電力変換装置 |
| JP2017158349A (ja) * | 2016-03-03 | 2017-09-07 | 株式会社日立製作所 | 電力変換装置 |
-
1996
- 1996-11-27 JP JP8315822A patent/JPH10164854A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7016207B2 (en) | 2001-07-02 | 2006-03-21 | Kabushiki Kaisha Yaskawa Denki | Power inverter |
| WO2003005552A1 (fr) | 2001-07-02 | 2003-01-16 | Kabushiki Kaisha Yasukawa Denki | Onduleur |
| WO2003107521A1 (ja) * | 2002-06-12 | 2003-12-24 | 株式会社安川電機 | Ｐｗｍインバータ制御装置および制御方法 |
| US7031172B2 (en) | 2002-06-12 | 2006-04-18 | Kabushiki Kaisha Yaskawa Denki | PMW inverter control apparatus and control method |
| KR100726536B1 (ko) | 2002-06-12 | 2007-06-11 | 가부시키가이샤 야스카와덴키 | Ｐｗｍ 인버터 제어 장치 및 제어 방법 |
| CN100401629C (zh) * | 2002-06-12 | 2008-07-09 | 株式会社安川电机 | Pwm逆变器控制装置和控制方法 |
| EP1735886A4 (en) * | 2004-04-09 | 2012-11-28 | Smc Electrical Products Inc | INVERTER BRIDGE SHORT-CIRCUIT PROTECTION SCHEME |
| EP1735886A1 (en) * | 2004-04-09 | 2006-12-27 | Smc Electrical Products, Inc. | Inverter bridge short-circuit protection scheme |
| JP2008503194A (ja) * | 2004-06-18 | 2008-01-31 | アーベーベー・シュバイツ・アーゲー | 三つの電圧レベルのスイッチングのためのコンバータ回路における漏電処理のための方法 |
| JP2009195057A (ja) * | 2008-02-15 | 2009-08-27 | Fuji Electric Systems Co Ltd | 多重インバータシステム |
| JP2012110125A (ja) * | 2010-11-17 | 2012-06-07 | Fuji Electric Co Ltd | ３レベル電力変換器の保護装置 |
| WO2013099462A1 (ja) * | 2011-12-28 | 2013-07-04 | 川崎重工業株式会社 | 過電流保護装置 |
| JP2013138567A (ja) * | 2011-12-28 | 2013-07-11 | Kawasaki Heavy Ind Ltd | 過電流保護装置及び電力変換装置 |
| JP2012210150A (ja) * | 2012-08-02 | 2012-10-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 多レベル電力変換装置 |
| WO2016157532A1 (ja) * | 2015-04-03 | 2016-10-06 | 株式会社 東芝 | 電力変換装置 |
| JP2017046467A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社日立製作所 | 電力変換装置 |
| JP2017158349A (ja) * | 2016-03-03 | 2017-09-07 | 株式会社日立製作所 | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11139808B2 (en) | Semiconductor device and power conversion system | |
| US7110272B2 (en) | Inverter bridge controller implementing short-circuit protection scheme | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| US7940503B2 (en) | Power semiconductor arrangement including conditional active clamping | |
| US6369543B1 (en) | Method for symmetrizing asymmetric faults | |
| JP2009506736A (ja) | 分散配置されたエネルギー蓄積器を有する電力変換回路 | |
| JP2000350465A (ja) | ３レベルインバータ | |
| JP2015032984A (ja) | 半導体素子の駆動装置およびそれを用いた電力変換装置 | |
| JPH10164854A (ja) | 電力変換器 | |
| JPH114150A (ja) | 半導体装置とこの半導体装置を用いた電力変換装置 | |
| JP3383571B2 (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| US5737200A (en) | Semiconductor device protection method | |
| US5663858A (en) | Method for fault correction in a power converter circuit arrangement | |
| JP3160414B2 (ja) | 変換装置 | |
| JP3237719B2 (ja) | 電力回生制御装置 | |
| JPH05219752A (ja) | 電力変換装置の短絡保護装置 | |
| JP4946103B2 (ja) | 電力変換装置 | |
| JP3406682B2 (ja) | 保護回路 | |
| JP3084645B2 (ja) | インバータ装置 | |
| JPH07194137A (ja) | 電力変換装置 | |
| JPH08214538A (ja) | 電力変換装置 | |
| JPH05252648A (ja) | 保護回路付き整流装置 | |
| JPH08116681A (ja) | 電圧形インバータ | |
| JP3601255B2 (ja) | インバータ装置の負荷短絡検出方法 | |
| JP2000295863A (ja) | インバータ装置 |