JPH0389178A

JPH0389178A - 半導体集積回路

Info

Publication number: JPH0389178A
Application number: JP1225393A
Authority: JP
Inventors: Hideki Yamada; 山田　秀喜
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-08-31
Filing date: 1989-08-31
Publication date: 1991-04-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、半導体集積回路に係り、特にテストを容易化
するためのスキャンデザインを採用した半導体集積回路
におけるイネープル機能付きスキャン用フリップフロッ
プ回路に関する。

（従来の技術）半導体集積回路の微細化により集積度が年々増加し、１
チツプ内に１００に程度のゲートを有する大規模集積回
路（ＬＳＩ）が容易に実現されるようになってきた。し
かし、製造されたＬＳＩが良品か不良品かを判断するた
めのテストに関しては、十分な故障検出率を持つテスト
パターンを作成することが指数関数的に困難になり、人
手によるテストパターンの作成は殆んど不可能といえる
。

そこで、従来、テストパターンの効率的な作成方法とし
て、計算機による自動作成手法が提案されており、ＬＳ
Ｉ内の、記憶素子をチェーン状にスキャンするスキャン
デザインが実用化されている。

このスキャンデザインは、順序回路を含む回路を形成す
る際、順序回路内部の各記憶回路としてそれぞれスキャ
ン用フリップフロップ回路を用いて他の回路から分離し
、この複数のスキャン用フリップフロップ回路をシリア
ルに接続してシーケンシャルなデータ転送を可能とし、
内部回路の入力、出力を仮想的にスキャン用フリップフ
ロップ回路の出力、入力とし、組合せ回路化するもので
ある。

これにより、スキャン用フリップフロップ回路群に入力
テストデータをシフトさせることによりテスト対象とな
る組合せ回路の入力端子に設定し、上記組合せ回路の出
力端子からの出力データをスキャン用フリップフロップ
回路群に読込んでシフトさせて出力することができ、シ
ステム全体のテスト性を高めることはもとより、計算機
によるテストパターンの作成が容易になり、テストデー
タの作成労力の削減という面でも非常に効果が期待でき
る手法である。

第４図は、スキャンデザインを採用した従来のＬＳＩの
一部を示しており、４０は組合せ回路部、４１・・・は
スキャン用フリップフロップ回路である。

第４図中のスキャン用フリップフロップ回路４１・・・
は、それぞれ５つの入力端子（データ入力り端子、シス
テムクロックＣＫ入力端子、シフトインデータＳｌ入力
端子、シフトクロックＡ入力端子、シフトクロックＢ入
力端子）と２つの出力端子（データ出力Ｑ端子、シフト
アウトデータＳＯ出力端子）を有する。このスキャン用
フリップフロップ回路４１は、通常のＤ型フリップフロ
ップ回路にスキャン機能が付加されたものであり、その
動作信号波形を第５図に示している。

第４図の回路によれば、組合せ回路部４１の入力端子へ
の入力値の設定は、シフトインデータ入力ＳＤＩとシフ
トクロックＡＳＢとによって入力テストデータをシフト
させることにより設定することができる。また、組合せ
回路部４１の出力端子からの出力値の読出しく観測）は
、システムクロックＣＫを入力して上記出力端子のデー
タをスキャン用フリップフロップ回路４１・・・のデー
タ入力り端子に取込んだ後、シフトクロックＡ、Ｂとに
よってシフトすることによりシフトアウトデータＳＤＯ
として取出すことができる。

第６図は、スキャンデザインを採用した別の従来のＬＳ
Ｉの一部を示しており、６０は組合せ回路部、６１・・
・はスキャン用フリップフロップ回路である。第６図中
のスキャン用フリップフロップ回路６１・・・は、それ
ぞれ６つの入力端子（データ入力り端子、イネープル信
号ＥＮ入力端子、システムクロックＣＫ入力端子、シフ
トインデータＳｌ入力端子、シフトクロックＡ入力端子
、シフトクロックＢ入力端子）と２つの出力端子（デー
タ出力Ｑ端子、シフトアウトデータＳＯ出力端子）を有
する。このスキャン用フリップフロップ回路６１は、第
４図中のスキャン用フリップフロップ回路４１にシステ
ムクロックＣＫ入力の有効／無効を制御するためのイネ
ープル機能が付加されたものであり、システムクロック
ＣＫが入力された時にイネープル信号ＥＮ入力が“１″
の場合にのみシステムクロックＣＫが有効となってデー
タ入力りを読込むようになっており、その動作信号波形
を第７図に示している。

第６図の回路によれば、組合せ回路部６０の入力端子へ
の入力値の設定は、シフトインデータ入力ＳＤＩとシフ
トクロックＡＳＢとによって入力テストデータをシフト
させることにより設定することができる。また、組合せ
回路部６０の出力端子からの出力値の読出しく観測）は
、システムクロックＣＫを入力して上記出力端子のデー
タをスキャン用フリップフロップ回路６１・・・のデー
タ入力り端子に取込んだ後、シフトクロックＡ％Ｂとに
よってシフトすることによりシフトアウトデータＳＤＯ
として取出すことができる。

ところで、通常、ＬＳＩにおいては、全てのスキャン用
フリップフロップ回路が同時にデータ入力りを読込むこ
とは殆んどない。そこで、第６図中に示したスキャン用
フリップフロップ回路６１・・・を用いた場合には、あ
る状態の時にスキャン用フリップフロップ回路６１・・
・の一部が動作し、他の部分はホールド状態になり、消
費電力が低減する。従って、第６図中に示したスキャン
用フリップフロップ回路６１・・・を使用せざるを得な
い。

しかし、第６図中に示したスキャン用フリップフロップ
回路６１・・・を使用した場合には、次に述べるような
問題がある。

即ち、スキャン用フリップフロップ回路６１・・・のう
ち、イネープル信号ＥＮ入力として０′が入力している
スキャン用フリップフロップ回路６１では、システムク
ロックＣＫを入力してもデータ入力りを取込めないので
、このデータ入力ｐは仮想的な出力となり得ない。従っ
て、イネープル信号ＥＮ入力が１′が入力しているスキ
ャン用フリップフロップ回路６１のみ、そのデータ入力
りをテストすることになり、テストパターンの故障検出
率を上げる上で効率が低下し、イネープル信号ＥＮを生
成している組合せ回路部６０のテストが殆んど不可能に
なる。

ここで、第６図中のスキャン用フリップフロップ回路６
１・・・のデータ入力り端子につらなる組合せ回路部６
０およびイネープル信号入力ＥＮ端子につらなる組合せ
回路部６０の関連を第８図に示す。スキャン用フリップ
フロップ回路６１のデータ入力り端子につらなる組合せ
回路部６０をテストするには、イネープル信号ＥＮ入力
を“１２にしてシステムクロックＣＫを入力しなければ
ならないので、このイネープル信号ＥＮ入力につらなる
組合せ回路部６０がイネープル信号ＥＮとして常に“１
”を生成するように設定してテストを行なう。この時、
イネープル信号ＥＮにつらなる組合せ回路部６０がイネ
ープル信号ＥＮとして“０”を生成している状態でのテ
ストは不可能になり、組合せ回路部６０全体の故障検出
率が著しく低下することになるという問題がある。また
、全てのスキャン用フリップフロップ回路６１・・・が
同時にデータ入力りを読込むことは殆んどなく、全ての
スキャン用フリップフロップ回路６１・・・のイネープ
ル信号ＥＮ入力を同時に“１”にすることは殆んど不可
能であるので、生成されたテストパターンは冗長な長大
パターンとなり、テストコストを引き上げるという問題
もある。

（発明が解決しようとする課題）上記したように従来のスキャンデザインを用いた半導体
集積回路は、イネープル信号入力として“１”が入力し
ている時のみデータ入力を取込むスキャン用フリップフ
ロップ回路群を使用しているので、テストパターンの故
障検出率および組合せ回路部全体の故障検出率が著しく
低下するという問題がある。

本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、スキャン用フリップフロップ回路のデータ入
力端子に接続されている組合せ回路部とイネープル信号
入力端子に接続されている組合せ回路部とに対して、個
別に、あるいは、同時にテストすることが可能になり、
テストパターンの故障検出率および組合せ回路部全体の
故障検出率を著しく向上し得る半導体集積回路を提供す
ることにある。

［発明の構成］（課題を解決するための手段）第１の発明は、入力テストデータをシフトさせてテスト
対象となる組合せ回路の入力端子に設定し、上記組合せ
回路の出力端子からの出力データを読込んでシフトさせ
て出力するイネープル機能付きスキャン用フリップフロ
ップ回路を用いるスキャンデザインを採用した半導体集
積回路において、上記イネープル機能付きスキャン用フ
リップフロップ回路は、第１のテストモード設定信号入
力および第２のテストモード設定信号入力の論理レベル
の組合せに応じて、イネープル信号入力の“１”Ｏ”に
関係なく組合せ回路からのデータ入力を読込む第１のテ
ストモードと、データ入力の“１”０°に関係なく組合
せ回路からのイネープル信号入力を読込む第２のテスト
モードと、システムクロックが入力された時にイネープ
ル信号入力が′１”の場合にのみシステムクロックが有
効となってデータ入力を読込む通常モードとに選択的に
設定されることを特徴とする。

第２の発明は、入力テストデータをシフトさせてテスト
対象となる組合せ回路の入力端子に設定し、上記組合せ
回路の出力端子からの出力データを読込んでシフトさせ
て出力するイネープル機能付きスキャン用フリップフロ
ップ回路を用いるスキャンデザインを採用した半導体集
積回路において、上記イネープル機能付きスキャン用フ
リップフロップ回路は、テストモード設定信号入力の論
理レベルに応じて、システムクロックが入力された時に
組合せ回路からのデータ入力とイネープル信号入力との
排他的オア論理をとって出力するテストモードと、シス
テムクロックが入力された時にイネープル信号入力が“
１”の場合にのみシステムクロックが有効となってデー
タ入力を読込む通常モードとに選択的に設定されること
を特徴とする。

（作用）第１の発明の半導体集積回路においては、第１のテスト
モードに設定すれば、スキャン用フリップフロップ回路
のデータ入力、端子に接続されている組合せ回路部をテ
ストすることが可能になる。

第２のテストモードに設定すれば、スキャン用フリップ
フロップ回路のイネープル信号入力端子に接続されてい
る組合せ回路部をテストすることが可能になる。通常モ
ードに設定すれば、通常の動作が可能になる。

第２の発明の半導体集積回路においては、テストモード
に設定すれば、スキャン用フリップフロップ回路のデー
タ入力端子に接続されている組合せ回路部とイネープル
信号入力端子に接続されている組合せ回路部とのいずれ
に故障があっても、データ入力およびイネープル信号入
力の排他的オア論理をとった出力が期待値と異なるので
、上記両方の組合せ回路部に対するテストが可能となる
。

通常モードに設定すれば、通常の動作が可能になる。

（実施例）以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図は、入力テストデータをシフトさせてテスト対象
となる組合せ回路部１ｏの入力端子に設定し、組合せ回
路部１０の出力端子からの出力データを読込んでシフト
させて出力するイネープル機能付きスキャン用フリップ
フロップ回路１１・・・を用いるスキャンデザインを採
用したＬＳＩの一部を示している。

第１図中に示したスキャン用フリップフロップ回路１１
・・・群は、前段のフリップフロップ回路１１のシフト
アウトデータ出力端子ｓｏと次段のフリップフロップ回
路１１のシフトインデータＳＩ入力端子とが全体として
シリアルとなるように接続されている。

ここで、ＳＤＩはシフトデータ入力、ＳＤＯはシフトデ
ータ出力、−１２〜１６は全てのスキャン用フリップフ
ロップ回路１１・・・に共通に接続されているシステム
クロック信号線および第１のシフトクロック信号線およ
び第２のシフトクロック信号線および第１のテストモー
ド設定信号線および第２のテストモード設定信号線であ
る。

第２図は、第１図中のスキャン用フリップフロップ回路
１１・・・の１個分の一具体例を示しており、８つの入
力端子（データ入力り端子、イネープル信号ＥＮ入力端
子、第１のテストモード設定信号Ｔ１入力端子、第２の
テストモード設定信号Ｔ２入力端子、システムクロック
ＣＫ入力端子、シフトインデータＳ１入力端子、シフト
クロックＡ入力端子、シフトクロックＢ入力端子）と、
３入力１出力のデータマルチプレクサ２０と、Ｄ型フリ
ップフロップ回路ＦＦと、オアゲート２１と、２つの出
力端子（データ出力Ｑ端子、シフトインデータＳ１入力
端子）とを有する。

即ち、データ入力り端子は、データマルチプレクサ２０
の第１の入力端子に接続され、イネープル信号ＥＮ入力
端子はデータマルチプレクサ２０の第２の入力端子に接
続されると共に、オアゲート２１の第１の入力端子に接
続され、第１のテストモード設定信号Ｔ１入力端子はオ
アゲート２１の第２の入力端子に接続され、このオアゲ
ート２１の出力端子はデータマルチプレクサ２０の第１
の切換え制御端子に接続され、第２のテストモード設定
信号Ｔ２入力端子はデータマルチプレクサ２０の第２の
切換え制御端子に接続されている。

このデータマルチプレクサ２０の出力端子は、Ｄ型フリ
ップフロップ回路ＦＦのデータ入力り端子に接続され、
システムクロックＣＫ入力端子はＤ型フリップフロップ
回路ＦＦのクロック入力ＣＬＫ端子に接続され、シフト
クロックＡ入力端子およびシフトクロックＢ入力端子は
それぞれＤ型フリップフロップ回路ＦＦのシフトクロッ
ク入力入端子およびシフトクロック入力Ｂ端子に接続さ
れ、このＤ型フリップフロップ回路ＦＦのデータ出力Ｑ
はデータ出力Ｑ端子に接続されると共にデータマルチプ
レクサ２０の第３の入力端子に接続され、このＤ型フリ
ップフロップ回路ＦＦのシフトアウトデータＳＯ出力は
シフトアウトデータ出力ＳＯ端子に接続されている。

スキャン用フリップフロップ回路１１において、データ
マルチプレクサ２０は、第１の切換え制御端子の入力お
よび第２の切換え制御端子Ｃノ入力がそれぞれ“１”の
時には、第１の入力端子の入力信号りを選択して出力し
、第１の切換え制御端子の入力が“１°、第２の切換え
制御端子の入力が“０”の時には、第２の入力端子の入
力信号ＥＮを選択して出力し、第１の切換え制御端子の
入力が“０”、第２の切換え制御端子の入力が“１”の
時には、ＥＮが′１１のときＤを選択し、ＥＮが“０”
のときＱを選択する。

従って、上記スキャン用フリップフロップ回路には、（
１）第１のテストモード設定信号Ｔ１入力および第２の
テストモード設定信号Ｔ２入力がそれぞれ′１°レベル
になる第１のテストモード、（２）第１のテストモード
設定信号Ｔ１入力が“１”レベル、第２のテストモード
設定信号Ｔ２入力が“０”レベルになる第２のテストモ
ード、（３）第１のテストモード設定信号Ｔ１入力が“
０”レベル、第２のテストモード設定信号Ｔ２入力が“
１”レベルになる通常モードがあり、それぞれ次に述べ
るように動作する。

先ず、第１のテストモードでは、データマルチプレクサ
２０がイネープル信号ＥＮの′１”０”に関係なく入力
信号りを選択して出力し、システムクロックＣＫ入力が
“１′になると、Ｄ型フリップフロップ回路ＦＦがデー
タマルチプレクサ２０の選択出力信号Ｄ％読込んでデー
タ出力Ｑ端子に出力する。

また、第２のテストモードでは、データマルチプレクサ
２０がデータ入力りの“１”　　′０”に関係なくイネ
ープル信号ＥＮ入力を選択して出力し、システムクロッ
クＣＫ入力が１”になると、Ｄ型フリップフロップ回路
ＦＦがデータマルチプレクサ２０の選択出力信号ＥＮを
読込んでデータ出力Ｑ端子に出力する。

また、通常モードでは、イネープル信号ＥＮが１１°で
あれば、オアゲート２１の出力が“１′になり、データ
マルチプレクサ２ｏが入力信号りを選択して出力し、シ
ステムクロックＣＫ入力が“１”になると、Ｄ型フリッ
プフロップ回路ＦＦがデータマルチプレクサ２０の選択
出力信号りを読込んでデータ出力Ｑ端子に出力する。こ
れに対して、イネープル信号ＥＮが“０”であれば、オ
アゲート２１の出力が“０”になってデータマルチプレ
クサ２０がＤ型フリップフロップ回路ＦＦのデータ出力
Ｑを選択して出力し、システムクロツクＣＫ入力が“１
”になっても、Ｄ型フリップフロップ回路ＦＦはデータ
出力Ｑをホールドする。

次に、第１図の回路の動作を説明する。

（１）スキャン用フリップフロップ回路１１・・・のデ
ータ入力り端子に接続されている組合せ回路部１０をテ
ストする際には、第１のテストモードに設定する。そし
て、組合せ回路部１０への入力値の設定は、シフトイン
データ入力ＳＤＩとシフトクロックＡ、Ｂとによって入
力テストデータをシフトさせることにより設定する。即
ち、第１のシフトクロック信号線１３に第１のシフトク
ロック信号Ａを与えると共に第２のシフトクロック信号
線１４に第２のシフトクロック信号Ｂを与え、これに同
期してシフトインデータ入力ＳＤＩをスキャン用フリッ
プフロップ回路１１・・・によりシフトさせ、組合せ回
路部１０の入力端子に与えるべきテストデータをスキャ
ン用フリップフロップ回路１１・・・に設定する。

また、組合せ回路部１０の出力端子からの出力値の読出
しく観測）は、上記出力端子のデータをシステムクロッ
クＣＫによりスキャン用フリップフロップ回路１１・・
・のデータ入力り端子に取込んだ後、シフトクロックＡ
、Ｂとによってシフトすることによりシフトアウトデー
タＳＤＯとして取出す。即ち、システムクロック信号線
１２にシステムクロック信号ＣＬＫを与え、これに同期
して組合せ回路部１０の出力端子の信号をスキャン用フ
リップフロップ回路１１・・・に取込む。その後、スキ
ャン用フリップフロップ回路１１・・・のデータをシフ
トさせてシフトアウトデータＳＤＯ出力を取出す。

このようなシーケンスを必要なテストデータの数だけ繰
返すことにより、テストの実行が可能となる。

（２）スキャン用フリップフロップ回路１１・・・のイ
ネープル信号ＥＮ入力端子に接続されている組合せ回路
部１０をテストする際には、第２のテストモードに設定
する。そして、組合せ回路部１０への入力値の設定は、
シフトインデータ入力ＳＤＩとシフトクロックＡＳＢと
によって入力テストデータをシフトさせることにより設
定する。

また、組合せ回路部１０の出力端子からの出力値の読出
しく観測）は、上記出力端子のデータをシステムクロッ
クＣＫによりスキャン用フリップフロップ回路１１・・
・のデータ入力ＥＮ端子に取込んだ後、シフトクロック
Ａ、Ｂとによってシフトすることによりシフトアウトデ
ータＳＤＯとして取出す。

（３）通常の動作時には、通常モードに設定する。この
場合には、スキャン用フリップフロップ回路１１・・・
は、システムクロックＣＫが入力された時にイネープル
信号ＥＮ入力が“１“の場合にのみシステムクロックＣ
Ｋが有効となってデータ入力りを読込む。

なお、上記実施例では、ブリップフロップ回路ＦＦとし
てＤ型フリップフロップ回路を用いたが、その他のフリ
ップフロップ回路（例えばセットやリセット型フリップ
フロップ回路）を用いても、上記したような各モードを
持たせるように構成すれば、上記実施例と同様の動作に
より同様の効果が得られる。

第３図は、第１図中のスキャン用フリップフロップ回路
１１・・・の１個分の他の具体例を示しており、第２図
に示したスキャン用フリップフロップ回路１１と比べて
、次の（１）〜（３）の点が異なり、その他は同じであ
るので第２図中と同一符号を付してその説明を省略する
。即ち、（１）第１のテストモード設定信号Ｔ１入力端
子、第２のテストモード設定信号Ｔ２入力端子に代えて
１つのテストモード設定信号Ｔ入力端子が設けられてい
る。（２）３入力１出力のデータマルチプレクサ２０に
代えて２入力１出力のデータマルチプレクサ３０が設け
られている。（３）データ入力りが排他的オアゲート３
１に入力し、イネープル信号ＥＮ入力およびテストモー
ド設定信号Ｔ入力がアンドゲート３２に入力し、このア
ンドゲート３２の出力が排他的オアゲート３１に入力し
、この排他的オアゲート３１の出力がデータマルチプレ
クサ３０の第１の入力端子に入力し、Ｄ型フリップフロ
ップ回路ＦＦのデータ出力Ｑはデータマルチプレクサ３
０の第２の入力端子に入力し、イネープル信号ＥＮ入力
およびテストモード設定信号Ｔ入力がオアゲート３３に
入力し、このオアゲート３３の出力がデータマルチプレ
クサ３０の切換え制御端子に入力し、このデータマルチ
プレクサ３０の選択出力がＤ型フリップフロップ回路Ｆ
Ｆのデータ入力り端子に接続されている。

第３図のスキャン用フリップフロップ回路１１＃におい
て、データマルチプレクサ３０は、切換え制御端子の入
力が“１“の時には、第１の入力端子の入力信号を選択
して出力し、切換え制御端子の入力が“０”の時には、
第２の入力端子の入力信号を選択して出力する。

従って、スキャン用フリップフロップ回路１１”には、
（１）テストモード設定信号Ｔ入力が“１”レベルにな
るテストモード、（２）テストモード設定信号Ｔ入力が
“０”レベルになる通常モードがあり、それぞれ次に述
べるように動作する。

先ず、テストモードでは、オアゲート３３の出力が“１
”になり、データマルチプレクサ３０はデータ入力りと
イネープル信号ＥＮとの排他的オア論理をとった出力を
選択して出力し、システムクロックＣＫ入力が４１″に
なると、Ｄ型フリップフロップ回路ＦＦがデータマルチ
プレクサ３０の選択出力を読込んでデータ出力Ｑ端子に
出力する。

また、通常モードでは、イネープル信号ＥＮが′１”で
あれば、オアゲート３３の出力が“１゜になり、データ
マルチプレクサ３０はデータ入力りとアンドゲート３２
出力（この時、テストモード設定信号Ｔ入力が“０２で
あるので、“０”になっている）との排他的オア論理を
とった出力（つまり、データ入力Ｄ）を選択して出力し
、システムクロックＣＫ入力が“１ｍになると、Ｄ型フ
リップフロップ回路ＦＦがデータマルチプレクサ３０の
選択出力を読込んでデータ出力Ｑ端子に出力する。これ
に対して、イネープル信号ＥＮがＯ“であれば、オアゲ
ート３３の出力が“０”になってデータマルチプレクサ
３０はＤ型フリップフロップ回路ＦＦのデータ出力Ｑを
選択して出力し、システムクロックＣＫ入力が′１”に
なっても、Ｄ型フリップフロップ回路ＦＦはデータ出力
Ｑをホールドする。

従って、第１図の回路中に上記したようなスキャン用フ
リップフロップ回路１１“・・・を用いた場合のテスト
に際して、スキャン用フリップフロップ回路１１′・・
・のデータ入力り端子に接続されている組合せ回路部１
０とイネープル信号ＥＮ入力端子に接続されている組合
せ回路部１０とのいずれに故障があっても、排他的オア
ゲート３１の入力（データ入力りまたはイネープル信号
ＥＮ入力）の論理レベルが異なり、排他的オア出力が“
期待値と異なるので、組合せ回路部１０に対するテスト
が可能となる。また、通常の動作時には、通常モードに
設定する。この場合には、スキャン用フリップフロップ
回路１１”・・・は、システムクロックＣＫが入力され
た時にイネープル信号ＥＮ入力が“１１の場合にのみシ
ステムクロックＣＫが有効となってデータ入力りを読込
む。

［発明の効果］上述したように本発明によれば、スキャン用フリップフ
ロップ回路のデータ入力端子に接続されている組合せ回
路部とイネープル信号入力端子に接続されている組合せ
回路部とに対して、個別に、あるいは、同時にテストす
ることが可能になるので、テストパターンの故障検出率
および回路全体の故障検出率を著しく向上し得る半導体
集積回路を実現できる。

【図面の簡単な説明】

第１図は本発明の半導体集積回路の一実施例の一部を示
す構成説明図、第２図は第１図中のスキャン用フリップ
フロップ回路の一具体例を示す論理回路図、第３図は第
１図中のスキャン用フリップフロップ回路の他の具体例
を示す論理回路図、第４図はスキャンデザインを採用し
た従来の半導体集積回路の一部を示す構成説明図、第５
図は第４図中のスキャン用フリップフロップ回路の動作
波形を示す図、第６図はスキャンデザインを採用した別
の従来の半導体集積回路の一部を示す構成説明図、第７
図は第６図中のスキャン用フリップフロップ回路の動作
波形を示す図、第８図は第６図中のスキャン用フリップ
フロップ回路のデータ入力端子につらなる組合せ回路部
分およびイネープル信号入力端子につらなる組合せ回路
部分の関連を示す図である。１０・・・組合せ回路部、１１．１１”・・・イネープ
ル機能付きスキャン用フリップフロップ回路、１２・・
・システムクロック信号線、１３．１４・・・シフトク
ロック信号線、１５．１６・・・テストモード設定信号
線、ＳＯ・・・シフトアウトデータ、Ｓｌ・・・シフト
インデータ、ＳＤＩ・・・シフトデータ入力、ＳＤＯ・
・・シフトデータ出力、ＦＦ・・・Ｄ型フリップフロッ
プ回路、２０．３０・・・データマルチプレクサ、２１
．３３・・・オアゲート、３１・・・排他的オアゲート
、３２・・・アンドゲート。

Claims

【特許請求の範囲】

（１）入力テストデータをシフトさせてテスト対象とな
る組合せ回路の入力端子に設定し、前記組合せ回路の出
力端子からの出力データを読込んでシフトさせて出力す
るイネープル機能付きスキャン用フリップフロップ回路
を用いるスキャンデザインを採用した半導体集積回路に
おいて、前記イネープル機能付きスキャン用フリップフ
ロップ回路は、第１のテストモード設定信号入力および
第２のテストモード設定信号入力の論理レベルの組合せ
に応じて、イネープル信号入力の“１”、“０”に関係
なく組合せ回路からのデータ入力を読込む第１のテスト
モードと、データ入力の“１”、“０”に関係なく組合
せ回路からのイネープル信号入力を読込む第２のテスト
モードと、システムクロックが入力された時にイネープ
ル信号入力が“１”の場合にのみシステムクロックが有
効となってデータ入力を読込む通常モードとに選択的に
設定されることを特徴とする半導体集積回路。
（２）入力テストデータをシフトさせてテスト対象とな
る組合せ回路の入力端子に設定し、前記組合せ回路の出
力端子からの出力データを読込んでシフトさせて出力す
るイネープル機能付きスキャン用フリップフロップ回路
を用いるスキャンデザインを採用した半導体集積回路に
おいて、前記イネープル機能付きスキャン用フリップフ
ロップ回路は、テストモード設定信号入力の論理レベル
に応じて、システムクロックが入力された時に組合せ回
路からのデータ入力とイネープル信号入力との排他的オ
ア論理をとって出力するテストモードと、システムクロ
ックが入力された時にイネープル信号入力が“１”の場
合にのみシステムクロックが有効となってデータ入力を
読込む通常モードとに選択的に設定されることを特徴と
する半導体集積回路。