JPH0349420Y2 - - Google Patents
Info
- Publication number
- JPH0349420Y2 JPH0349420Y2 JP1985204612U JP20461285U JPH0349420Y2 JP H0349420 Y2 JPH0349420 Y2 JP H0349420Y2 JP 1985204612 U JP1985204612 U JP 1985204612U JP 20461285 U JP20461285 U JP 20461285U JP H0349420 Y2 JPH0349420 Y2 JP H0349420Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- chip
- insulator
- wiring board
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012212 insulator Substances 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 19
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000005476 soldering Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- ZJPGOXWRFNKIQL-JYJNAYRXSA-N Phe-Pro-Pro Chemical compound C([C@H](N)C(=O)N1[C@@H](CCC1)C(=O)N1[C@@H](CCC1)C(O)=O)C1=CC=CC=C1 ZJPGOXWRFNKIQL-JYJNAYRXSA-N 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 electrodes Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
[産業上の利用分野]
この考案は、配線基板から離して、ICチツプ
をマウントするのに使用されるスペーサに関す
る。
をマウントするのに使用されるスペーサに関す
る。
[従来の技術]
従来において、配線基板に、いわゆる面実装タ
イプと呼ばれるICチツプをマウントするときは、
配線基板の上に直接マウントしており、ICチツ
プの下面から配線基板までの間隔は、通常の場合
で0.1〜0.7mmである。このため、ICチツプの下に
他のチツプ状の部品を配置するこは困難であり、
配線用導体や電極、或いは膜素子等が配置される
のが一般的であつた。
イプと呼ばれるICチツプをマウントするときは、
配線基板の上に直接マウントしており、ICチツ
プの下面から配線基板までの間隔は、通常の場合
で0.1〜0.7mmである。このため、ICチツプの下に
他のチツプ状の部品を配置するこは困難であり、
配線用導体や電極、或いは膜素子等が配置される
のが一般的であつた。
今日、混成集積回路は、小型化のため、高い実
装密度が要求されており、配線基板の上で比較的
広い面積を占めるICチツプの下に、他のチツプ
状部品を配置する必要性が高まつてる。また、単
に実装密度の向上という点だけでなく、回路機能
の面でも、ICチツプの下にチツプ状のコンデン
サ等を配置することが必要とされる場合もある。
例えば、デジタル回路の記憶素子として使用され
るダイナミツクRAMは、入出力信号の電流変化
に伴うノイズを吸収するため、このコンデンサが
併用される。このコンデンサの配線は、機能上で
きるだけ短いのが望ましく、この点ではコンデン
サをICチツプaの下に配置するのが最も望まし
い。
装密度が要求されており、配線基板の上で比較的
広い面積を占めるICチツプの下に、他のチツプ
状部品を配置する必要性が高まつてる。また、単
に実装密度の向上という点だけでなく、回路機能
の面でも、ICチツプの下にチツプ状のコンデン
サ等を配置することが必要とされる場合もある。
例えば、デジタル回路の記憶素子として使用され
るダイナミツクRAMは、入出力信号の電流変化
に伴うノイズを吸収するため、このコンデンサが
併用される。このコンデンサの配線は、機能上で
きるだけ短いのが望ましく、この点ではコンデン
サをICチツプaの下に配置するのが最も望まし
い。
従来、チツプ状コンデンサ1については、第7
図で示すような支持台2が提案されている。即
ち、支持台2を使用することによつて、チツプ状
コンデンサ1を配線基板3から或る程度の高さに
マウントし、その下に他のチツプ状部品4を配置
し、これをワイヤ5,5……で接続するものであ
る。
図で示すような支持台2が提案されている。即
ち、支持台2を使用することによつて、チツプ状
コンデンサ1を配線基板3から或る程度の高さに
マウントし、その下に他のチツプ状部品4を配置
し、これをワイヤ5,5……で接続するものであ
る。
しかし、ICチツプは、コンデンサチツプに比
べて一般に多数の端子を有している。従つて、端
子の接続が煩雑で、かつ接続スペースをとる等の
問題から、上記のようなマウント方式をそのま丶
ICチツプaに適用すうることは実益に乏しい。
べて一般に多数の端子を有している。従つて、端
子の接続が煩雑で、かつ接続スペースをとる等の
問題から、上記のようなマウント方式をそのま丶
ICチツプaに適用すうることは実益に乏しい。
また、ICチツプのマウントのためには、特開
昭57ー121176号に示されたように、ICチツプの
端子間隔に対応した間隔で導体が配列された長尺
な接続装置が提案されている。この接続装置を介
してICチツプを配線基板上に搭載し、ICチツプ
の端子と配線基板上の電極とを、前記接続装置の
導体を介して接続することにより、ICチツプを
配線基板の板面から或る程度離して搭載すること
ができる。
昭57ー121176号に示されたように、ICチツプの
端子間隔に対応した間隔で導体が配列された長尺
な接続装置が提案されている。この接続装置を介
してICチツプを配線基板上に搭載し、ICチツプ
の端子と配線基板上の電極とを、前記接続装置の
導体を介して接続することにより、ICチツプを
配線基板の板面から或る程度離して搭載すること
ができる。
[考案が解決しようとする問題点]
しかし、前記従来の接続装置では、ICチツプ
の端子と配線基板の電極とを接続するための導体
として金属の薄片が使用され、これが長尺なケー
シング内に一定の間隔で取り付けられているた
め、精密な製造技術が必要となり、年々進むIC
の小型化に対応するためには、生産性の点で問題
がある。さらに、この接続装置を他の電子部品と
同様に、半田付けすることが困難であり、配線基
板に取り付けるためにネジなどの固着手段を別途
用いなければならない。このため、ICチツプの
搭載に手数がかかり、また、配線基板全体の小型
化に障害となる。
の端子と配線基板の電極とを接続するための導体
として金属の薄片が使用され、これが長尺なケー
シング内に一定の間隔で取り付けられているた
め、精密な製造技術が必要となり、年々進むIC
の小型化に対応するためには、生産性の点で問題
がある。さらに、この接続装置を他の電子部品と
同様に、半田付けすることが困難であり、配線基
板に取り付けるためにネジなどの固着手段を別途
用いなければならない。このため、ICチツプの
搭載に手数がかかり、また、配線基板全体の小型
化に障害となる。
この考案は、従来のICチツプのマウント手段
における上記の問題を解決するためなされたもの
で、配線基板からICチツプを或る程度離してマ
ウントすることができると共に、端子の接続が容
易なマウント用スペーサを提供することを目的と
する。
における上記の問題を解決するためなされたもの
で、配線基板からICチツプを或る程度離してマ
ウントすることができると共に、端子の接続が容
易なマウント用スペーサを提供することを目的と
する。
[問題を解決するための手段]
すなわち本考案では、前記目的を達成するた
め、長尺な棒状のセラミツクからなる絶縁体11
の長手方向に一定の間隔で形成された電極12,
12…を有し、これら電極12,12…が絶縁体
11の上下及び側面に亙つて帯状に形成された導
体膜からなり、この導体膜は、前記絶縁体11の
上面側の上面電極15,15…、同絶縁体11の
下面側の下面電極16,16…及びこれら上下面
電極15,15…,16,16…を導通する絶縁
体11の側面側の導体14,14…からなり、該
側面側の導体14,14…が、絶縁体11の側面
に形成された溝13,13…の中に形成されてい
ることを特徴とするICチツプマウント用スペー
サを提供する。
め、長尺な棒状のセラミツクからなる絶縁体11
の長手方向に一定の間隔で形成された電極12,
12…を有し、これら電極12,12…が絶縁体
11の上下及び側面に亙つて帯状に形成された導
体膜からなり、この導体膜は、前記絶縁体11の
上面側の上面電極15,15…、同絶縁体11の
下面側の下面電極16,16…及びこれら上下面
電極15,15…,16,16…を導通する絶縁
体11の側面側の導体14,14…からなり、該
側面側の導体14,14…が、絶縁体11の側面
に形成された溝13,13…の中に形成されてい
ることを特徴とするICチツプマウント用スペー
サを提供する。
[作用]
本考案による前記のスペーサでは、電極12,
12…が導体膜からなるため、その間隔を配線基
板上の電極とICチツプの端子との間隔に合わせ
ておき、これを配線基板の上に搭載し、その上の
上記電極にスペーサの下面電極16,16…を半
田で接続することができる。この半田での接続
は、いわゆるフロー半田法やクリーム半田を用い
た一般的な半田付け手段によることができ、他の
チツプ状電子部品の半田付けと同時に半田付けを
行なうことができる。さらに、その上にICチツ
プを搭載し、同様の半田付け法により、その端子
をスペーサの上面電極15,15…に半田付けす
ることができる。
12…が導体膜からなるため、その間隔を配線基
板上の電極とICチツプの端子との間隔に合わせ
ておき、これを配線基板の上に搭載し、その上の
上記電極にスペーサの下面電極16,16…を半
田で接続することができる。この半田での接続
は、いわゆるフロー半田法やクリーム半田を用い
た一般的な半田付け手段によることができ、他の
チツプ状電子部品の半田付けと同時に半田付けを
行なうことができる。さらに、その上にICチツ
プを搭載し、同様の半田付け法により、その端子
をスペーサの上面電極15,15…に半田付けす
ることができる。
この場合に、絶縁体11の側面に溝13,13
…が形成され、その中に電極12,12…を形成
する導体14,14…が設けられているので、導
体14,14…に付着する半田が絶縁体11の長
手方向に広がらない。これによつて、半田付時
に、隣接する電極12,12…が短絡されるとい
つたトラブルも防止できる。
…が形成され、その中に電極12,12…を形成
する導体14,14…が設けられているので、導
体14,14…に付着する半田が絶縁体11の長
手方向に広がらない。これによつて、半田付時
に、隣接する電極12,12…が短絡されるとい
つたトラブルも防止できる。
そして、前記スペーサの電極12,12…は、
絶縁体11の表面に形成された導体膜からなるた
め、絶縁体11の表面への導電ペーストの塗布と
その焼付けといつた、電子部品の電極を形成する
最も一般的な手段で形成することができ、簡便に
製造できる。
絶縁体11の表面に形成された導体膜からなるた
め、絶縁体11の表面への導電ペーストの塗布と
その焼付けといつた、電子部品の電極を形成する
最も一般的な手段で形成することができ、簡便に
製造できる。
[実施例]
次に、図面を参照しながら、この考案の実施例
と使用例を説明する。
と使用例を説明する。
第1図と第2図に示したスペーサは、第3図で
示すように、パツケージの両側辺から端子b,b
…が引き出されたSOP(Small Outline
Package)タイプのICチツプaをマウントする
のに適したものである。絶縁体11は、断面四角
形の1本の真っ直ぐな棒状のものからなり、マウ
ントしようとするICチツプaの端子b,b……
の間隔に合わせて、上記絶縁体11の長手方向に
一定の間隔で両側面に溝13,13……が配列さ
れている。
示すように、パツケージの両側辺から端子b,b
…が引き出されたSOP(Small Outline
Package)タイプのICチツプaをマウントする
のに適したものである。絶縁体11は、断面四角
形の1本の真っ直ぐな棒状のものからなり、マウ
ントしようとするICチツプaの端子b,b……
の間隔に合わせて、上記絶縁体11の長手方向に
一定の間隔で両側面に溝13,13……が配列さ
れている。
この溝13,13……の位置に対応させて、下
面側の中央部を一部除き、上面、側面及び下面に
連続する帯状の導体が設けられている。これによ
つて、絶縁体11の上面に上面電極15,15…
…が、下面に下面電極16,16……が、また、
両側面に形成された上記溝13,13……に、上
記両面電極15,15……、16,16……を接
続する導体14,14……が形成されている。
面側の中央部を一部除き、上面、側面及び下面に
連続する帯状の導体が設けられている。これによ
つて、絶縁体11の上面に上面電極15,15…
…が、下面に下面電極16,16……が、また、
両側面に形成された上記溝13,13……に、上
記両面電極15,15……、16,16……を接
続する導体14,14……が形成されている。
絶縁体11は、合成樹脂やセラミツク等の絶縁
材料を棒状に成型したものや、板状の絶縁体を棒
状に打ち抜いたものが使用される、上面電極1
5,15……と下面電極16,16……、及びこ
れらを接続する導体14,14……は、絶縁体1
1がセラミツクである場合、これに導体ペースト
を塗布し、焼き付ける等の手段で形成される。な
お上面電極15,15……と下面電極16,16
……とを接続する導体14,14は、絶縁体11
の一方の側面に設けるだけでよく、必ずしも両側
面に導体14,14……を設ける必要はない。
材料を棒状に成型したものや、板状の絶縁体を棒
状に打ち抜いたものが使用される、上面電極1
5,15……と下面電極16,16……、及びこ
れらを接続する導体14,14……は、絶縁体1
1がセラミツクである場合、これに導体ペースト
を塗布し、焼き付ける等の手段で形成される。な
お上面電極15,15……と下面電極16,16
……とを接続する導体14,14は、絶縁体11
の一方の側面に設けるだけでよく、必ずしも両側
面に導体14,14……を設ける必要はない。
次に、第3図〜第5図により、上記スペーサの
使用法について説明すると、配線基板cにICチ
ツプaの端子b,b……の配列に合わせて電極
d,d……を設けておく。そして、スペーサを2
本用意し、これらを上記電極d,d……の上にマ
ウントし、下面電極16,16……に電極d,d
……を半田付けする。また、これらスペーサの間
に、他のチツプ状部品e,e……をマウントす
る。
使用法について説明すると、配線基板cにICチ
ツプaの端子b,b……の配列に合わせて電極
d,d……を設けておく。そして、スペーサを2
本用意し、これらを上記電極d,d……の上にマ
ウントし、下面電極16,16……に電極d,d
……を半田付けする。また、これらスペーサの間
に、他のチツプ状部品e,e……をマウントす
る。
次に、上記2つのスペーサを跨ぐようにして
ICチツプaを載せ、端子b,b……を上面電極
15,15……に半田付けする。これによつて、
ICチツプaが配線基板c上にマウントされ、そ
の端子b,b……が上面電極15,15……、導
体14,14……、及び下面電極16,16……
を介して配線基板cの上の電極d,d……に接続
される。
ICチツプaを載せ、端子b,b……を上面電極
15,15……に半田付けする。これによつて、
ICチツプaが配線基板c上にマウントされ、そ
の端子b,b……が上面電極15,15……、導
体14,14……、及び下面電極16,16……
を介して配線基板cの上の電極d,d……に接続
される。
なお、上記のように、別個のスペーサをそれぞ
れ配線基板cにマウントする代わりに、ICチツ
プaの両側の端子b,b……の間隔に合わせて2
本の絶縁体11,11が予め固定されたスペーサ
を使用することもできる。
れ配線基板cにマウントする代わりに、ICチツ
プaの両側の端子b,b……の間隔に合わせて2
本の絶縁体11,11が予め固定されたスペーサ
を使用することもできる。
第6図のスペーサは、パツケージの4辺から端
子b,b……が引き出された、FPP(Flat
Plastic Package)タイプのICチツプaをマウン
トするのに適したものである。即ち、絶縁体11
がICチツプaの端子b,b……の配列に合わせ
て矩形に連なつており、この4辺に、ICチツプ
aの端子b,b……の間隔に合わせて電極12,
12……が形成されている。これら電極12,1
2……は、上面電極15,15……、下面電極1
6,16……、及びこれらを接続する導体14,
14……からなつている。
子b,b……が引き出された、FPP(Flat
Plastic Package)タイプのICチツプaをマウン
トするのに適したものである。即ち、絶縁体11
がICチツプaの端子b,b……の配列に合わせ
て矩形に連なつており、この4辺に、ICチツプ
aの端子b,b……の間隔に合わせて電極12,
12……が形成されている。これら電極12,1
2……は、上面電極15,15……、下面電極1
6,16……、及びこれらを接続する導体14,
14……からなつている。
[考案の効果]
以上説明した通り、この考案のICチツプマウ
ント用スペーサは、簡便に製造できると共に、他
の部品と同様にして配線基板の上に半田付けする
ことができ、さらにその上に同様にしてICを半
田付けすることができる。従つて、配線基板への
搭載及びその上へのICチツプの搭載がきわめて
容易に行えるという効果が得られる。
ント用スペーサは、簡便に製造できると共に、他
の部品と同様にして配線基板の上に半田付けする
ことができ、さらにその上に同様にしてICを半
田付けすることができる。従つて、配線基板への
搭載及びその上へのICチツプの搭載がきわめて
容易に行えるという効果が得られる。
第1図は、この考案の実施例を示すICチツプ
マウント用スペーサの平面図、第2図は、同スペ
ーサの側面図、第3図は、同スペーサの使用例を
示す分解斜視図、第4図は、同使用例を示すIC
チツプの内部構造を省略した一部切欠の正面図、
第5図は、第4図のA部拡大図、第6図は、他の
実施例を示すICチツプマウント用スペーサの平
面図、第7図は、コンデンサマウント用支持台の
従来例を示す正面図である。 11……絶縁体、12……電極、15……上面
電極、16……下面電極。
マウント用スペーサの平面図、第2図は、同スペ
ーサの側面図、第3図は、同スペーサの使用例を
示す分解斜視図、第4図は、同使用例を示すIC
チツプの内部構造を省略した一部切欠の正面図、
第5図は、第4図のA部拡大図、第6図は、他の
実施例を示すICチツプマウント用スペーサの平
面図、第7図は、コンデンサマウント用支持台の
従来例を示す正面図である。 11……絶縁体、12……電極、15……上面
電極、16……下面電極。
Claims (1)
- 長尺な棒状のセラミツクからなる絶縁体11の
長手方向に一定の間隔で形成された電極12,1
2…を有し、これら電極12,12…が絶縁体1
1の上下及び側面に亙つて帯状に形成された導体
膜からなり、この導体膜は、前記絶縁体11の上
面側の上面電極15,15…、同絶縁体11の下
面側の下面電極16,16…及びこれら上下面電
極15,15…,16,16…を導通する絶縁体
11の側面側の導体14,14…からなり、該側
面側の導体14,14…が、絶縁体11の側面に
形成された溝13,13…の中に形成されている
ことを特徴とするICチツプマウント用スペーサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985204612U JPH0349420Y2 (ja) | 1985-12-28 | 1985-12-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985204612U JPH0349420Y2 (ja) | 1985-12-28 | 1985-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62112174U JPS62112174U (ja) | 1987-07-17 |
JPH0349420Y2 true JPH0349420Y2 (ja) | 1991-10-22 |
Family
ID=31170612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985204612U Expired JPH0349420Y2 (ja) | 1985-12-28 | 1985-12-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0349420Y2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH086370Y2 (ja) * | 1987-12-21 | 1996-02-21 | 株式会社村田製作所 | 電子部品用接続部品 |
JPH0633657Y2 (ja) * | 1987-12-21 | 1994-08-31 | 株式会社村田製作所 | 表面実装型コネクタ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5483455A (en) * | 1977-12-15 | 1979-07-03 | Seiko Epson Corp | Liquid crystal display device |
JPS56147377A (en) * | 1980-04-16 | 1981-11-16 | Shinetsu Polymer Co | Adjesive connector |
JPS57121176A (en) * | 1980-12-05 | 1982-07-28 | Cii | Electrically connecting device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5647985Y2 (ja) * | 1975-12-15 | 1981-11-10 |
-
1985
- 1985-12-28 JP JP1985204612U patent/JPH0349420Y2/ja not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5483455A (en) * | 1977-12-15 | 1979-07-03 | Seiko Epson Corp | Liquid crystal display device |
JPS56147377A (en) * | 1980-04-16 | 1981-11-16 | Shinetsu Polymer Co | Adjesive connector |
JPS57121176A (en) * | 1980-12-05 | 1982-07-28 | Cii | Electrically connecting device |
Also Published As
Publication number | Publication date |
---|---|
JPS62112174U (ja) | 1987-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262878B1 (en) | Chip capacitor | |
JPH0349420Y2 (ja) | ||
JP2512828B2 (ja) | チップ部品の実装方法 | |
JP3061031B2 (ja) | プリント配線基板 | |
JP2596750Y2 (ja) | プリント基板 | |
JP2528326B2 (ja) | 回路基板に対するコンデンサの取付方法 | |
JPH0541128U (ja) | 表面実装型並列接続キヤツプ | |
JPS58131638U (ja) | 混成集積回路装置 | |
JPH0547446Y2 (ja) | ||
JPH0458189B2 (ja) | ||
JPS6242539Y2 (ja) | ||
JPS638145Y2 (ja) | ||
JPH0119395Y2 (ja) | ||
JPH041744Y2 (ja) | ||
JP2533277Y2 (ja) | チップキャパシタの接地構造 | |
JPS6025127Y2 (ja) | ストリツプ線路フイルタのパツケ−ジ構造 | |
JPS626675Y2 (ja) | ||
JPH0710516Y2 (ja) | 混成集積回路基板モジュール | |
JP2819742B2 (ja) | 混成集積回路装置 | |
JPH0124944Y2 (ja) | ||
JPH0410641Y2 (ja) | ||
JPH069448Y2 (ja) | チツプ状バリスタ | |
JPS6120737Y2 (ja) | ||
JPH0113378Y2 (ja) | ||
JPH0430785Y2 (ja) |