JPH0334648A - コンピュータの相互結合方法 - Google Patents
コンピュータの相互結合方法Info
- Publication number
- JPH0334648A JPH0334648A JP1264078A JP26407889A JPH0334648A JP H0334648 A JPH0334648 A JP H0334648A JP 1264078 A JP1264078 A JP 1264078A JP 26407889 A JP26407889 A JP 26407889A JP H0334648 A JPH0334648 A JP H0334648A
- Authority
- JP
- Japan
- Prior art keywords
- data
- computer
- computers
- transferred
- control logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Small-Scale Networks (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
環状に相互結合されたコンピュータ間のデータ転送を高
速で行えるようにしたコンピュータの相互結合方法に関
する。
速で行えるようにしたコンピュータの相互結合方法に関
する。
（従来の技術）
コンピュータにより処理される多数のタスクは、いくつ
かのコンピュータを相互に結合することによってこれら
各々のコンピュータがサブタスクを処理するため、最も
効率的に処理されている。
かのコンピュータを相互に結合することによってこれら
各々のコンピュータがサブタスクを処理するため、最も
効率的に処理されている。
知られているコンピュータシステムの多くは、二つずつ
のコンピュータの間を個別のデータ・チャネルを用いる
ことにより多数のコンピュータを相互に結合することに
基礎を置いている。それ故、各々のコンピュータは、そ
のシステムの中で他のコンピュータに対しである決まっ
た数のデータチャネルを有している。これらデータチャ
ネルは、一方のコンピュータから他方のコンピュータへ
データを転送できるものであり、あるシステムではデー
タを一方向のみに転送することができ、また他のシステ
ムではデータを両方向に転送することができる。コンピ
ュータ相互間のデータチャネルに基礎を置くコンピュー
タシステムを構築する場合には、さまざまなトポロジー
が用いられている。
のコンピュータの間を個別のデータ・チャネルを用いる
ことにより多数のコンピュータを相互に結合することに
基礎を置いている。それ故、各々のコンピュータは、そ
のシステムの中で他のコンピュータに対しである決まっ
た数のデータチャネルを有している。これらデータチャ
ネルは、一方のコンピュータから他方のコンピュータへ
データを転送できるものであり、あるシステムではデー
タを一方向のみに転送することができ、また他のシステ
ムではデータを両方向に転送することができる。コンピ
ュータ相互間のデータチャネルに基礎を置くコンピュー
タシステムを構築する場合には、さまざまなトポロジー
が用いられている。
よく用いられるトポロジーの概説は、定期刊行物”５ｃ
ｉｅｎｔｉｆｉｃ Ａｍｅｒｉｃａｎ （１９８７年
１０月、第５１頁及び第１３４頁）に公表されている。
ｉｅｎｔｉｆｉｃ Ａｍｅｒｉｃａｎ （１９８７年
１０月、第５１頁及び第１３４頁）に公表されている。
これらトポロジーの一つは、ＩＥＥＥ規格８０２．５の
” ＩＢＭトークン−リング・ネットワーク（ＩＢＭ
Ｔｏｋｅｎ−Ｒｌｎｇ Ｎｅｔｗｏｒｋ）”である。こ
こで・すべてのコンピュータは、リングに相互に結合さ
れており、各コンピュータがその二つの隣接するコンピ
ュータの各々に対するデータチャネルを有し、一方の隣
接するコンピュータからデータを受け取り、他方の隣接
するコンピュータにデータを転送することができるよう
になっている。データ転送を同期処理するために、ある
特別のデータ要素” トークン”がコンピュータからコ
ンピュータへ循環している。あるコンピュータが他のコ
ンピュータにデータを転送する際には、コンピュータは
まず最初にこの特別のデータ要素を待ち受け、データを
受け取るコンピュータヘアドレスを含むデータを転送し
たあと、その要素を出力する。そして、データが受け取
られた後には、その特別のデータ要素は再び循環するこ
とになる。
” ＩＢＭトークン−リング・ネットワーク（ＩＢＭ
Ｔｏｋｅｎ−Ｒｌｎｇ Ｎｅｔｗｏｒｋ）”である。こ
こで・すべてのコンピュータは、リングに相互に結合さ
れており、各コンピュータがその二つの隣接するコンピ
ュータの各々に対するデータチャネルを有し、一方の隣
接するコンピュータからデータを受け取り、他方の隣接
するコンピュータにデータを転送することができるよう
になっている。データ転送を同期処理するために、ある
特別のデータ要素” トークン”がコンピュータからコ
ンピュータへ循環している。あるコンピュータが他のコ
ンピュータにデータを転送する際には、コンピュータは
まず最初にこの特別のデータ要素を待ち受け、データを
受け取るコンピュータヘアドレスを含むデータを転送し
たあと、その要素を出力する。そして、データが受け取
られた後には、その特別のデータ要素は再び循環するこ
とになる。
あるシステムにおいてあまりにも多くのデータチャネル
があるのを避けるためには、データの通過のためにコン
ピュータを使用できるようになることが必要である。あ
るコンピュータがデータを転送するとき、そのデータが
所望のコンピュータに届く前に、そのデータはさまざま
な他のコンピュータを通って転送されなければならない
のが典型的なケースであろう。現存のデータシステムに
伴う問題は、各コンピュータにとってのデータチャネル
人口／出口が互いの関係の点で独立していることである
。それによって、あるコンピュータを通るデータ転送は
、データが一方のデータチャネルから受けとられ、それ
から再び転送されるために他方のデータチャネルに移動
されなければならないという点で、相当な時間遅れを引
き起こすことになる。
があるのを避けるためには、データの通過のためにコン
ピュータを使用できるようになることが必要である。あ
るコンピュータがデータを転送するとき、そのデータが
所望のコンピュータに届く前に、そのデータはさまざま
な他のコンピュータを通って転送されなければならない
のが典型的なケースであろう。現存のデータシステムに
伴う問題は、各コンピュータにとってのデータチャネル
人口／出口が互いの関係の点で独立していることである
。それによって、あるコンピュータを通るデータ転送は
、データが一方のデータチャネルから受けとられ、それ
から再び転送されるために他方のデータチャネルに移動
されなければならないという点で、相当な時間遅れを引
き起こすことになる。
また、そのシステムにおいては、データ転送の同期処理
が他の問題となっている。複雑なトポロジーは、データ
チャネルでの衝突を回避するために、また、そのチャネ
ルでの最適なデータ流れを達成するために、複雑な同期
処理をしばしばもたらすことになる。更に、このことは
、そのシステムでの時間遅れを更にもたらすことになり
、しかも、そのシステムは高価なものとなってしまう。
が他の問題となっている。複雑なトポロジーは、データ
チャネルでの衝突を回避するために、また、そのチャネ
ルでの最適なデータ流れを達成するために、複雑な同期
処理をしばしばもたらすことになる。更に、このことは
、そのシステムでの時間遅れを更にもたらすことになり
、しかも、そのシステムは高価なものとなってしまう。
上述したように、 ＩＢＭトークン−リング・ネット
ワーク°における同期処理の問題は、特別のデータ要素
を循環することにより解決されている。
ワーク°における同期処理の問題は、特別のデータ要素
を循環することにより解決されている。
しかしながら、この解決策によっても、そのデータが通
過しなければならないことにより、各コンピュータにお
いて比較的大きな時間遅れを生じてしまうことになる。
過しなければならないことにより、各コンピュータにお
いて比較的大きな時間遅れを生じてしまうことになる。
” ＩＢＭ）−クン−リング・ネットワーク”では、二
つのコンピュータだけが同時に通信できるだけであり、
データ転送が開始することによる平均的な待ち時間は、
データ転送のない状態が続行しているときでさえ、比較
的大きなものとなっている。
つのコンピュータだけが同時に通信できるだけであり、
データ転送が開始することによる平均的な待ち時間は、
データ転送のない状態が続行しているときでさえ、比較
的大きなものとなっている。
（発明の概要）
この発明で示される方法によりコンピュータを相互に結
合することによって、二つのコンピュータ間のデータ転
送を非常に速く行うことができる。
合することによって、二つのコンピュータ間のデータ転
送を非常に速く行うことができる。
あるコンピュータを通るデータの転送は、あるレジスタ
だけを通過し、これにより、データの転送はクロックサ
イクルの進行で実行されることになる。相互結合されて
いるコンピュータは、データ転送用のコンジットが短く
なるように物理的に編成されると良い。これにより、あ
るコンピュータからその隣のコンピュータまでデータを
移動するのに要する時間は、極めて小さくなるであろう
。
だけを通過し、これにより、データの転送はクロックサ
イクルの進行で実行されることになる。相互結合されて
いるコンピュータは、データ転送用のコンジットが短く
なるように物理的に編成されると良い。これにより、あ
るコンピュータからその隣のコンピュータまでデータを
移動するのに要する時間は、極めて小さくなるであろう
。
このことは、新規な電子構成要素がコンジット遅れをも
たらす場合に、特に有利な点となる。すなわち、転送の
経路は時間消費のかなりの部分を構成するであろう。こ
の発明による方法は、シンプルで実現がリーズナブルで
あり、また、多数のコンピュータが相互に同期して通信
できるようになる。
たらす場合に、特に有利な点となる。すなわち、転送の
経路は時間消費のかなりの部分を構成するであろう。こ
の発明による方法は、シンプルで実現がリーズナブルで
あり、また、多数のコンピュータが相互に同期して通信
できるようになる。
本発明は、各々のコンピュータがデータを受け取るため
のデータチャネルと、データを転送するためのデータチ
ャネルとを白°するという点で実現される。各データチ
ャネルは、いくつかのビットからなる。入力データチャ
ネルは、マルチプレクサと、入ってくるデータを取り込
み記録できある入ってくるデータ値を検出する制御論理
とに接続されている。マルチプレクサの出口は、Ｄ−フ
リップ・フロップからなるレジスタの人目に接続され、
このレジスタの出口はデータを転送するデータチャネル
に通じている。また、出力データチャネルは、他のコン
ピュータの入力データチャネルに接続されている。更に
すべてのデータチャネルがこのように結合されて、デー
タチャネルはリング状に結合されている。マルチプレク
サは二つの人口を有し、上述のように、そのうちの一方
の人口は、入力データチャネルに接続されている。他方
の入口は、制御論理の出口に接続されており、あるコン
ピュータからのデータが他のコンピュータに転送されな
ければならない場合に用いられる。
のデータチャネルと、データを転送するためのデータチ
ャネルとを白°するという点で実現される。各データチ
ャネルは、いくつかのビットからなる。入力データチャ
ネルは、マルチプレクサと、入ってくるデータを取り込
み記録できある入ってくるデータ値を検出する制御論理
とに接続されている。マルチプレクサの出口は、Ｄ−フ
リップ・フロップからなるレジスタの人目に接続され、
このレジスタの出口はデータを転送するデータチャネル
に通じている。また、出力データチャネルは、他のコン
ピュータの入力データチャネルに接続されている。更に
すべてのデータチャネルがこのように結合されて、デー
タチャネルはリング状に結合されている。マルチプレク
サは二つの人口を有し、上述のように、そのうちの一方
の人口は、入力データチャネルに接続されている。他方
の入口は、制御論理の出口に接続されており、あるコン
ピュータからのデータが他のコンピュータに転送されな
ければならない場合に用いられる。
制御論理は、レジスタと論理ゲートとからなる。
これらの相互結合は、実データシステムでの要求に応じ
てなされている。更に、制御論理は、プロセッサのよう
なデータ構成要素、記憶回路、及び、ローカル人出力ゲ
ート等からなるコンピュータの残りの部分にも接続され
る。さらにまた、システムは、すべてのコンピュータに
接続された」（通のタロツク発振器を有している。各コ
ンピュータにとって、このクロック発振器からのクロッ
ク信号は、出力データチャネルへのレジスターを制御し
、制御論理を同期処理する。
てなされている。更に、制御論理は、プロセッサのよう
なデータ構成要素、記憶回路、及び、ローカル人出力ゲ
ート等からなるコンピュータの残りの部分にも接続され
る。さらにまた、システムは、すべてのコンピュータに
接続された」（通のタロツク発振器を有している。各コ
ンピュータにとって、このクロック発振器からのクロッ
ク信号は、出力データチャネルへのレジスターを制御し
、制御論理を同期処理する。
（実施例）
以下、本発明の一実施例を図面に基づいて説明する。
第１図は、コンピュータシステムを示す構成図、第２図
は、本発明を具体化した各コンピュータの要部を示す構
成図、第３図は、各コンピュータにおける制御論理を更
に詳細に示す構成図である。
は、本発明を具体化した各コンピュータの要部を示す構
成図、第３図は、各コンピュータにおける制御論理を更
に詳細に示す構成図である。
データ転送は、クロック発振器１により同期処理されて
おり、このクロック発振器１は、各コンピュータ３が当
該クロック発振器１からのクロック信号を隣接するコン
ピュータとできるだけ同時に取り込めるように結合２さ
れている。クロック信号におけるノイズを避けるため、
同じものがクロック発振器１と反対側で終端４となって
いる。
おり、このクロック発振器１は、各コンピュータ３が当
該クロック発振器１からのクロック信号を隣接するコン
ピュータとできるだけ同時に取り込めるように結合２さ
れている。クロック信号におけるノイズを避けるため、
同じものがクロック発振器１と反対側で終端４となって
いる。
各クロックサイクルにより、各コンピュータ３は、デー
タチャネル６を介して隣接するコンピュータの制御論理
５にデータ要素を転送する。データチャネル６における
データ要素は、制御データ６ａ、アドレス６ｂ、及び、
転送したいデータ６Ｃとに分けられる。制御データ６ａ
（１ビツト）は、残りのデータ６ｂ、６ｃが妥当である
か否かを、換言すると、それらのデータがあるコンピュ
ータ３への転送の過程であるか否かを明言している。も
しそれらデータが妥当でないならば、どのコンピュータ
３も妥当なデータによってそれらを説換えることができ
る。アドレス６ｂ（８ビツト）は、データを受け取るべ
きコンピュータがどのコンピュータであるかを明言して
いる。データ６Ｃは、転送するコンピュータの識別子、
数字（８ビツト）、及び、転送したい情報（３２ビツト
）から構成されている。
タチャネル６を介して隣接するコンピュータの制御論理
５にデータ要素を転送する。データチャネル６における
データ要素は、制御データ６ａ、アドレス６ｂ、及び、
転送したいデータ６Ｃとに分けられる。制御データ６ａ
（１ビツト）は、残りのデータ６ｂ、６ｃが妥当である
か否かを、換言すると、それらのデータがあるコンピュ
ータ３への転送の過程であるか否かを明言している。も
しそれらデータが妥当でないならば、どのコンピュータ
３も妥当なデータによってそれらを説換えることができ
る。アドレス６ｂ（８ビツト）は、データを受け取るべ
きコンピュータがどのコンピュータであるかを明言して
いる。データ６Ｃは、転送するコンピュータの識別子、
数字（８ビツト）、及び、転送したい情報（３２ビツト
）から構成されている。
データ転送がコンピュータの間で行われない限り、不当
データ要素はコンピュータ間で連続的に転送される。あ
るコンピュータ３が他のコンピュータにデータを転送し
たいと望むときにはいつでも、コマンドがデータバス７
を介して与えられ、先ず、受け取るべきコンピュータ３
のアドレス７ａがレジスタ８にセットされる。次いで、
転送されるデータ７ａがバッファ・レジスタ９にセット
され、そして、制御ユニット１０は転送状態にデータ７
ｂでセットされる。制御ユニット１０は不当データ要素
を待ち受け、直ちにその要素を受け取る。そして、制御
データ１１ａ１アドレス１１ｂ１及び、転送したいデー
タ１１ｃからなるデータ１１は、マルチプレクサ１２を
通ってレジスタ人口１３まで転送され、続いて起こるク
ロック◆パルスでベース・レジスタ１４を通ってデータ
チャネル６に転送される。特に、転送されているデータ
１１ｃには、そのデータ自身に加えて、転送するコンピ
ュータ３の識別子が含まれることになる。それから、制
御ユニット１０は、さらなるデータが転送される準備が
なされたデータバス７ｂに信号を与える。
データ要素はコンピュータ間で連続的に転送される。あ
るコンピュータ３が他のコンピュータにデータを転送し
たいと望むときにはいつでも、コマンドがデータバス７
を介して与えられ、先ず、受け取るべきコンピュータ３
のアドレス７ａがレジスタ８にセットされる。次いで、
転送されるデータ７ａがバッファ・レジスタ９にセット
され、そして、制御ユニット１０は転送状態にデータ７
ｂでセットされる。制御ユニット１０は不当データ要素
を待ち受け、直ちにその要素を受け取る。そして、制御
データ１１ａ１アドレス１１ｂ１及び、転送したいデー
タ１１ｃからなるデータ１１は、マルチプレクサ１２を
通ってレジスタ人口１３まで転送され、続いて起こるク
ロック◆パルスでベース・レジスタ１４を通ってデータ
チャネル６に転送される。特に、転送されているデータ
１１ｃには、そのデータ自身に加えて、転送するコンピ
ュータ３の識別子が含まれることになる。それから、制
御ユニット１０は、さらなるデータが転送される準備が
なされたデータバス７ｂに信号を与える。
データを受け取るために、各コンピュータ３は入力デー
タチャネルを連続的にチエツクする。つまり、制御ユニ
ット１０は制御データ６ａが妥当であるか否かをチエツ
クし、比較器１５はアドレス６ｂがレジスタ１６に表れ
るそのコンピュータの固定アドレスと等しいか否かをチ
エツクする。
タチャネルを連続的にチエツクする。つまり、制御ユニ
ット１０は制御データ６ａが妥当であるか否かをチエツ
クし、比較器１５はアドレス６ｂがレジスタ１６に表れ
るそのコンピュータの固定アドレスと等しいか否かをチ
エツクする。
もしこれら両方のチエツクが正ならば、インプットデー
タ６ｃはＦＩＦＵ−レジスタ１７に記録され、更に、制
御ユニット１０は、データ１１ｃが不当であるとセット
すると共に、続いて起こるクロック・パルスで不当デー
タ１１がベース・レジスタ１４を通ってデータチャネル
６に転送されるようにマルチプレクサ１２を制御する。
タ６ｃはＦＩＦＵ−レジスタ１７に記録され、更に、制
御ユニット１０は、データ１１ｃが不当であるとセット
すると共に、続いて起こるクロック・パルスで不当デー
タ１１がベース・レジスタ１４を通ってデータチャネル
６に転送されるようにマルチプレクサ１２を制御する。
そして、制御ユニット１０は、データが受けとられたデ
ータバス７ｂを通って信号を与える。ここで、ＦＩＦＵ
−レジスタ１７における上位データ語は、転送されてき
た情報に加えて転送するコンピュータの識別子を含んで
いる。
ータバス７ｂを通って信号を与える。ここで、ＦＩＦＵ
−レジスタ１７における上位データ語は、転送されてき
た情報に加えて転送するコンピュータの識別子を含んで
いる。
各コンピュータ３には、クロック周波数に依存する比較
的小さなエレクトロニクス、例えば、マルチプレクサ１
２、ベース・レジスタ１４、ＦＩＦＵ−レジスタ１７、
比較器１５、及び、制御ユニット１０が組み込まれてい
る。コンピュータ３間のコンジット６が比較的短い場合
には、コストの上昇及び消費電力が増大することなくク
ロック発振器１の周波数を高くセットできる。クロック
発振器１の周波数をデータバス７の周波数よりも速いい
ろいろな時間にセットすることによって、いかなる遅延
をもたらすことなくコンピュータ３のさらなる組み合わ
せが同時に通信できることになる。クロック発振器１の
周波数がデータバス７の周波数に等しい場合には、コン
ピュータ３の平均的な二組は、遅延することなく同時に
通信することが可能となる。
的小さなエレクトロニクス、例えば、マルチプレクサ１
２、ベース・レジスタ１４、ＦＩＦＵ−レジスタ１７、
比較器１５、及び、制御ユニット１０が組み込まれてい
る。コンピュータ３間のコンジット６が比較的短い場合
には、コストの上昇及び消費電力が増大することなくク
ロック発振器１の周波数を高くセットできる。クロック
発振器１の周波数をデータバス７の周波数よりも速いい
ろいろな時間にセットすることによって、いかなる遅延
をもたらすことなくコンピュータ３のさらなる組み合わ
せが同時に通信できることになる。クロック発振器１の
周波数がデータバス７の周波数に等しい場合には、コン
ピュータ３の平均的な二組は、遅延することなく同時に
通信することが可能となる。
（発明の効果）
以上説明したように本発明によれば、環状に相互結合さ
れたコンピュータ間で、データ転送を高速で行うことが
でき、また、多数のコンピュータが相互に同期して通信
することができるという効果を奏する。
れたコンピュータ間で、データ転送を高速で行うことが
でき、また、多数のコンピュータが相互に同期して通信
することができるという効果を奏する。
第１図は、コンピュータシステムを示す構成図、第２図
は、本発明を具体化した各コンピュータの要部を示す構
成図、 第３図は、各コンピュータにおける制御論理を更に詳細
に示す構成図である。 １・・・クロック発振器、 ３・・・コンピュータ、 ６・・・データチャネル、１ １２・・・マルチプレクサ、１ １４・・・ベースレジスタ。 ２・・・クロックパルス、 ５・・・制御論理、 １・・・データ、 ３・・・レジスタ大川、
は、本発明を具体化した各コンピュータの要部を示す構
成図、 第３図は、各コンピュータにおける制御論理を更に詳細
に示す構成図である。 １・・・クロック発振器、 ３・・・コンピュータ、 ６・・・データチャネル、１ １２・・・マルチプレクサ、１ １４・・・ベースレジスタ。 ２・・・クロックパルス、 ５・・・制御論理、 １・・・データ、 ３・・・レジスタ大川、
Claims (3)
- （１）複数のコンピュータ（３、３・・・）を各コンピ
ュータ（３）が２つの隣接するコンピュータ（３、３）
を有するように環状に結合し、この環状に結合されたコ
ンピュータ（３）に対してクロック発振器（１）により
クロックパルス（２）を並列に転送し、各クロックパル
ス（２）に基づいて一方の隣接するコンピュータ（３）
から決まったビット数を並列に受け取り、各クロックパ
ルス（２）に基づいて他方の隣接するコンピュータ（３
）に同じビット数を並列に転送し、制御論理（５）自身
の状態及び受け取ったデータ（６）に基礎が置かれた制
御論理（５）が受け取ったデータを保存するべきか否か
を決定するように各コンピュータ（３）でのデータ転送
の制御がなされるコンピュータの相互結合方法において
、前記制御論理（５）が受け取ったデータを保存するべ
きか否かを決定するのと同時に、受けとったデータ（６
、１２、１３）あるいは前記制御論理（５）からのデー
タ（１１、１２、１３）のどちらが続いて起こるクロッ
クパルス（２）に基づいて次ぎの隣接するコンピュータ
（３）に転送（１４、６）されるべきであるかをも前記
制御論理（５）が決定するようにしたことを特徴とする
コンピュータの相互結合方法。 - （２）コンピュータ（３）間を転送されている並列デー
タ（６ｃ）によりどのコンピュータが実データを転送し
たかを定義し、データを受け取るべきコンピュータ（３
）がどのコンピュータ（３）がその実データを転送した
かを見分けるようにしたことを特徴とする請求項１記載
のコンピュータの相互結合方法。 - （３）前記クロックパルス（２）がコンピュータ（３）
のリングに沿って２パスをたどりそのリングの反対の端
部で一緒になり終端（４）となるように結合（２）され
たクロック発振器（１）により、前記データ転送（６）
を同期処理することを特徴とする請求項１若しくは２記
載のコンピュータの相互結合方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO884535 | 1988-10-12 | ||
| NO88884535A NO884535L (no) | 1988-10-12 | 1988-10-12 | Metode for aa kople sammen datamaskiner. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334648A true JPH0334648A (ja) | 1991-02-14 |
Family
ID=19891318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1264078A Pending JPH0334648A (ja) | 1988-10-12 | 1989-10-12 | コンピュータの相互結合方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0334648A (ja) |
| DE (1) | DE3933846A1 (ja) |
| NO (1) | NO884535L (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2324997A2 (en) | 2009-11-20 | 2011-05-25 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Hot isostatic pressing device |
| US7969460B2 (en) | 2008-06-23 | 2011-06-28 | Ricoh Company, Ltd. | Optical scanning device and image forming apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5398315A (en) * | 1992-12-30 | 1995-03-14 | North American Philips Corporation | Multi-processor video display apparatus |
| US7925684B2 (en) | 2007-02-16 | 2011-04-12 | Infineon Technologies Ag | Method and apparatus for distributing random elements |
-
1988
- 1988-10-12 NO NO88884535A patent/NO884535L/no unknown
-
1989
- 1989-10-10 DE DE3933846A patent/DE3933846A1/de not_active Withdrawn
- 1989-10-12 JP JP1264078A patent/JPH0334648A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7969460B2 (en) | 2008-06-23 | 2011-06-28 | Ricoh Company, Ltd. | Optical scanning device and image forming apparatus |
| EP2324997A2 (en) | 2009-11-20 | 2011-05-25 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Hot isostatic pressing device |
Also Published As
| Publication number | Publication date |
|---|---|
| NO884535D0 (no) | 1988-10-12 |
| NO884535L (no) | 1990-04-17 |
| DE3933846A1 (de) | 1990-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006793B1 (ko) | 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법 | |
| JP2708354B2 (ja) | マルチメディア・アナログ／デジタル／光交換装置 | |
| US5828865A (en) | Dual mode bus bridge for interfacing a host bus and a personal computer interface bus | |
| US5774698A (en) | Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer system | |
| EP0721164A2 (en) | Crossbar switch apparatus and protocol | |
| JPH02263260A (ja) | メモリアクセススイッチネットワーク | |
| JPH036534B2 (ja) | ||
| Dennis et al. | A computer architecture for highly parallel signal processing | |
| JPH06214965A (ja) | ディジタル・コンピュータ | |
| JPH0334648A (ja) | コンピュータの相互結合方法 | |
| JPH05342172A (ja) | マルチプロセッサシステム | |
| JPH07191934A (ja) | 二重バス装置 | |
| JPS61174851A (ja) | バス制御方式 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPH02140852A (ja) | Ｄｍａ転送制御装置 | |
| JP2996089B2 (ja) | 論理シミュレーション装置 | |
| JPS61241863A (ja) | 共通メモリのアクセス方式 | |
| JPH01108632A (ja) | データ処理装置 | |
| JPS61260349A (ja) | メモリ選択方式 | |
| JPS63197217A (ja) | デ−タ処理装置 | |
| JPH04138555A (ja) | 並列型ディジタル信号処理装置 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS63198144A (ja) | マルチポ−トメモリにおけるダイレクトメモリアクセス制御方式 | |
| JPH03187544A (ja) | 同期処理ｌｓｉインタフェース方式 | |
| JPS62200425A (ja) | パイプライン制御装置 |