JPH03283636A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH03283636A JPH03283636A JP2085257A JP8525790A JPH03283636A JP H03283636 A JPH03283636 A JP H03283636A JP 2085257 A JP2085257 A JP 2085257A JP 8525790 A JP8525790 A JP 8525790A JP H03283636 A JPH03283636 A JP H03283636A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- concave part
- semiconductor substrate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 25
- 230000001590 oxidative effect Effects 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 238000005498 polishing Methods 0.000 abstract description 7
- 239000011259 mixed solution Substances 0.000 abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 6
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 125000005372 silanol group Chemical group 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract description 2
- 229910008045 Si-Si Inorganic materials 0.000 abstract 1
- 229910006411 Si—Si Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000003628 erosive effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- 238000003486 chemical etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GLUUGHFHXGJENI-UHFFFAOYSA-N Piperazine Chemical compound C1CNCCN1 GLUUGHFHXGJENI-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000567 combustion gas Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/073—Hollow body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/116—Oxidation, differential
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は半導体基板の製造方法に係り、特に基板直接接
合技術により基板内部に選択的に誘電体埋込み層を形成
する方法に関する。
合技術により基板内部に選択的に誘電体埋込み層を形成
する方法に関する。
半導体集積回路における素子間分離法として誘電体分離
法が注目されており、従来、素子領域を基板領域から分
離するために、基板内部にg電体埋込み層を形成する方
法が種々提案されている。
法が注目されており、従来、素子領域を基板領域から分
離するために、基板内部にg電体埋込み層を形成する方
法が種々提案されている。
その一つとして、例えば特開昭61−42154号公報
に示すものがある。これは、鏡面研磨された第1の半導
体基板の表面に基板端面に開口する溝を形成するとども
に、第1の半導体基板またはこれと接合すべき鏡面研磨
された第2の半導体基板の表面に、これら第1、第2の
半導体基板を接合した時に前記溝と連通ずる浅い凹部を
形成し、これら第1、第2の半導体基板の研摩面同士を
対向させて密着し、その後この接合基板を酸化性ガス雰
囲気中にさらして前記凹部に酸化膜を埋込み形成するも
のである。
に示すものがある。これは、鏡面研磨された第1の半導
体基板の表面に基板端面に開口する溝を形成するとども
に、第1の半導体基板またはこれと接合すべき鏡面研磨
された第2の半導体基板の表面に、これら第1、第2の
半導体基板を接合した時に前記溝と連通ずる浅い凹部を
形成し、これら第1、第2の半導体基板の研摩面同士を
対向させて密着し、その後この接合基板を酸化性ガス雰
囲気中にさらして前記凹部に酸化膜を埋込み形成するも
のである。
しかしながら、上述した方法を用いて本発明者らが実際
に誘電体分離基板を製造してみたところ、第5図に示す
如く、溝53と凹部52との連通部Aが酸化膜56によ
り閉塞されて凹部52内への酸化性ガスの供給が阻害さ
れてしまい、該凹部52内を酸化膜56で完全に埋設・
充填することができないという問題があった。そして、
実験的考察を重ねた結果、これは、基板表面に溝、凹部
を化学エツチング、ドライエツチング、機械的な研磨加
工等の手法によって形成する際に、この加工に応じて形
成される角部に応力が集中することによって該角部にダ
メージが生じ、基板接合後の酸化膜埋込み工程において
該角部の酸化速度が他の領域(空洞内の他の面)より速
くなることに起因することを見い出し、特に、溝と凹部
とが連通する角部においては、角が鋭く、ダメージも多
く有しているために、その傾向が著しいことを確認した
。
に誘電体分離基板を製造してみたところ、第5図に示す
如く、溝53と凹部52との連通部Aが酸化膜56によ
り閉塞されて凹部52内への酸化性ガスの供給が阻害さ
れてしまい、該凹部52内を酸化膜56で完全に埋設・
充填することができないという問題があった。そして、
実験的考察を重ねた結果、これは、基板表面に溝、凹部
を化学エツチング、ドライエツチング、機械的な研磨加
工等の手法によって形成する際に、この加工に応じて形
成される角部に応力が集中することによって該角部にダ
メージが生じ、基板接合後の酸化膜埋込み工程において
該角部の酸化速度が他の領域(空洞内の他の面)より速
くなることに起因することを見い出し、特に、溝と凹部
とが連通する角部においては、角が鋭く、ダメージも多
く有しているために、その傾向が著しいことを確認した
。
本発明は上述した事情を鑑みてなされたものであり、基
板直接接合技術を用い基板内部に選択的に誘電体層を埋
込み形成する方法において、確実に誘電体埋込み層を基
板内部に埋設、充填することができる半導体基板の製造
方法を提供することを目的とする。
板直接接合技術を用い基板内部に選択的に誘電体層を埋
込み形成する方法において、確実に誘電体埋込み層を基
板内部に埋設、充填することができる半導体基板の製造
方法を提供することを目的とする。
上記目的を達成するために、本発明による半導体基板の
製造方法は、 第1および第2半導体基板を直接接合して内部に誘電体
埋込み層が形成された半導体基板を製造する方法におい
て、 前記第1、第2半導体基板を接合した時に、前記誘電体
埋込み層の形成位置に相当する領域に凹部と、該凹部に
連通するとともに基板端面に開口する前記凹部より深い
溝とを、それぞれ前記第1および第2半導体基板のうち
少なくとも一方の基板に形成する加工工程と、 この第1および第2半導体基板を直接接合して接合基板
を形成する接合工程と、 前記接合基板を酸化性ガス雰囲気中にさらして前記溝に
沿って酸化性ガスを供給することにより、前記凹部に前
記誘電体埋込み層としての酸化膜を成長形成させる酸化
工程と を含み、さらに、 前記溝の前記凹部に連通ずる箇所において、前記加工工
程で前記凹部および溝を形成することによって構成され
た角部がうけたダメージを、少なくとも前記酸化工程以
前に除去しておく除去工程を付加したことを特徴として
いる。
製造方法は、 第1および第2半導体基板を直接接合して内部に誘電体
埋込み層が形成された半導体基板を製造する方法におい
て、 前記第1、第2半導体基板を接合した時に、前記誘電体
埋込み層の形成位置に相当する領域に凹部と、該凹部に
連通するとともに基板端面に開口する前記凹部より深い
溝とを、それぞれ前記第1および第2半導体基板のうち
少なくとも一方の基板に形成する加工工程と、 この第1および第2半導体基板を直接接合して接合基板
を形成する接合工程と、 前記接合基板を酸化性ガス雰囲気中にさらして前記溝に
沿って酸化性ガスを供給することにより、前記凹部に前
記誘電体埋込み層としての酸化膜を成長形成させる酸化
工程と を含み、さらに、 前記溝の前記凹部に連通ずる箇所において、前記加工工
程で前記凹部および溝を形成することによって構成され
た角部がうけたダメージを、少なくとも前記酸化工程以
前に除去しておく除去工程を付加したことを特徴として
いる。
従って、本発明によれば、除去工程によって少なくとも
酸化工程以前に、凹部および溝を形成した際に構成され
た角部がうけたダメージは除去されることになる。すな
わち、前記酸化工程において、従来発生していた該角部
のうけたダメージによる該角部における酸化膜の成長速
度が速いことに起因した前記溝と前記凹部の連通部の酸
化膜による閉塞という不具合は解消され、前記溝から凹
部内へ酸化性ガスを確実に供給することができるように
なる。
酸化工程以前に、凹部および溝を形成した際に構成され
た角部がうけたダメージは除去されることになる。すな
わち、前記酸化工程において、従来発生していた該角部
のうけたダメージによる該角部における酸化膜の成長速
度が速いことに起因した前記溝と前記凹部の連通部の酸
化膜による閉塞という不具合は解消され、前記溝から凹
部内へ酸化性ガスを確実に供給することができるように
なる。
以上述べたように、本発明の半導体基板の製造方法によ
れば、確実に誘電体埋込み層を基板内部に埋設、充填す
ることができるという優れた効果がある。
れば、確実に誘電体埋込み層を基板内部に埋設、充填す
ることができるという優れた効果がある。
以下、本発明を図に示す実施例に基づいて説明する。
第1図(a)〜(6)に本発明第1実施例に係る半導体
基板の各製造工程における断面図を示す。
基板の各製造工程における断面図を示す。
まず、第1図(a)の如く、少なくとも一方の面を鏡面
研磨した第1半導体基板1の鏡面1aの一部を化学エツ
チングあるいは反応性イオンエツチング(以下、RIE
という)により、選択的にエツチングし、深さ0.2〜
2μmの凹部2を形成する。
研磨した第1半導体基板1の鏡面1aの一部を化学エツ
チングあるいは反応性イオンエツチング(以下、RIE
という)により、選択的にエツチングし、深さ0.2〜
2μmの凹部2を形成する。
次いで、凹部2の前記鏡面1aとの境界近傍に沿って基
板端部に開口し前記凹部2の深さより大きな値でその幅
および深さが設定される溝3をダイシングあるいは化学
エツチングあるいはRIEによって形成する。ここで、
溝3の形状は、凹部2の形状、基板サイズ等を考慮して
決定されるものである0本実施例では、5inchウエ
ノ1を使用し、凹部2を巾2■、深さ0.42μmのス
トライプ形状とし、化学エツチングにより巾30μm、
深さ6.3μmの格子形状の溝3を形成したものを用い
て説明する。
板端部に開口し前記凹部2の深さより大きな値でその幅
および深さが設定される溝3をダイシングあるいは化学
エツチングあるいはRIEによって形成する。ここで、
溝3の形状は、凹部2の形状、基板サイズ等を考慮して
決定されるものである0本実施例では、5inchウエ
ノ1を使用し、凹部2を巾2■、深さ0.42μmのス
トライプ形状とし、化学エツチングにより巾30μm、
深さ6.3μmの格子形状の溝3を形成したものを用い
て説明する。
次に第1図(b)の如く、熱処理を施すことにより第1
半導体基板lの表面に熱酸化層4を1〜2μm程度形成
する。その後、第1図(C)の如く、ソツ酸混合液によ
り前記熱酸化層4を完全に除去する。
半導体基板lの表面に熱酸化層4を1〜2μm程度形成
する。その後、第1図(C)の如く、ソツ酸混合液によ
り前記熱酸化層4を完全に除去する。
この工程を付加することにより、第1図(a)において
凹部2.溝3で構成される角部3aは、第1図(C)に
示す如く、丸みを帯びた形状(38′部)となり、凹部
2、溝3を形成した際に発生したダメージが除去される
。これは、熱処理による基板表面の酸化進行が等方的で
あり、またダメージを有する部分(角部)の酸化速度は
他の領域より速いからである。
凹部2.溝3で構成される角部3aは、第1図(C)に
示す如く、丸みを帯びた形状(38′部)となり、凹部
2、溝3を形成した際に発生したダメージが除去される
。これは、熱処理による基板表面の酸化進行が等方的で
あり、またダメージを有する部分(角部)の酸化速度は
他の領域より速いからである。
そして、この第1半導体基板1と少なくとも一方の面を
鏡面研磨した第2半導体基板5とを、例えばトリクレン
煮沸、アセトン超音波洗浄、NH。
鏡面研磨した第2半導体基板5とを、例えばトリクレン
煮沸、アセトン超音波洗浄、NH。
:H20□ :H,O=1:1:4の混合液による有機
物の除去、H(1: H,O,: H,O=1 :1:
4の混合液による金属汚染の除去および純水洗浄を順次
施すことにより、充分洗浄する。その後、HF : H
,O=1 : 50の混合液により、自然酸化膜を除去
した後、例えばHz S Oa : Hz Oz=3
:1の混合液等の酸性溶液中への浸漬あるいは熱酸化あ
るいは酸素プラズマ照射等によって基板表面に10〜3
0人程度の酸化層を形成し、親水性を持たせ、純水にて
洗浄する。
物の除去、H(1: H,O,: H,O=1 :1:
4の混合液による金属汚染の除去および純水洗浄を順次
施すことにより、充分洗浄する。その後、HF : H
,O=1 : 50の混合液により、自然酸化膜を除去
した後、例えばHz S Oa : Hz Oz=3
:1の混合液等の酸性溶液中への浸漬あるいは熱酸化あ
るいは酸素プラズマ照射等によって基板表面に10〜3
0人程度の酸化層を形成し、親水性を持たせ、純水にて
洗浄する。
次に、乾燥窒素等による乾燥を行い、基板表面に吸着す
る水分量を制御した後、第1図(d)の如く、2枚の基
板1.5の鏡面1a、5a同士を密着させる。これによ
り、2枚の基板1,5は表面に形成されたシラノール基
および表面に吸着した水分子の水素結合により接着され
る。さらに、この接着した基板lおよび5を10To
r r以下の真空中にて乾燥させる。このとき、基板1
および5の反りを補償するため、30g重/d以上の荷
重を加えるようにしてもよい。この後、基板lおよび5
を例えば窒素、アルゴン等の不活性ガス雰囲気中で11
00℃以上、1時間以上の熱処理を施すことにより、接
着面において脱水縮合反応が起きてシリコン(St)と
酸素(0)の結合(Si−0−3i)ができ、さらにO
が基板内に拡散してSi原子同士の結合(Si−3i)
ができ、2枚の基板1および5が直接接合され、接合基
板lOが形成される。ただし、このとき凹部2は接合し
ておらず、空洞となっている。
る水分量を制御した後、第1図(d)の如く、2枚の基
板1.5の鏡面1a、5a同士を密着させる。これによ
り、2枚の基板1,5は表面に形成されたシラノール基
および表面に吸着した水分子の水素結合により接着され
る。さらに、この接着した基板lおよび5を10To
r r以下の真空中にて乾燥させる。このとき、基板1
および5の反りを補償するため、30g重/d以上の荷
重を加えるようにしてもよい。この後、基板lおよび5
を例えば窒素、アルゴン等の不活性ガス雰囲気中で11
00℃以上、1時間以上の熱処理を施すことにより、接
着面において脱水縮合反応が起きてシリコン(St)と
酸素(0)の結合(Si−0−3i)ができ、さらにO
が基板内に拡散してSi原子同士の結合(Si−3i)
ができ、2枚の基板1および5が直接接合され、接合基
板lOが形成される。ただし、このとき凹部2は接合し
ておらず、空洞となっている。
次に、第1図(e)に示す如く、この一体化した基板l
Oを例えばドライ08、ウェットOx、 Hz 10□
混合燃焼気体中等の酸化性雰囲気で900°C以上、1
時間以上の熱処理を施し、溝3を通して基板lO内部の
空洞部表面を酸化し、酸化シリコン層6を形成する。た
だし、この第1図(e)に示す酸化工程は、前記凹部2
の表面と第2半導体基板表面5aとで形成される空洞部
が、これら両者表面から成長形成する熱酸化シリコンに
よって完全に埋設、充填されるように、酸化時間が設定
されている。
Oを例えばドライ08、ウェットOx、 Hz 10□
混合燃焼気体中等の酸化性雰囲気で900°C以上、1
時間以上の熱処理を施し、溝3を通して基板lO内部の
空洞部表面を酸化し、酸化シリコン層6を形成する。た
だし、この第1図(e)に示す酸化工程は、前記凹部2
の表面と第2半導体基板表面5aとで形成される空洞部
が、これら両者表面から成長形成する熱酸化シリコンに
よって完全に埋設、充填されるように、酸化時間が設定
されている。
以上の工程を経て半導体基板内部に誘電体埋込み層とし
て酸化シリコン層6が埋設、充填される。
て酸化シリコン層6が埋設、充填される。
ここで、第1図(b)、 (C)に示す工程で、第1図
(a)の工程で凹部2.溝3を形成した時に生じる角部
は丸められ、ダメージを除去されているために、第1図
(e)の酸化工程での熱酸化シリコンの成長速度すなわ
ち酸化速度は空洞部内壁任意の位置において均一となり
、しかして従来のように前記角部が閉塞して凹部内に空
洞が残留してしまうという問題も発生することなく、確
実に誘電体埋込み層を基板内部に埋設、充填することが
できることになる。
(a)の工程で凹部2.溝3を形成した時に生じる角部
は丸められ、ダメージを除去されているために、第1図
(e)の酸化工程での熱酸化シリコンの成長速度すなわ
ち酸化速度は空洞部内壁任意の位置において均一となり
、しかして従来のように前記角部が閉塞して凹部内に空
洞が残留してしまうという問題も発生することなく、確
実に誘電体埋込み層を基板内部に埋設、充填することが
できることになる。
第2図(a)、(ロ)には、各々第1図(5)、(e)
に示す工程における凹部2.溝3とで構成される角部近
傍の断面構造を表す走査型電子顕微鏡(SEM)写真を
示す。これら写真画像より、該角部には丸みが形成され
て、その結果後工程の熱酸化において、熱酸化シリコン
の成長速度が均一となり、前記凹部が該熱酸化シリコン
により完全に埋設、充填される様子が観察される。
に示す工程における凹部2.溝3とで構成される角部近
傍の断面構造を表す走査型電子顕微鏡(SEM)写真を
示す。これら写真画像より、該角部には丸みが形成され
て、その結果後工程の熱酸化において、熱酸化シリコン
の成長速度が均一となり、前記凹部が該熱酸化シリコン
により完全に埋設、充填される様子が観察される。
そして、この後、第1図(f)の如く、基板1側表面1
bに溝、3が開口するまで研磨または工・ンチングを行
う。
bに溝、3が開口するまで研磨または工・ンチングを行
う。
次に、第1図(g)の如く、例えばCVD法により多結
晶シリコン7を堆積させ、溝3を埋める。
晶シリコン7を堆積させ、溝3を埋める。
ここで、この溝の充填物質である多結晶シリコン7は、
酸化物や窒化物等の絶縁物でもよく、充填方法もスパッ
タ、蒸着、SOG等でもよい。
酸化物や窒化物等の絶縁物でもよく、充填方法もスパッ
タ、蒸着、SOG等でもよい。
また、溝3は、表面の開孔部が閉じられれば、必ずしも
完全に充填物7で埋められてなく、空洞部が残っていて
もよい。
完全に充填物7で埋められてなく、空洞部が残っていて
もよい。
そして、例えばラップポリッシュあるいはRIE等によ
り、基板表面lb上の堆積物を除去し、平坦化すること
により、充填物7と酸化シリコン層6で他の領域と電気
的に完全に分離された素子分離領域を有する半導体基板
10を得る。この基板10に所定の素子を形成すること
により、所望の半導体装置を得る。
り、基板表面lb上の堆積物を除去し、平坦化すること
により、充填物7と酸化シリコン層6で他の領域と電気
的に完全に分離された素子分離領域を有する半導体基板
10を得る。この基板10に所定の素子を形成すること
により、所望の半導体装置を得る。
第3図は、例えば第1半導体基板1としてN基板、第2
半導体基板5としてN゛基板用い、上記製造方法によっ
て得られた一半導体装置の断面図である。縦型パワート
ランジスタ11とこのトランジスタ11を制御する論理
回路部12が、1チツプの半導体基板10に搭載されて
いる。ここで、論理回路部12は酸化シリコン層6と充
填物7によってトランジスタ11と絶縁分離された素子
分離領域10Aに形成されており、分離耐圧。
半導体基板5としてN゛基板用い、上記製造方法によっ
て得られた一半導体装置の断面図である。縦型パワート
ランジスタ11とこのトランジスタ11を制御する論理
回路部12が、1チツプの半導体基板10に搭載されて
いる。ここで、論理回路部12は酸化シリコン層6と充
填物7によってトランジスタ11と絶縁分離された素子
分離領域10Aに形成されており、分離耐圧。
耐熱性に優れている。
なお、上述した第1実施例において、溝3および凹部2
は、2枚の半導体基板を接合した際に互いに連通ずれば
よいのであって、その形成順序は上述した順序に限るも
のではない。また、これらは何れの半導体基板に形成し
てもあるいは別々の半導体基板に形成しても差し支えな
く、溝あるいは凹部を形成した際に生じる角部を丸めて
、該角部の有するダメージを除去すべく、該溝、凹部を
形成した基板表面を酸化し、その酸化膜を除去する工程
を付加するようにすればよい。
は、2枚の半導体基板を接合した際に互いに連通ずれば
よいのであって、その形成順序は上述した順序に限るも
のではない。また、これらは何れの半導体基板に形成し
てもあるいは別々の半導体基板に形成しても差し支えな
く、溝あるいは凹部を形成した際に生じる角部を丸めて
、該角部の有するダメージを除去すべく、該溝、凹部を
形成した基板表面を酸化し、その酸化膜を除去する工程
を付加するようにすればよい。
次に第4図(a)〜(e)を用いて本発明第2実施例を
説明する。
説明する。
まず、第4図(a)の如く、少なくとも一方の面を鏡面
研磨した第1半導体基板20の鏡面20aに上記第1実
施例の溝3に相当する、基板端部に開口する溝23を形
成する。その後、該基板表面にCVD法等により窒化膜
21を成膜し、通常のフォト工程によって所定の領域(
誘電体埋込み層形成予定位置)を前記溝23を含んでそ
の表面を露出させる。
研磨した第1半導体基板20の鏡面20aに上記第1実
施例の溝3に相当する、基板端部に開口する溝23を形
成する。その後、該基板表面にCVD法等により窒化膜
21を成膜し、通常のフォト工程によって所定の領域(
誘電体埋込み層形成予定位置)を前記溝23を含んでそ
の表面を露出させる。
続いて、第4図(b)の如く、この露出させた所定の領
域を選択酸化することにより、表面に熱酸化層24を0
.2〜2μm程度形成する。
域を選択酸化することにより、表面に熱酸化層24を0
.2〜2μm程度形成する。
そして、第4図(C)の如く、窒化膜21、熱酸化層2
4を完全に除去する。
4を完全に除去する。
以上により、上記第1実施例の凹部2に相当する凹部2
2を第1半導体基板20に構成することができるととも
に、溝23形成時に構成された角部のダメージを除去す
ることができる。
2を第1半導体基板20に構成することができるととも
に、溝23形成時に構成された角部のダメージを除去す
ることができる。
次に、第1図(d) (e)に示した工程と同様にして
、この第1半導体基板20と第2半導体基板25とを直
接接合して一体化した接合基板30を得、酸化性雰囲気
中で熱処理を施すことにより、第4図(d)の如く、第
1実施例と同様第1半導体基板の凹部22表面と第2半
導体基板250表面とから構成される空洞部が熱酸化シ
リコンによって埋設。
、この第1半導体基板20と第2半導体基板25とを直
接接合して一体化した接合基板30を得、酸化性雰囲気
中で熱処理を施すことにより、第4図(d)の如く、第
1実施例と同様第1半導体基板の凹部22表面と第2半
導体基板250表面とから構成される空洞部が熱酸化シ
リコンによって埋設。
充填される。
以上の工程を経て半導体基板内部に誘電体埋込み層とし
て酸化シリコン層26が埋設、充填される。ここで、第
4図(ロ)、(C)に示す工程で、第4図(a)の工程
で溝23を形成した時に生じる角部は丸められ、ダメー
ジを除去されているために、第4図(d)における酸化
工程での熱酸化シリコンの成長速度すなわち酸化速度は
空洞部内壁任意の位置において均一となり、しかして第
1実施例同様、従来のように角部が閉塞して凹部内に空
洞が残留してしまうという問題も発生することなく、確
実に誘電体埋込み層を基板内部に埋設、充填することが
できることになる。
て酸化シリコン層26が埋設、充填される。ここで、第
4図(ロ)、(C)に示す工程で、第4図(a)の工程
で溝23を形成した時に生じる角部は丸められ、ダメー
ジを除去されているために、第4図(d)における酸化
工程での熱酸化シリコンの成長速度すなわち酸化速度は
空洞部内壁任意の位置において均一となり、しかして第
1実施例同様、従来のように角部が閉塞して凹部内に空
洞が残留してしまうという問題も発生することなく、確
実に誘電体埋込み層を基板内部に埋設、充填することが
できることになる。
そして、この後、第4図(e)に示す如く、接合基板3
0の表面より接合面からの厚さが30μm以下になるま
で粗研磨(ラッピング)を行い、続いて溝23底部の酸
化シリコン層26が露出するまで選択ポリッシングを行
う。この選択ポリッシングは、例えばアミン液(ピペラ
ジン)とポリエステル製の平板パッドを使い、酸化シリ
コン層26をエツチングストッパとして機能させること
で、酸化膜で囲まれた素子分離領域30Aがその層厚に
おいて制御性よく形成される。また、第4図(d)の工
程で溝23内壁は酸化膜で被覆されているために、溝2
3内部に残された空洞を絶縁物あるいは多結晶シリコン
等の誘電体で充填する必要もなく、工程が簡略化できる
。
0の表面より接合面からの厚さが30μm以下になるま
で粗研磨(ラッピング)を行い、続いて溝23底部の酸
化シリコン層26が露出するまで選択ポリッシングを行
う。この選択ポリッシングは、例えばアミン液(ピペラ
ジン)とポリエステル製の平板パッドを使い、酸化シリ
コン層26をエツチングストッパとして機能させること
で、酸化膜で囲まれた素子分離領域30Aがその層厚に
おいて制御性よく形成される。また、第4図(d)の工
程で溝23内壁は酸化膜で被覆されているために、溝2
3内部に残された空洞を絶縁物あるいは多結晶シリコン
等の誘電体で充填する必要もなく、工程が簡略化できる
。
なお、上述した第1.第2実施例において、各々第1図
(e)、第4図(5)での酸化工程による凹部部分の酸
化速度を上げるため、該凹部には接着前の工程で、酸化
促進のため酸素をイオン注入しておいてもよい。
(e)、第4図(5)での酸化工程による凹部部分の酸
化速度を上げるため、該凹部には接着前の工程で、酸化
促進のため酸素をイオン注入しておいてもよい。
さらに、上記種々の実施例においては溝部と凹部で形成
される角部領域に丸みを帯びさせるとともに形成時のダ
メージを除去するために一度熱酸化層を形成した後除去
するようにしているが、この方法に代えて、例えば第1
図(a)に示す工程後、第1半導体基板1表面の全面、
あるいは凹部2゜溝部3を含むその周辺領域における局
所的な表面に、化学的なエツチングを施すようにしても
よい。
される角部領域に丸みを帯びさせるとともに形成時のダ
メージを除去するために一度熱酸化層を形成した後除去
するようにしているが、この方法に代えて、例えば第1
図(a)に示す工程後、第1半導体基板1表面の全面、
あるいは凹部2゜溝部3を含むその周辺領域における局
所的な表面に、化学的なエツチングを施すようにしても
よい。
ここで化学的なエツチングとは、例えばフッ酸と硝酸を
含む混合液、水酸化カリウム溶液に浸漬することである
。
含む混合液、水酸化カリウム溶液に浸漬することである
。
第1図(a)〜(6)は本発明第1実施例を適用した半
導体基板の製造工程順断面図、第2図(a)、 (b)
は各々第1図(ロ)、(e)に示す工程において凹部2
と溝3とで構成される角部近傍の断面構造を表す走査型
電子顕微鏡写真、第3図は本発明第1実施例に従って製
造した半導体装置の断面図、第4図(a)〜(e)は本
発明第2実施例を適用した半導体基板の製造工程順断面
図、第5図は従来技術の問題点の説明に供する断面図で
ある。 1・・・第1半導体基板、2・・・凹部、3・・・溝、
4・・・熱酸化層、5・・・第2半導体基板、6・・・
酸化シリコン層、10・・・接合基板、20・・・第1
半導体基板。 21・・・窒化膜、22・・・凹部、23・・・溝、2
4・・・熱酸化層、25・・・第2半導体基板、26・
・・酸化シリコン層、30・・・接合基板。 56 3 2 (/( 第 図 第 1 図 <’r) 1ど 第 図 第 図 6 第 図 6 第 図 手続補装置 平成 2年 8月ユ3日 平成2咽翁鴨凍85257号 2発明の名称 半導体基板の製造方法 3補正をする者 事件との関係 特許Mメ、 愛知県西尾市下羽角町岩谷14番地 (469)株式会社 日本自動車部品総合研究所代表者
石 丸 典生 代 理 人 〒448 愛知県刈谷市昭和町1丁目1番地 (狙<0566>25−5985) 補正の対象 明細書の発明の詳細な説明の欄。 6 補正の内容 明細書を以下の通り補正します。 (1)第11頁第9行から同頁16行の「第2図・・・
観察される。」を次の文に補正します。 「実際に作成した試料を走査型電子顕微鏡(SEM)で
観察してみたところ、凹部2.溝3とで構成される角部
には丸みが形成されており(第2図(a)参照)、その
結果後工程の熱酸化において、熱酸化シリコンの成長速
度が均一となり、前記凹部2が該熱酸化シリコン6によ
り完全に埋設、充゛填される様子が観察された(第2図
(b)参照)。なお、第2図(a)、働)は、各々第1
図(d)、 (e)に示す工程における凹部2.溝3と
で構成される角部近傍の様子を説明するために拡大され
た断面構造図である。」 発明の名称 半導体基板の製造方法 補正をする者 1呵牛との関係 恢目午出臥 愛知県西尾市下羽角町岩谷1 4番地 (469)株式会社 日本自動車部品総合研究所 代 表 者 石 丸 血 生 代 理 人 〒448 愛知県刈谷市昭和町1丁目1番地 (置<0566>25−5985) 補 正 の対象 の「角部近傍の・・・・・・写真」を「角部近傍の様子
を説明するために拡大された断面構造図」に補正します
。 80図面の第2図(a)及び同図(b)を別紙の通り訂
正します。
導体基板の製造工程順断面図、第2図(a)、 (b)
は各々第1図(ロ)、(e)に示す工程において凹部2
と溝3とで構成される角部近傍の断面構造を表す走査型
電子顕微鏡写真、第3図は本発明第1実施例に従って製
造した半導体装置の断面図、第4図(a)〜(e)は本
発明第2実施例を適用した半導体基板の製造工程順断面
図、第5図は従来技術の問題点の説明に供する断面図で
ある。 1・・・第1半導体基板、2・・・凹部、3・・・溝、
4・・・熱酸化層、5・・・第2半導体基板、6・・・
酸化シリコン層、10・・・接合基板、20・・・第1
半導体基板。 21・・・窒化膜、22・・・凹部、23・・・溝、2
4・・・熱酸化層、25・・・第2半導体基板、26・
・・酸化シリコン層、30・・・接合基板。 56 3 2 (/( 第 図 第 1 図 <’r) 1ど 第 図 第 図 6 第 図 6 第 図 手続補装置 平成 2年 8月ユ3日 平成2咽翁鴨凍85257号 2発明の名称 半導体基板の製造方法 3補正をする者 事件との関係 特許Mメ、 愛知県西尾市下羽角町岩谷14番地 (469)株式会社 日本自動車部品総合研究所代表者
石 丸 典生 代 理 人 〒448 愛知県刈谷市昭和町1丁目1番地 (狙<0566>25−5985) 補正の対象 明細書の発明の詳細な説明の欄。 6 補正の内容 明細書を以下の通り補正します。 (1)第11頁第9行から同頁16行の「第2図・・・
観察される。」を次の文に補正します。 「実際に作成した試料を走査型電子顕微鏡(SEM)で
観察してみたところ、凹部2.溝3とで構成される角部
には丸みが形成されており(第2図(a)参照)、その
結果後工程の熱酸化において、熱酸化シリコンの成長速
度が均一となり、前記凹部2が該熱酸化シリコン6によ
り完全に埋設、充゛填される様子が観察された(第2図
(b)参照)。なお、第2図(a)、働)は、各々第1
図(d)、 (e)に示す工程における凹部2.溝3と
で構成される角部近傍の様子を説明するために拡大され
た断面構造図である。」 発明の名称 半導体基板の製造方法 補正をする者 1呵牛との関係 恢目午出臥 愛知県西尾市下羽角町岩谷1 4番地 (469)株式会社 日本自動車部品総合研究所 代 表 者 石 丸 血 生 代 理 人 〒448 愛知県刈谷市昭和町1丁目1番地 (置<0566>25−5985) 補 正 の対象 の「角部近傍の・・・・・・写真」を「角部近傍の様子
を説明するために拡大された断面構造図」に補正します
。 80図面の第2図(a)及び同図(b)を別紙の通り訂
正します。
Claims (1)
- 【特許請求の範囲】 第1および第2半導体基板を直接接合して内部に誘電
体埋込み層が形成された半導体基板を製造する方法にお
いて、 前記第1、第2半導体基板を接合した時に、前記誘電体
埋込み層の形成位置に相当する領域に凹部と、該凹部に
連通するとともに基板端面に開口する前記凹部より深い
溝とを、それぞれ前記第1および第2半導体基板のうち
少なくとも一方の基板に形成する加工工程と、この第1
および第2半導体基板を直接接合して接合基板を形成す
る接合工程と、前記接合基板を酸化性ガス雰囲気中にさ
らして前記溝に沿って酸化性ガスを供給することにより
、前記凹部に前記誘電体埋込み層としての酸化膜を成長
形成させる酸化工程とを含み、さらに、 前記溝の前記凹部に連通する箇所において、前記加工工
程で前記凹部および溝を形成することによって構成され
た角部がうけたダメージを、少なくとも前記酸化工程以
前に除去しておく除去工程を付加したことを特徴とする
半導体基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2085257A JPH03283636A (ja) | 1990-03-30 | 1990-03-30 | 半導体基板の製造方法 |
US07/678,082 US5223450A (en) | 1990-03-30 | 1991-04-01 | Method of producing semiconductor substrate having dielectric separation region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2085257A JPH03283636A (ja) | 1990-03-30 | 1990-03-30 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03283636A true JPH03283636A (ja) | 1991-12-13 |
Family
ID=13853520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2085257A Pending JPH03283636A (ja) | 1990-03-30 | 1990-03-30 | 半導体基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5223450A (ja) |
JP (1) | JPH03283636A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0559405A2 (en) * | 1992-03-03 | 1993-09-08 | Motorola, Inc. | Vertical and lateral isolation for a semiconductor device |
WO1994027317A1 (de) * | 1993-05-06 | 1994-11-24 | Siemens Aktiengesellschaft | Herstellungsverfahren für bauelemente auf soi-substrat |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2799254B2 (ja) * | 1991-07-11 | 1998-09-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5521781A (en) * | 1992-10-30 | 1996-05-28 | Shin-Etsu Chemical Co., Ltd. | Substrate for magnetic recording medium |
JP3116609B2 (ja) * | 1992-11-25 | 2000-12-11 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2701709B2 (ja) * | 1993-02-16 | 1998-01-21 | 株式会社デンソー | 2つの材料の直接接合方法及び材料直接接合装置 |
JP2526786B2 (ja) * | 1993-05-22 | 1996-08-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5416041A (en) * | 1993-09-27 | 1995-05-16 | Siemens Aktiengesellschaft | Method for producing an insulating trench in an SOI substrate |
JP3252569B2 (ja) * | 1993-11-09 | 2002-02-04 | 株式会社デンソー | 絶縁分離基板及びそれを用いた半導体装置及びその製造方法 |
JP3006387B2 (ja) * | 1993-12-15 | 2000-02-07 | 日本電気株式会社 | 半導体装置およびその製造方法 |
DE69329999T2 (de) * | 1993-12-29 | 2001-09-13 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Verfahren zur Herstellung integrierter Schaltungen, insbesondere intelligenter Leistungsanordnungen |
DE69432407D1 (de) * | 1994-05-19 | 2003-05-08 | Cons Ric Microelettronica | Integrierte Leistungsschaltung ("PIC") mit vertikalem IGB und Verfahren zur Herstellung derselben |
US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
KR0170270B1 (ko) * | 1995-12-30 | 1999-03-30 | 김광호 | 인규산화유리층에 형성된 콘택트 홀의 프로파일 개선 방법 |
KR19980033871A (ko) * | 1996-11-02 | 1998-08-05 | 김광호 | 반도체 장치의 제조 방법 |
KR100222299B1 (ko) * | 1996-12-16 | 1999-10-01 | 윤종용 | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 |
US5943562A (en) * | 1997-10-14 | 1999-08-24 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a transistor gate coupled to a localized substrate |
DE19840421C2 (de) * | 1998-06-22 | 2000-05-31 | Fraunhofer Ges Forschung | Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung |
EP1043775B1 (en) | 1999-04-06 | 2006-06-14 | STMicroelectronics S.r.l. | Power integrated circuit with vertical current flow and related manufacturing process |
US7294536B2 (en) * | 2000-07-25 | 2007-11-13 | Stmicroelectronics S.R.L. | Process for manufacturing an SOI wafer by annealing and oxidation of buried channels |
JP5874609B2 (ja) | 2012-03-27 | 2016-03-02 | 株式会社デンソー | 半導体装置およびその製造方法 |
US9953861B2 (en) * | 2014-11-26 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a shallow trench isolation structure and methods of forming the same |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58100461A (ja) * | 1981-12-10 | 1983-06-15 | Japan Electronic Ind Dev Assoc<Jeida> | 薄膜トランジスタの製造方法 |
JPH061752B2 (ja) * | 1983-12-06 | 1994-01-05 | 株式会社東芝 | 半導体ウエハの接合方法 |
EP0161740B1 (en) * | 1984-05-09 | 1991-06-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor substrate |
US4860081A (en) * | 1984-06-28 | 1989-08-22 | Gte Laboratories Incorporated | Semiconductor integrated circuit structure with insulative partitions |
JPS6142154A (ja) * | 1984-08-02 | 1986-02-28 | Toshiba Corp | 半導体基板の製造方法 |
JPS6159852A (ja) * | 1984-08-31 | 1986-03-27 | Toshiba Corp | 半導体装置の製造方法 |
JPH0719837B2 (ja) * | 1985-02-08 | 1995-03-06 | 株式会社東芝 | 半導体装置の製造方法 |
JPS61183949A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
JPS61184843A (ja) * | 1985-02-13 | 1986-08-18 | Toshiba Corp | 複合半導体装置とその製造方法 |
JPS624338A (ja) * | 1985-06-29 | 1987-01-10 | Toshiba Corp | 半導体装置の製造方法 |
US4975350A (en) * | 1986-10-20 | 1990-12-04 | Konica Corporation | Photoreceptor having a metal-free phthalocyanine charge generating layer |
JPS63234548A (ja) * | 1987-03-24 | 1988-09-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH07111940B2 (ja) * | 1987-09-11 | 1995-11-29 | 日産自動車株式会社 | 半導体基板の接合方法 |
JP2586422B2 (ja) * | 1987-10-20 | 1997-02-26 | 日本電装株式会社 | 誘電体分離型複合集積回路装置の製造方法 |
JP2685244B2 (ja) * | 1988-09-30 | 1997-12-03 | 株式会社日本自動車部品総合研究所 | 半導体装置の製造方法 |
-
1990
- 1990-03-30 JP JP2085257A patent/JPH03283636A/ja active Pending
-
1991
- 1991-04-01 US US07/678,082 patent/US5223450A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0559405A2 (en) * | 1992-03-03 | 1993-09-08 | Motorola, Inc. | Vertical and lateral isolation for a semiconductor device |
EP0559405A3 (en) * | 1992-03-03 | 1997-09-10 | Motorola Inc | Vertical and lateral isolation for a semiconductor device |
WO1994027317A1 (de) * | 1993-05-06 | 1994-11-24 | Siemens Aktiengesellschaft | Herstellungsverfahren für bauelemente auf soi-substrat |
Also Published As
Publication number | Publication date |
---|---|
US5223450A (en) | 1993-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03283636A (ja) | 半導体基板の製造方法 | |
KR100878061B1 (ko) | 복합물 기판의 제조방법 | |
US6232201B1 (en) | Semiconductor substrate processing method | |
US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
JP3911901B2 (ja) | Soiウエーハおよびsoiウエーハの製造方法 | |
JPH1145862A (ja) | 半導体基板の製造方法 | |
JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
JP2000183157A (ja) | Soiウェ―ハの製造方法 | |
KR19990023856A (ko) | 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법 | |
JPH11121310A (ja) | 半導体基板の製造方法 | |
JPH1174208A (ja) | 半導体基板の製造方法 | |
JP3618105B2 (ja) | 半導体基板の製造方法 | |
JP2000030998A (ja) | Soi基板の製造方法 | |
JPH0964319A (ja) | Soi基板およびその製造方法 | |
JPH03265154A (ja) | 半導体基板の製造方法 | |
JPH1197654A (ja) | 半導体基板の製造方法 | |
JPH08181296A (ja) | 半導体基板の製造方法 | |
JP2754819B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
JP3216535B2 (ja) | Soi基板およびその製造方法 | |
JPH07335742A (ja) | 半導体基板およびその製造方法 | |
JPH06334028A (ja) | 誘電体分離基板の製造方法 | |
JP2001144273A (ja) | 半導体装置の製造方法 | |
JPH0574926A (ja) | 半導体基板の製造方法 | |
JPH06232245A (ja) | 誘電体分離基板の製造方法 | |
JP2003051536A (ja) | 基板処理方法および半導体装置の製造方法 |