JPH032731A - アクティブマトリクス型液晶表示素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、薄膜トランジスタ（Ｔｈｉｎ　ＦｉｌｍＴ
ｒａｎｓｌｓｔｏｒ、　Ｔ　Ｐ　Ｔ　）をスイッチ素子
として表示電極アレイを構成したアクティブマトリクス
型液晶表示素子に関する。

（従来の技術） 近年、液晶を用いた表示素子は、テレビ表示やグラフィ
ックデイスプレィ等を指向した大容量で高密度のアクテ
ィブマトリクス型表示素子の開発及び実用化が盛んであ
る。このような表示素子では、クロストークのない高コ
ントラストの表示が行えるように、各画素の駆動と制御
を行う手段として半導体スイッチが用いられる。その半
導体スイッチとしては、透過型表示が可能であり大面積
化も容易である等の理由から、透明絶縁基板上に形成さ
れたＴＰＴ等が、通常用いられている。

第５図はＴＰＴを備えた表示画素電極アレイを用いた液
晶表示素子の一画素を表す簡単な回路図である。同図（
ａ）において、交差する走査線１と信号線２の各交点位
置にはＴＰＴ３が設けられ、ＴＰＴ３のゲートは行ごと
に走査線１に接続され、ＴＰＴ３のソースは列ごとに信
号線２に接続されている。また、ＴＰＴ３のドレインは
表示画素電極４に接続されており、表示画素電極４と対
向電極５の間には液晶層６が挟持されている。更に、同
図（ｂ）では、同図（ａ）に示した構成に対し、液晶層
６の容量（ＣＩｃ）と並列に新たに蓄積容量（Ｃｓ　）
を挿入し、総付加容量（Ｃ１ｏａｄ　−Ｃ１ｃ＋Ｃｓ）
を増すことにより、表示画素電極４の電位保持能力を高
めている。ここで、蓄積容量（Ｃｓ　）は例えば、表示
画素電極４の一部、ゲート絶縁膜（図示せず）及び蓄積
容量用配線７の間で形成される。

次に、この種の液晶表示素子の駆動方法の一例について
説明する。即ち、ＴＰＴ３のゲートに走査線選択電圧（
Ｖｇ、ｏｎ）が印加されている期間（スイッチング期間
）の一部（Ｔｏｅ）において、信号線２の電位は映像信
号電位に設定される。

Ｔｏｅ以外のスイッチング期間中においては、この映像
信号電位を信号線容量が保持し、表示画素電極４の電位
はスイッチング期間中に信号線容量に保持された映像信
号電位に設定される。この信号線容量は、第５図（ａ）
では走査線１９信号線２間（Ｃｇｓ）と信号線２・対向
電極５間（ＣＣｓ）で形成する容量であり、第５図（ｂ
）では走査線１・信号線２間（Ｃｇｓ）、信号線２・対
向電極５間（Ｃｃｓ）及び信号線２・蓄積容量用配線７
間（Ｃａｓ）で形成する容量である。また、ＴＰＴ３の
ゲートに走査線非選択電圧（Ｖｇ、ｏｆ’ｒ）が印加さ
れている期間（保持期間）は、表示画素電極４が信号線
容量に保持された映像信号電位を保持する。この結果、
表示画素電極４と、所定の電位に設定されている対向電
極５との間に挟持されている液晶層６に、映像信号電圧
に応じた電位差がかかる。そして、この電位差に応じて
液晶層６の配列状態が変化することにより、この部分の
光透過率も変化し、映像表示が行なわれる。

（発明が解決しようとする課題） しかしながら、この種の液晶表示素子では、上述した系
で形成される信号線容量が不十分な場合があり、Ｔｏｅ
以外のスイッチング期間中における信号線容量の放電に
よって、信号線電位が低下するため、表示画素電極４の
電位は偽の映像信号電位に設定されることがある。そし
て、表示画素電極４と対向電極５の間に挟持されている
液晶層６に、映像信号電位に応じた電位差がかかる。こ
のため、この部分の光透過率は、真の映像信号電位に応
じた電位差が液晶層６に加わった場合とは異なり、偽の
映像表示が行なわれてしまう。これはコントラスト低下
、フリッカ−及びクロストーク等の画像不良の原因とな
る。

この発明は、このような従来の事情に鑑みてなされたも
のである。

［発明の構成］ （課題を解決するための手段） この発明は、絶縁基板の一主面上に複数本の走査線及び
信号線をマトリクス状に交差させ、この交点付近に薄膜
トランジスタ及びこれに接続される表示画素電極からな
る一画素を配してなる画素領域を有するアレイ基板と、
絶縁基板の一主面上に共通電極を形成してなる対向基板
と、アレイ基板と対向基板を互いの一生面側が対向する
ように組み合わせて得られる間隙に挟持してなる液晶層
とを備えたアクティブマトリクス型液晶表示素子につい
てのものである。そして、上記した画素領域の周辺部分
に、信号線との間で信号線の電位低下を防ぐための容量
を形成する付加容量用電極を設けている。

（作　用） ＴＰＴを用いたアクティブマトリクス型液晶表示素子に
おいて、映像表示は表示画素電極の電位に応じて行われ
、この表示画素電極の電位は、信号線容量に保持された
映像信号電位によって決定される。この発明では、信号
線容量が放電しても、保持されている映像信号電位の低
下を、画質不良が生じない程度に抑えるため、信号線容
量を大きくし、信号線容量の電位保持能力を向上させる
。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図はこの発明の一実施例を示す等価回路図である。

第１図において、走査線１０と信号線１１の各交点には
、ＴＦＴ１２を介した液晶層１３、画素容量１４及び表
示画素電極１５の接続により一画素が構成され、これら
の各画素は集まって全体として画素領域１６を成してい
る。ここで、表示画素電極１５は対応するＴＦＴ１２の
ドレインに接続され、ＴＦＴ１２のゲート及びソースは
、それぞれ対応する走査線１０と信号線１１に接続され
ている。また、走査回路１７は走査線１０に順次ゲート
パルスを印加し、それに同期して、信号ホールド回路１
８は走査線１０の１ライン分の画像信号を信号線１１に
出力する。ＴＰＴ１２は所定の走査線１０にゲートパル
スが印加されている間で導通状態となり、そのとき所定
の信号線１１に出力されている画像信号に応じて、画素
容量１４に電荷が蓄積され、液晶層１３が駆動される。

更に、ゲートパルスが次の走査線１０に移ると、ＴＦＴ
１２は非導通状態になり、蓄積された電荷は次に走査を
受けるまで保持される結果、液晶層１３の表示状態が維
持される。そして、最下段の走査線１０の更に下部の画
素領域１６から外れた部分には、付加容量用電極工９が
走査線１０と概略平行な方向に延びるように、信号線１
１と交差して形成されている。なお、付加容量用電極１
９は所定の電位例えば対向電極電位或いはグラウンド電
位に設定される。

第２図はこの発明の一実施例における一画素部分の断面
図である。同図において製造工程に従って説明すると、
例えばガラスからなる絶縁基板２０の一主面上には、例
えば遮光性材料であるＣｒ（クロム）膜をスパッタ法で
被膜した後、所定の形状にフォトエツチングすることに
よりゲート電極２１が形成され、更に、これを覆うよう
に例えば酸化シリコン（Ｓ　ｉ　Ｏｘ　）からなるゲー
ト絶縁膜２２がプラズマＣＶＤ法により形成されている
。ここで、図示はしていないが、ゲート電極２１が形成
される際に、同じ工程で第１図における走査線１０及び
付加容量用電極１９も形成される。そして、ゲート絶縁
膜２２のゲート電極２１に対向する部分には、例えばｉ
型の水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）から
なる半導体層２３がプラズマＣＶＤ法を利用して形成さ
れており、更に、半導体層２３上には互いに電気的に分
離されたｎ型ａ−Ｓｉ：Ｈからなるオーミック層２４ａ
、２４ｂが、同じくプラズマＣＶ　Ｄ法を利用して設け
られている。そして、半導体層２３に隣接するゲート絶
縁膜２２上には、例えばＩＴＯ（インジウム・チン・オ
キサイド）膜をスパッタ法で被膜した後、所定の形状に
フォトエツチングすることにより表示画素電極１５が設
けられている。また、オーミック層２４ｂにはドレイン
電極２５の一端が接続され、ドレイン電極２５の他端は
表示画素電極１５上に延在して接続されている。更に、
オーミック層２４ａにはソース電極２６の一端が接続さ
れている。ここで、ドレイン電極２５とソース電極２６
とは、例えばＭｏ（モリブデン）膜とＡＩ（アルミニウ
ム）膜とをスパッタ法で順次被膜した後、所定の形状に
フォトエツチングするという同じ工程で形成しており、
また、図示はしていないが、第１図における信号線１１
もドレイン電極２５及びソース電極２６と同じ工程で形
成している。こうして、所望のアレイ基板２７が得られ
る。一方、例えばガラスからなる絶縁基板２８の一主面
上には、例えばＩＴＯからなる共通電極２９が形成され
ることにより、対向基板３０が構成されている。そして
、アレイ基板２７の一主面上には、更に全面に例えば低
温キュア型のポリイミドからなる配向膜３１が形成され
ており、また、対向基板３０の一主面上にも全面に同じ
く、例えば低温キュア型のポリイミドからなる配向膜３
２が形成されている。そして、アレイ基板２７と対向基
板３０の一主面上に、各々の配向膜３１．３２を所定の
方向に布等でこすることにより、ラビングによる配向処
理がそれぞれ施されるようになる。更に、アレイ基板２
７と対向基板３０は互いの一生面側が対向し且つ互いの
配向軸が概略９０″をなすように組み合わせられ、これ
により得られる間隙には液晶層３３が挟持されている。

そして、アレイ基板２７と対向基板３０の他主面側には
、それぞれ偏光板３４．３５が被着されており、アレイ
基板２７と対向基板３０のどちらか一方の他主面側から
照明を行う形になっている。

第３図はこの発明の一実施例におけるアレイ基板２７上
の付加容量用電極１９を設けた付近の構造の一例を表す
図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ
）のＡ−Ａ−断面を矢印方向からみたときの断面図を示
している。第３図かられかるように、信号線１１と付加
容量用電極１９は画素領域１６の周辺部分において、ゲ
ート絶縁膜２２を介して交差している。ここで、付加容
量用電極１９が画素領域１６の周辺部分に設けられる理
由は、製造工程上から考えて走査線１０と同時に形成さ
れる付加容量用電極１９が、表示素子の開口率を低下さ
せる恐れがあるためである。

この実施例では、信号線容量の電位保持能力を向上させ
るための付加容量が信号線１１、付加容量用電極１９及
びゲート絶縁膜２２によって形成されるため、信号線１
１の１本当たりの容量は従来の１，５倍程度に設定でき
る。この結果、信号線容量の放電に起因した信号線電位
の低下が生じにくくなり、従来に比べ正確な映像表示が
行なえるようになった。ここで、付加容量用電極１９或
いは信号線１１のパターン形状の変更により、上述した
付加容量は任意の値に設定できる。

第４図はこの発明の一実施例におけるアレイ基板２７上
の付加容量用電極１９を設けた付近の構造の他の例を表
す図であり、同図（ａ）は平面図、同図（ｂ）は同図（
ａ）のＢ−Ｂ−断面を矢印方向からみたときの断面図を
示している。この例では第３図に示した例と比べ、信号
線１１と付加容量用電極１９の交差部に部分的に半導体
層２３が残っている点が異なっている。この結果、信号
線容量の電位保持能力を向上させるための付加容量は信
号線１１、付加容量用電極１９、ゲート絶縁膜２２及び
半導体層２３によって形成されており、上述した実施例
と同様の効果を有することができる。

［発明の効果］ この発明は画素領域外に所定の付加容量用電極を設ける
ことにより、信号線容量の電位保持能力を向上するため
、開口率を低下させることなく、信号線容量の放電によ
り信号線容量に保持されている映像信号電位が低下する
ことによって生じる画質不良を抑えることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す等偽回路図、第２図
は第１図に示した実施例における一画素部分の断面図、
第３図と第４図は第１図に示した実施例におけるアレイ
基板上の付加容量用電極を設けた付近の構造の一例を表
す図、第５図は従来のアクティブマトリクス型液晶表示
素子の一画素を表す概略回路図である。 １０・・・走査線 １１・・・信号線 １２・・・薄膜トランジスタ １３・・・液晶層 １５・・・表示画素電極 ６・・・画素領域 ９・・・付加容量用電極 ０．２８・・・絶縁基板 ７・・・アレイ基板 ９・・・共通電極 ０・・・対向基板 ３・・・液晶層 代理人　弁理士　則　近　憲　佑 同　　　　竹　花　喜久男 第 図 第 ■ （ａ） （ｂ） 第 図 （ａ） 第 図 （ａ） （ｂ） 第 図

Claims (1)

1. 【特許請求の範囲】 絶縁基板の一主面上に複数本の走査線及び信号線をマト
   リクス状に交差させ、この交点付近に薄膜トランジスタ
   及びこれに接続される表示画素電極からなる一画素を配
   してなる画素領域を有するアレイ基板と、絶縁基板の一
   主面上に共通電極を形成してなる対向基板と、前記アレ
   イ基板と前記対向基板を互いの前記一主面側が対向する
   ように組み合わせて得られる間隙に挟持してなる液晶層
   とを備えたアクティブマトリクス型液晶表示素子におい
   て、 前記画素領域の周辺部分に前記信号線との間で前記信号
   線の電位低下を防ぐための容量を形成する付加容量用電
   極を設けていることを特徴とするアクティブマトリクス
   型液晶表示素子。