[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH03270292A - 多層配線板の製造方法 - Google Patents

多層配線板の製造方法

Info

Publication number
JPH03270292A
JPH03270292A JP7100190A JP7100190A JPH03270292A JP H03270292 A JPH03270292 A JP H03270292A JP 7100190 A JP7100190 A JP 7100190A JP 7100190 A JP7100190 A JP 7100190A JP H03270292 A JPH03270292 A JP H03270292A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
support substrate
wiring pattern
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7100190A
Other languages
English (en)
Inventor
Shigeru Tomizawa
富沢 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7100190A priority Critical patent/JPH03270292A/ja
Publication of JPH03270292A publication Critical patent/JPH03270292A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要) 多層配線板の製造方法に闇し、 配線パターンの高密度及び高多層化を可能とすることを
目的とし、 仮支持基板上に絶m畷を有し且つ該絶縁層が一部除去さ
れた部分にバイヤ・部及び配線パターンが形成された仮
支持基板組立体の上記絶側しバイヤ部及び配線パターン
を、該バイヤ部を下側層のバイヤ部に一致させて該下側
層上に転写し、上記仮支持基板を該絶縁層より剥aする
ことを繰り返すよう構成する。
〔産業上の利用分野〕
本発明は多層配線板の製造方法に関する。
近年、多層配線板において、配線パターンは■高密度化
及び■高多層化の傾向にある。
従って、上記■、■の要求に対応できる製造方法が必要
とされる。
〔従来の技術〕
第5図<A>乃至(F)は従来の製造方法を示す。
まず、同図(A)に示すように、基板10上に、ランド
11.絶縁層12.銅層13を形成し、レーザを照射し
て除去し、ランド11を露出させる。
次に、最初に無電解銅めっき、続いて電解銅めっきをし
て、同図(B)に示すように銅めっき層14を形成する
次に、同図(C)に示すように、表面にレジスト部15
を所定のパターンで形成し、エツチングすることにより
、同図(D)に示すようにランド16を有するバイル1
7及び配線パターン18を形成する。
バイル17及び配線パターン18は夫々第1W目のバイ
ル及び配線パターンとなる。
次に、同図(E)に示すように表面に絶11Ii19を
形成し、上記と同様の工程を経て、同図(「)に示すよ
うに、第21目のバイル20と配線パターン21とが形
成される。
バイル20はランド16上に形成してあり、バイル17
と導通接続されている。
また、バイル20はランド22を有する。
上記の工程を繰り返すことにより、多層構造の配線板が
製造される。
(発明が解決しようとする課題) 各層のバイル17.20はランド16.22を有してお
り、その分配線パターンを形成できる領域が狭くなり、
配線パターンの高密度化が阻害される。
また、絶縁層19の表面にはその下層側のバイル及び配
線パターンの影響が表われ。表面は平面度が損なわれる
。層の数が増す程、表面の平面度は低下する。
平面度の低下は、バターニング精度を低下させる。
このため、高多層化が困難となる。
本発明は、配線パターンの高密度化及び高多層化を可能
とした多層配線板の製造方法を提供することを目的とす
る。
〔課題を解決するための手段〕
請求項1の発明は、仮支持基板上に絶縁層を有し且つ該
絶縁層が一部除去された部分にバイヤ部及び配線パター
ンが形成された仮支持基板組立体の上記絶側1バイヤ部
及び配線パターンを、該バイヤ部を下側層のバイヤ部に
一致させて該下側層上に転写し、上記仮支持基板を該絶
縁層より剥離することを繰り返してなる。
請求項2の発明は、下側層上に絶縁層を形成する工程と
、該絶縁層のうち上記下側層のバイヤ部に対応する部位
を除去する工程と、この除去された部分にバイヤ部をそ
の表面を上記絶縁層の表面と一致させて形成する工程と
を繰り返して行う。
〔作用〕
請求項1の発明において、転写を行うことにより、多層
構造としても、表面は良好な平面度を有する。
バイル部同士を一致させた転写は、バイヤ部のランドレ
ス構造を特徴とする 請求項2の発明において、バイヤ部を絶縁層の表面と一
致させて形成することにより、多層構造としても、表面
は良好な平面度を有する。
下層のバイヤ部に対応する部位にバイヤ部を形成するこ
とにより、バイヤ部はランドレス1a造となる。
〔実施例〕
第1図(A)乃至(E)は本発明の多層配線板の製造方
法の第1実旋例を示す。
同図(A)は、転写のために、本支持基板組立体30上
に、仮支持基板朝立体31を表裏反転して積み重ねた状
態を示す。
ここで、本支持基板組立体30は、第21!I(A)乃
至(E)に示すように製造される。
まず、同図(A)に示すように、セラミック基板32上
に感光性絶縁膜33を形成し、露光、現像して、絶II
!133の一部を除去して、同図(B)に示すように、
バイヤ形成予定部34.35を形成する。
次いで、銅めっきをして、同図(C)に示すように、バ
イル形成予定部34.35内に、銅■36.37を形成
し、更には無電解のNi 、 Au 。
Snめっきをして、同図(・D)に示すように、合金層
38.39を銅−36,37上に形成する。
最後に、同図(E)に示すように、バイヤ部40.41
の表面を除いて、絶縁膜33上に接着剤42を印−塗布
する。
絶縁膜33及びバイヤ部40.41が層43を形成する
第3図(A)乃至(E)は仮支持基板組立体31の製造
工程を示す。
同II (A)中、50はキャリヤ板(仮支持基板)で
ある。
キャリヤ板50は厚ざtl−1膳のステンレス板であり
、この表面50aの粗羨は、中心輪平均粗さRaが0.
5am程度としである。後述する@離が円滑に行われる
ようにするためである。
このキャリヤ板50の表i[150aに、感光性絶縁膜
51を形成し、露光、現像して、絶縁膜51の一部を除
去して、同図(B)に示すように、バイヤ形状予定部5
2.53及び配線パターン形成予定als54を形成す
る。
次に、電解銅めっきをして、同It (C)に示すよう
に、バイヤ形成予一定部52.53及び配線パターン形
成予定1154内に、銅層55.56゜57を形成し、
更には無電解のNi 、 Au 、 Snめつきをして
、同図(D)に示すように、合金層5B、59.60を
形成する。
銅層55と合金■58がバイヤ部61.銅層56と合金
層59がバイヤ部62.銅■57と合金1160が配線
パターン63を構成する。
最後に、同図(E)に示すように、バイヤ部61.62
の表面を除いて接着剤64を印S*布する。
この接着剤64及び相記の接着剤42は共に熱硬化性樹
脂製である。
絶縁膜51.バイヤ部61,62.及び配線パターン6
3が1165を構成する。
なお、上記のバイヤ部40.41及び61゜62は同次
パターンで形成されている。
第1図中(A)に戻って、仮支iIl!基板組立体31
は、バイヤ部61.62を夫々本支持基板組立体30の
バイヤ部40.41と一致させて積季され、加熱加圧さ
れる。
これ□により、接着剤42.64により、@65が層4
3に強固に接着される。
上下のバイヤ部4oと61及び41”と62は、合金間
同士の間で金属の拡散が起こり、電気的に良好に導通接
続される。
次いで、キャリヤ板゛′5oだけを上方に引き上げると
、キャリヤ板50が寵65から円滑に剥離され、同図゛
(B)に示すように、1165がセラミック基板32上
の層43上に転写される。
ここで、転写された165の上面は、キャリヤ板50が
剥離された面であり、その平面度は良い。
次に、同図(C)に示すように、飼1155゜56.5
7の部分に、合金1166.67.68を形成する。
次にこの上に、別のキャリヤ板を稙み重ね、加熱加圧し
、キャ1ツヤ板を剥離し、同図(D)に示すように、鯛
の1169を上記層65上に転写する。
上記の操作を所定回数繰り返すことにより、同図(E)
に示す多層配線板70が完成する。
バイヤ部40.41.61.62はランド部を有しない
。所謂ランドレスの131であるため、配線パターンの
形成が制限される部分はバイヤ部だけの最小の領域に限
られ、配線パターンはその分従来に比べて高密度に形成
される。
また、各転写により表面に現われた面はキャリヤ板の表
面に対応する面であり、平面度は高い。
従って、多数回の転写を行っても、表面の平面度は摸な
われず、平面度の良い表面を備えた多層配線板70が得
られる。
従って、この多層配線板70に対して、半導体部品は正
常に実装される。
第4Wl(A)乃至(1)は、本発明の多層配線板の製
造方法の第2実施例を示す。
同図(A)中、80は支持基板であり、厚さtz −0
,5aIの銅板である。この支持基板80は、幾層にも
繰り返し多層化するときの寸法安定及び電解銅めっきの
ときの通電のために使用する。
まず、支持基板80上に第111110を形成する。
同図(A)に示すように、支持基板80上に感光性絶縁
1181を形成し、露光、現金して、感光性絶縁層81
の一部を除去して同図(B)に示すように、バイヤ形成
予定部82.83を形成する。
次に、同図(C)に示すように、最初に電解N1メツキ
を行って、バイヤ形成予定部82゜83内にNi層84
.85を形成する。次いで、電解CDメツキを行って、
Ni層84.85上にCLI層86.87を形成する。
電解Quメツキは所定の条件で所定の時間に亘って行わ
れ、00層86.87はその表面が絶縁層81の表面と
同じ高さとされる。
主にCu@86.87が夫々バイヤi!11s88゜8
9を構成する。
Ni層84.85は、後述する最後に支持基板80をエ
ツチング除去するときのエツチングレジストの役割を有
するものであり、厚さtzは2〜3μm程度である。
次に、第2図111を形成する。
まず、同図(D)に示すように、絶縁1i81上に再度
感光性絶縁190を形成する。
バイヤ形成予定部82.83内はバイヤ部88゜89で
完全に埋まっており、絶縁1i81及びバイヤ部88.
89の表面の平面度は良い。従って、感光性絶縁119
0は表面90aの平面度が良好の状態で形成される。
次に、この感光性絶縁@90を露光、現像して、一部除
去し、同図(E)に示すように、パイヤ部88.89の
真上の部位に、バイヤ形成予定部91.92.更には別
の部位に配線パターン形成予定部93を形成する。
ここで、1190の表面90aの平面度は良いため、マ
スクの位置決めが精度良く行われ、上記各形成予定部9
1.92.93は位W精度良く形成される。
次に、印刷用スキージを使用してポリマー型導電ペース
トを上記の各形成予定部91,92゜93内−杯に二点
鎖線で示すように充填し、その後必l!・エツチング除
去し、同図(F)に示すように、ポリマー型導電ペース
ト1194.95゜96を形成する。
続いて、電解銅めっきを行ない、同図(G)に示すよう
に、銅めっき1i97.98.99を、その表面が絶縁
@90の表面90aと同じ高さとなるように形成される
積層されている導電ペースト層96と銅めっき■99と
が配線パターン10Gを構成する。
鋼重ペースト層94と銅めっき層97とがバイヤ部10
1を構成し、銅体ペースト95と銅めっき@98とが別
のバイヤ部102を構成する。
バイヤ部101はバイヤ部88の真上に位置し、バイヤ
部88と導通接続される。
バイヤ部102はバイヤ部89の真上に位置し、バイヤ
部89と導通接続される。
ここで、導通ペーストを用いたのは、上記各形成予定部
91.92.93を確実に充填するため、及び密着力の
低い無電解銅めっきや時間のかかるスパッタリングを行
なわないためである。
なお、導電ペーストは導体抵抗が大きく、回路としての
機能に欠けるので、電解銅めっきを併せて行っている。
次に、第4図(D)乃至(G)上記と同じ作業を行って
、同図(ロ)に示すように第3の@112を形成する。
必要に応じて複数層形成する。
最後に、基板80をエツチング除去し、同図(1)に示
す多層配線板105が得られる。
この多層配線板105は、場合によっては、半田バンプ
等によりセラミック基板と接合されて使用される。
なお、上記各実施例において、絶111Iを、絶縁フィ
ルムを貼付して形成することもできる。
またこの一部を除去する工程を、レーザ加工、又はドラ
イエツチングで行う二ともできる。
〔発明の効果〕
以上説明した様に、易求萼1の発明によれば、各層はそ
の表面が仮支持基板の表面に対応した良好な平面度を有
するものとなり、多m@迄としても表面の平面度が、良
好なものを製造することが出来る。
また、バイヤ部同士が上下一致するため、ランドは不要
となり、その分配線パターンを形成できる領域が拡がり
、配線パターンを高密度に形成出来る。
請求項2の発明によれば、バイヤ部をその表面を88層
の表面と一致させた状態で形成するため、これに重ねて
形成した絶縁層を良好な平面座を有して構成することが
出来る。
また、上鍔のバイヤ部は下側のバイヤ部の真上の部位に
形成されるため、各バイヤ部をランドレスの構造とし得
る。ランドが無くなったり、配線パターンを形成できる
領域が拡大し、配線パターンを高密度に形成出来る。
【図面の簡単な説明】
第1111は本発明の多層配線板の製造方法の*i実施
例を示す図、 第211&を本支持基板組立体の製造方法を示す図、第
3図は仮支持基板組立体の製造方法を示す図、第4図は
本発明の多層配線板の製造方法の第2実施例を示す図、 第5@−は従来の多層配線板の製造方法の1例を示す図
である。 図において、 30は本支持基板組立体、 31は仮支持基板組立体、 34.35.52.53.82.83.91゜92はバ
イヤ形成予定部、 40.41,61.62.88.89.101゜102
はバイヤ部、 42.64は接着剤、 43.65は層、 50はキャリヤ板(仮支持基板)、 51は絶ms+。 54.93は配線パターン形成予定部、61.62はバ
イヤ部、 63、100は配線パターン、 70、105は多層配線板、 110は第1の層、 111は第2の層、 112は13の層 を示す。 (A) (8) (D) お (E) 9 第4図(’?’)1) (A) (B) (E) 第2図 (B) (E) 第30に (F) (G) (す 1114図(−?/)2) 第5図

Claims (2)

    【特許請求の範囲】
  1. (1)仮支持基板(50)上に絶縁層(51)を有し且
    つ該絶縁層が一部除去された部分にバイヤ部(61,6
    2)及び配線パターン(63)が形成された仮支持基板
    組立体(31)の上記絶縁層(51)、バイヤ部(61
    ,62)及び配線パターン(63)を、該バイヤ部(6
    1,62)を下側層のバイヤ部(40,41)に一致さ
    せて該下側層上に転写し、上記仮支持基板(50)を該
    絶縁層(51)より剥離することを繰り返すことを特徴
    とする多層配線板の製造方法。
  2. (2)下側層(110)上に絶縁層(90)を形成する
    工程(第4図(D))と、該絶縁層(90)のうち上記
    下側(110)のバイヤ部(88,89)に対応する部
    位(91,92)を除去する工程(第4図(E))と、
    この除去された部分にバイヤ部(101,102)をそ
    の表面を上記絶縁層(90)の表面と一致させて形成す
    る工程(第4図(G))とを繰り返して行うことを特徴
    とする多層配線板の製造方法。
JP7100190A 1990-03-20 1990-03-20 多層配線板の製造方法 Pending JPH03270292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7100190A JPH03270292A (ja) 1990-03-20 1990-03-20 多層配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7100190A JPH03270292A (ja) 1990-03-20 1990-03-20 多層配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH03270292A true JPH03270292A (ja) 1991-12-02

Family

ID=13447828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7100190A Pending JPH03270292A (ja) 1990-03-20 1990-03-20 多層配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH03270292A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
WO1995031886A1 (fr) * 1994-05-13 1995-11-23 Dai Nippon Printing Co., Ltd. Plaquette a circuit imprime multicouche et sa production, et plaque de transfert et sa production
JPH09506870A (ja) * 1993-12-22 1997-07-08 レゾリューション・ファーマスーティカルズ・インコーポレーテッド 金属キレート化剤
US6378199B1 (en) 1994-05-13 2002-04-30 Dai Nippon Printing Co., Ltd. Multi-layer printed-wiring board process for producing
US6524889B2 (en) * 2000-08-23 2003-02-25 Nec Corporation Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern
US7131194B2 (en) 2002-04-22 2006-11-07 Seiko Epson Corporation Method of manufacturing a device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
JPH09506870A (ja) * 1993-12-22 1997-07-08 レゾリューション・ファーマスーティカルズ・インコーポレーテッド 金属キレート化剤
WO1995031886A1 (fr) * 1994-05-13 1995-11-23 Dai Nippon Printing Co., Ltd. Plaquette a circuit imprime multicouche et sa production, et plaque de transfert et sa production
US6378199B1 (en) 1994-05-13 2002-04-30 Dai Nippon Printing Co., Ltd. Multi-layer printed-wiring board process for producing
US6524889B2 (en) * 2000-08-23 2003-02-25 Nec Corporation Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern
US7131194B2 (en) 2002-04-22 2006-11-07 Seiko Epson Corporation Method of manufacturing a device
US7370410B2 (en) 2002-04-22 2008-05-13 Seiko Epson Corporation Method of manufacturing a device, device, non-contact type card medium, and electronic equipment

Similar Documents

Publication Publication Date Title
US5116459A (en) Processes for electrically conductive decals filled with organic insulator material
US5108541A (en) Processes for electrically conductive decals filled with inorganic insulator material
US8124880B2 (en) Circuit board and method for manufacturing thereof
US5338900A (en) Structures for electrically conductive decals filled with inorganic insulator material
JPS5893399A (ja) 多層回路板の製造方法
JPH03211792A (ja) 多層回路カード構造及びその製造方法
JPH04313247A (ja) 同一平面の接触バンプを有する相互接続装置及びその製造方法
US20090242238A1 (en) Buried pattern substrate
US5366794A (en) Tape carrier for semiconductor apparatus
JPH0710032B2 (ja) 多層配線板の製造方法
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
US6629366B1 (en) Method of producing a multilayer wiring board
JPH03270292A (ja) 多層配線板の製造方法
US5306872A (en) Structures for electrically conductive decals filled with organic insulator material
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
US4847446A (en) Printed circuit boards and method for manufacturing printed circuit boards
JP3948105B2 (ja) 多層配線回路基板の製造方法
JPS6244880B2 (ja)
JPH0438158B2 (ja)
JP3140859B2 (ja) 多層配線板の製造方法
JPH0438157B2 (ja)
JPH0732301B2 (ja) 埋込みプリント配線板の製法
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
CN118591107A (zh) 一种ic载板的制作方法及其结构
CN115939101A (zh) 一种封装基板的制造方法及结构