JPH03268445A - Manufacture of semiconductor substrate for semiconductor integrated circuit - Google Patents
Manufacture of semiconductor substrate for semiconductor integrated circuitInfo
- Publication number
- JPH03268445A JPH03268445A JP6907090A JP6907090A JPH03268445A JP H03268445 A JPH03268445 A JP H03268445A JP 6907090 A JP6907090 A JP 6907090A JP 6907090 A JP6907090 A JP 6907090A JP H03268445 A JPH03268445 A JP H03268445A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- semiconductor
- groove
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 219
- 239000000758 substrate Substances 0.000 title claims description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000000463 material Substances 0.000 claims abstract description 62
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 241000293849 Cordylanthus Species 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 85
- 150000001875 compounds Chemical class 0.000 description 10
- 239000012528 membrane Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
Description
【産業上の利用分野1
本発明は、満によって互に分離されている半導体素子形
成領域を形成している半導体集積回路用半導体基板の製
法に関づる。
[従来の技術]
従来、第2図を伴って次に述べる半導体集積回路用半導
体基板の製法が提案されている。
すなわち、Siでなり且つ平らな主面1aを有する半導
体基板1を予め用意する(第2図A)そして、その半導
体基板1の主面1a上に、熱酸化法によって比較的薄い
厚さを有するS酸化物でなる躾2を形成し、次で、その
vA2上にCVD法によってSi窒化物でなる113を
形成し、次で、そのwA3上にガラス(PSG)材でな
る膜4を形成することによって、半導体基板1の主面1
a上に、ぞれら躾2.3及び4がそれらの順に順次積層
されているマスク材層5を形成する(第2図B)。
次に、マスク材層5に、それに対するマスク(図示せず
)を用いた反応性イオンエッヂング処理によって、半導
体基板1を互に分離している半導体素子形成領域に画成
させている次に述べる満10が形成される領域上の領域
において、満10のパターンに応じたパターンを有し且
つ半導体基板1の満10が形成される領域を外部に臨ま
せるW7A6を形成する(第2図C)。
次に、半導体基板1に対する、窓6を形成しているマス
ク材JI5をマスクとする反応性イオンエツチング処理
によって、半導体基板1に、マスク材層5の窓6に臨む
領域において、半導体基板1をHに分離している半導体
素子形成領域8及び9に画成さIている溝10を形成す
る(第2図D)。
次に、マスク材層5から、それを構成している最上躾で
ある膜4を、ウェットエツチング処理によって除去し、
よって、マスク材層5から、そのg!4は有しないが膜
2及び3を有し且つ上述した窓6に対応した窓6′を有
するマスク材層5′を形成する(第2図E)。
次に、半導体基板1の主面1aをマスク材層5′によっ
てマスクとしている状態での熱酸化法によって、半導体
基板1に形成した満10の内面に、SiM化物でなる比
較的薄い膜11を形成する(第2図[)。
次に、半導体基板1の主面1a上に、マスク材層5′を
介して、多結晶Siまたは非晶質Sでなる埋込材層12
を、それによって溝10が躾11を介して全りmlめら
れ且つ窓6′も全く埋められるように、溝10の幅程度
の比較的厚い厚さに形成する(第2図G)。
次に、埋込UP)12に対する、その上方からの反応性
イオンエツチング処理によって、埋込材層12を、埋込
材層12の満10内の部は上面が′g6′の近傍または
窓6′内の高さ位置に位置している埋込材層12′とし
て残すが、埋込材層12のマスク材層5′上の部が残ら
ないように、一部除去する(第2図11)。
次に、半導体基板1の主面1aをマスク材層5′によっ
てマスクしている状態での熱酸化法によって、埋込材部
12′の上面に、SiM化物でなり且つマスク材層5′
を構成している躾2及び溝10の内面に形成されている
膜11と連接している膜13を、マスク材MI5’を構
成している813の窓6′側の遊端部が上方に押し出さ
れるような厚い厚さに形成する(第2図1)次に、半導
体基板1の主面1a上から、マスク材層5′を除去する
(第2図J)。なお、このとき、1113の上面がマス
ク材層5′の股2の厚さ分除去される。
以上が、従来提案されている半導体集積回路用半導体基
板の製法である。
このような半導体集積回路用半導体基板の製法によって
製造される半導体集積回路用半導体基板(第2図J)は
、溝]OによってHに分離されている半導体素子形成領
域8及び9を形成している構成を右し、そして、SiM
化物でなる膜13が、半導体基板1の半導体素子形成領
域8及び9間に、それらを画成している溝10をSiM
化物でなる膜11を介して埋めている多結晶Siまたは
非晶質Siでなる埋込材12によって支持されている状
態で、)笥10を橋架して延長している。
このため、第2図に示す従来の半導体集積回路用半導体
基板の製法によって製造される半導体集積回路用半導体
基板(第2図J)は、1笥10によってHに分離画成さ
れている半導体素子形成領wL8及び9にそれぞれ形成
しているまたは形成する半導体素子を、満10を横架し
て延長しているSi酸化物でなる膜13上に配線層を延
長させることによって、nに結線さぜることができる機
能を有する。
そして、第2図に示す従来の半導体集積回路用半導体基
板の製法は、上述した機能を有する半導体集積回路用半
導体基板を、Siでなる半導体基板1の1面1a上に、
マスク材層5を形成する工程(第2図B)と、そのマス
ク材層5に、半導体基板1のM後満10が形成される領
域上の領域において、窓6を形成する工程(第2図C)
と、半導体基板1に、マスク材層5の窓6に臨む領域に
おいて、)笥10を形成づる工程(第2図D)と、m
10の内面にSiM化物でなる膜11を形成する工程(
第2図F)と、満10内に、躾11を介して、多結晶S
iまたは非晶質Siでなる埋込材部12′を埋設する工
程(第2図H)と、埋込材部12′の上面に、S1酸化
物でなる膜13を形成する工程(第2図1)とを有する
比較的簡単な方法で、比較的容易に製造することができ
る。
また、この場合、膜13を形成する工程(第2図1)に
おいて、その膜13を、第2図1に示づように、長さ方
向と直交覆る断面でみた両側部13a及び13bがバー
ズビーク状であるように、容易に形成づることができる
ので、膜13を、半導体基板1の主面1a上における半
導体素子形成領域8及び9を形成している領域の上面と
膜13との間に急激な段差を生ぜしめることなしに形成
することができる。
従って、第2図に示す従来の半導体集積回路用半導体基
板の製法によれば、半導体集積回路用半導体基板を、そ
の半導体素子形成領域8及び9にそれぞれ形成している
または形成16半導体素子を結線させるために膜13上
に延長させる配線層に断線を生ぜしめるおそれのないも
のとして、容易に製造することができる。
【発明が解決しようとする課題】
しかしながら、第2図で上述した従来の半導体集積回路
用半導体基板の製法の場合、半導体基板1の溝10によ
って画成されている半導体素子形成領域8及び9間に溝
10を槙架して延長している膜13を、上述したように
長さ方向と直交する断面でみた両側部をバーズビーク状
に形成することができるが、その膜13の形成時、その
膜13から、満10の相対向する内面に沿って下方にバ
ーズレッグ状に延長している部13c及び13dが、満
10の相対向する内面から半導体素子形成領域8及び9
側に応力を与えながら形成される。
このため、半導体素子形成領14!8及び9が、満10
の近傍において、応力を比較的大きな値で受tノでいる
ものとして画成して得られ、従って、半導体素子形成領
域8及び9が、満10の近傍に欠陥を無祝し扮ない庁右
覆るものとして画成して得られる、という欠点を有して
いた。
よって、本発明は、上述した欠点のないIli規な半導
体集積回路用半導体基板の製法を提案せんとす゛るもの
である。
ri題を解決するための手段】
本発明による半導体集積回路用半導体基板の製法は、■
Siでなる半導体基板の主面に、半導体基板をhに分離
している半導体素子形成領域に画成させている溝が形成
される領域において、その領域を覆い且つ長さ方向と直
交する断面でみた両側部がバーズビーク状である比較的
厚いPノさを有する5iFIlf化物でなる第1の膜を
、局部的に形成する工程と、■上記第1の膜に、上記半
導体基板の上記溝が形成される領域を外部に臨ませる窓
を形成η−る工程と、■上記半轡体U板に、上記窓に臨
む領域において、上記溝を形成する工程と、■上記溝の
内面に、SiM化物でなる第2の躾を形成する工程と、
■上記溝内に、上記第2の膜を介して、多結晶Siまた
は非晶質S1でなる埋込材部を、その上面が上記窓内の
高さ位置に位置するように埋設する工程と、■上記埋込
材部の上面に、上記第1の膜と連接しているSiM化物
でなる第3の膜を、下面が上記第1の膜の下面よりも高
い位置に位置するように、第1の膜に比し薄い厚さに形
成する工程とを有する。INDUSTRIAL APPLICATION FIELD 1 The present invention relates to a method for manufacturing a semiconductor substrate for a semiconductor integrated circuit in which semiconductor element formation regions are separated from each other by a substrate. [Prior Art] Conventionally, a method for manufacturing a semiconductor substrate for a semiconductor integrated circuit has been proposed as described below with reference to FIG. That is, a semiconductor substrate 1 made of Si and having a flat main surface 1a is prepared in advance (FIG. 2A), and a relatively thin layer is formed on the main surface 1a of the semiconductor substrate 1 by thermal oxidation. A film 2 made of S oxide is formed, then a film 113 made of Si nitride is formed on vA2 by CVD method, and then a film 4 made of glass (PSG) material is formed on wA3. By this, main surface 1 of semiconductor substrate 1
A mask material layer 5 is formed in which the layers 2, 3 and 4 are laminated in this order (FIG. 2B). Next, the mask material layer 5 is subjected to a reactive ion etching process using a corresponding mask (not shown) to define semiconductor element formation regions that separate the semiconductor substrate 1 from each other. In the area above the area where the full 10 is formed, W7A6 is formed which has a pattern corresponding to the pattern of the full 10 and exposes the area of the semiconductor substrate 1 where the full 10 is formed (FIG. 2C). . Next, by performing a reactive ion etching process on the semiconductor substrate 1 using the mask material JI5 forming the window 6 as a mask, the semiconductor substrate 1 is etched in the region of the mask material layer 5 facing the window 6. Grooves 10 are formed in semiconductor element formation regions 8 and 9 separated by H (FIG. 2D). Next, the film 4, which is the uppermost part of the mask material layer 5, is removed by wet etching,
Therefore, from the mask material layer 5, the g! A masking material layer 5' is formed which does not have 4 but does have films 2 and 3 and has a window 6' corresponding to the window 6 described above (FIG. 2E). Next, a relatively thin film 11 made of SiM compound is formed on the inner surface of the semiconductor substrate 1 by thermal oxidation with the main surface 1a of the semiconductor substrate 1 being used as a mask by the mask material layer 5'. form (Fig. 2 [). Next, a embedding material layer 12 made of polycrystalline Si or amorphous S is placed on the main surface 1a of the semiconductor substrate 1 via a mask material layer 5'.
is formed to a relatively thick thickness, about the width of the groove 10, so that the groove 10 is completely filled through the groove 11 and the window 6' is also completely filled (FIG. 2G). Next, by reactive ion etching treatment of the embedded UP) 12 from above, the embedded material layer 12 is etched in the area where the upper surface is in the vicinity of 'g6' or in the vicinity of the window 6. The masking material layer 12' is left at a height of 5', but a portion of the embedding material layer 12 above the mask material layer 5' is removed so that it does not remain (Fig. 2, 11). ). Next, a thermal oxidation method is applied with the main surface 1a of the semiconductor substrate 1 being masked by the masking material layer 5', and a masking material layer 5' made of SiM compound is formed on the upper surface of the buried material portion 12'.
The film 13 that is connected to the film 11 formed on the inner surface of the groove 10 and the groove 10 constituting the mask material MI5' is arranged so that the free end on the window 6' side of 813 that makes up the mask material MI5' is upward. The mask material layer 5' is formed so thick that it can be extruded (FIG. 2, 1). Next, the mask material layer 5' is removed from the main surface 1a of the semiconductor substrate 1 (FIG. 2, J). At this time, the upper surface of 1113 is removed by the thickness of crotch 2 of mask material layer 5'. The above is a conventionally proposed method for manufacturing a semiconductor substrate for a semiconductor integrated circuit. A semiconductor substrate for a semiconductor integrated circuit (FIG. 2 J) manufactured by such a method for manufacturing a semiconductor substrate for a semiconductor integrated circuit has semiconductor element forming regions 8 and 9 separated into H by a groove ]O. Right configuration and SiM
A film 13 made of SiM is formed between the semiconductor element forming regions 8 and 9 of the semiconductor substrate 1 by forming a groove 10 that defines them.
The tray 10 is bridged and extended while being supported by a filling material 12 made of polycrystalline Si or amorphous Si buried through a film 11 made of a compound. For this reason, a semiconductor substrate for a semiconductor integrated circuit (J in FIG. 2) manufactured by the conventional method for manufacturing a semiconductor substrate for a semiconductor integrated circuit shown in FIG. The semiconductor elements formed or to be formed in the formation regions wL8 and 9 are connected to n by extending the wiring layer on the film 13 made of Si oxide that extends horizontally over the area wL8 and 9. It has a function that allows you to The conventional method for manufacturing a semiconductor substrate for a semiconductor integrated circuit shown in FIG.
A step of forming a mask material layer 5 (FIG. 2B) and a step of forming a window 6 in the mask material layer 5 in a region above the region where the post-M layer 10 of the semiconductor substrate 1 is formed (second step). Figure C)
, a step (D) of forming a tray 10 on the semiconductor substrate 1 in a region facing the window 6 of the mask material layer 5 (FIG. 2D);
Step of forming a film 11 made of SiM compound on the inner surface of 10 (
Figure 2 F), within 10 minutes, through the discipline 11,
a step of embedding a embedding material portion 12' made of amorphous Si or amorphous Si (FIG. 2H), and a step of forming a film 13 of S1 oxide on the upper surface of the embedding material portion 12' It can be manufactured relatively easily by a relatively simple method having FIG. 1). In this case, in the process of forming the film 13 (FIG. 2 1), as shown in FIG. Since the film 13 can be easily formed in the shape of It can be formed without creating a sharp step. Therefore, according to the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit shown in FIG. It can be easily manufactured as there is no risk of causing disconnection in the wiring layer extended on the film 13 for this purpose. [Problems to be Solved by the Invention] However, in the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit as described above in FIG. As described above, the membrane 13 which extends through the groove 10 can be formed into a bird's beak shape on both sides when viewed in a cross section perpendicular to the length direction. Parts 13c and 13d extending downward from the film 13 in a bird's leg shape along the opposing inner surfaces of the 10 are formed into semiconductor element forming regions 8 and 9 from the opposing inner surfaces of the 10.
It is formed while applying stress to the sides. For this reason, the semiconductor element formation regions 14!8 and 9 are approximately 10.
It is obtained by defining that the stress is received at a relatively large value in the vicinity of It has the disadvantage that it can be obtained by defining it as a covering. Therefore, it is an object of the present invention to propose a method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the Ili standard without the above-mentioned drawbacks. Means for Solving Problems] The method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention is as follows:
In the main surface of a semiconductor substrate made of Si, in a region where a groove is formed that separates the semiconductor substrate into h sections and defines a semiconductor element formation region, a cross section that covers the region and is perpendicular to the length direction. a step of locally forming a first film made of a 5iFIlf compound having a relatively thick P thickness with bird's beak shapes on both sides when viewed; and (2) forming the groove of the semiconductor substrate in the first film; (1) forming a groove in the half U-plate in the area facing the window; (2) forming a SiM compound on the inner surface of the groove; A step of forming a second discipline consisting of;
(2) burying an embedding material made of polycrystalline Si or amorphous S1 in the groove through the second film so that its upper surface is located at a height within the window; , (2) A third film made of SiM compound connected to the first film is placed on the top surface of the embedding material part so that the bottom surface is located at a higher position than the bottom surface of the first film; forming the first film to have a smaller thickness than the first film.
本発明による半導体集積回路用半導体基板の製法によっ
て製造される半導体集積回路用半導体基板は、第2図で
上述した従来の半導体集積回路用半導体基板の製法によ
って製造される半導体集積回路用半導体基板の場合と同
様に、溝によって互に分離されている半導体素子形成領
域を形成している構成を有し、そして、S1酸化物でな
る第1及び第3の躾でなる膜が、第2図で上述した従来
の半導体集積回路用半導体基板の製法による半導体集積
回路用半導体基板の場合の膜に対応して、半導体基板の
溝によって画成されている半導体素子形成領城門に、そ
れらを画成している溝を、その内面に形成されているS
il化物でなる膜を介して埋めている多結晶Siまたは
非晶質Siでなる埋込材部によって支持されている状態
で、溝を横架して延長している。
このため、本発明による半導体集積回路用半導体基板の
製法によって製造される半導体集積回路用半導体基板も
、第2図で上述した従来の半導体集積回路用半導体基板
の製法によって製造される半導体集積回路用半導体基板
の場合と同様に、溝によって亙に分1111両成されて
いる半導体素子形成領域にそれぞれ形成しているまたは
形成する半導体素子を、満を横架して延長している81
M化物でなる第1及び第3の膜でなるvA上に配線層を
延長させることによって、結線させることができる機能
を有する。
そして、本発明による半導体集積回路用半導体基板の製
法は、上述した機能を有する半導体集積回路用半導体基
板を、【課題を解決するための手段1の欄に明記してい
る工程を右する、第2図で上述した従来の半導体集積回
路用半導体基板の製法の場合と同様に比較的簡単な方法
で、比較的容易に!Inすることができる。
また、この場合、第1の膜を形成する工程において、そ
の第1の躾を、長さ方向と直交する断面でみた両側部が
バーズビーク状であるにうに容易に形成することができ
、また、第3の膜を形成する工程において、その第3の
膜を、上面が膜の上面とほぼ同じ高さ位置になるように
容易に形成することができ、従って、第1及び第3の躾
でなる膜を、それ自身、及び(れと半導体基板の主面上
にお番)る溝によって画成されている半導体素子形成領
域との間に急激な段差を生ぜしめることなしに容易に形
成することができる。
このため、本発明による半導体集積回路用半導体基板の
製法の場合も、第2図で上述した従来の半導体集積回路
用半導体基板の製法の場合に準じて、半導体集積回路用
半導体基板を、その溝によって画成されている半導体素
子形成領域にそれぞれ形成しているまたは形成する半導
体素子を結線させるために配置1Wjに断線を生せしめ
るおそれのないものとして、容易に製造することができ
る。
しかしながら、本発明による半導体集積回路用半導体基
板の製法の場合、第1の躾を形成する工程において、そ
の第1の膜を、長さ方向と直交する断面でみた両端部が
バーズビーク状であるように形成するとしても、第1及
び第3の膜による膜が第2図で上述した従来の半導体集
積回路用半導体基板の製法で形成する膜13の厚さに対
応するへざまたはそれ以下に形成すればよいので、簿く
形成することができ、また、第3の膜を形成する工程に
おいて、その第3の膜も上述した理由で薄く形成するこ
とがでさるとともに、その第3の膜を形成覆るとき、第
1の膜が存1゛るので、第2図で上述した従来の半導体
集積回路用半導体基板の製法の場合で上述したようなバ
ーズレッグ部が第3の躾から延長して形成されるような
ことが実質的にない。
このため、溝によって画成されている半導体素子形成領
域が、応力を、溝の近傍においても、はとんど受Gノて
いないか、受Gプでいるとしても第2図で上述した従来
の半導体集積回路用半導体基板の製法の場合に比し格段
的に小さな値でしか受けていないものとして画成して得
られ、従って溝によって画成されている半導体素子形成
領域が、欠陥を、溝の近傍においてもほとんど有してい
ないか、有しているとしても第2図で上述した従来の半
導体集積回路用半導体基板の製法の場合に比し格段的に
無視し得る聞しか有しないものとして画成して得られる
。
【実施例)
次に、第1図Δ〜Kを伴って本発明による半導体集積回
路用半導体基板の製法の実施例を述べよう。
第1図において、第2図との対応部分には同一符号を付
して示づ。
第1図A−Kに示す本発明による半導体集積回路用半導
体基板の製法の実施例は、次に述べる順次の工程をとっ
て、目的とする、溝によって互に分離されている半導体
素子形成領域を形成している半導体集積回路用半導体基
板を製造する。
すなわち、第2図で上述した従来の半導体集積回路用半
導体基板の製法の場合と同様に、Siでなり且つ平らな
主面1aを有する半導体基板1を予め用意する。
そして、その半導体基板1の主面1aに、半導体基板1
を互に分離している半導体素子形成領域8及び9に画成
さじている後述プる溝10が形成される領域において、
その領域を覆い且つ長さ方向の直交する断面でみた両側
部21a及び21bがバーズビーク状である比較的厚い
厚さを有するSi酸化物でなる膜21を、それ自体は公
知の熱酸化法によって、局部的に形成づる(第1図B)
。
次に、半導体基板1の主面1a上の、膜21が形成され
ていない領域及びWA21上に、第2図で上述した従来
の半導体gJ、積回路用半導体基板の製法の場合に準じ
て、熱酸化法によって、Sil化物でなる膜2を、半導
体基板1の主面1a上の膜21が形成されていない領域
及び膜21上に連続延長して形成しくなお、この場合、
膜2は、g!2i上においては、半導体基板1の膜21
が形成されていない領域に比し十分薄い厚さにしか形成
されないが、図では、簡単のため同じ厚さに形成されて
いる場合が示されている。)、次で、膜2上に、第2図
で上述した従来の半導体集積回路用半導体基板の製法の
場合と同様に、CVD法によって、Si窒化物でなる躾
3を形成し、次で、そのm3上に、第2図で上述した従
来の半導体集積回路用半導体基板の製法の場合と同様に
、ガラス(PSG)材でなるF!4を形成することによ
って、半導体基板1の主面1a上のg!21が形成され
ていない領域及び膜21上に、それらII!2.3及び
4がそれらの順に順次積層されているマスク材rjA5
を、連続延長して形成する(第1図C)。
次に、マスク材層5に、第2図で上述した従来の半導体
集積回路用半導体基板の製法の場合に準じて、それに対
するマスク(図示せず)を用いた反応性イオンエツチン
グ処理によって、半導体基板1を互に分離している半導
体素子形成領域に画成させている次に述べる溝10が形
成される領域上の領域において、110のパターンに応
じたパターンを有し且つ半導体基板1の溝10が形成さ
れる領域を次に述べる窓26と共働して外allに臨ま
せるための窓6を形成し、次で、膜21に、いま形成し
たマスク材層5の窓6に連通している窓26を形成する
(第1図D)。
次に、第2図で上述した従来の半導体集積回路用半導体
基板の製法の場合に準じて、半導体基板1に対する、窓
6を形成しているマスク材層5をマスクとする反応性イ
オンエツチング処理によって、半導体基板1に、マスク
材層5の窓6及び膜21の窓26を通した窓に臨む領域
において、半導体基板1を互に分離している半導体素子
形成領域8及び9に画成させている溝10を形成する(
第1図E)。
次に、第2図で上述した従来の半導体集積回路用半導体
基板の製法の場合と同様に、マスク材層5から、それを
構成している最上膜である14を、ウエットエツヂング
処理によって除去し、よって、マスク材層5から、その
膜4は有しないが112及び3を有し且つ上述した窓6
に対応した窓6′を有するマスク材層5′を形成する(
第1図F)。
次に、第2図で上述した従来の半導体集積回路用半導体
基板の製法の場合に準じて、半導体基板1の主面1aを
マスク材層5′によってマスクとしている状態での熱酸
化法によって、半導体基板1に形成した満10の内面に
、Si酸化物でなり且つ膜21に連接している比較的薄
い膜11を形成する(第1図G)。
次に、半導体基板1の主面1a上に、第2図で上述した
従来の半導体集積回路用半導体基板の製法の場合に準じ
て、マスク材層5′を介して、多結晶Siまたは非晶質
Siでなる埋込材1!12を、それによって溝10及び
16’ が全く膜11を介して即められるように、溝1
0の幅程度の比較的厚い厚さに形成する(第1図1−1
)次に、第2図で上述した従来の半導体集積回路用半導
体基板の製法の場合に準じて、埋込材層12に対する、
その上方からの反応性イオンエツチング処理によって、
押込材層12を、埋込材層12の満10内の部は上面が
窓6′内の高さ位置に位置している埋込材層12′とし
て残ずが、埋込材層12のマスク材層5′上の部が残ら
ないように、一部除去する(第1図I)。
次に、半導体基板1の主面1a及び膜21をマスク材層
5′によってマスクしている状態での熱酸化法によって
、埋込材部12′の上面に、SiM化物でなり且つマス
ク材層5′を構成している膜2及び溝10の内面に形成
されている#!A11と連接している膜13を、下面が
膜21の下面より^い位置に位置するように、膜21に
比し薄い厚さに形成する(第1図J)。なお、図におい
ては、g!13の下面が膜21の下面より高い位置に位
置しながら、WA13の上面が丁度マスク材層5′のI
FJ2の上面と同じ高さ位置になるように形成されてい
る場合が示されている。
次に、第2図で上述した従来の半導体集積回路用半導体
基板の製法の場合に準じて、半導体基板1の主面1a及
び膜21上から、マスク材層5′を除去する(第2図J
)。
以上が、本発明による半導体集積回路用半導体基板の製
法の実施例である。
このような本発明による半導体集積回路用半導体基板の
製法によって製造される半導体集積回路用半導体基板は
、第2図で上述した従来の半導体集積回路用半導体基板
の製法によって製造される半導体集積回路用半導体基板
の場合と同様に、満10によって互に分離されている半
導体素子形成領域8及び9を形成している構成を有し、
そして、SiM化物でなるF!13及び膜21でなる膜
23が、第2図で上述した従来の半導体集積回路用半導
体基板の製法による半導体集積回路用半導体基板の場合
の膜13に対応して半導体基板1の溝10によって画成
されている半導体素子形成領域8及び9間に、それらを
画成している満10をその内面に形成されているSi酸
化物でなるFlllを介して埋めている多結晶Siまた
は非晶質Siでなる埋込材部12′によって支持されて
ている状態で、満10を橋架して延長している。
このため、第1図に示す本発明による半導体集積回路用
半導体基板によって製造される半導体集積回路用半導体
基板(第1図K)も、第2図で上)ホした従来の半導体
集積回路用半導体基板の製法の製法によって製造される
半導体集積回路用半導体基板の場合と同様に、)萬10
によって互に分離画成されている半導体素子形成領域8
及び9にそれぞれ形成しているまたは形成16半導体素
子を、W410を橋架して延長しているSi酸化物でな
る股23上に配線層を延長させることによって、互に結
線させることができる機能を有する。
そして、第1図に示す本発明による半導体集積回路用半
導体)j板の製法は、上述した機能を有する半導体集積
回路用半導体基板を、Siでなる半導体基板1の主面1
aに、半導体基板1を互に分離している半導体素子形成
領域8及び9に画成させている溝10が形成される領域
において、その領域を覆い且つ長さ方向とめ交する断面
でみた両側部21a及び21bがバーズビーク状である
比較的厚い厚さを有するSi酸化物でなる膜21を、局
部的に形成覆る工程(第1図B)と、膜21に、半導体
基板1の溝10が形成される領域を外部に臨ませる窓2
6を形成する工程(第1図D)と、半導体基板1に、窓
6に臨む領域において、満10を形成する工程(第1図
E)と、満10の内面に、Si酸化物でなる膜11を形
成する工程(第1図G)と、満10内に、Fi!11を
介して、多結晶Sまたは非晶質Siでなる埋込材部12
′を、その上面が窓6内の高さ位置に位置するように埋
設する工程(第1図1)と、埋込材部12′の上面に、
膜21及び11と連接しているSi酸化物でなる膜13
を、下面が膜21の下面よりも高い位置に位ηするよう
に、1121に比し薄い厚さに形成する工程(第1図J
)とを有する、第2図で上述した従来の半導体集積回路
用半導体基板の製法の場合と同様に比較的簡単な方法で
、比較的容易に製造することができる。
また、この場合、膜21を形成する工程(第1図B)に
おいて、その膜21を、長さ方向と直交する断面でみた
両側部がバーズビーク状であるように容易に形成するこ
とができ、また、膜13を形成する工程(第1図J)に
おいて、そのIIj413を、上面が膜21の上面とほ
ぼ同じ高さ位置になるように形成することができ、従っ
て、膜21及び13でなる膜23を、それ自身及び半導
(A雄板1の主面1a上における半導体素子形成領域8
及び9との間に急激な段差を牛ぜしめることなしに形成
することができる。
このため、第1図に示す本発明による半導体集積回路用
半導体基板の製法の場合も、第2図で上述した従来の半
導体集積回路用半導体基板の製法の場合に準じて、半導
体集積回路用半導体基板を、その半導体素子形成領域8
及び9にそれぞれ形成しているまたは形成する半導体素
子を結線さぜるために配線層に断線を生ぜしめるおそれ
のないものとして、容易に製造することができる。
しかしながら、第1図に示す本発明よる半導体集積回路
用半導体基板の製法の場合、膜21を形成する工程(第
1図B)において、ぞの膜21を、長さ方向と直交する
断面でみた両端部21a及び21bがバーズビーク状で
あるように形成するとしても、膜21及び13による膜
が第2図で上述した従来の半導体集積回路用半導体基板
の製法で形成する躾13の厚さに対応する厚さまたはそ
れ以下に形成すればよいので、薄く形成することができ
、また、膜13を形成づる工程(第1図J)において、
イの膜13も上述した押出で薄く形成することができる
とともに、そのl!13を形成するとき、股21が存す
るので、第2図で上述した従来の半導体集積回路用半導
体基板の製法の場合で上述したようなバーズレッグ部1
3c及び13dが膜13から延長して形成されるような
ことが実質的にない。
このため、満10によって画成されている半導体素子形
成領[8及び9が、応力を、溝10の近傍においても、
はとlυど受番」ていないか、受【)ているとしても第
2図で上述した従来の半導体集積回路用半導体基板の製
法の場合に比し格段的に小さな値でしか受けていないも
のとして画成して得られ、従ってiM 10によって画
成されている半導体素子形成領域8及び9が、欠陥を、
溝10の近傍においでもほとんど有していないか、右し
ているとしても第2図で上述した従来の半導体集積回路
用ず導体基板の製法の場合に比し格段的に無視し得る量
しか有しないものとして画成して得られる。
なお、上述においては、本発明による半導体集積回路用
半導体基板の製法の1つの実施例を示したに留まり、本
発明の精神を脱することなしに、種々の変型、変更をな
し得るであろう。The semiconductor substrate for a semiconductor integrated circuit manufactured by the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention is the same as the semiconductor substrate for a semiconductor integrated circuit manufactured by the conventional method for manufacturing a semiconductor substrate for a semiconductor integrated circuit described above in FIG. In the same manner as in the case of FIG. Corresponding to the film in the case of a semiconductor substrate for a semiconductor integrated circuit by the above-mentioned conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit, these are defined in the gate of the semiconductor element formation region defined by the groove of the semiconductor substrate. A groove is formed on the inner surface of the S
The groove is extended horizontally in a state where it is supported by a filling material part made of polycrystalline Si or amorphous Si filled through a film made of an il compound. Therefore, the semiconductor substrate for semiconductor integrated circuits manufactured by the method for manufacturing a semiconductor substrate for semiconductor integrated circuits according to the present invention is also suitable for semiconductor integrated circuits manufactured by the conventional method for manufacturing semiconductor substrates for semiconductor integrated circuits as described above in FIG. As in the case of a semiconductor substrate, the semiconductor elements formed or to be formed in the semiconductor element forming regions, which are divided into 1111 parts by grooves, are extended horizontally across the 1111 parts.
It has a function of being able to connect by extending the wiring layer over the vA made of the first and third films made of M oxide. The method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention is to produce a semiconductor substrate for a semiconductor integrated circuit having the above-mentioned functions by performing the steps specified in the column of [Means for Solving the Problems 1]. Similar to the conventional manufacturing method of semiconductor substrates for semiconductor integrated circuits as described above in Figure 2, it is a relatively simple method and relatively easy! In can be done. Further, in this case, in the step of forming the first film, the first film can be easily formed so that both sides thereof have a bird's beak shape when viewed in a cross section perpendicular to the length direction, and In the step of forming the third film, the third film can be easily formed so that its top surface is at approximately the same height as the top surface of the film, so that To easily form a film without creating a sharp step between itself and a semiconductor element formation region defined by a groove on the main surface of a semiconductor substrate. be able to. Therefore, in the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention, the grooves of the semiconductor substrate for a semiconductor integrated circuit are The arrangement 1Wj can be easily manufactured without the possibility of disconnection in order to connect the semiconductor elements formed or to be formed in the semiconductor element formation regions defined by the . However, in the method of manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention, in the step of forming the first film, both ends of the first film when viewed in a cross section perpendicular to the length direction are shaped like a bird's beak. Even if the first and third films are formed to have a thickness corresponding to or less than the thickness of the film 13 formed by the conventional manufacturing method of a semiconductor substrate for semiconductor integrated circuits as described above in FIG. In addition, in the step of forming the third film, the third film can also be formed thinly for the reasons mentioned above, and the third film can be formed thinly. When forming and covering, since the first film is present, the bird's leg part as described above in the case of the conventional manufacturing method of a semiconductor substrate for semiconductor integrated circuit shown in FIG. 2 is formed extending from the third film. There is virtually no such thing. For this reason, the semiconductor element forming region defined by the groove hardly receives stress even in the vicinity of the groove, or even if it does receive stress, as described above in FIG. The semiconductor element formation area defined by the grooves is free from defects, which are obtained by defining the semiconductor element forming area as being significantly smaller than in the case of the manufacturing method of semiconductor substrates for semiconductor integrated circuits. Even in the vicinity of the groove, there is hardly any, or even if there is, it is far negligible compared to the case of the conventional manufacturing method of a semiconductor substrate for semiconductor integrated circuits as described above in FIG. It is obtained by defining it as [Embodiment] Next, an embodiment of the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention will be described with reference to FIGS. 1A to 1K. In FIG. 1, parts corresponding to those in FIG. 2 are designated by the same reference numerals. The embodiment of the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention shown in FIGS. A semiconductor substrate for a semiconductor integrated circuit is manufactured. That is, as in the case of the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit described above with reference to FIG. 2, a semiconductor substrate 1 made of Si and having a flat main surface 1a is prepared in advance. Then, the semiconductor substrate 1 is placed on the main surface 1a of the semiconductor substrate 1.
In a region where a groove 10, which will be described later, is formed between semiconductor element forming regions 8 and 9 that separate the semiconductor element formation regions 8 and 9 from each other,
A film 21 made of Si oxide, which covers the area and has a relatively thick bird's beak shape on both sides 21a and 21b when viewed in a cross section perpendicular to the length direction, is formed by a thermal oxidation method known per se. Locally formed (Fig. 1B)
. Next, on the main surface 1a of the semiconductor substrate 1, on the area where the film 21 is not formed and on the WA 21, according to the conventional method for manufacturing semiconductor gJ and integrated circuit semiconductor substrates described above in FIG. By thermal oxidation, the film 2 made of a silicide is continuously extended on the area where the film 21 is not formed on the main surface 1a of the semiconductor substrate 1 and on the film 21. In this case,
Membrane 2 is g! 2i, the film 21 of the semiconductor substrate 1
Although it is formed to a sufficiently thinner thickness than the region where it is not formed, the figure shows a case where it is formed to the same thickness for the sake of simplicity. ), Next, a layer 3 made of Si nitride is formed on the film 2 by the CVD method, as in the case of the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit described above in FIG. On the m3, an F! made of glass (PSG) material is placed, as in the case of the conventional manufacturing method of semiconductor substrates for semiconductor integrated circuits as described above in FIG. 4 on the main surface 1a of the semiconductor substrate 1. 21 is not formed and on the film 21, those II! 2. Mask material rjA5 in which 3 and 4 are sequentially laminated in that order
are formed by continuously extending them (Fig. 1C). Next, the mask material layer 5 is subjected to a reactive ion etching process using a mask (not shown) for the semiconductor substrate, in accordance with the conventional manufacturing method of semiconductor substrates for semiconductor integrated circuits as described above in FIG. In a region above a region in which a groove 10 described below is formed, which is defined in a semiconductor element forming region separating the substrate 1 from each other, a groove 10 having a pattern corresponding to the pattern 110 and a groove of the semiconductor substrate 1 is formed. 10 is formed in cooperation with the window 26 described below to form a window 6 for facing all outside, and then the film 21 is connected to the window 6 of the mask material layer 5 just formed. (FIG. 1D). Next, the semiconductor substrate 1 is subjected to a reactive ion etching process using the mask material layer 5 forming the window 6 as a mask, in accordance with the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit as described above with reference to FIG. As a result, semiconductor element forming regions 8 and 9 are defined in the semiconductor substrate 1, which are separated from each other in the region facing the window 6 of the mask material layer 5 and the window 26 of the film 21. Form a groove 10 (
Figure 1E). Next, as in the case of the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit described above in FIG. 2, the uppermost film 14 constituting the mask material layer 5 is removed by wet etching treatment. Therefore, from the mask material layer 5, the film 4 does not have 112 and 3 and the above-mentioned window 6
Form a mask material layer 5' having a window 6' corresponding to (
Figure 1 F). Next, in accordance with the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit as described above in FIG. A relatively thin film 11 made of Si oxide and connected to the film 21 is formed on the inner surface of the semiconductor substrate 1 (FIG. 1G). Next, polycrystalline Si or amorphous silicon is deposited on the main surface 1a of the semiconductor substrate 1 via a mask material layer 5' in accordance with the conventional method for manufacturing a semiconductor substrate for semiconductor integrated circuits as described above in FIG. A potting material 1!12 made of high quality Si is placed in the groove 1 so that the grooves 10 and 16' are completely interposed via the membrane 11.
It is formed to a relatively thick thickness with a width of 0 (Fig. 1 1-1).
) Next, in accordance with the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit described above in FIG.
By reactive ion etching treatment from above,
The embedding material layer 12 remains as the embedding material layer 12' whose upper surface is located at the height position within the window 6', but the part within the embedding material layer 12 remains at the height position within the window 6'. A portion of the mask material layer 5' is removed so that no portion remains (FIG. 1I). Next, using a thermal oxidation method with the main surface 1a of the semiconductor substrate 1 and the film 21 being masked by the mask material layer 5', a mask material layer made of SiM compound and a mask material layer is formed on the upper surface of the embedded material portion 12'. #! formed on the inner surface of the film 2 and the groove 10 that make up the groove 5'. The membrane 13 connected to A11 is formed to have a smaller thickness than the membrane 21 so that its lower surface is located at a position lower than the lower surface of the membrane 21 (FIG. 1J). In addition, in the figure, g! While the lower surface of WA 13 is located at a higher position than the lower surface of film 21, the upper surface of WA 13 is just above I of mask material layer 5'.
A case is shown where it is formed at the same height as the top surface of FJ2. Next, the mask material layer 5' is removed from the main surface 1a of the semiconductor substrate 1 and the film 21 in accordance with the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit described above with reference to FIG. J
). The above is an embodiment of the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention. The semiconductor substrate for a semiconductor integrated circuit manufactured by the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention is the same as the semiconductor substrate for a semiconductor integrated circuit manufactured by the conventional method for manufacturing a semiconductor substrate for a semiconductor integrated circuit described above in FIG. As in the case of a semiconductor substrate, it has a structure in which semiconductor element forming regions 8 and 9 are separated from each other by a width of 10 mm,
And F! made of SiM compound! A film 23 consisting of a film 13 and a film 21 is defined by the groove 10 of the semiconductor substrate 1 corresponding to the film 13 in the case of a semiconductor substrate for a semiconductor integrated circuit according to the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit as described above in FIG. Polycrystalline Si or amorphous silicon fills the area between the semiconductor element forming regions 8 and 9 formed through a layer of Si oxide formed on the inner surface thereof. It is supported by an embedded material part 12' made of Si, and is extended by bridging the part 10. Therefore, the semiconductor substrate for semiconductor integrated circuits (K in FIG. 1) manufactured by the semiconductor substrate for semiconductor integrated circuits according to the present invention shown in FIG. As in the case of semiconductor substrates for semiconductor integrated circuits manufactured by the manufacturing method of substrates,
Semiconductor element forming regions 8 separated from each other by
The semiconductor elements formed in and 9 and 16 can be interconnected by extending a wiring layer on the crotch 23 made of Si oxide which is extended by bridging W410. have The method for manufacturing a semiconductor board for a semiconductor integrated circuit according to the present invention shown in FIG.
In a, in the region where the groove 10 defined in the semiconductor element forming regions 8 and 9 separating the semiconductor substrate 1 from each other is formed, both sides as seen in a cross section that covers the region and intersects the longitudinal direction. A process of locally forming and covering a film 21 made of Si oxide having a relatively thick thickness in which portions 21a and 21b are shaped like bird's beaks (FIG. 1B), and forming grooves 10 of the semiconductor substrate 1 in the film 21. Window 2 that allows the area to be formed to be exposed to the outside
6 (FIG. 1D), and a step of forming a full 10 on the semiconductor substrate 1 in the area facing the window 6 (FIG. 1 E), the inner surface of the full 10 is made of Si oxide. In the process of forming the film 11 (FIG. 1G), Fi! 11, an embedded material part 12 made of polycrystalline S or amorphous Si
' in such a way that its upper surface is located at a height position within the window 6 (FIG. 1 1), and on the upper surface of the embedded material part 12',
A film 13 made of Si oxide and connected to the films 21 and 11
1121 to have a smaller thickness than 1121 so that the lower surface is located at a higher position than the lower surface of the membrane 21 (FIG. 1 J
) can be manufactured relatively easily by a relatively simple method similar to the method for manufacturing the conventional semiconductor substrate for semiconductor integrated circuits described above with reference to FIG. In addition, in this case, in the step of forming the film 21 (FIG. 1B), the film 21 can be easily formed so that both sides of the film 21 have a bird's beak shape when viewed in a cross section perpendicular to the length direction. In addition, in the step of forming the film 13 (FIG. 1J), the IIj 413 can be formed so that its upper surface is at approximately the same height as the upper surface of the film 21, and therefore The film 23 is applied to itself and the semiconductor (semiconductor element forming region 8 on the main surface 1a of the A male plate 1).
It is possible to form a sharp step between and 9 without crushing the cow. Therefore, in the case of the manufacturing method of the semiconductor substrate for semiconductor integrated circuits according to the present invention shown in FIG. The substrate is placed in its semiconductor element formation region 8.
and 9, and can be easily manufactured without the risk of causing disconnection in the wiring layer due to the connection of the semiconductor elements formed or to be formed. However, in the case of the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention shown in FIG. 1, in the step of forming the film 21 (FIG. 1B), the film 21 is Even if both ends 21a and 21b are formed to have a bird's beak shape, the thickness of the films 21 and 13 corresponds to the thickness of the film 13 formed by the conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit as described above in FIG. The film 13 can be formed thinly, and in the step of forming the film 13 (FIG. 1J),
The film 13 (a) can also be formed thinly by the extrusion described above, and the film (l!) can also be formed thinly by the extrusion process described above. 13, since the crotch 21 is present, the bird's leg portion 1 as described above in the case of the conventional manufacturing method of a semiconductor substrate for semiconductor integrated circuits as described above in FIG.
3c and 13d are substantially not formed extending from the film 13. For this reason, the semiconductor element formation regions [8 and 9 defined by the grooves 10 and 10] are capable of applying stress even in the vicinity of the grooves 10.
Either there is no ``reception number'', or even if there is, it is only received at a much smaller value than in the case of the conventional manufacturing method of semiconductor substrates for semiconductor integrated circuits as described above in Figure 2. Therefore, the semiconductor device forming regions 8 and 9 defined by the iM 10 are free from defects.
Even in the vicinity of the groove 10, there is hardly any, or even if there is, the amount is far negligible compared to the case of the conventional manufacturing method of a conductive substrate not used for semiconductor integrated circuits as described above in FIG. It is obtained by defining it as something that does not. The above description merely shows one embodiment of the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention, and various modifications and changes may be made without departing from the spirit of the present invention. .
第1図A〜には、本発明による半導体集積回路用半導体
基板の製法の実施例を示す、順次の工程における路線的
断面図である。
第2図A−Jは、従来の半導体集積回路用半導体基板の
製法を示す、順次の工程における路線的断面図である。
1・・・・・・・・・・・・・・・半導体基板1a・・
・・・・・・・・・・主面
2.3.4・・・膜
5.5′・・・・・・マスク材層
6.6′・・・・・・窓
8.9・・・・・・・・・半導体素子形成領域10・・
・・・・・・・・・・・・・満11.13・・・・・・
Si酸化物でなる膜12・・・・・・・・・・・・・・
・埋込材層21・・・・・・・・・・・・・・・Si酸
化物でなる膜26・・・・・・・・・・・・・・・窓用
願人 日本電信電話株式会社
第1図
第2図
第2図
第2図FIGS. 1A to 1A are cross-sectional views showing sequential steps in an embodiment of the method for manufacturing a semiconductor substrate for a semiconductor integrated circuit according to the present invention. FIGS. 2A to 2J are line sectional views showing sequential steps in a conventional manufacturing method of a semiconductor substrate for a semiconductor integrated circuit. 1... Semiconductor substrate 1a...
...Main surface 2.3.4...Membrane 5.5'...Mask material layer 6.6'...Window 8.9... ......Semiconductor element formation region 10...
・・・・・・・・・・・・Man 11.13・・・・・・
Film 12 made of Si oxide...
・Embedded material layer 21... Film made of Si oxide 26... Window applicant Nippon Telegraph and Telephone Co., Ltd. Figure 1 Figure 2 Figure 2 Figure 2
Claims (1)
している半導体素子形成領域に画成させている溝が形成
される領域において、その領域を覆い且つ長さ方向と直
交する断面でみた両側部がバーズビーク状である比較的
厚い厚さを有するSi酸化物でなる第1の膜を、局部的
に形成する工程と、 上記第1の膜に、上記半導体基板の上記溝が形成される
領域を外部に臨ませる窓を形成する工程と、 上記半導体基板に、上記窓に臨む領域において、上記溝
を形成する工程と、 上記溝の内面に、Si酸化物でなる第2の膜を形成する
工程と、 上記溝内に、上記第2の膜を介して、多結晶Siまたは
非晶質Siでなる埋込材部を、その上面が上記窓内の高
さ位置に位置するように埋設する工程と、 上記埋込材部の上面に、上記第1及び第2の膜と連接し
ているSi酸化物でなる第3の膜を、下面が上記第1の
膜の下面よりも高い位置に位置するように、第1の膜に
比し薄い厚さに形成する工程とを有することを特徴とす
る半導体集積回路用半導体基板の製法。Claim 1: In the main surface of a semiconductor substrate made of Si, in a region where a groove is formed that separates the semiconductor substrate from each other and defines a semiconductor element formation region, a groove that covers the region and extends in the longitudinal direction. a step of locally forming a first film made of Si oxide having a relatively thick thickness and having bird's beak shapes on both sides when viewed in a cross section perpendicular to the semiconductor substrate; forming a window that exposes a region where the groove is formed to the outside; forming the groove in the semiconductor substrate in a region facing the window; and forming an inner surface of the groove with Si oxide. a step of forming a second film; placing an embedded material part made of polycrystalline Si or amorphous Si in the groove through the second film, the top surface of which is at a height within the window; a step of embedding a third film made of Si oxide that is connected to the first and second films on the upper surface of the embedding material part, and a third film made of Si oxide that is connected to the first film and the bottom surface of the embedding material part is located on the first film; 1. A method for manufacturing a semiconductor substrate for a semiconductor integrated circuit, comprising the step of forming a first film thinner than a first film so as to be located at a higher position than a lower surface of the first film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6907090A JPH03268445A (en) | 1990-03-19 | 1990-03-19 | Manufacture of semiconductor substrate for semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6907090A JPH03268445A (en) | 1990-03-19 | 1990-03-19 | Manufacture of semiconductor substrate for semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03268445A true JPH03268445A (en) | 1991-11-29 |
Family
ID=13391951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6907090A Pending JPH03268445A (en) | 1990-03-19 | 1990-03-19 | Manufacture of semiconductor substrate for semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03268445A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5854120A (en) * | 1995-12-18 | 1998-12-29 | Fuji Electric Co. | Semiconductor device manufacturing method |
US6860688B2 (en) | 2001-06-15 | 2005-03-01 | Danley Construction Products Pty Ltd | Lockable nut system |
-
1990
- 1990-03-19 JP JP6907090A patent/JPH03268445A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5854120A (en) * | 1995-12-18 | 1998-12-29 | Fuji Electric Co. | Semiconductor device manufacturing method |
US7478986B2 (en) | 2000-06-16 | 2009-01-20 | Danley Construction Products Pty | Lockable nut system |
US6860688B2 (en) | 2001-06-15 | 2005-03-01 | Danley Construction Products Pty Ltd | Lockable nut system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5444021A (en) | Method for making a contact hole of a semiconductor device | |
US4263709A (en) | Planar semiconductor devices and method of making the same | |
JPH03268445A (en) | Manufacture of semiconductor substrate for semiconductor integrated circuit | |
JPS6242382B2 (en) | ||
JPH067576B2 (en) | Method of manufacturing semiconductor device having multilayer wiring structure | |
JPH01140645A (en) | Manufacture of semiconductor integrated circuit device | |
JPS5849027B2 (en) | Manufacturing method for semiconductor integrated circuit devices | |
JPH0442948A (en) | Manufacture of semiconductor device | |
KR0166798B1 (en) | Forming method of metal wiring | |
JP2956080B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH02304926A (en) | Element isolation structure and manufacture thereof | |
JPH02156537A (en) | Manufacture of semiconductor device | |
JPH02134848A (en) | Semiconductor device | |
KR950034605A (en) | Wiring layer interconnection method of semiconductor device | |
JPH04199574A (en) | Semiconductor device | |
JPS6016440A (en) | Manufacture of semiconductor device | |
JPS60152042A (en) | Formation for multilayer wiring structure | |
JPS60119753A (en) | Manufacture of semiconductor device | |
JPS62217629A (en) | Semiconductor device | |
JPS5851534A (en) | Manufacture of semiconductor device | |
JPH08236531A (en) | Formation of wiring of semiconductor device | |
KR920013781A (en) | Manufacturing method and structure of CCD type image sensor | |
JPS61208849A (en) | Manufacture of semiconductor device | |
JPH03248537A (en) | Manufacture of semiconductor device | |
JPS58184742A (en) | Manufacture of semiconductor device |