JPH03241584A - Fifo memory - Google Patents
Fifo memoryInfo
- Publication number
- JPH03241584A JPH03241584A JP2038950A JP3895090A JPH03241584A JP H03241584 A JPH03241584 A JP H03241584A JP 2038950 A JP2038950 A JP 2038950A JP 3895090 A JP3895090 A JP 3895090A JP H03241584 A JPH03241584 A JP H03241584A
- Authority
- JP
- Japan
- Prior art keywords
- write
- pointer
- read
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はFIFO(ファーストインファーストアウト)
メモリに関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is a FIFO (first-in-first-out)
Regarding memory.
従来のFIFOメモリでは、ライトポインターとリード
ポインターを独立に持ち、1バイト書き込むとライトポ
インターを+1し、1バイトリードするとリードポイン
ターを+1する。もし、リードポインターの値がライト
ポインターの値よりも大きくなった場合、エンプティの
フラグを立てる。また、メモリ部の容量(バイト数)よ
りもライトポインターの値が大きくなった場合、オーバ
ーフローのフラグを立てて、メモリ部への書き込みを禁
止する。この時、メモリ部内のデータはオーバーフロー
フラグが立つときまでのデータが積まれており、ライト
ポインターは0バイト目を差〔発明が解決しようとする
課題〕
上述した従来のFIFOメモリでは、オーバーフローが
起きると古いデータを読み出すまで新しいデータを積み
込むことが出来なかった。Conventional FIFO memory has independent write pointers and read pointers, and when 1 byte is written, the write pointer is incremented by 1, and when 1 byte is read, the read pointer is incremented by 1. If the value of the read pointer becomes larger than the value of the write pointer, an empty flag is set. Furthermore, if the value of the write pointer becomes larger than the capacity (number of bytes) of the memory section, an overflow flag is set and writing to the memory section is prohibited. At this time, the data in the memory section is accumulated up to the time when the overflow flag is raised, and the write pointer is at the 0th byte. [Problem to be solved by the invention] In the conventional FIFO memory described above, overflow occurs. New data could not be loaded until the old data was read out.
本発明のFIFOメモリは、ライトポインターとリード
ポインターとオーバーフローフラグとによるリードライ
ト制御部を備え、前記オーバーフローフラグが立ってい
るときのライト動作で前記ライトポインターを+1する
と共に前記リードポインターを+1し、古いデータを読
み出すことなく新しいデータをメモリ部内に積み込み、
既に前記メモリ部に積まれているデータの古い順がらデ
ータを消去する構成である。The FIFO memory of the present invention includes a read/write control unit using a write pointer, a read pointer, and an overflow flag, and in a write operation when the overflow flag is set, the write pointer is incremented by 1 and the read pointer is incremented by 1; Loads new data into memory without reading old data,
The configuration is such that the data already stored in the memory section is erased in the order of oldest data.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
本発明の一実施例を示す第1図を参照すると、1はn+
1バイトの容量を持っFIFOメモリ7の内部メモリ部
である。2はライトポインター、3はリードポインター
、4はライトバイト数カウンター、5はリードバイト数
カウンター、6はリードライト制御部、aはエンプティ
フラグ、bはオーバーフローフラグ、Cはリードパルス
、dはライトパルスを示す、このFIFOメモリ7内に
データが積才れていないときは、ライトポインター2、
リードポインター3ともにOを指している。Referring to FIG. 1 showing an embodiment of the present invention, 1 is n+
It is an internal memory section of the FIFO memory 7 and has a capacity of 1 byte. 2 is a write pointer, 3 is a read pointer, 4 is a write byte number counter, 5 is a read byte number counter, 6 is a read/write control unit, a is an empty flag, b is an overflow flag, C is a read pulse, d is a write pulse When there is no data in this FIFO memory 7, write pointer 2,
Both read pointers 3 are pointing to O.
1バイトライトするとライトパルスdが1つ入力され、
ライトポインター2が+1する。また、ライトパルスd
が入力された数はライトバイト数カウンター4で表され
ている。又、1バイトリードする毎にリードポインター
3も+1し、リードバイト数カウンター5の値を+1す
る。リードライト制御部6ではライトバイト数カウンタ
ー4の値からリードバイト数カウンター5の値を引いた
値を制御値として持っている。制御値がnより小さい間
はライトする毎にライトポインター2を+1し、ライト
バイト数カウンター4を+1していく。When writing 1 byte, one write pulse d is input,
Light pointer 2 increases by +1. Also, light pulse d
The input number is represented by write byte number counter 4. Further, each time one byte is read, the read pointer 3 is also incremented by 1, and the value of the read byte number counter 5 is incremented by 1. The read/write control unit 6 has a value obtained by subtracting the value of the read byte number counter 5 from the value of the write byte number counter 4 as a control value. While the control value is smaller than n, the write pointer 2 is incremented by 1 and the write byte number counter 4 is incremented by 1 every time a write is performed.
ライトポインター2の値がnのときに制御値がnを示す
と、オーバーフローフラグbを立てる。このつぎのライ
ト動作でライトポインター2をOにし、リードポインタ
ー3を+1する。リードバイト数カウンター5の値は変
化しない。オーバーフローフラグbが立っている間にリ
ードパルスCが入力された場合、リードポインター3を
+1し、リードバイト数カウンター5も+1する。この
時、制御値はn−1を示すのでオーバーフローフラグb
をおとす。If the control value indicates n when the value of write pointer 2 is n, an overflow flag b is set. In this next write operation, write pointer 2 is set to O and read pointer 3 is incremented by +1. The value of read byte number counter 5 does not change. If the read pulse C is input while the overflow flag b is set, the read pointer 3 is incremented by 1, and the read byte number counter 5 is also incremented by 1. At this time, the control value indicates n-1, so the overflow flag b
drop.
以上説明したように、本発明によれば、オーバーフロー
フラグが立っているときのライト動作でライトポインタ
ーを+1、リードポインターも+1し、メモリ部内に積
まれているデータの古い順からデータが消え、新しいデ
ータをメモリ部内に積むことが出来る。この結果、例え
ばデータ伝送に用いた場合、常に新しいデータの受信が
可能であり、又データの受信側でメモリ部のオーバーフ
ローを意識する回路を持たなくて済む。As explained above, according to the present invention, in a write operation when the overflow flag is set, the write pointer is incremented by 1, the read pointer is also incremented by 1, and data stored in the memory section is erased starting from the oldest data. New data can be loaded into the memory section. As a result, when used for data transmission, for example, new data can always be received, and there is no need for the data receiving side to have a circuit that is concerned with overflow of the memory section.
ラグ。rug.
Claims (1)
ーフラグとによるリードライト制御部を備え、前記オー
バーフローフラグが立っているときのライト動作で前記
ライトポインターを+1すると共に前記リードポインタ
ーを+1し、古いデータを読み出すことなく新しいデー
タをメモリ部内に積み込み、既に前記メモリ部に積まれ
ているデータの古い順からデータを消去することを特徴
とするFIFOメモリ。A read/write control unit is provided with a write pointer, a read pointer, and an overflow flag, and when the overflow flag is set, the write operation increments the write pointer by 1 and the read pointer by 1, so that new data can be created without reading old data. A FIFO memory characterized in that data is loaded into a memory section and the data already loaded in the memory section is erased in the order of oldest data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2038950A JPH03241584A (en) | 1990-02-19 | 1990-02-19 | Fifo memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2038950A JPH03241584A (en) | 1990-02-19 | 1990-02-19 | Fifo memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03241584A true JPH03241584A (en) | 1991-10-28 |
Family
ID=12539484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2038950A Pending JPH03241584A (en) | 1990-02-19 | 1990-02-19 | Fifo memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03241584A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0949808A2 (en) * | 1998-02-20 | 1999-10-13 | Nec Corporation | PID filter circuit and FIFO circuit |
JP2002288999A (en) * | 2001-03-27 | 2002-10-04 | Fujitsu Ltd | Semiconductor memory |
-
1990
- 1990-02-19 JP JP2038950A patent/JPH03241584A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0949808A2 (en) * | 1998-02-20 | 1999-10-13 | Nec Corporation | PID filter circuit and FIFO circuit |
EP0949808A3 (en) * | 1998-02-20 | 2008-11-19 | Nec Corporation | PID filter circuit and FIFO circuit |
JP2002288999A (en) * | 2001-03-27 | 2002-10-04 | Fujitsu Ltd | Semiconductor memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04301290A (en) | Pushup memory circuit | |
JPH03241584A (en) | Fifo memory | |
US6772280B1 (en) | First-in first-out storage device | |
JPS6211736B2 (en) | ||
KR19980056298A (en) | Apparatus and method for transmitting dynamic data block using annular queue | |
EP0569120A2 (en) | Data buffering mechanism | |
JPH0482077A (en) | Fifo memory | |
JPS56748A (en) | Phase control circuit | |
KR910009296B1 (en) | Sequential access memory | |
JP2002050172A (en) | Fifo control circuit | |
SU1339653A1 (en) | Memory | |
KR100253730B1 (en) | Backup device of non-continuous multi-source digital data | |
JPH03100851A (en) | Fifo storage device | |
JPH0635779A (en) | File control system | |
KR0134461B1 (en) | First-in/first-out memory device | |
JPH04265597A (en) | Fifo memory device | |
JPS6446829A (en) | First-in/first-out memory | |
JPS62293451A (en) | Operating system for queue file | |
JPH01106136A (en) | Hardware queue | |
JPH01121926A (en) | Memory circuit | |
JPH1051469A (en) | Atm switch | |
JP2531188B2 (en) | Buffer memory | |
JPS63138591A (en) | First in first out memory circuit | |
JPH0573799U (en) | First-in first-out memory device | |
JPH04134690A (en) | Storage device |