[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH03204954A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03204954A
JPH03204954A JP2249478A JP24947890A JPH03204954A JP H03204954 A JPH03204954 A JP H03204954A JP 2249478 A JP2249478 A JP 2249478A JP 24947890 A JP24947890 A JP 24947890A JP H03204954 A JPH03204954 A JP H03204954A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor wafer
protective film
scribe line
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2249478A
Other languages
English (en)
Other versions
JP2921953B2 (ja
Inventor
Masahiro Sakuma
佐久間　雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of JPH03204954A publication Critical patent/JPH03204954A/ja
Application granted granted Critical
Publication of JP2921953B2 publication Critical patent/JP2921953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置およびその製造方法に関するもの
であり、特にダイシング１　ダイボンディングが安定に
行える半導体装置およびその製造方法に関するものであ
る。
従来の技術 近年、電子機器の小型化に伴い、それに使用される半導
体チップにも微細化および大集積化が要求されている。
これに伴い、半導体チップ内の素子間の間隔、および隣
接する半導体チップ間に設けられるスクライブラインの
幅も狭められてきている。さらに、半導体チップ内の周
辺回路やアルミニウム配線も、半導体チップの周縁に極
めて近ｔｇ−１−だ位置にまで形成されることが多い。
第５図、第６図は従来の半導体装置のダイシングソーを
示すものである。
第５図、第６図において、半導体ウェハ１の表面には素
子分離用の酸化膜（いわゆるＬＯＧＯ３酸化膜）２が選
択的に形成されている。半導体ウェハ１の表面の、酸化
膜２によって分離された領域内には、トランジスタやキ
ャパシタ等の半導体素子が形成されている。ここでは、
個々の半導体素子は図示せず、それらの半導体素子とそ
れらを接続する配線等を総合して半導体素子領域３とし
て図示している。半導体素子領域３の表面は、酸化膜あ
るいは窒化膜等からなる保護膜４が形成されている。隣
接する半導体素子領域３．３間には、半導体ウェハ１を
多数の角形の半導体チップに分割するためのスクライブ
ライン５が画定されている。
そこで、先端にダイヤモンドを設けた円盤状のグレード
からなるダイシングツ−６を高速回転さぜ、紙面と直交
する方向に移動させながら、スクライブライン５の中心
線に沿って半導体ウエノ翫１を切断すると、半導体ウェ
ハ１を多数の半導体チップ７．８に分割することができ
る。
ところか、このようにして半導体ウニノー１を切断した
場合、スクライブライン５の硬度が高いため、ダイシン
グソー６が半導体ウェハ１に無理な力を与え、その結果
、第６図に示すようにスクライブライン５の周辺に亀裂
が生じる。この亀裂が、第６図に円Ａで示すように、酸
化膜２．半導体素子領域３．保護膜４にまで達すると、
ダイシングソー６の高速回転および移動に伴って生じる
熱を冷却するために半導体ウェハ１に供給される水（図
示せず）が亀裂部分に浸入する。その結果、製造された
半導体チップの信頼性を低下させるという問題がある。
このような問題は、電子機器の小型化に伴う半導体チッ
プの微細化および大集積化のため、スクライブライン５
の間隔を狭めることによって、より一層深刻な問題とな
る。
ところで、ダイシング工程で半導体ウェハ１から分割さ
れた良品の半導体チップ８は、その後グイホンディング
工程でリードフレームに接着される。
第７図１第８図は従来のグイボンディング方法を示すも
のである。第７図において、コレット９の下面は角錐状
に形成され、中央にバイブ１０か固着されている。半導
体チップ８の表面には、第５図、第６図に示した酸化膜
２．半導体素子領域３、保護膜４を含む集積回路部１１
が形成され、その周辺にはスクライブライン５の一部が
残っている。
グイボンディングは次のようにして行われる。
まず、ダイシングにより分割された良品の半導体チップ
８の上にコレット９を移動させ、バイブ１０およびその
先端に設けた真空ポンプ（図示せず）からなる真空手段
により、コレット９の下面にある空気を矢印Ｂ方向に引
き抜く。その結果、半導体チップ８がコレット９の下面
に吸着される。このとき、半導体チップ８は、半導体基
板周辺の稜線付近がコレット９の傾斜面に当った状態で
コレット９の下面に吸着される。このため、集積回路部
１１はコレット９に接触しない。この状態でコレット９
をリードフレーム１２上に移動し、半導体チップ８をリ
ードフレーム１２の上に載置する。リードフレーム１２
の表面には、あらかじめ銀ペースト等の接着剤（図示せ
ず）が塗布されている。そこで、第８図に示すように、
コレット９で半導体チップ８をリードフレーム１２上に
押しつけながらコレット９を第８図矢印Ｃ，Ｄ方向に振
らす、いわゆるスクラブを行うことによって、半導体チ
ップ８をリードフレーム１２に接着する。
このとき、コレット９の傾斜面によって半導体チップ８
の周縁に直接力が加わるため、第８図に円Ｅで示すよう
に、半導体チップ８の稜線付近から半導体基板の内部に
向けて亀裂が発生することがある。特に、集積回路部１
１の周辺が半導体チップ８の最外周に近いところまで形
成されている場合（すなわち、スクライブライン５が狭
い場合）や、集積回路部１１内のアルミニウム配線等か
、集積回路部１１の最外周に近いところまで形成されて
いる場合には、半導体基板に生じた亀裂か集積回路部１
１の内部にまで達することがある。また、半導体チップ
８の稜線が崩れた場合には、第９図に示すように、集積
回路部１１の稜線がコレット９の傾斜面に押しつけられ
、集積回路部１１が直接破損されることもある。
このようにして、スクライブライン５や集積回路部１１
に亀裂が発生すると、集積回路部１１と半導体基板の界
面からの水の浸入等により、半導体装置の信頼性が低下
する。
発明か解決しようとする課題 以上のように、従来の半導体装置の製造方法においては
、スクライブ工程においても、グイボンディング工程に
おいても、半導体基板等に亀裂が生し７やすく、このた
め、生産時の歩留りが低下したｌ〕、耐湿性の低下によ
り半導体装置の信頼性が低下する等の問題がある。
本発明はこのような従来の問題を解決する半導体装置お
よびその製造方法を提供することを目的とする。
本発明の第１の目的は、スクライブ工程やグイボンディ
ング工程で半導体基板に亀裂の発生しにくい半導体装置
を提供することにある。
本発明の第２の目的は、半導体基板内に亀裂の発生しに
くいグイシング工程を含む半導体装置の製造方法を提供
することにある。
本発明の第３の目的は、半導体基板内に亀裂の発生しに
くいグイボンディング工程を含む半導体装置の製造方法
を提供することにある。
なお、出願人は、昭和６３年２月２日付で、特願昭６３
−２３０６８号（特開平１−１９６８５０号）「半導体
ウェハーのダイシング方法」を出願しているが、本発明
は、先の発明を更に改良したものである。
課題を解決するための手段 本発明の半導体装置は、スクライブラインに沿って、半
導体ウェハの表面に集積回路部から分離され、かつ一部
が半導体ウェハ内に埋め込まれた保護膜を形成したもの
である。
本発明の半導体装置の製造方法は、スクライブラインに
沿った半導体ウェハ表面に集積回路部から分離され、か
つ一部か半導体ウェハ内に埋め込まれた保護膜を形成し
、この保護膜の中央付近をグイシングツ−で切断するこ
とにより、半導体ウェハを多数の半導体チップに分割す
るダイシング工程を含むものである。
また、本発明の半導体装置の製造方法は、最外周に保護
膜を形成した半導体チップを、下面か角錐状に形成され
たコレットで吸着し、その後、コレットで半導体チップ
をリードフレーム表面に押しつけて、半導体チップをリ
ードフレームに接着するグイボンディング工程を含むも
のである。
作用 本発明によれば、保護膜によって半導体チップの周辺が
保護されるため、ダイシング工程、グイボンディング工
程で半導体チップの周辺に外力が加わっても、保護膜に
よって外力を吸収し、外力が半導体基板の内部に伝わる
のを緩和することができる。特に本発明においては、ス
クライブラインに沿って形成される保護膜が、集積回路
部から分離して形成され、しかもその一部が半導体ウェ
ハの内部に埋め込まれて形成されているため、保護膜に
加わった外力が集積回路部に伝わるのを効果的に抑制す
ることができる。このため、半導体基板や集積回路部に
亀裂が生じるのを確実に防止することができ、半導体装
置の歩留り（生産性）の向上と信頼性の向上を図ること
ができる。
実施例 以下、本発明の実施例について添付図面とともに詳細に
説明する。
第１図、第２図は本発明の第１の実施例である、ダイシ
ング方法を示すものである。
第１図、第２図において、半導体ウェハ１の表面には、
素子分離用の酸化膜（ＬＯＧＯ３酸化膜）２が選択的に
形成されている。半導体ウェハ１の表面の、酸化膜２に
よって分離された領域内には、トランジスタ、抵抗等の
半導体素子が形成され、それらの間がアルミニウム配線
等で接続されている。第１図、第２図では、個々の半導
体素子やアルミニウム配線は図示せず、それらを総合し
て半導体素子領域３として図示している。半導体素子領
域３の表面は、酸化膜あるいは窒化膜からなる保護膜４
が形成されている。隣接する半導体素子領域３．３間に
は半導体ウェハ１を多数の角形の半導体チップに分割す
るためのスクライブライン５が画定されている。このス
クライブライン５内の中央付近における半導体ウェハ１
の表面に酸化膜１４を形成する。この酸化膜１４は、他
の酸化膜２と同様に、一部が半導体ウェハ１の内部に埋
め込まれた状態で形成される。また、スクライブライン
５内の酸化膜１４は、半導体素子領域３の表面を覆う保
護膜４から分離した状態で形成されている。
ダイシングは次のようにして行われる。
第１図、第２図において、グイシングツ−６を高速回転
させ、紙面と直交する方向に移動させながら、スクライ
ブライン５の中心線に沿って半導体ウェハ１を切断し、
半導体ウェハ１を多数の半導体チップ７．８に分割する
。
このとき、ダイシング工程６によって半導体ウェハ１に
無理な力が加わるか、スクライブライン５に沿って酸化
膜１４が形成されているため、この酸化膜１４によって
グイシングツ−６から半導体ウェハ１に加わる無理な力
を吸収し、緩和することができる。その結果、第２図に
示すようにグイシングツ−６で半導体ウェハ１の底面付
近まで切断したときにも、半導体ウェハ１に亀裂が生じ
ることはない。
第１図、第２図に示す第１の実施例においては、スクラ
イブライン５内に形成される酸化膜１４の一部が半導体
ウェハ１の内部に埋め込まれている。このため、先の出
願である特願昭６３２３０６８号に開示した発明のよう
に、スクライブライン内の保護膜を半導体ウェハ１の表
面のみに形成する場合に比べて、亀裂の発生を一層効果
的に抑制することができる。
なお、半導体素子領域３の表面を覆う保護膜４とスクラ
イブライン５内の酸化膜１４とが連続して形成されてい
ると、グイシングツ−６から酸化１１１１１４に伝わっ
た力が半導体素子領域３の表面の保護膜４にまで伝わり
、この保護膜４に悪影響を与えることがある。ところが
、この実施例のように、半導体素子領域３の表面を覆う
保護膜４とスクライブライン５内の酸化膜１４とを分離
して形成すると、酸化膜１４に加わった力が保護膜４に
伝わることはない。このため、ダイシング工程での保護
膜４に対する悪影響を一層効果的に抑制することができ
る。
第３図は本発明の第２の実施例である、グイボンディン
グ方法を示すものである。
第１図、第２図に示したダイシング工程によって、半導
体ウェハ１から分割された良品の半導体チ・ノブ８は、
その後、グイボンディング工程で１−ドフレームに接着
される。第１図、第２図のダイシング工程で得られた半
導体チップ７．８の半導体基板の周辺には、酸化膜１４
の一部が残っている。
そこで、まず、ダイシングにより分割された良品の半導
体チップの上にコレット９を移動させ、バイブ１０およ
びその先端に設けた真空ポンプ（図示せず）からなる真
空手段により、コレット９の下面にある空気を矢印Ｂ方
向に引き抜く。その結果、半導体チップ８がコレット９
の角錐状の下面に吸着される。このとき、半導体チップ
８は、スクライブライン５に残った酸化膜１４がコレッ
ト９の傾斜面に当った状態でコレット９の下面に吸着さ
れる。このため、半導体素子領域３゜保護膜４はコレッ
ト９に接触しない。この状態で、コレット９をリードフ
レーム１２上に移動し、半導体チップ８をリードフレー
ム１２の上に載置する。リードフレーム１２の表面には
、あらかじめ銀ペースト等の接着剤（図示せず）が塗布
されている。そこで、コレット９で半導体チップ８をリ
ードフレーム１２に押しつけながらコレット９を矢印Ｃ
，Ｄ方向に振らす、いわゆるスクラブを行うことによっ
て、半導体チップ８をリードフレーム１２に接着する。
このとき、コレット９の傾斜面によって半導体チップ８
の周縁に力が加わるが、この力はスクライブライン５に
残っている酸化膜１４によって吸収、緩和され、半導体
基板内には伝わりにくくなる。このため半導体基板に亀
裂が生じにく（なる。この効果は、特に半導体素子領域
３の周辺か半導体チップ８の最外周に近いところまで形
成されている場合（すなわち、スクライブライン５か狭
い場合）や、半導体素子領域３内のアルミニウム配線等
が、半導体素子領域３の最外周に近いところまで形成さ
れている場合には、−層有効である。
このようにして、第３図の実施例によれば、グイホンデ
ィング時の半導体基板への亀裂の発生を防止し、半導体
装置の歩留り（生産性）の向上と信頼性の向上を図るこ
とができる。特に第３図の実施例においては、酸化膜１
４の一部が半導体基板の内部に埋め込まれているため、
先に出願した特願昭６３−２３０６８号によってダイシ
ングされた半導体チップのように半導体基板の表面のみ
に保護膜を残す場合に比べ、亀裂の発生をより効果的に
抑制することができる。
第４図は本発明の第３の実施例である、グイボンディン
グ方法を示すものである。第４図は、特願昭６３−２３
０６８号に記載のダイシング方法によって得られた半導
体チップのダインボンディング方法を示している。半導
体チップ８の半導体基板表面には、第１図、第２図に示
した酸化膜２、半導体素子領域３．保護膜４を含む集積
回路部１１が形成されている。スクライブライン５には
、保護膜１３の一部が残っている。この保護膜１３は、
半導体素子領域３の表面を覆う保護膜４と同一の工程で
スクライブライン５内に形成されたものである。半導体
素子領域３の表面の保護膜４とスクライブライン５内の
保護膜１３とは分離されている。そしてスクライブライ
ン５に沿ってグイシングツ−で半導体ウェハを切断した
とき、スクライブライン５内の保護膜１３の一部が、第
４図に示すように半導体チップ８の周辺に残る。
この実施例においても、コレット９で半導体チップ８を
吸着したとき、スクライブライン５内に残っている保護
膜１３がコレット９の傾斜面に当たる。この状態でコレ
ット９をリードフレーム１２上に移動し、コレット９で
半導体チップ８をリードフレーム１２に押しつけながら
コレ・ソト９を矢印Ｃ，Ｄ方向に振らし、半導体チップ
８をリードフレーム１２に接着する。
このとき、コレット９の傾斜面によって半導体チップ８
０周縁に力が加わるか、この力はスクライブライン５に
残っている保護膜１３によって吸収、緩和される。この
ため、半導体基板の亀裂の発生が抑制される。
このように、本発明のグイボンディング方法は、特願昭
６３−２３０６８号で開示したダイシング方法で得られ
た半導体チップのグイボンディングにも適用できる。
発明の効果 本発明の半導体装置は、スクライブラインに沿って、半
導体ウェハの表面に、集積回路部から分離され、かつ一
部が半導体ウエノ１内に埋め込まれた保護膜を形成した
ものである。このようにすれば、保護膜によって半導体
チップの周辺が保護されるため、グイシング工程、グイ
ポンディング工程で半導体チップの周辺に外力が加わっ
ても、保護膜によって外力を吸収し、緩和することかで
きる。特に本発明においては、スクライブラインに沿っ
て形成される保護膜が、集積回路部から分離して形成さ
れ、しかもその一部が半導体ウェハ内に埋め込まれて形
成されているため、グイシングツ程で保護膜に加わった
外力が集積回路部に伝わるのを効果的に抑制することが
できる。このため、半導体チップに亀裂が生じるのを防
止し、半導体装置の歩留り（生産性）の向上と信頼性の
向上を図ることができる。
【図面の簡単な説明】
第１図、第２図は本発明の第１の実施例における半導体
装置の製造方法を示す断面図、第３図は本発明の第２の
実施例における半導体装置の製造方法を示す断面図、第
４図は本発明の第３の実施例における半導体装置の製造
方法を示す断面図、第５図、第６図は従来のダイシング
方法を示す断面図、第７図１第８図、第９図は従来のグ
イボンディング方法を示す断面図である。 １・・・・・・半導体ウェハ　２・・・・・・酸化膜、
３・・・・・・半導体素子領域、４・・・・・・保護膜
、５・・・・・・スクライブライン、６・・・・・・グ
イシングツ−７，８・・・・・・半導体チップ、９・・
・・・・コレット、１０・・・・・・パイプ、１１・・
・・・・集積回路部、１２・・・・・・リードフレーム
、１３・・・・・・保護膜、１４・・・・・・酸化膜。

Claims (8)

    【特許請求の範囲】
  1. （１）半導体ウェハと、上記半導体ウェハの表面領域に
    形成した複数の半導体素子領域と、上記複数の半導体素
    子領域の表面に形成された第１の保護膜と、隣接する半
    導体素子領域間における上記半導体ウェハの表面に画定
    されたスクライブラインと、上記スクライブラインに沿
    って、上記第１の保護膜から分離された状態で、かつそ
    の一部が上記半導体ウェハの内部に埋め込まれた状態で
    、上記半導体ウェハの表面領域に形成された第２の保護
    膜とを備えた半導体装置。
  2. （２）第２の保護膜が、半導体ウェハの表面領域に選択
    的に形成される素子分離用の酸化膜と同一の工程で形成
    された酸化膜であることを特徴とする特許請求の範囲第
    １項記載の半導体装置。
  3. （３）半導体ウェハの表面領域に複数の半導体素子領域
    を形成する工程と、上記複数の半導体素子領域の表面に
    第１の保護膜を形成する工程と、隣接する半導体素子領
    域間における上記半導体ウェハの表面に画定されるスク
    ライブラインに沿って、上記第１の保護膜から分離され
    た状態で、かつその一部が上記半導体ウェハの内部に埋
    め込まれた状態で、上記半導体ウェハの表面領域に第２
    の保護膜を形成する工程と、上記スクライブラインに沿
    って上記第２の保護膜および上記半導体ウェハを切断し
    、上記半導体ウェハを複数の半導体チップに分割するダ
    イシング工程とを含む半導体装置の製造方法。
  4. （４）第２の保護膜が、半導体ウェハの表面領域に選択
    的に形成される素子分離用の酸化膜と同一の工程で形成
    された酸化膜であることを特徴とする特許請求の範囲第
    ３項記載の半導体装置の製造方法。
  5. （５）半導体ウェハの表面領域に複数の半導体素子領域
    を形成する工程と、上記複数の半導体素子領域の表面に
    第１の保護膜を形成する工程と、隣接する半導体素子領
    域間における上記半導体ウェハの表面に画定されるスク
    ライブラインに沿って、上記第１の保護膜から分離され
    た状態で、上記半導体ウェハの表面領域に第２の保護膜
    を形成する工程と、上記スクライブラインに沿って上記
    第２の保護膜および上記半導体ウェハを切断し、上記半
    導体ウェハを複数の半導体チップに分割するダイシング
    工程と、上記分割された半導体チップの上記スクライブ
    ラインに残った上記第２の保護膜を、コレット下面の角
    錐部の傾斜面に接触させた状態で、上記半導体チップを
    上記コレットの下面に吸着し、上記コレットで上記半導
    体チップをリードフレームに押しつけて接着するダイボ
    ンディング工程とを含む半導体装置の製造方法。
  6. （６）第２の保護膜が、第１の保護膜と同一の工程で形
    成され、かつ上記半導体ウェハの表面に形成されている
    ことを特徴とする特許請求の範囲第５項記載の半導体装
    置の製造方法。
  7. （７）第２の保護膜の一部が、半導体ウェハの内部に埋
    め込まれた状態で形成されていることを特徴とする特許
    請求の範囲第５項記載の半導体装置の製造方法。
  8. （８）第２の保護膜が、半導体ウェハの表面領域に選択
    的に形成される素子分離用の酸化膜と同一の工程で形成
    された酸化膜であることを特徴とする特許請求の範囲第
    ７項記載の半導体装置の製造方法。
JP24947890A 1989-09-18 1990-09-18 半導体装置の製造方法 Expired - Fee Related JP2921953B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1-241287 1989-09-18
JP24128789 1989-09-18
JP27657389 1989-10-23
JP1-276573 1989-10-23

Publications (2)

Publication Number Publication Date
JPH03204954A true JPH03204954A (ja) 1991-09-06
JP2921953B2 JP2921953B2 (ja) 1999-07-19

Family

ID=26535179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24947890A Expired - Fee Related JP2921953B2 (ja) 1989-09-18 1990-09-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5157001A (ja)
JP (1) JP2921953B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426058A (en) * 1991-07-12 1995-06-20 Sharp Kabushiki Kaisha Method of manufacturing solid-state imaging device
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
US5300461A (en) * 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
US5420455A (en) * 1994-03-31 1995-05-30 International Business Machines Corp. Array fuse damage protection devices and fabrication method
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
US6107161A (en) * 1996-06-07 2000-08-22 Rohm Co., Ltd. Semiconductor chip and a method for manufacturing thereof
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
US20080136955A1 (en) * 1996-09-27 2008-06-12 Tessera North America. Integrated camera and associated methods
US6235141B1 (en) 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
US8153957B2 (en) * 1996-09-27 2012-04-10 Digitaloptics Corporation East Integrated optical imaging systems including an interior space between opposing substrates and associated methods
DE19725445A1 (de) * 1997-06-16 1998-12-17 Siemens Ag Bauteilträger für Multi-Chip-Module
US6669803B1 (en) 1997-10-03 2003-12-30 Digital Optics Corp. Simultaneous provision of controlled height bonding material at a wafer level and associated structures
US6310298B1 (en) 1997-12-30 2001-10-30 Intel Corporation Printed circuit board substrate having solder mask-free edges
US6383894B1 (en) * 2000-03-31 2002-05-07 Intel Corporation Method of forming scribe line planarization layer
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
JP3928695B2 (ja) * 2001-03-30 2007-06-13 セイコーエプソン株式会社 面発光型の半導体発光装置およびその製造方法
WO2003038880A1 (fr) * 2001-10-31 2003-05-08 Mitsuboshi Diamond Industrial Co., Ltd. Procede de formation de chemin de decoupe sur une tranche de semi-conducteur, et dispositif pour former un chemin de decoupe
US6885108B2 (en) * 2003-03-18 2005-04-26 Micron Technology, Inc. Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein
US20070110361A1 (en) * 2003-08-26 2007-05-17 Digital Optics Corporation Wafer level integration of multiple optical elements
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7829440B2 (en) * 2006-08-07 2010-11-09 Semileds Optoelectronics Co. Ltd. Method of separating semiconductor dies
US9064785B2 (en) * 2007-07-20 2015-06-23 Freesacle Semiconductor, Inc. Electronic device including a capacitor and a process of forming the same
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8183095B2 (en) * 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
JP5442308B2 (ja) * 2009-04-22 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
TW201137960A (en) * 2010-04-20 2011-11-01 Raydium Semiconductor Corp Integrated circuit wafer dicing method
JP5646948B2 (ja) * 2010-10-19 2014-12-24 ローム株式会社 半導体装置
US10032651B2 (en) * 2015-02-12 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838501A (en) * 1973-02-09 1974-10-01 Honeywell Inf Systems Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips
JPS535973A (en) * 1976-07-06 1978-01-19 Mitsubishi Electric Corp Preparation of semiconductor device
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4446194A (en) * 1982-06-21 1984-05-01 Motorola, Inc. Dual layer passivation
FR2572218B1 (fr) * 1984-10-23 1987-06-05 Labo Electronique Physique Procede de decoupe de composants electroniques sur un substrat semi-conducteur
EP0220404B1 (de) * 1985-09-30 1991-02-06 Siemens Aktiengesellschaft Verfahren zur Begrenzung von Ausbrüchen beim Sägen einer Halbleiterscheibe
US4867043A (en) * 1986-06-30 1989-09-19 Tayco Developments, Inc. End cap for fluid cylinder
US4729816A (en) * 1987-01-02 1988-03-08 Motorola, Inc. Isolation formation process with active area protection

Also Published As

Publication number Publication date
JP2921953B2 (ja) 1999-07-19
US5157001A (en) 1992-10-20

Similar Documents

Publication Publication Date Title
JPH03204954A (ja) 半導体装置の製造方法
KR100650538B1 (ko) 반도체 장치의 제조 방법
US6812548B2 (en) Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US6790709B2 (en) Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
TWI284960B (en) Manufacturing method of semiconductor device
JP4342832B2 (ja) 半導体装置およびその製造方法
WO2004008528A1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
KR20060088518A (ko) 반도체 장치 및 그 제조 방법
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
US7518240B2 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
US7655539B2 (en) Dice by grind for back surface metallized dies
JP2004146487A (ja) 半導体装置の製造方法
JP2004055852A (ja) 半導体装置及びその製造方法
US20020086137A1 (en) Method of reducing wafer stress by laser ablation of streets
TW519727B (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
CN101752274A (zh) 半导体装置的制造方法
US6465344B1 (en) Crystal thinning method for improved yield and reliability
US10714528B2 (en) Chip package and manufacturing method thereof
CN112185827A (zh) 芯片晶圆、芯片封装结构及封装方法
US6264535B1 (en) Wafer sawing/grinding process
JP2829015B2 (ja) 半導体素子の加工方法
JPS62112348A (ja) 半導体装置の製造方法
JPH097975A (ja) 半導体装置およびその製造方法
JP2000340530A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees