[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH03194954A - 半導体装置及びそれを実装した電子装置 - Google Patents

半導体装置及びそれを実装した電子装置

Info

Publication number
JPH03194954A
JPH03194954A JP1334137A JP33413789A JPH03194954A JP H03194954 A JPH03194954 A JP H03194954A JP 1334137 A JP1334137 A JP 1334137A JP 33413789 A JP33413789 A JP 33413789A JP H03194954 A JPH03194954 A JP H03194954A
Authority
JP
Japan
Prior art keywords
resin
sealed
heat sink
semiconductor device
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1334137A
Other languages
English (en)
Other versions
JP2799408B2 (ja
Inventor
Kunihiko Nishi
邦彦 西
Michio Tanimoto
道夫 谷本
Toshihiro Yasuhara
安原 敏浩
Katsuhiro Tabata
田畑 克弘
Yasuhiro Yoshikawa
泰弘 吉川
Isao Akima
勇夫 秋間
Souichi Kunito
国戸 総一
Toshio Nosaka
野坂 寿雄
Hideaki Nakamura
英明 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP1334137A priority Critical patent/JP2799408B2/ja
Priority to KR1019900003253A priority patent/KR0145696B1/ko
Publication of JPH03194954A publication Critical patent/JPH03194954A/ja
Priority to US07/915,761 priority patent/US5266834A/en
Application granted granted Critical
Publication of JP2799408B2 publication Critical patent/JP2799408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は、樹脂封止型半導体装置及びそれを実装した電
子装置に適用して有効な技術に関するものである。
〔従来の技術〕
大型高速コンピュータ、パーソナルコンピュータ等の記
憶装置は半導体記憶装置で構成される。
特に、大容量化が目的とされる半導体記憶装置にはDR
AM(旦ynamic Random八ceeへs M
emory)が使用される。
前記DRAMは、−殻内に、大容量の記憶装置を構成す
るために多数個使用されるので、比較的コストが安い樹
脂封止型半導体装置で構成される。
樹脂封止型半導体装置は、その実装形式に基づき、DI
P(旦ual工n−1ine P ackage)、S
OP(Small 0 ut−1ine P acka
ge)或はZ I P (Zigzag I n−1i
ne P ackage)構造等で構成される。
前記樹脂封止型半導体装置は、インナーリードに外部端
子(ポンディングパッド)が電気的に接続された半導体
ペレットを樹脂(レジン)で気密封止したものが、基本
的な構造である。前記半導体ペレットはタブ上に搭載さ
れ、半導体ペレットの外部端子、インナーリードの夫々
はボンディングワイヤを介して電気的に接続される。樹
脂は前記半導体ペレット、ボンディングワイヤ、タブ及
びインナーリードを被覆する。インナーリードにはアウ
ターリード(外部ピン)が一体に構成され(電気的に接
続され)、このアウターリードは樹脂の外部に突出され
る。
この種の樹脂封止型半導体装置は、メモリボード(実装
基板)上に複数個実装され、コンピュータに記憶装置(
メモリモジュール)として組込まれる。
メモリボードへの樹脂封止型半導体装置(DRAM)の
実装に際しては1個の樹脂封止型半導体装置の実装面積
(サイズ)が実装密度を左右する。記憶装置の大容量化
(又は小型化)を図るためには実装密度を高くすること
が要求される。
このような技術課題を解決するには、特開昭63−52
498号公報に記載される技術を適用することが有効で
ある。前記公報に記載される技術は、モジュール基板上
にその実装面に対して垂直方向に複数個の樹脂封止型半
導体装置を積層する技術である2、つまり、この技術が
適用された場合、メモリボード上での高さ方向を利用し
て実装密度を高めることができるので、記憶装置の大容
量化を図ることができる。
〔発明が解決しようとする課題〕
前述の樹脂封止型半導体装置及びそれをメモリボード上
に実装した記憶装置について、本発明者は下記の問題点
が生じることを見出した。
(1)メモリボード上に複数個の樹脂封止型半導体装置
を積層する組立作業において、上下夫々の樹脂封止型半
導体装置間、アウターリード間の位置合せ作業等が追加
される。各位置合せ作業は作業能率を高める目的で治具
を使用する。位置合せ作業の終了後、半田等の接合剤を
使用し、メモリボード上に樹脂封止型半導体装置を複数
個積層する(実装する)。このように、前記組立作業に
位置合せ作業等の余分な作業工程が追加されるので、組
立作業が長くなる。また、作業工程が追加されると、例
えばDIP構造を採用する樹脂封止型半導体装置ではア
ウターリード°の折れ曲り等の損傷が生じる確率が高く
なり、この結果、組立作業における歩留りが低下する。
(2)メモリボード上に複数個の樹脂封止型半導体装置
を積層した場合、積層されたうちの中段又は下段に積層
された樹脂封止型半導体装置は、その周囲を他の樹脂封
止型半導体装置で覆われる。
つまり、前記中段又は下段に積層された樹脂封止型半導
体装置は外部雰囲気と接触できる表面積が少なくなる。
このため、半導体ペレットの動作で発生する熱の放熱経
路において、熱抵抗が増大するので、樹脂封止型半導体
装置の放熱効率が低下する。
(3)前記樹脂封止型半導体装置は半導体ペレットの素
子形成面及びそれと対向する裏面(タブ倒)を含む全表
面を樹脂封止部で被覆する。通常、樹脂封止部は、高温
度でモールド後に冷却して硬化させるので、熱収縮に基
づく反りを低減するために、樹脂封止部の半導体ペレッ
トの素子形成面上での厚さに対して裏面側をほぼ同等の
厚さで構成する。このため、樹脂封止部の裏面側の厚さ
に律則され、樹脂封止部の全体の厚さが厚くなるので。
メモリボード上の高さ方向において、実装密度を高める
ことに限界がある。
(4)また、前記樹脂封止部の裏面側の厚さを薄くした
場合、前述のように、樹脂封止部に反りを生じ、樹脂封
止部の割れ、樹脂封止部と半導体ペレットとの間に剥離
等が生じる。前記割れ、剥離等は、樹脂封止部の外部と
半導体ペレットとの間の水分の伝達経路として作用し、
樹脂封止型半導体装置の耐湿性を低下する。
(5)また、SOP構造等の面実装方式を採用する樹脂
封止型半導体装置において、前記樹脂封止部の反りは、
メモリボードの端子とアウターリードとの接触不良を一
部に引き起こす。つまり、樹脂封止型半導体装置は実装
不良となる。
(6)メモリボード上に複数個の樹脂封止型半導体装置
を積層した場合、上下夫々の樹脂封止型半導体装置の位
置合せにずれが生じると、上下夫々のアウターリード間
に接触不良が生じる。つまり、樹脂封止型半導体装置は
実装不良を生じる。
(7)また1片面のみを樹脂封止すると温度サイクルで
反りを生じ上下樹脂封止部のリードの接合部に力が加わ
り、断線につながる恐れがある。
本発明の目的は、樹脂封止型半導体装置において、組立
作業における歩留りを向上することが可能な技術を提供
することにある。
本発明の他の目的は、樹脂封止型半導体装置において、
放熱効率を向上することが可能な技術を提供することに
ある。
本発明の他の目的は、樹脂封止型半導体装置において、
信頼性を向上することが可能な技術を提供することにあ
る。
本発明の他の目的は、樹脂封止型半導体装置を実装する
電子装置において、実装密度を向上することが可能な技
術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置を実装する
電子装置において、実装不良を防止することが可能な技
術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課頚を解決するための手段〕
本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。
(1)インナーリードに外部端子が電気的に接続された
半導体ペレットを樹脂封止部で封止する樹脂封止型半導
体装置において、前記半導体ペレットの素子形成面と対
向する裏面に、この裏面に比べて大きな平面々積を有す
る放熱板を設け、この放熱板の周囲の一部の領域を除き
、この放熱板の前記半導体ペレットを搭載する表面側が
前記半導体ペレットを被覆しかつ凸部を有し、放熱板の
前記表面と対向する裏面側が前記凸部と嵌合できる形状
で形成された凹部を有する樹脂封止部を設ける。この樹
脂封止型半導体装置は前記半導体ペレットの素子形成面
に対して垂直方向に複数個積層される。また、前記半導
体ペレットはDRAM、SRAM、EPROM、EEP
ROM等の記憶装置からなる。
(2)インナーリードに外部端子が電気的に接続された
半導体ペレットを樹脂封止部で封止する樹脂封止型半導
体装置において、前記半導体ペレットの素子形成面と対
向する裏面に、この裏面に比べて大きな平面々積を有す
る放熱板を設け、この放熱板の周囲の一部の領域を除き
、この放熱板の前記半導体ペレットを搭載する表面側が
前記半導体ペレット及び放熱板の周囲を被覆し、かつ放
熱板の前記表面と対向する裏面側が放熱板の周囲を被覆
する樹脂封止部を設ける。
(3)前記手段(2)の放熱板には、その周囲にこの放
熱板の表面側、裏面側の夫々の樹脂封止部を連結する貫
通孔を設ける2 (4)インナーリードに外部端子が電気的に接続された
半導体ペレットを樹脂封止部で封止する樹脂封止型半導
体装置において、前記半導体ペレットの素子形成面と対
向する裏面に、この裏面に比べて大きな平面々積を有す
る放熱板を設け、この放熱板の前記半導体ペレットを搭
載した表面側に前記半導体ペレットを被覆し、かつこの
半導体ペレットの素子形成面上の厚さを前記放熱板の厚
さの1.9〜6.0倍で形成した樹脂封止部を設ける。
(5)前記手段(4)の樹脂封止部をエポキシ系樹脂で
形成し、前記放熱板をCu系材料で形成する。
(6)前記手段(5)の樹脂封止部の半導体ペレットの
素子形成面上の厚さは前記放熱板の厚さの3.0〜4.
0倍で形成される。
(7)インナーリードに外部端子が電気的に接続された
半導体ペレットを樹脂封止部で封止する樹脂封止型半導
体装置において、前記半導体ペレットの表面側及びこの
表面側と対向する裏面側を被覆すると共に、前記表面側
に凸部を有しかつ前記裏面側に前記凸部と嵌合できる形
状で形成された凹部を有する樹脂封止部を設け、この樹
脂封止部の表面側の凸部の周囲に裏面側の凹部の周囲ま
で引き回されたアウターリードを設け、このアウターリ
ードの前記表面側又は裏面側の一部分のリード幅を他部
分に比べて太く構成する。
(8)前記手段(7)のアウターリードの前記表面側又
は裏面側には、積層される他の樹脂封止型半導体装置の
アウターリードと適度な押圧力で接触できるばね性を設
ける。
[作  用〕 上述した手段(1)によれば、(A)前記樹脂封止型半
導体装置の樹脂封止部の凸部及び凹部をガイドとして、
上下方向に複数個の樹脂封止型半導体装置を積層できる
。この複数個積層された樹脂封止型半導体装置は電子装
置において2次元的な(平面方向の)実装密度を高めら
れる。(B)また、前記樹脂封止型半導体装置の樹脂封
止部から放熱板を突出させ、半導体ペレットから樹脂封
止部の外部に抜ける熱放出経路を確保したので、半導体
ペレットの動作で発生する熱の放熱効率を向上できる。
この放熱板は、樹脂封止型半導体装置を上下方向に複数
個積層した場合でも、各段特に上段及び下段に挾まれた
中段に位置する樹脂封止型半導体装置の放熱経路を確保
し、この中段に位置する樹脂封止型半導体装置の放熱効
率を向上できる。(C)また、前記樹脂封止型半導体装
置の半導体ペレットの裏面側の大半を樹脂封止部に変え
て放熱板としたことによって、樹脂封止部の全体の厚さ
を薄くできる。この結果、複数個積層された樹脂封止型
半導体装置は電子装置において3次元的な(高さ方向の
)実装密度を高めることができる。
上述した手段(2)によれば、前記手段(1)の効果(
B)及び(C)の他に、前記樹脂封止型半導体装置の樹
脂封止部を放熱板の表面側から裏面側に向ってこの放熱
板の周囲に設けたので(放熱板の周囲に樹脂封止部が食
い込む構造としたので)、樹脂封止部と放熱板との界面
での剥離を低減できる。この剥離の低減は、樹脂封止部
の外部から半導体ペレットに達する水分の伝達経路を遮
断できるので、樹脂封止型半導体装置の耐湿性を向上で
きる。
上述した手段(3)によれば、前記手段(2)の効果の
他に、前記放熱板の貫通孔を通して、放熱板の表面側、
裏面側の夫々の樹脂封止部を連結し、樹脂封止部と放熱
板との接着強度をより高められるので、樹脂封止部と放
熱板との界面での剥離をより低減し、樹脂封止型半導体
装置の耐湿性をより向上できる。
上述した手段(4)によれば、前記手段(1)の効果(
B)及び(C)の他に、前記樹脂封止型半導体装置の樹
脂封止部、放熱板の夫々の熱膨張係数差を許容範囲内に
設定し、樹脂封止部の反りを低減できるので、実装基板
上の端子とすべてのアウターリードとの接触が確実に行
え、樹脂封止型半導体装置の実装不良を防止できる。
また、上下パッケージのリードの接合部に力が加わるの
をおさえることができるため、断線を防止できる。
上述した手段(5)によれば、前記樹脂封止部、放熱板
の夫々の線膨張係数をほぼ均一化できるので、樹脂封止
部の反りを低減し、樹脂封止型半導体装置の実装不良を
低減できると共に、樹脂封止部に比べて放熱板のヤング
率が約1桁高いので、放熱板の厚さを薄くし、樹脂封止
型半導体装置の高さ方向のサイズを縮小できる。
上述した手段(6)によれば、前記樹脂封止部、放熱板
の夫々の線熱膨張差をほとんどなくすことができる(は
ぼOにできる)ので、より樹脂封止型半導体装置の実装
不良を低減できる。
上述した手段(7)によれば、前記手段(1)の効果(
A)の他に、前記樹脂封止型半導体装置のアウターリー
ドの一部分のリード幅を太くし、このアウターリードに
、上又は下方向に積層された他の樹脂封止型半導体装置
の同一機能を有するアウターリードが接触できる面積を
拡大したので、両者アウターリード間の電気的接続を確
実に行い、積層された樹脂封止型半導体装置間の電気的
接触不良を防止できる。
上述した手段(8)によれば、前記樹脂封止型半導体装
置のアウターリードに設けたばね性で、上又は下方向に
積層された他の樹脂封止型半導体装置の同一機能を有す
るアウターリードとの電気的な接触を確実に行うことが
できるので、積層された樹脂封止型半導体装置間の電気
的接触不良を防止できる。
以下、本発明の構成について、半導体ペレットにDRA
Mを搭載した樹脂封止型半導体装置及びそれを実装した
電子装置に本発明を適用した実施例とともに説明する。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔発明の実施例〕
(実施例I) 本発明の実施例Iである面実装方式を採用する樹脂封止
型半導体装置の基本的構造を第1図(要部断面図)、第
2図(側面図)及び第3図(平面図)で示す、第1図に
示す断面図は第3図のI−I切断線で切った断面図であ
る。また、第2図は第3図の■−■線から見た側面図で
ある。
第1図乃至第3図に示すように、本実施例Iの樹脂封止
型半導体装置1は樹脂封止部(レジンモールド部)8の
周囲の一側面にアウターリード(外部ビン)4Bを複数
配列する。つまり、樹脂封止型半導体装置1は、シング
ルインラインパッケージ構造で構成され、面実装方式で
構成される。
この樹脂封止型半導体装置1は、第1図に示すように、
放熱板7、半導体ペレット2、インナーリード4Aの夫
々を順次積み重ねて構成される6前記放熱板7、半導体
ペレット2の夫々の間には絶縁性接着剤6が設けられる
。半導体ペレット2、インナーリード4Aの夫々の間に
は絶縁性フィルム3が設けられる。
前記インナーリード4A、アウターリード4Bの夫々は
、第4図(組立工程中でのリードフレームの平面図)に
示すように、同一のリードフレーム4から構成される。
リードフレーム4は一枚の板状で構成され、このリード
フレーム4に打抜き加工を又はエツチング加工を施すこ
とによりインナーリード4A、アウターリード4B等が
形成される。つまり、インナーリード4A、アウターリ
ード4Bの夫々は一体に成型される(電気的に接続され
る)。第4図に示すリードフレーム4は1個の樹脂封止
型半導体装置lを形成する一部の領域しか示していない
。通常、リードフレーム4は、複数個例えば6個の樹脂
封止型半導体装M1を形成できる領域を有する(例えば
6連フレーム)。
前記インナーリード4Aはアウターリード4B側の一端
側においてアウターリード4Bと一体に成型される。こ
のインナーリード4Aの他端(ボンディング領域側)は
、樹脂封止部8の一側面から半導体ペレット2の素子形
成面上の中央部まで、樹脂封止部8内において引き回さ
れる。前記アウターリード4Bはその中央部分において
タイバー4Cに一体化され、このタイバー40はリード
フレーム4の外枠4Eに一体化され支持される。また、
アウターリード4Bのインナーリード4Aと一体化され
た側と反対側の端部はリードフレーム4の内枠4Dに一
体化され、この内枠4Dは外枠4Eに一体化され支持さ
れる。リードフレーム4の外枠4Eに配列された穴部4
Fは、リードフレーム4に半導体ペレット2を固着する
所謂ぺ何工程、ボンディング工程等において、搬送用又
は位置決め用の穴として使用される。
リードフレーム4は電気伝導性、熱伝導性1機械的強度
等・に優れた例えば鉄−ニッケル(Fe−Ni)合金(
例えばNiの含有量は42[%])で形成される。この
リードフレーム4は例えば150[μm]の厚さで形成
される。リードフレーム4のうち、インナーリード4A
の他端側の先端部の表面つまりボンディング領域には、
ボンダビリティを向上する例えば銀(Ag)メツキ層4
aが設けられる。また、リードフレーム4としては、前
記Fe−Ni合金の他に、それに比べて電気伝導性、熱
伝導性等に優れたCu又はCu系合金で形成してもよい
前記アウターリード4Bは、標準規格に基づき、各端子
に番号が付され、夫々に印加される信号が規定される。
前述のように、インナーリード4Aはアウターリード4
Bと一体に成型されるので。
インナーリード4Aに印加される信号はアウターリード
4Bに印加される信号と同様である。これに限定されな
いが、本実施例■の樹脂封止型半導体装置1は後述する
1 6 [Mbitl(又は4[Mbitl)の大容量
を有するDRAMが半導体ペレット2に搭載される。こ
のため、第1図乃至第4図中、樹脂封止型半導体装置1
は、左端から右端に向って1番端子、2番端子、・・・
 26番端子の夫々が順次配列される。つまり、樹脂封
止型半導体装置1は合計26端子(26ピン)で構成さ
れる。
例えば、前記アウターリード4Bに印加される信号とし
ては、制御系信号、アドレス系信号、データ系信号、電
源の夫々がある。制御系信号は、ロウアドレスストロー
ブ系信号RAS、カラムアドレスストローブ信号CAS
、ライトイネーブル信号WE等がある。データ系信号は
データ出力信号Dout 、データ入力信号Dinの夫
々がある。電源は、基準電源電圧Vss例えば回路の接
地電位O[V]、動作電源電圧Vcc例えば回路の動作
電圧5[V]の夫々がある。
前記アウターリード4Bには、第1図乃至第4図に示す
ように、樹脂封止部8の上側の表面(後述するガイド用
凸部8Aの周囲)において接触部4haが設けられる。
接触部4haはそれ以外のアウターリード4Bに比べて
大きいリード幅で構成される。接触部4haは、複数個
の樹脂封止型半導体装置1を積層した場合に、上側に積
層された樹脂封止型半導体装置1のアウターリード4B
の末端部4bbに接触される(電気的に接続される)。
なお、前記接触部4Baは、アウターリード4Bの末端
部4bbに相当する位置つまり樹脂封止部8の下側の表
面(後述するガイド用凹部8Bの周囲)において設けて
もよい。
また、アウターリード4Bの末端部4bbは、第1図に
示すように、水平面に対して所定角度θ下側に(例えば
放熱板7の裏面と平行な面に対してそれから離隔する方
向に約1〜3度の)傾きを持って構成される。つまり、
末端部4bbは、複数個の樹脂封止型半導体装置1を積
層した場合、下側に積層された樹脂封止型半導体装置1
のアウターリード4Bの接触部4baの表面を適度に押
圧するばね性を持って構成される。
前記半導体ペレット2は前記第3図及び第4図に示すよ
うに樹脂封止部8の中央部分に配置される。半導体ペレ
ット2は平面長方形状の単結晶珪素基板で形成される。
半導体ペレット2の素子形成面(インナーリード4Aに
対向する面)には前述のように16 [Mbit]の大
容量を有するDRAMが搭載される。DRAMはフォー
ルプツトピットライン方式(2交点方式)で構成される
。この半導体ペレット2に搭載されたDRAMの構成は
第6図(チップレイアウト図)に示す。
第6図に示すように、半導体ペレット2の素子形成面に
搭載されたDRAMは半導体ペレット2の素子形成面の
ほぼ全面にメモリセルアレイMARYを配置する。この
メモリセルアレイMARYは、同第6図中、64個に細
分化され配置される。
細分化された1つのメモリセルアレイMARYは256
 [Kbitlの容量で構成される。前記64個に細分
化されたメモリセルアレイMARYは、第6図中、左上
の16個、右上の16個、左下の16個、右下の16個
を夫々1つのブロックとし、16個毎に4個のブロック
を構成する。
前記64個に細分化されたうちの2個のメモリセルアレ
イMARY間にはセンスアンプ回路SAが配置される。
また、64個に細分化されたメモリセルアレイMARY
の夫々の半導体ペレット2の中央側には直接系周辺回路
であるロウアドレスデコーダ回路XDEC及びワードド
ライバ回路WDが配置される。
前記4個のブロックのうち、左上、左下の夫々のブロッ
ク間には直接系周辺回路であるカラムアドレスデコーダ
回路YDEC及び周辺回路MCが配置される。同様に、
右上、右下の夫々のブロック間にはカラムアドレスデコ
ーダ回路YDEC及び周辺回路MCが配置される。前記
周辺回路MCは、間接系周辺回路であり、例えばRAS
系回路。
CAS系回路、アドレスバッファ回路、電源リミッタ回
路等が配置される。前記直接系周辺回路、間接系周辺回
路の夫々は基本的に相補型MISFETとバイポーラト
ランジスタとを組合せて構成される。
前記4個のブロックのうち、左上、右上の夫々のブロッ
ク間及び左下、右下の夫々のブロック間には複数個の外
部端子(ポンディングパッド)BPが配置される。つま
り、この外部端子BPは、第6図中、半導体ペレット2
の中央部分を長方形状の長手方向に向って(上方から下
方に向って)複数個配置される。
前記64個に細分化されたメモリセルアレイMARYの
夫々には1 [bit]の情報を保持するメモリセルが
行列状に複数配置される。メモリセルはメモリセル選択
用MISFETと情報蓄積用容量素子との直列回路で構
成される。
前記半導体ペレット1の外部端子BPは、前記第1図に
示すように、インナーリード4Aの先端側(ボンディン
グ領域)に電気的に接続される。この接続はボンディン
グワイヤ5で行われる。ボンディングワイヤ5は例えば
金(Au)ワイヤを使用する。ボンディングワイヤ5は
これに限定されないがボール・ボンディング法でボンデ
ィングされる。ボール・ボンディング法は、ボンディン
グワイヤ5の一端側に金属ボールを形成し、この金属ボ
ールを熱圧着に超音波振動を併用して外部端子BPにボ
ンディングする方式である。ボンディングワイヤ5の他
端側は同様に熱圧着に超音波振動を併用してインナーリ
ード4Aの表面(Agメツキ層4aの表面)にボンディ
ングされる。また、前記ボンディングワイヤ5としては
CuワイヤやAQワイヤを使用してもよい。
前記インナーリード4Aと半導体ペレット2の素子形成
面との間に設けられた絶縁性フィルム3は、主に両者間
を電気的に分離し、かつ両者間を接着する目的で形成さ
れる。絶縁性フィルム3は例えば熱硬化性樹脂であるポ
リイミド系樹脂フィルムで形成される。このポリイミド
系栢脂フィルムは例えば100〜300[μm]程度の
厚さで形成される。また、必要に応じて、絶縁性フィル
ム3の表面には接着剤層を設ける。絶縁性フィルム3は
、前記第3図又は第4図に示す半導体ペレット2の平面
形状と実質的に同様の形状で、又はインナーリード4A
と半導体ペレット2との間に。
又はインナーリード4Aのほんの一部分だけに形成する
。このように、樹脂封止型半導体装置lは半導体ペレッ
ト2の素子形成面上にインナーリード4Aを引き回した
構造で構成され、この種の構造はL OG (Lead
 On Chip)構造と呼ばれる。
前記放熱板(放熱フィン)7は、前記第1図、第3図及
び第5図(部品平面図)に示すように、半導体ペレット
2の裏面(素子形成面と対向する面)に設けられる。放
熱板7は、半導体ペレット2の平面々積に比べて大きく
構成され、樹脂封止部8のほぼ全域及び樹脂封止部8の
アウターリード4Bが配列された側と対向する反対側に
突出して構成される6つまり、放熱板7は、樹脂封止部
8の外部に一部を突出させ(露出させ)た状態で樹脂封
止部8に封止される。また、放熱板7は、半導体ペレッ
ト2を搭載した領域部分において、半導体ペレット2を
搭載した面と対向する反対面が樹脂封止部8から露出さ
れる。
前記放熱板7は、熱伝導性に優れ、樹脂封止部8との線
膨張係数(熱膨張係数:α)が近く、シかも機械的強度
(ヤング率又は曲げ弾性率:E)が高い材料で形成する
0例えば、放熱板7は銅(Cu:αは約17 x 10
−’[1/”C]、Eは約110000[MPa])で
形成する。後述するが樹脂封止部8はフェノール硬化型
エポキシ系樹脂(αは約21 X 10−’[1/’C
]、Eは約14000CMP a])で形成するので、
Cuは樹脂封止部8に比べてほぼ等しい線膨張係数を有
しかつ約1桁高いヤング率を有する。前記放熱板7はC
uで形成する場合例えば約60〜180[μm]の厚さ
で形成する。
放熱板7は例えばCu板にエツチング加工を施して又は
打抜き加工を施して形成する。本実施例■は、Cu板か
ら複数個連結した状態の放熱板7をエツチング加工で形
成し、この後、連結部分を切断し、個々の放熱板7を形
成する。第5図において、複数個の放熱板7の連結部7
Bは平面凹形状で構成され、この連結部7Bのみを切断
することにより、放熱板7の連結部7B以外の周囲に切
断によるはりが発生しない。
この放熱板7は、半導体ペレット2の動作で発生する熱
を樹脂封止部8の内部から外部に放出する熱伝達経路の
熱抵抗を低減できる。特に、樹脂封止型半導体装置1を
複数個積層した場合において、上段及び下段の樹脂封止
型半導体装置1で挾まれた中段の樹脂封止型半導体装1
i!1の熱伝達経路を確保できる。また、放熱板7は、
後述するが、樹脂封止部8の半導体ペレット2の下側を
廃止しく放熱板フに変え)、樹脂封止部8の厚さを薄く
し、樹脂封止型半導体装置1の高さ方向(半導体ペレッ
ト2の素子形成面に垂直な方向)のサイズを縮小できる
前記放熱板7は、第1図及び第5図に示すように、樹脂
封止部8内において、周囲に複数個の貫通穴7Aが配置
される。貫通穴7Aは、樹脂封止部8の平面方形状の周
囲の各辺に沿って細長い形状で形成され、半導体ペレッ
ト2の搭載面側の表面からその裏面まで貫抜ける通し穴
で構成される。
この貫通穴7Aは、放熱板7(又は樹脂封止部8)の周
囲において、放熱板7の表面側の樹脂封止部8、裏面側
の樹脂封止部8の夫々を連結させ、放熱板フ、樹脂封止
部8の夫々の接着強度を高めることができる。なお、貫
通穴7Aの平面形状は、前述の平面形状に限定されず、
方形状、円形状、楕円形状等で形成してもよい。
前記放熱板7.半導体ペレット2の夫々の間に設けられ
た絶縁性接着剤6は、基本的には非導電性を有し、両者
間の線膨張係数差に基づく応力を低減できる軟質性を有
しくEが小さい方が良い)、かつ熱伝導性に優れたもの
が好ましい、絶縁性接着剤6としては例えばシリコーン
ゴムを使用する。
シリコーンゴムは、極端に厚く塗布することが難しく、
又極端に薄く塗布するとボイドが発生したり、応力緩和
能力が低下するので、例えば約10〜30[umlの膜
厚で塗布される。絶縁性接着剤6は、前記第3図、第4
図又は第5図に示す半導体ペレット2の平面形状と実質
的に同様の形状でかつほぼ同等のサイズ(組立工程中に
合せが必要な場合はその分若干大きく)構成される。
前記樹脂封止部8は、前記第1図乃至第5図に示すよう
に、主に半導体ペレット2、インナーリード4A、放熱
板7の一部の夫々を被覆する。つまり、樹脂封止部8は
、放熱板フの外部に突出する領域を除き、放熱板7の表
面側において、放熱板7の周囲(貫通穴7Aよりも外周
)、放熱板7の表面上、及び半導体ペレット2の表面上
に設けられる。この樹脂封止部8の表面側には中央部分
に断面台形状のガイド用凸部8Aが構成される。このガ
イド用凸部8Aは、半導体ペレット2の厚さで生じる段
差形状を利用し、この段差形状にほぼ沿って樹脂封止部
8の表面形状を成型することにより形成される。樹脂封
止部8の半導体ペレット2の素子形成面上の厚さは本実
施例夏において例えば約350[umlで形成され、前
記ガイド用凸部8Aの高さは例えば約200[umlで
形成される。ガイド用凸部8Aの周囲の端部は適度なテ
ーパ角を有しく例えば45度)、このガイド用凸部8A
は上側に樹脂封止型半導体装置1を積Mする場合、又は
上側に積層された樹脂封止型半導体装置1を取り外す場
合にスムーズな作業が行える形状で構成される。
また、樹脂封止部8は、同様に放熱板7の外部に突出す
る領域を除き、放熱板7の裏面側において、放熱板7の
周囲(貫通穴7Aを覆う領域)に設けられる。つまり、
樹脂封止部8は、放熱板7の表面側から裏面側の周囲に
回し込む回し込み部8Cが設けられる。この樹脂封止部
8の裏面側には、中央部分に、放熱板7及び樹脂封止部
8で形成された、断面台形状のガイド用凹部8Bが構成
される。このガイド用凹部8Bは前記ガイド用凸部8A
と勘合できる形状つまりガイド用凸部8Aとほぼ同一の
形状を持って構成される。樹脂封止部8の裏面側の厚さ
は放熱板7の周囲において例えば約400[umlで形
成され、前記ガイド用凹部8Bの深さは例えば約200
[umlで形成される。
ガイド用凹部8Bの周囲の端部はガイド用凸部8Aと同
様に適度なテーパ角を有し、このガイド用凹部8Bは前
述と同様にスムーズな作業が行える形状で構成される。
前記樹脂封止部8は例えばフェノール硬化型エポキシ系
樹脂で形成される。このフェノール硬化型エポキシ系樹
脂にはシリコーンゴム及びフィラーが添加される6シリ
コーンゴムは、若干量添加され、フェノール硬化型エポ
キシ系樹脂の弾性率を低減させる作用がある。フィラー
は、球形の酸化珪素粒で形成され、熱膨張率を低減させ
る作用がある。
このように構成される樹脂封止型半導体装置1は、樹脂
封止部8の半導体ペレット2の下側を放熱板7に変えて
樹脂封止部8の厚さを薄く構成し、しかもこの薄膜化に
基づく樹脂封止部8の反りを低減している。第7図は、
樹脂封止型半導体装置1の放熱板7の厚さと樹脂封止部
8の反り量との関係を示す。第7図において、横軸は放
熱板7の厚さt 3 ([m ml)を示す。縦軸は樹
脂封止部8の反り量δ([uml)を示す、第7図中に
示す樹脂封止型半導体装置1の模式図において、tlは
半導体ペレット2の厚さであり、この厚さtlは400
[umlに設定される。t2は樹脂封止部8の厚さであ
り、この厚さt2は350[umlに設定される1本実
施例Iにおいては16 [Mbit]の大容量のDRA
Mが半導体ペレット2に搭載され、前記第1図及び第3
図に示すように、樹脂封止部8の全体の占有面積に対す
る半導体ペレット2の占有面積の割合が大きい。この種
の樹脂封止型半導体装置1においては、樹脂封止部8の
反り量δが、樹脂封止部8の半導体ペレット2の素子形
成面上の厚さt2に律則される。つまり、前記反り量δ
は、半導体ペレット2の厚さtl及び樹脂封止部8の半
導体ペレット2の周囲の厚さをほとんど無視することが
でき、放熱板7の厚さt3及び樹脂封止部8の半導体ペ
レット2の素子形成面上の厚さt2でほぼ一議的に規定
される。
第7図に示すように、約175[’C]の高温度でモー
ルドし、約25[”C]の常温で冷却硬化させた樹脂封
止部8は、放熱板7の厚さt3が薄い場合には樹脂封止
部8の熱収縮が支配的となり、樹脂封止部8側に反りが
生じる(反り量δが負になる)。
逆に、樹脂封止部8は、放熱板7の厚さし3が厚い場合
には放熱板7のヤング率が支配的となり、放熱板7側に
反りが生じる(反り量δが正になる)。
本実施例Iの樹脂封止型半導体装[1は、反り量δが±
50[μm]を越えると、平担度が損なわれ、実装基板
上に実装した場合、複数本のうちの一部のアウターリー
ド4Bが接触しない実装不良を生じる。放熱板7を前述
のようにCuで形成した場合、樹脂封止部8の反り量δ
を±50[μm]の範囲内に押えて平担度を確保するに
は、放熱板7の厚さt3は約60〜180[μm]の厚
さになる。
つまり、樹脂封止部8の厚さt2は放熱板7の厚さt3
の約1.9〜6.0倍に設定する必要がある。
また、樹脂封止部8の反り量δをほとんどなくすには(
反り量δをほぼ0にするには)、放熱板7の厚さt3は
約80〜120[μm]の厚さつまり樹脂封止部8の厚
さt2は放熱板7の3.0〜4.0倍の厚さに設定する
必要がある。
また、第7図に示すように、放熱板7を設けずに、半導
体ペレット2の下側を樹脂封止部8で構成した場合、反
り量δをなくすには、樹脂封止部8は半導体ペレット2
の素子形成面上の厚さt2と同等の厚さが下側に必要と
される。
また、同第7図に示すように、放熱板7をFe−Ni合
金で形成した場合、Cuと同様に反り量δを小さくでき
る。ところが、Fe−Ni合金は、ヤング率がCuに比
べて大きいために、約200[μm1以上の厚さに形成
しないと1反り量δを小さくできない。換言すれば、放
熱板7は、Cuで形成することにより、薄くしても充分
に反り量δを小くできるので、樹脂封止部8の厚さを薄
くできる特徴がある。
次に、前述の樹脂封止型半導体装置1の樹脂封止(レジ
ンモールド)について、第8図及び第9図(樹脂封止工
程中における金型の断面図)を用いて簡単に説明する。
第8図は、前記第1図と同一方向から見た樹脂封止型半
導体装置1の側面と金型の断面とを示す、第9図は、前
記第2図と同一方向から見た樹脂封止型半導体装[1の
側面と金型の断面とを示す。
第8図及び第9図に示すように、樹脂封止型半導体装I
1の樹脂封止部8を形成する金型は下型20及び上型2
1で構成される。下型20は樹脂封止部8のリードフレ
ーム4よりも下側の形状を形成する。つまり、下型20
は、半導体ペレット2及び放熱板)のすべての領域を収
納できるキャビティを有し、ガイド用凹部8Bを形成す
る領域20B1回し込み部8Cを形成する領域20Cを
有する。また、下型20は、樹脂封止時にキャビティ内
の空気を外部に抜くエアーベンド20Dが設けられる。
また、樹脂封止型半導体装置1がLOG構造を採用しリ
ードフレーム4下に樹脂封止部8の大半が存在するので
、又樹脂封止部8のリードフレーム4よりも下側が上側
に比べて複雑な形状で形成されるので、第9図に示すよ
うに、下型20にはレジンゲート(樹脂注入口)10が
構成される。前記第4図に示すように、レジンゲート1
0は、インナーリード4A及びアウターリード4B、放
熱板7の夫々が配置されない領域を利用して構成される
上型21は、樹脂封止部8のリードフレーム4よりも上
側の形状を形成する。つまり、上型21は、ガイド用凸
部8Aを形成するキャビティを有し、このガイド用凸部
8Aを形成する領域21Aを有する。また、上型21に
は、樹脂封止時に放熱板7を挟持し、かつ樹脂封止部8
の突出する放熱板7側の側面の形状を規定するレジン、
止め部21Bが設けられる。
このように構成された樹脂封止型半導体装置1は、第1
0図(記憶装置の要部断面図)に示すように、メモリボ
ード(実装基板)11上に複数個積層した状態で実装さ
れ、メモリモジュールを構成する。
本実施例■は、この積層数に限定されないが、メモリボ
ード11の実装面に対して垂直な方向(高さ方向)に4
個の樹脂封止型半導体装置1を積層する。積層されたう
ちの最下段に位置する樹脂封止型半導体装置(RAMI
)1はそのアウターリード4Bを直接メモリボード11
の端子11Aに接触させ電気的に接続する(固着される
)。2段目の樹脂封止型半導体装!(RAM2)1はそ
のガイド用凹部8Bを最下段の樹脂封止型半導体装置(
RAMI)1のガイド用凸部8Aに勘合させて実装する
。この実装が行われると、最下段の樹脂封止型半導体装
置1.2段目の樹脂封止型半導体装置1の夫々の同一機
能のアウターリード4Bが接触し電気的に接続される一
0同様に、3段目の樹脂封止型半導体装1(RAM3)
1.4段目の樹脂封止型半導体装置(RAM4)1の夫
々も実装される。
第11図(システムブロック図)に示すように、積層さ
れた4個の樹脂封止型半導体装置1は、制御系信号のロ
ウアドレスストローブ信号RASを除き、他の制御系信
号、データ系信号、アドレス系信号、電源の夫々を共通
信号として入力する。
つまり、積層された4個の樹脂封止型半導体装置1の夫
々の同一配列位置のアウターリード4Bには同一の信号
が印加される。前記ロウアドレスストローブ信号RAS
はチップ選択信号として積層された樹脂封止型半導体装
F41の夫々に独立に入力される。つまり、最下段の樹
脂封止型半導体装置(RAMI)1にはロウアドレスス
トローブ信号RASI、・・・・・・、最上段の樹脂封
止型半導体装置(RAM4)1にはロウアドレスストロ
ーブ信号RAS4が夫々入力される。本実施例Iの場合
、樹脂封止型半導体装置1を4個積層するので、樹脂封
止型半導体装[1にはロウアドレスストローブ信号RA
Sが印加できるアウターリード4Bは4本配列される。
積層された樹脂封止型半導体装置1の夫々の同一位置に
配列されたアウターリード4Bには同一のロウアドレス
ストローブ信号RASが印加される。4つのうちの1つ
のロウアドレスストローブ信号RASを樹脂封止型半導
体装置1に入力する場合、該当するアウターリード4B
と一体に構成されたインナーリード4Aと外部端子BP
との間にボンディングワイヤ5をボンディングする。実
質的に入力しない3つのロウアドレスストローブ信号R
ASが印加された夫々のインナーリード4Aにおいては
ボンディングが行われない。例えば、ロウアドレススト
ローブ信号RAS1は積層された4個の樹脂封止型半導
体装置1の夫々のアウターリード4Bにはすべて印加さ
れるが、最下段の樹脂封止型半導体装置1のロウアドレ
スストローブ信号RASIが印加されるインナーリード
4Aと外部端子BPとの間を接続し、他の樹脂封止型半
導体装置1はそれを行わないことにより、最下段の樹脂
封止型半導体装置1のみにロウアドレスストローブ信号
RASが入力される。
また、前述のメモリモジュールは、カラムアドレススト
ローブ信号CASをチップ選択信号として使用し、他の
信号を共通信号としてもよい。また、メモリモジュール
は、積層された樹脂封止型半導体装[1の夫々に独立に
データ系信号(Din及びDout)を入力しくチップ
選択信号とし)、制御系信号、アドレス系信号、電源の
夫々を共通信号としてもよい。
このように、(1)インナーリード4Aに外部端子BP
が電気的に接続された半導体ペレット2を樹脂封止部8
で封止する樹脂封止型半導体装置1において、前記半導
体ペレット2の素子形成面と対向する裏面に、この裏面
に比べて大きな平面々積を有する放熱板7を設け、この
放熱板7の周囲の一部の領域を除き、この放熱板7の前
記半導体ペレット2を搭載する表面側が前記半導体ペレ
ット2を被覆しかつガイド用凸部8Aを有し、放熱板7
の前記表面と対向する裏面側が前記ガイド用凸部8Aと
嵌合できる形状で形成されたガイド用凹部8Bを有する
樹脂封止部8を設ける。この樹脂封止型半導体装置1は
前記半導体ベレット2の素子形成面に対して垂直方向に
複数個積層される。この構成により、(A)前記樹脂封
止型半導体装置1の樹脂封止部8のガイド用凸部8A及
びガイド用凹部8Bをガイドとして、上下方向に複数個
の樹脂封止型半導体装[1を積層できる。複数個積層さ
れた樹脂封止型半導体装置lはメモリモジュール(電子
装置)において2次元的な(平面方向の)実装密度を高
められる。(B)また、前記樹脂封止型半導体装置1の
樹脂封止部8から放熱板7を突出させ、半導体ペレット
2から樹脂封止部8の外部に抜ける熱放出経路を確保し
たので。
半導体ペレット2の動作で発生する熱の放熱効率を向上
できる。この放熱板7は、樹脂封止型半導体装[1を上
下方向に複数個積層した場合でも、各段特に上段及び下
段に挟まれた中段に位置する樹脂封止型半導体装置1の
放熱経路を確保し、この中段に位置する樹脂封止型半導
体装置1の放熱効率を向上できる。(C)また、前記樹
脂封止型半導体装置1の半導体ペレット2の裏面側の大
半を樹脂封止部8に変えて放熱板フとし、樹脂封止部8
の厚さを薄くできる。この結果、複数個積層された樹脂
封止型半導体装置1はメモリモジュールにおいて3次元
的な(高さ方向の)実装密度を高めることができる。
また、(2)インナーリード4Aに外部端子BPが電気
的に接続された半導体ペレット2を樹脂封止部8で封止
する樹脂封止型半導体装置1において、前記半導体ペレ
ット2の素子形成面と対向する裏面に、この裏面に比べ
て大きな平面々積を有する放熱板7を設け、この放熱板
7の周囲の一部の領域を除き、この放熱板フの前記半導
体ペレット2を搭載する表面側が前記半導体ペレット2
及び放熱板7の周囲を被覆し、かつ放熱板7の前記表面
と対向する裏面側が放熱板7の周囲を被覆する樹脂封止
部8を設ける。この構成により、前記構成(1)の効果
(B)及び(C)の他に、前記樹脂封止型半導体装置1
の樹脂封止部8を放熱板7の表面側から裏面側に向って
この放熱板7の周囲に設けたので(放熱板7の周囲に樹
脂封止部8が食い込む構造としたので)、樹脂封止部8
と放熱板7との界面での剥離を低減できる。この剥離の
低減は、樹脂封止部8の外部から半導体ペレット2に達
する水分の伝達経路を遮断できるので。
樹脂封止型半導体装!1の耐湿性を向上できる。
また、(3)前記構成(2)の放熱板7には。
その周囲にこの放熱板7の表面側、裏面側の夫々の樹脂
封止部8を連結する貫通穴7Aを設ける。
この構成により、前記構成(2)の効果の他に、前記放
熱板7の貫通穴7Aを通して、放熱板7の表面側、裏面
側の夫々の樹脂封止部8を連結し。
樹脂封止部8と放熱板フとの接着強度をより高められる
ので、樹脂封止部8と放熱板7との界面での剥離をより
低減し、樹脂封止型半導体装置1の耐湿性をより向上で
きる。
また、(4)インナーリード4Aに外部端子BPが電気
的に接続された半導体ペレット2を樹脂封止部8で封止
する樹脂封止型半導体装置1において、前記半導体ペレ
ット2の素子形成面と対向する裏面に、この裏面に比べ
て大きな平面々積を有する放熱板フを設け、この放熱板
フの前記半導体ペレット2を搭載した表面側に前記半導
体ペレット2を被覆し、かつこの半導体ペレット2の素
子形成面上の厚さt2を前記放熱板7の厚さt3の1.
9〜6.0倍で形成した樹脂封止部8を設ける。この構
成により、前記構成(1)の効果(B)及び(C)の他
に、前記樹脂封止型半導体装置1の樹脂封止部8、放熱
板7の夫々の熱膨張係数差を許容範囲内に設定し、樹脂
封止部8の反りを低減できるので、メモリボード11上
の端子11Aとすべてのアウターリード4Bとの接触が
確実に行え、樹脂封止型半導体装置1の実装不良を防止
できる。
また、(5)前記構成(4)の樹脂封止部8をエポキシ
系樹脂で形成し、前記放熱板7をCu材料で形成する。
この構成により、前記樹脂封止部8、放熱板7の夫々の
線膨張係数をほぼ均一化できるので、樹脂封止部8の反
り量δを低減し、樹脂封止型半導体装置1の実装不良を
低減できると共に、樹脂封止部8に比べて放熱板7のヤ
ング率が約1桁高いので、放熱板7の厚さを薄くし、樹
脂封止型半導体装w1の高さ方向のサイズを縮小できる
また、前記構成(5)の樹脂封止部8の半導体ペレット
2の素子形成面上の厚さt2は前記放熱板7の厚さt3
の3.0〜4.0倍で形成される。
この構成により、前記樹脂封止部8.放熱板7の夫々の
線膨張係数差をほとんどなくすことができる(反り量δ
をほぼ0にできる)ので、より樹脂封止型半導体装置1
の実装不良を低減できる。
また、(7)インナーリード4Aに外部端子BPが電気
的に接続された半導体ペレット4Aを樹脂封止部8で封
止する樹脂封止型半導体装置1において、前記半導体ペ
レット2の表面側及びこの表面側と対向する裏面側を被
覆すると共に、前記表面側にガイド用凸部8Aを有しか
つ前記裏面側に前記ガイド用凸部8Aと嵌合できる形状
で形成されたガイド用凹部8Bを有する樹脂封止部8を
設け、この樹脂封止部8の表面側のガイド用凸部8Aの
周囲に裏面側のガイド用凹部8Bの周囲まで引き回され
たアウターリード4Bを設け、このアウターリード4B
の前記表面側又は裏面側の一部分にリード幅を他部分に
比べて太く構成した接触部4baを設ける。この構成に
より、前記構成(1)の効果(A)の他に、前記樹脂封
止型半導体装W1のアウターリード4Bの一部分のリー
ド幅を太くシ、このアウターリード4Bに、上又は下方
向に積層された他の樹脂封止型半導体装置lの同一機能
を有するアウターリード4Bが接触できる面積を拡大し
たので5両者アウターリート4B間の電気的接続を確実
に行い、積層された樹脂封止型半導体装@1間の電気的
接触不良を防止できる。
また、(8)前記構成(7)のアウターリード4Bの前
記表面側又は裏面側には、積層される他の樹脂封止型半
導体装置1のアウターリード4Bと適度な押圧力で接触
できるばね性を有する末端部4bbを設ける。この構成
により、前記樹脂封止型半導体装置1のアウターリード
4Bに設けたばね性で、上又は下方向に積層された他の
樹脂封止型半導体装置1の同一機能を有するアウターリ
ード4Bとの電気的な接触を確実に行うことができるの
で、積層された樹脂封止型半導体装置1間の電気的接触
不良を防止できる。
(実施例■) 本実施例■は、前記実施例Iの樹脂封止型半導体装置の
外部ピン数を増加した、本発明の第2実施例である。
本発明の実施例■である面実装方式を採用する樹脂封止
型半導体装置を第12図(要部断面図)及び第13図(
平面図)で示す。
本実施例■の樹脂封止型半導体装置1は、第12図及び
第13図に示すように、基本的には前記実施例Iと同様
であるが、樹脂封止部8の対向する長辺の夫々にアウタ
ーリード4Bを配列する。
放熱板7は、樹脂封止部8のアウターリード4Bが配列
されていない領域、つまり対向する短辺から夫々突出(
露出)させる。
このように構成される樹脂封止型半導体装置1は、前記
実施例Iとほぼ同様の効果を奏することができると共に
、アウターリード4Bの本数を増加できる(多ピン化で
きる)特徴がある。
(実施例■) 本実施例■は、前記実施例Iの樹脂封止型半導体装置に
おいて、半導体ペレットとリードとの間の寄生容量を低
減した、本発明の第3実施例である。
本発明の実施例■である面実装方式を採用する樹脂封止
型半導体装置を第14図(要部断面図)で示す。
本実施例■の樹脂封止型半導体装置1は、第14図に示
すように、半導体ペレット2、インナーリード4Aの夫
々の間に金属板70が設けられる。
金属板70と半導体ペレット2.インナーリード4Aの
夫々との間は絶縁層3,6(フィルム、シリコーンゴム
等で形成される)が設けられる。前記金属板70は、図
示しないが、電源例えば基準電源電圧Vssがインナー
リード4Bからボンディングワイヤ5を介在させて供給
される。
このように構成される樹脂封止型半導体装置1は、前記
実施例■とほぼ同様の効果を奏することができる。また
、この効果の他に、前記金属板70が電界を遮蔽できる
ので、半導体ペレット2、インナーリード4Aの夫々に
形成される寄生容量を低減できる特徴がある。この結果
、インナーリード4Aに伝達される信号の伝達速度が速
くなり、半導体ペレット2に搭載されたDRAMの動作
速度の高速化を図ることができる。
また、前記金属板70は容量の一方の電極を構成し、絶
縁層は誘電体膜を構成し、半導体ペレット2又はインナ
ーリード4Aは他の電極を構成するので、電源に前記金
属板70を構成要件とする平滑コンデンサが挿入される
。つまり、樹脂封止型半導体装@1は電源ノイズマージ
ンを向上できる特徴がある。
(実施例■) 本実施例■は、ピン挿入方式を採用する樹脂封止型半導
体装置に本発明を適用した1本発明の第4実施例である
本発明の実施例■であるピン挿入方式を採用する樹脂封
止型半導体装置を第15図(要部断面図)で示す。
本実施例■の樹脂封止型半導体装置1は、第15図に示
すように、アウターリード4Bを直線的に延在させたピ
ン挿入方式で構成する。この樹脂封止型半導体装置1は
、同第15図に示すように、メモリボード11上に複数
個積層し実装される。
また、前記樹脂封止型半導体装置1はアウタリード4B
を千鳥状に配列したZIP構造で構成してもよい。
このように構成される樹脂封止型半導体装置1は前記実
施例■とほぼ同様の効果を奏することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
例えば、本発明は、前記樹脂封止型半導体装置の半導体
ペレットにS RA M (S tatic RA M
 )。
マスクROM、EPROM、EEPROM等、他のメモ
リを搭載してもよい。
また、本発明は、前記樹脂封止型半導体装置において、
放熱板7の半導体ペレット2下の裏面に他の領域に比べ
て薄く樹脂封止部8を設けてもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
樹脂封止型半導体装置において、組立作業における歩留
りを向上することができる。
樹脂封止型半導体装置において、放熱効率を向上するこ
とができる。
樹脂封止型半導体装置において、耐湿性を向上すること
ができる。
樹脂封止型半導体装置を実装する電子装置において、実
装密度を向上することができる。
樹脂封止型半導体装置を実装する電子装置において、実
装不良を防止することができる。
【図面の簡単な説明】
第1図は、本発明の実施例■である面実装方式を採用す
る樹脂封止型半導体装置の基本的構造を示す要部断面図
、 第2図は、前記樹脂封止型半導体装置の側面図、第3図
は、前記樹脂封止型半導体装置の平面図、第4図は、前
記樹脂封止型半導体装置の組立工程中でのリードフレー
ムの平面図、 第5図は、前記樹脂封止型半導体装置の放熱板の部品平
面図、 第6図は、前記樹脂封止型半導体装置の半導体ペレット
のレイアウト図、 第7図は、前記樹脂封止型半導体装置の放熱板の厚さと
樹脂封止部の反り量との関係を示す図、第8図及び第9
図は、前記樹脂封止型半導体装置の樹脂封止工程中にお
ける金型の断面図、第10図は、前記樹脂封止型半導体
装置を実装した記憶装置の要部断面図、 第11図は、前記記憶装置の′システムブロワ9図、 第12図は、本発明の実施例■である面実装方式を採用
する樹脂封止型半導体装置の要部断面図。 第13図は、前記樹脂封止型半導体装置の平面図、 第14図は、本発明の実施例■である面実装方式を採用
する樹脂封止型半導体装置の要部断面図、第15図は、
本発明の実施例■であるビン挿入方式を採用する樹脂封
止型半導体装置の要部断面図である。 図中、1・・・樹脂封止型半導体装置、2・・・半導体
ペレット、4A・・・インナーリード、4B・・・アウ
ターリード、4ba・・・接触部、4bb・・・末端部
、5・・ボンディングワイヤ、7・・放熱板、7A・・
・貫通穴、8・・・樹脂封止部、8A・・・ガイド用凸
部、8B・・ガイド用四部、8C・・・回り込み部、1
0・・・レジンゲート、11・・・メモリボード、70
・・・金属板、BP・・・外部端子である。

Claims (1)

  1. 【特許請求の範囲】 1、インナーリードに外部端子が電気的に接続された半
    導体ペレットを樹脂封止部で封止する樹脂封止型半導体
    装置において、前記半導体ペレットの素子形成面と対向
    する裏面に、この裏面に比べて大きな平面々積を有する
    放熱板を設け、この放熱板の周囲の一部の領域を除き、
    この放熱板の前記半導体ペレットを搭載する表面側が前
    記半導体ペレットを被覆しかつ凸部を有し、放熱板の前
    記表面と対向する裏面側が前記凸部と嵌合できる形状で
    形成された凹部を有する樹脂封止部を設けたことを特徴
    とする樹脂封止型半導体装置。 2、前記樹脂封止型半導体装置は前記半導体ペレットの
    素子形成面に対して垂直方向に複数個積層されたことを
    特徴とする請求項1に記載の電子装置。 3、インナーリードに外部端子が電気的に接続された半
    導体ペレットを樹脂封止部で封止する樹脂封止型半導体
    装置において、前記半導体ペレットの素子形成面と対向
    する裏面に、この裏面に比べて大きな平面々積を有する
    放熱板を設け、この放熱板の周囲の一部の領域を除き、
    この放熱板の前記半導体ペレットを搭載する表面側が前
    記半導体ペレット及び放熱板の周囲を被覆し、かつ放熱
    板の前記表面と対向する裏面側が放熱板の周囲を被覆す
    る樹脂封止部を設けたことを特徴とする樹脂封止型半導
    体装置。 4、前記放熱板は、その周囲にこの放熱板の表面側、裏
    面側の夫々の樹脂封止部を連結する貫通孔を設けたこと
    を特徴とする請求項3に記載の樹脂封止型半導体装置。 5、インナーリードに外部端子が電気的に接続された半
    導体ペレットを樹脂封止部で封止する樹脂封止型半導体
    装置において、前記半導体ペレットの素子形成面と対向
    する裏面に、この裏面に比べて、大きな平面々積を有す
    る放熱板を設け、この放熱板の前記半導体ペレットを搭
    載した表面側に前記半導体ペレットを被覆し、かつこの
    半導体ペレットの素子形成面上の厚さを前記放熱板の厚
    さの1.9〜6.0倍で形成した樹脂封止部を設けたこ
    とを特徴とする樹脂封止型半導体装置。 6、前記樹脂封止部はエポキシ系樹脂で形成され、前記
    放熱板はCu系材料で形成されることを特徴とする請求
    項5に記載の樹脂封止型半導体装置。 7、前記樹脂封止部の半導体ペレットの素子形成面上の
    厚さは放熱板の厚さの3.0〜4.0倍で形成されるこ
    とを特徴とする請求項6に記載の樹脂封止型半導体装置
    。 8、インナーリードに外部端子が電気的に接続された半
    導体ペレットを樹脂封止部で封止する樹脂封止型半導体
    装置において、前記半導体ペレットの表面側及びこの表
    面側と対向する裏面側を被覆すると共に、前記表面側に
    凸部を有しかつ前記裏面側に前記凸部と嵌合できる形状
    で形成された凹部を有する樹脂封止部を設け、この樹脂
    封止部の表面側の凸部の周囲に裏面側の凹部の周囲まで
    引き回されたアウターリードを設け、このアウターリー
    ドの前記表面側又は裏面側の一部分のリード幅を他部分
    に比べて太く構成したことを特徴とする樹脂封止型半導
    体装置。 9、前記アウターリードの前記表面側又は裏面側には、
    積層される他の樹脂封止型半導体装置のアウターリード
    と適度な押圧力で接触できるばね性を設けたことを特徴
    とする請求項8に記載の樹脂封止型半導体装置。 10、前記樹脂封止型半導体装置の半導体ペレットはD
    RAM、SRAM、EPROM、EEPROM等の記憶
    装置であることを特徴とする請求項1乃至請求項9に記
    載の樹脂封止型半導体装置又は電子装置。
JP1334137A 1989-03-13 1989-12-22 半導体装置及びそれを実装した電子装置 Expired - Fee Related JP2799408B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1334137A JP2799408B2 (ja) 1989-12-22 1989-12-22 半導体装置及びそれを実装した電子装置
KR1019900003253A KR0145696B1 (ko) 1989-03-13 1990-03-12 반도체장치 및 그들을 적층한 모듈과 그것을 실장한 전자장치
US07/915,761 US5266834A (en) 1989-03-13 1992-07-21 Semiconductor device and an electronic device with the semiconductor devices mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1334137A JP2799408B2 (ja) 1989-12-22 1989-12-22 半導体装置及びそれを実装した電子装置

Publications (2)

Publication Number Publication Date
JPH03194954A true JPH03194954A (ja) 1991-08-26
JP2799408B2 JP2799408B2 (ja) 1998-09-17

Family

ID=18273943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1334137A Expired - Fee Related JP2799408B2 (ja) 1989-03-13 1989-12-22 半導体装置及びそれを実装した電子装置

Country Status (1)

Country Link
JP (1) JP2799408B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2700416A1 (fr) * 1993-01-08 1994-07-13 Mitsubishi Electric Corp Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
EP0642164A3 (en) * 1993-09-03 1995-07-12 Ibm Thin vertical stackable housing and "lead-on-chip" memory cube made of molded plastic.
US5592019A (en) * 1994-04-19 1997-01-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and module
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
KR100236016B1 (ko) * 1996-12-16 1999-12-15 구자홍 적층형 반도체 패키지 및 그의 어셈블리 방법
US6188127B1 (en) 1995-02-24 2001-02-13 Nec Corporation Semiconductor packing stack module and method of producing the same
US6319753B1 (en) 1997-05-20 2001-11-20 Nec Corporation Semiconductor device having lead terminals bent in J-shape
JP2014160766A (ja) * 2013-02-20 2014-09-04 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632361A (ja) * 1986-06-23 1988-01-07 Hitachi Ltd 電子装置
JPS63281451A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632361A (ja) * 1986-06-23 1988-01-07 Hitachi Ltd 電子装置
JPS63281451A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2700416A1 (fr) * 1993-01-08 1994-07-13 Mitsubishi Electric Corp Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
US5440169A (en) * 1993-01-08 1995-08-08 Mitsubishi Denki Kabushiki Kaisha Resin-packaged semiconductor device with flow prevention dimples
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5895232A (en) * 1993-03-29 1999-04-20 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
EP0642164A3 (en) * 1993-09-03 1995-07-12 Ibm Thin vertical stackable housing and "lead-on-chip" memory cube made of molded plastic.
US5592019A (en) * 1994-04-19 1997-01-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and module
US6188127B1 (en) 1995-02-24 2001-02-13 Nec Corporation Semiconductor packing stack module and method of producing the same
KR100236016B1 (ko) * 1996-12-16 1999-12-15 구자홍 적층형 반도체 패키지 및 그의 어셈블리 방법
US6319753B1 (en) 1997-05-20 2001-11-20 Nec Corporation Semiconductor device having lead terminals bent in J-shape
KR100287236B1 (ko) * 1997-05-20 2001-11-22 가네꼬 히사시 J-형으로구부러진리드단자를구비하는반도체장치
JP2014160766A (ja) * 2013-02-20 2014-09-04 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体

Also Published As

Publication number Publication date
JP2799408B2 (ja) 1998-09-17

Similar Documents

Publication Publication Date Title
US5266834A (en) Semiconductor device and an electronic device with the semiconductor devices mounted thereon
US6861736B2 (en) Leadframe-based semiconductor package for multi-media card
EP2033220B1 (en) Stack die packages
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
JP2567961B2 (ja) 半導体装置及びリ−ドフレ−ム
US8283761B2 (en) Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
EP0461639A2 (en) Plastic-molded-type semiconductor device
JP3643706B2 (ja) 半導体装置
US6483181B2 (en) Multi-chip package
JPH01205541A (ja) 樹脂封止型半導体装置及びその製造方法
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
US11069655B2 (en) Semiconductor device including two or more chips mounted over wiring substrate
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
TW408467B (en) Semiconductor device having adhesive between lead and chip, and method of manufacture thereof
JPH03194954A (ja) 半導体装置及びそれを実装した電子装置
US20070052079A1 (en) Multi-chip stacking package structure
JP2839941B2 (ja) 半導体装置
JP2002093993A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JPH01235363A (ja) 半導体装置
KR0145696B1 (ko) 반도체장치 및 그들을 적층한 모듈과 그것을 실장한 전자장치
USRE40061E1 (en) Multi-chip stacked devices
JPH0629429A (ja) 半導体装置
US12021017B2 (en) Semiconductor package and manufacturing method thereof
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
US20070152315A1 (en) Multi-die package and method for fabricating same

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees