[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0291505A - Inspecting device for solder surface of circuit board - Google Patents

Inspecting device for solder surface of circuit board

Info

Publication number
JPH0291505A
JPH0291505A JP24496288A JP24496288A JPH0291505A JP H0291505 A JPH0291505 A JP H0291505A JP 24496288 A JP24496288 A JP 24496288A JP 24496288 A JP24496288 A JP 24496288A JP H0291505 A JPH0291505 A JP H0291505A
Authority
JP
Japan
Prior art keywords
soldering
evaluation
solder
image information
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24496288A
Other languages
Japanese (ja)
Inventor
Masakazu Kitanaka
正教 北中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP24496288A priority Critical patent/JPH0291505A/en
Publication of JPH0291505A publication Critical patent/JPH0291505A/en
Pending legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE:To increase decision making efficiency by picking up an image of a soldering part and generating image information, extracting the feature quantity of the soldering part from the image information, and finding an evaluation quantity for deciding whether or not soldering is normal from the feature quantity by fuzzy reasoning. CONSTITUTION:A TV camera 1 and an image memory 2 correspond to an image information generating means 3 and a feature quantity extracting means 4 extracts the feature quantity of the soldering part of an electronic component from the obtained image information. A fuzzy reasoning means 5 uses the extracted feature quantity as a variable to output the reasoning result of the normal/abnormal soldering state as the evaluation quantity for deciding the soldering state. A decision means 7 outputs the final decision result of the soldering state according to the evaluation quantity. A membership function setting means 6 suppresses, for example, the ration at which the result is neither normal nor abnormal, namely, belongs to what is called gray as the evaluation quantity to determine a membership function used by the fuzzy reasoning means 5 so as to increase the decision rate. Consequently, the ratio at which the result belongs to evaluation quantities which are neither normal nor abnormal is decreased.

Description

【発明の詳細な説明】 (a)産業上の利用分野 この発明は回路基板に実装された電子部品の半田付良否
の判定に用いられる回路基板の半田面検査装置に関する
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application This invention relates to a circuit board solder surface inspection device used for determining the quality of soldering of electronic components mounted on a circuit board.

(b)従来の技術 従来より回路基板に対し電子部品を自動実装するシステ
ムには、何らかの方法で電子部品実装完了後の回路基板
を検査する検査装置が設けられている。
(b) Prior Art Conventionally, systems for automatically mounting electronic components onto a circuit board have been provided with an inspection device for inspecting the circuit board after electronic component mounting has been completed by some method.

電子部品の実装された回路基板を検査する方法としては
回路基板のテスト端子にテスト信号を与え、回路基板の
動作チエツクを行う方法以外に、回路基板上に対する電
子部品の実装状態を直接検査する方法が用いられている
As a method for inspecting a circuit board on which electronic components are mounted, in addition to applying a test signal to the test terminal of the circuit board and checking the operation of the circuit board, there is also a method of directly inspecting the mounting state of electronic components on the circuit board. is used.

このような用途に用いられる従来の一般的な検査装置は
、回路基板の平面画像を撮像することによって画像情報
を得て、標準の画像情報とのパターンマツチングを行う
ことにより、電子部品の実装漏れや位置ずれの有無を検
査している。
Conventional general inspection equipment used for such applications obtains image information by capturing a planar image of the circuit board, and performs pattern matching with standard image information to check the mounting of electronic components. Inspecting for leaks or misalignment.

fc)発明が解決しようとする課題 しかしながら従来の検査装置は、主として電子部品の実
装漏れや位置ずれを短時間にチエツクするためには有効
であるが、電子部品の電極と回路基板上のランドとの半
田付状態をチエツクするためにはあまり有効ではなかっ
た。半田付の良否は被検査部の半田付部の半田形状と標
準的な半田付部の半田形状との類似性のみでは判定でき
ないためである。
fc) Problems to be Solved by the Invention However, although conventional inspection devices are mainly effective for checking for mounting omissions and misalignment of electronic components in a short time, It was not very effective for checking the soldering condition of the parts. This is because the quality of soldering cannot be determined only by the similarity between the solder shape of the soldered portion of the part to be inspected and the solder shape of a standard soldered portion.

この発明の目的は、電子部品の半田付部の特徴Iから半
田付良否を推論することによって、上記の問題点を解決
することのできる回路基板の半田面検査装置を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit board solder surface inspection apparatus that can solve the above-mentioned problems by inferring the quality of soldering from the characteristic I of the soldered portion of an electronic component.

(d)課題を解決するための手段 この発明の回路基板の半田面検査装置は、電r・部品の
半田付部の映像を撮像して画像情報を生成する手段と、 この画像情報から電子部品の半田付部の特徴量を抽出す
る手段と、 前記特徴量からファジィ推論により電子部品の半田付良
否判定の評価量を求めるファジィ推論手段を設けたこと
を特徴としている。
(d) Means for Solving the Problems The circuit board solder surface inspection apparatus of the present invention includes means for generating image information by capturing an image of a soldered part of an electronic component and an electronic component from this image information. The present invention is characterized by comprising: means for extracting feature quantities of the soldering portion; and fuzzy inference means for obtaining an evaluation quantity for determining the quality of soldering of an electronic component by fuzzy inference from the feature quantities.

(e)作用 この発明の回路基板の半田面検査装置では、まず電子部
品の半田付部の映像を撮像して画像情報を生成し、この
画像情報から電子部品の半田付部の特徴量を抽出する。
(e) Function The circuit board solder surface inspection apparatus of the present invention first captures an image of the soldered portion of an electronic component to generate image information, and extracts the feature amount of the soldered portion of the electronic component from this image information. do.

この特徴量が変数としてファジィ推論手段に入力される
This feature quantity is input to the fuzzy inference means as a variable.

ファジィ推論手段は公知のようにファジィ演算を行うフ
ァジィ演算部と確定値演算を行うデファジファイ部とで
構成され、ファジィ演算部は予め定められたファジィル
ールに従ったメンバーシップ関数発生器を備え、入力さ
れる変数に対するメンバーシップ値(所属値)を演算す
るとともに、その結果に基づいて演算した推論値をデフ
ァジファイ部に対して出力する。ファジィルールは、1
f(xI=^and xz=8・・−) then(y
=Z)の形式で表され、(xl=A and xg=B
−・−)は前件部、(y=Z)は後件部と呼ばれる。こ
のファジィルールは半田付部の特徴量と実際の半田付良
否とに基づき経験的に決められる。
As is well known, the fuzzy inference means is composed of a fuzzy operation section that performs fuzzy operations and a defuzzify section that performs definite value operations.The fuzzy operation section is equipped with a membership function generator that follows predetermined fuzzy rules, and It calculates the membership value (belonging value) for the variable to be used, and outputs the inference value calculated based on the result to the defuzzifier. The fuzzy rule is 1
f(xI=^and xz=8...-) then(y
= Z), (xl=A and xg=B
-・-) is called the antecedent part, and (y=Z) is called the consequent part. This fuzzy rule is determined empirically based on the characteristic amount of the soldered part and the actual quality of soldering.

第13図は上記のファジィルールに従って推論結果を出
力する一つの公知の手法を説明するための図である。
FIG. 13 is a diagram for explaining one known method of outputting an inference result according to the above-mentioned fuzzy rules.

同図(A)、  CB)は前件部の2つの変数(X、、
XZ)に対応するメンバーシップ関数を示し、同図(C
)は後件部に対応するメンバーシップ関数を表す。ここ
では前件部のメンバーシップ関数を2つ示しているが前
件部の変数の種類が増えればメンバーシップ関数もその
分増える。各図において横軸は変数の値を表し、縦軸は
メンバーシップ値(所属度)を表す。
The same figure (A), CB) shows the two variables (X, , ,
The membership function corresponding to XZ) is shown, and the same figure (C
) represents the membership function corresponding to the consequent. Here, two membership functions for the antecedent part are shown, but as the types of variables in the antecedent part increase, the number of membership functions increases accordingly. In each figure, the horizontal axis represents the value of the variable, and the vertical axis represents the membership value (degree of belonging).

今、前件部の第1項目の変数x、の値がX。Now, the value of the variable x in the first item of the antecedent part is X.

であるとすると、そのときの所属度は0.5である(同
図(A)参照)。また、前件部の第2項目の変数x2の
値がx2 °とすると、そのときの所属度は0.3であ
る(同図(B)参照)。このような場合、ファジィ演算
部ではそれぞれの所属度の中の最も小さな値をとる。す
なわち上記の例では所属度0.3を選ぶ。次にZに対応
するメンバーシップ関数を上記の所属度0.3のところ
で頭切りを行い、下側の台形部Sの重心位置y“を求め
る。そしてこのyoを推論結果として出力する1つのル
ールに対しては以上のような推論を行うが一般には複数
のルールを設定する。この場合には各ルール毎に第10
図(C)に示す推論結果が出力される。この場合には各
ルール毎に出力された台形部を論理和し、その論理和し
た部分(第1θ図(D)の斜線領域)の重心y〃を推論
の確定値として出力する。
Assuming that, the degree of affiliation at that time is 0.5 (see (A) in the same figure). Furthermore, if the value of the variable x2 in the second item of the antecedent part is x2°, then the degree of affiliation is 0.3 (see (B) in the same figure). In such a case, the fuzzy calculation unit takes the smallest value among the degrees of membership. That is, in the above example, a degree of affiliation of 0.3 is selected. Next, the membership function corresponding to Z is cut off at the above membership degree of 0.3, and the center of gravity position y" of the lower trapezoidal part S is obtained. Then, one rule is to output this yo as the inference result. The above inference is made for , but generally multiple rules are set. In this case, the 10th rule is set for each rule.
The inference result shown in Figure (C) is output. In this case, the trapezoid parts output for each rule are logically summed, and the center of gravity y of the logically summed part (hatched area in FIG. 1θ (D)) is outputted as the determined value of the inference.

以上の推論手法において、前件部に対する所属度の論理
積演算(小さい方の所属度を選ぶ演算)ルールと、後件
部に対する台形部の論理和演算ルールを、mini−m
axルールと呼ぶ。
In the above inference method, the logical product operation rule of the degree of belonging to the antecedent part (operation to select the smaller degree of membership) and the logical sum operation rule of the trapezoidal part to the consequent part are
It is called the ax rule.

さて、第1図は発明の構成を示している。同図において
TVカメラ1は電子部品の半田付部の映像を撮像し、画
像メモリ2はその画像情報を記憶する。このTVカメラ
1および画像メモリ2はこの発明に係る画像情報生成手
段3に相当している。特徴量抽出手段4は得られた画像
情報から電子部品の半田付部の特徴量を抽出する。ファ
ジィ推論手段5は抽出された特徴量を変数として半田付
良否の推論結果を半田付良否の評価量として出力する。
Now, FIG. 1 shows the configuration of the invention. In the figure, a TV camera 1 captures an image of a soldered part of an electronic component, and an image memory 2 stores the image information. This TV camera 1 and image memory 2 correspond to image information generating means 3 according to the present invention. The feature amount extracting means 4 extracts the feature amount of the soldered portion of the electronic component from the obtained image information. The fuzzy inference means 5 uses the extracted feature quantity as a variable and outputs an inference result regarding soldering quality as an evaluation quantity of soldering quality.

判定手段7はこの評価量に応じて最終的な半田付良否の
判定結果を出力する。なお、メンバーシップ関数設定手
段6は、たとえば評価量として良でも不良でもないいわ
ば灰色に属する割合を抑えて判定率を上げるために、フ
ァジィ推論手段5で用いるメンバーシップ関数を定める
The determining means 7 outputs the final soldering quality determination result in accordance with this evaluation amount. The membership function setting means 6 determines a membership function to be used by the fuzzy inference means 5, for example, in order to increase the determination rate by suppressing the proportion of evaluation quantities that belong to a so-called gray area that is neither good nor bad.

(fl実施例 第2図はこの発明の実施例である回路基板の半田面検査
装置による被検査部の様子を示す外観斜視図である。
(flEmbodiment FIG. 2 is an external perspective view showing the appearance of a portion to be inspected by a circuit board solder surface inspection apparatus according to an embodiment of the present invention.

回路基板上にはチップ部品が半田付されていて、その半
田付部(半田フィレット)を通りチップ部品の長軸方向
にスリット光を照射する2つのスリット光a15a、1
5bが配置されている。また、長軸区方向のスリット光
に直交し、チップ部品の短軸方向にスリット光を照射す
るスリット光源15cが配置されている。さらにこれら
のスリット光によるチップ部品およびその近傍に対する
スリット光の投影パターンを斜め上方から撮像するTV
カメラ1が配置されている。3つのスリット光源15a
〜15cおよびTVカメラ1は固定されていて、回路基
板を載置するXY子テーブル移動させて被検査部品を長
軸スリットと短軸スリットの交差位置に置くことによっ
て半田付部の形状が読み取られる。
A chip component is soldered on a circuit board, and two slit lights a15a and 1 emit slit light in the long axis direction of the chip component through the soldered part (solder fillet).
5b is placed. Further, a slit light source 15c is arranged which is orthogonal to the slit light in the long axis direction and irradiates the slit light in the short axis direction of the chip component. Furthermore, a TV that images the projection pattern of these slit lights onto the chip components and their vicinity from diagonally above.
A camera 1 is arranged. Three slit light sources 15a
~15c and the TV camera 1 are fixed, and the shape of the soldered part is read by moving the XY child table on which the circuit board is placed and placing the part to be inspected at the intersection of the long axis slit and the short axis slit. .

第3図は回路基板の半田面検査装置の制御部のブロック
図である。
FIG. 3 is a block diagram of the control section of the circuit board solder surface inspection apparatus.

CPUl0はROMIIにあらかじめ書き込まれている
プログラムを実行して全体を統括制御する。RAM12
はTVカメラ1により撮像された半田付部のプロファイ
ル画像を記憶するエリアとその他のワーキングエリアを
有する。I10インターフェイス回路13にはスリット
光源15a〜15cを駆動するドライバ回路14a〜1
4cが接続されている。CPUl0はI10インターフ
ェイス回路13を介してこれらのドライバ回路を制御す
ることによって必要なタイミングでスリット光を照射す
る。なおI10インターフェイス回路13には検査開始
信号が入力され、CPUl0はこの信号に基づいて現在
のXY子テーブル位置により定まる回路基板上の電子部
品について検査を行う。検査を終了すればI10インタ
ーフェイス回路13を介して回路基板検査装置(図示せ
ず)に対して検査終了信号を出力する。これにより回路
基板検査装置が、たとえば次に検査すべき電子部品がT
Vカメラの撮像領域内に(るようにXY子テーブル駆動
する。TVカメラ1内にはCCDエリアセンサ16およ
びこのCCDエリアセンサ16を制御して映像信号を発
生するCCDコントローラ17が設けられている。映像
信号コントローラ18はTVカメラlの出力信号から所
定のしきい値で2値化するとともにシリアル/パラレル
変換を行う回路である。CPUl0はこの映像信号コン
トローラ18に対してタイミング信号を与えるとともに
、パラレル変換された画像データを読み込み、RAM1
2内の画像データ記憶エリア内に順次書き込む。D/A
コンバータ20および21は対応インターフェイス回路
19から出力される半田フィレットの長さおよび高さデ
ータをアナログ信号に変換してファジィ推論部5へ与え
る。ファジィ推論部5はこの2つの信号1.hを変数と
してファジィ演算を行い、半田付良否の評価量を表す確
定値eを出力する。A/Dコンバータ22はこれをディ
ジタルコードに変換する。CPUl0はI10インター
フェイス回路19を介してこの評価量の値を読み込む。
The CPU 10 executes a program written in advance in the ROMII to perform overall control of the entire system. RAM12
has an area for storing a profile image of the soldering part taken by the TV camera 1 and other working areas. The I10 interface circuit 13 includes driver circuits 14a to 14 that drive the slit light sources 15a to 15c.
4c is connected. The CPU10 controls these driver circuits via the I10 interface circuit 13 to emit the slit light at the required timing. Note that an inspection start signal is input to the I10 interface circuit 13, and based on this signal, the CPU 10 inspects the electronic components on the circuit board determined by the current XY child table position. When the inspection is completed, an inspection completion signal is outputted to a circuit board inspection device (not shown) via the I10 interface circuit 13. This allows the circuit board inspection device to determine whether, for example, the next electronic component to be inspected is T.
The XY child table is driven so as to be within the imaging area of the V camera. A CCD area sensor 16 and a CCD controller 17 that controls the CCD area sensor 16 and generates a video signal are provided in the TV camera 1. The video signal controller 18 is a circuit that binarizes the output signal of the TV camera 1 at a predetermined threshold value and performs serial/parallel conversion.The CPU 10 provides a timing signal to the video signal controller 18, and Load the parallel-converted image data and store it in RAM1.
sequentially written into the image data storage area in 2. D/A
Converters 20 and 21 convert the solder fillet length and height data output from the corresponding interface circuit 19 into analog signals and provide the analog signals to the fuzzy inference section 5. The fuzzy inference unit 5 uses these two signals 1. A fuzzy calculation is performed using h as a variable, and a final value e representing the evaluation amount of soldering quality is output. A/D converter 22 converts this into a digital code. CPU10 reads the value of this evaluation amount via I10 interface circuit 19.

第4図はチップ部品の半田付部の形状を示している。図
示の通りチップ部品の電極に接する半田フィレットの高
さを半田高さとし、回路基板上のランドに接する部分の
長さを半田長さとし、これらの半田高さおよび半田長さ
を半田付部の特@遺として抽出する。
FIG. 4 shows the shape of the soldered portion of the chip component. As shown in the figure, the height of the solder fillet in contact with the electrode of the chip component is defined as the solder height, and the length of the part in contact with the land on the circuit board is defined as the solder length.These solder height and solder length are determined by the characteristics of the soldered part. @Extract as a legacy.

第6図はCPUI Oの処理手順を示すフローチャート
である。まず映像信号コントローラ18から画像データ
を取り込み、RAM12内の所定エリアに画像データを
取り込む(nl)。続いて取り込んだ画像データから電
子部品の半田付部の特@、M、すなわち半田フィレット
の半田高さおよび半田長さを抽出する(n2)。特徴量
の抽出ができたなら、その値をファジィ推論部5へ出力
し、ファジィ推論部5から確定値である評価量を読み取
る(n 3−=n 4−n 5)。続いて評価量を予め
定めた範囲に応じて半田付良、半田付不良、良でも不良
でもないの3段階で判定し、その結果を出力する(n6
−=n7)。回路基板検査装置はこの回路基板半田面検
査装置からの判定結果に基づいて、半田付良であれば次
の電子部品の半田付部の検査を行うためにXY子テーブ
ル移動させる。半田付不良または良でも不良でもなけれ
ば、その回路基板を生産ラインから取り除く。なお、電
子部品が実装されていない場合などではステップn3に
てNOとなり、n8にてその旨を表すコードを出力する
FIG. 6 is a flowchart showing the processing procedure of CPUIO. First, image data is fetched from the video signal controller 18, and the image data is fetched into a predetermined area in the RAM 12 (nl). Next, the characteristics of the soldered portion of the electronic component, ie, the solder height and solder length of the solder fillet, are extracted from the captured image data (n2). Once the feature quantity has been extracted, the value is output to the fuzzy inference section 5, and the evaluation quantity, which is a definite value, is read from the fuzzy inference section 5 (n3-=n4-n5). Next, the evaluation amount is judged in three stages: good soldering, bad soldering, neither good nor bad, according to a predetermined range, and the results are output (n6
-=n7). Based on the determination result from the circuit board solder surface inspection device, the circuit board inspection device moves the XY child table to inspect the soldered portion of the next electronic component if the soldering is good. If the soldering is defective or neither good nor bad, the circuit board is removed from the production line. Note that if no electronic component is mounted, the answer is NO at step n3, and a code indicating this is output at step n8.

上記ステップn2における半田付部の特徴量抽出方法を
次に示す。第7図はCPUの処理手順、第5図はその処
理過程を説明する図である。まず第5図(A)に示すよ
うに、画像データ記憶エリア内で仮想の横長の矩形ウィ
ンドウを上下方向に走査し、ウィンドウ内の明るさの総
和が最も大きいときのウィンドウの重心位置を長軸スリ
ットの位置として求める。次に同図(B)に示すように
、このスリットに沿って微小なウィンドウを中央より外
側に走査し、ウィンドウ内の明るさの総和が暗くなると
きのウィンドウの重心位置をチップ部品の長さ方向の端
点とする。このときウィンドウ内の明るさの総和が連続
して数回分暗くなったときを検出し、明るかった最後の
ウィンドウの重心位置を求めることによってノイズによ
る影響をなくすことができる。次に、同図(C)に示す
ように、端点から下に横長のウィンドウをかけて、その
重心位置を求める。次にその横方向の重心位置を中心に
その下側に同じウィンドウをかけて重心位置を求める。
The method for extracting the feature amount of the soldered portion in step n2 will be described below. FIG. 7 is a diagram explaining the processing procedure of the CPU, and FIG. 5 is a diagram explaining the processing process. First, as shown in Figure 5 (A), a virtual horizontally long rectangular window is scanned vertically within the image data storage area, and the long axis is the center of gravity of the window when the total brightness within the window is greatest. Find it as the slit position. Next, as shown in the same figure (B), a minute window is scanned along this slit from the center to the outside, and the center of gravity of the window when the total brightness within the window becomes dark is determined by the length of the chip component. Let it be the end point of the direction. At this time, the influence of noise can be eliminated by detecting when the total brightness within the window has become darker several times in succession and finding the center of gravity of the last bright window. Next, as shown in FIG. 4C, a horizontally elongated window is drawn downward from the end point to find the center of gravity. Next, the same window is drawn below the center of gravity in the horizontal direction to find the center of gravity.

これを基板面まで繰り返すことによって半田フィレット
のプロファイルを検出する。なお、第5図(A)〜(C
)では短軸スリットのパターン(第2図参照)を省略し
ている。短軸スリットのパターンは部品の取付位置の検
査またはXY子テーブル位置の微調整のために用いられ
る。
By repeating this process up to the substrate surface, the profile of the solder fillet is detected. In addition, Fig. 5 (A) to (C
), the short-axis slit pattern (see FIG. 2) is omitted. The pattern of short axis slits is used for inspecting the mounting position of parts or finely adjusting the position of the XY child table.

このように長軸スリットと半田フィレットのプロファイ
ルを求めた後、半田フィレットの基板上の終点位置から
チップ部品の端点までの長さと、高さを求める。なお、
高さは基板面から長軸スリットの間さ(電極高さ)に対
する比率として求める。
After determining the profiles of the long axis slit and solder fillet in this manner, the length and height from the end point position of the solder fillet on the substrate to the end point of the chip component are determined. In addition,
The height is determined as a ratio to the distance between the long axis slits (electrode height) from the substrate surface.

本実施例においては半田付良否の評価量を表現するため
の推論ルールは次のようになる。
In this embodiment, the inference rule for expressing the evaluation amount of soldering quality is as follows.

−推論ルール− (1ンもし半田長さが普通以上であり、かつ半田高さが
普通以上であれば、半田付良。
-Inference rule- (1) If the solder length is above normal and the solder height is above normal, then the soldering is good.

(2)半田長さが短く、かつ半田高さが普通以上であれ
ば半田付は良でも不良でもない。
(2) If the solder length is short and the solder height is above normal, the soldering is neither good nor bad.

(3)半田長さが普通以上であり、かつ半田高さが低け
れば半田付はほとんど良。
(3) If the solder length is longer than normal and the solder height is low, the soldering is almost good.

(4)半田長さが短く、かつ半田高さが低ければ、半田
付はほとんど不良。
(4) If the solder length is short and the solder height is low, the soldering is almost always poor.

以上に示したルールを含めてルール全体をマトリックス
にして表現すると第8図に示すようになる。第8図にお
いて半田長さについて各記号はZR:普通以上 NS:短い NL:なし を意味している。
When the entire rules including the rules shown above are expressed as a matrix, it becomes as shown in FIG. 8. In FIG. 8, each symbol regarding the solder length means ZR: normal or more NS: short NL: none.

半田高さについて各記号は ZR:普通以上 NS:低い NL:なし を意味している。Each symbol regarding solder height is ZR: Above normal NS: Low NL: None It means.

またマトリックスの内容は半田付の評価量であり、各記
号は PL:良 PS:はとんど良 ZR:中間(良でも不良でもない) NS:はとんど不良 NL:不良 を意味している。なお上記のあいまいな言語値を表現す
るPL、PS、ZR,NS、NI、はラベルと呼ばれる
。あいまいな言語値、すなわち上記のラベルPL−NL
を表現するメンバーシップ関数は、第9図(A)〜(C
)に示すものを使用する。同図(A)は半田長さのメン
バーシップ関数を表し、同図(B)は半田高さのメンバ
ーシップ関数を表している。また、同図(C)は半田付
の良否判定の評価量に対するメンバーシップ関数である
The contents of the matrix are soldering evaluation quantities, and each symbol means PL: Good PS: Very Good ZR: Intermediate (neither good nor bad) NS: Mostly Bad NL: Bad There is. Note that PL, PS, ZR, NS, and NI expressing the above-mentioned ambiguous linguistic values are called labels. Ambiguous linguistic values, i.e. the labels PL-NL above
The membership functions expressing
). FIG. 3(A) shows the membership function of solder length, and FIG. 2(B) shows the membership function of solder height. In addition, FIG. 6C shows membership functions for evaluation quantities for determining the quality of soldering.

第10図はファジィ推論部5の構成図である。FIG. 10 is a block diagram of the fuzzy inference section 5.

前述したようにファジィ推論部5はファジィ演算部20
とデファジファイ部21とで構成される。ファジィ演算
部は第8図に示す各推論ルールに従ってルール毎の推論
結果Xiを出力するために、前件部における所属度を演
算するためのメンバーシップ関数発生器と後件部での推
論結果を出力するためのメンバーシップ関数発生器を備
えている。各ファジィ演算部はルール毎に設けられるた
めに、合計20a〜20iの9個を設けられ、各ファジ
ィ演算部の推論結果Xiは並列にデファジファイ部21
に出力される。
As mentioned above, the fuzzy inference section 5 includes the fuzzy operation section 20
and a defuzzify section 21. In order to output the inference result Xi for each rule according to each inference rule shown in FIG. It has a membership function generator for output. Since each fuzzy calculation unit is provided for each rule, a total of nine units, 20a to 20i, are provided, and the inference results Xi of each fuzzy calculation unit are processed in parallel by the defuzzify unit 21.
is output to.

前記ファジィ演算部は第1)図(A)に示すような構成
にある。なお同図はファジィ演算部20aの構成図を示
している。
The fuzzy calculation section has a configuration as shown in (1) FIG. 1(A). Note that this figure shows a configuration diagram of the fuzzy calculation section 20a.

図示するように3個の汎用メンバーシップ関数発生器3
0〜32を有し、各メンバーシップ関数発生器には半田
長さlに対応するラベルZR1半田高さ1)に対応する
ラベルZR1および評価meに対応するラベルPLが入
力される。汎用のメンバーシップ関数発生器はこのラベ
ルが入力されることによってそのラベルに対応したメン
バーシップ関数を発生する。すなわち第1)図(A)に
示すファジィ演算部20aでは、メンバーシップ関数発
生器30内で第9図(A)の一番右側に示されるメンバ
ーシップ関数が発生し、メンバーシップ関数発生器31
内では第9図(B)に示す一番右側のメンバーシップ関
数が発生する。また、メンバーシップ関数発生器32で
は第9図(C)の一番右側のメンバーシップ関数が発生
する。 メンバーシップ関数発生器30.31の出力、
すなわち前件部の各項の所属度は前件部論理積33に出
力され、ここで前述のmini−maxルールのm1n
iルールによってより小さい方の所属度が選択される。
Three general purpose membership function generators 3 as shown
0 to 32, and a label ZR1 corresponding to the solder length l, a label ZR1 corresponding to the solder height 1), and a label PL corresponding to the evaluation me are input to each membership function generator. When this label is input, a general-purpose membership function generator generates a membership function corresponding to the label. That is, in the fuzzy operation unit 20a shown in FIG. 1(A), the membership function shown on the rightmost side of FIG. 9(A) is generated in the membership function generator 30, and the membership function generator 31
In this case, the rightmost membership function shown in FIG. 9(B) is generated. Further, the membership function generator 32 generates the rightmost membership function in FIG. 9(C). Output of membership function generator 30.31,
In other words, the degree of belonging of each term in the antecedent part is output to the antecedent part logical product 33, and here m1n of the mini-max rule mentioned above is
The smaller degree of affiliation is selected by the i-rule.

その結果は後件部論理積回路34に送られる。The result is sent to the consequent AND circuit 34.

この後件部論理積回路34では、メンバーシップ関数発
生器32で出力されるメンバーシップ関数に前件部論理
積回路33からの推論結果を当てはめて第13図(C)
に示したような頭切りを行い(論理積を行い)台形部を
推論結果として出力する。
The consequent AND circuit 34 applies the inference result from the antecedent AND circuit 33 to the membership function output from the membership function generator 32, as shown in FIG. 13(C).
Perform the head truncation (perform logical product) as shown in , and output the trapezoidal part as the inference result.

デファジファイ部21は第1)図(B)に示す構成を有
している。図示するようにデファジファイ部21は論理
和回路40と確定値演算回路41とで構成される。論理
和回路40はmini−waxルールのmaxルールを
演算する部分であり、9個の各ファジィ演算部からの台
形出力(推論結果)を論理和し、第13図(D)にハツ
チングで示したような領域を形成する。確定値演算回路
41はこの領域から重心位置を求め、半田付良否の評価
量eとして出力する。
The defuzzifier 21 has the configuration shown in FIG. 1(B). As shown in the figure, the defuzzifier 21 includes an OR circuit 40 and a definite value calculation circuit 41. The logical sum circuit 40 is a part that calculates the max rule of the mini-wax rule, and it logically adds the trapezoidal outputs (inference results) from each of the nine fuzzy calculation units, and the result is shown by hatching in FIG. 13(D). form a region like this. The fixed value calculation circuit 41 determines the center of gravity position from this area and outputs it as an evaluation amount e of soldering quality.

次に上記の装置の具体的な動作について説明する。Next, the specific operation of the above device will be explained.

例えば第9図(A)に示すように、半田長さが162μ
mであるとする。この場合、半田長さlに対するラベル
(以下これを1  (00)のように表す。)1 (Z
R)とl (NS)に対応するメンバーシップ関数の所
属度しか表れない。ラベルβ(NL)に対応するメンバ
ーシップ関数の所属度はOである。すなわち、 J:ZR=0.55 1:N5=0.15 となる。
For example, as shown in Figure 9(A), the solder length is 162μ.
Suppose that m. In this case, the label for the solder length l (hereinafter expressed as 1 (00)) 1 (Z
Only the membership degrees of membership functions corresponding to R) and l(NS) are displayed. The membership degree of the membership function corresponding to label β(NL) is O. That is, J:ZR=0.55 1:N5=0.15.

また同図(B)に示すように半田高さが電極高さの40
%であれば、ラベルh (ZR)とh (NS)に対応
するメンバーシップ関数の所属度のみ表れる。すなわち
、 h:ZR=0.45 h:N5=0.2 となる。
In addition, as shown in the same figure (B), the solder height is 40 mm higher than the electrode height.
%, only the degrees of membership of membership functions corresponding to labels h (ZR) and h (NS) are displayed. That is, h:ZR=0.45 h:N5=0.2.

以上の所属度を見てみると、半田長さlに関して前件部
にZRまたはNSのラベルがあり、かつ半田高さhに関
して前件部にZRまたはNSのラベルがあるルールに対
応する演算のみ行われる。
Looking at the above membership degrees, we can see that only operations corresponding to rules have a label of ZR or NS in the antecedent part regarding solder length l, and a label of ZR or NS in the antecedent part regarding solder height h. It will be done.

次に前件部論理積回路と後件部論理積回路の動作をみて
みる。
Next, let's look at the operation of the antecedent AND consequent circuit and the consequent AND circuit.

前件部論理積回路ではmini−maxルールのm1n
iルールに従いルールごとに最も小さな値をとる。そし
て後件部論理積回路では後件部に対応するラベルのメン
バーシップ関数の頭切りを行う。
In the antecedent logical product circuit, m1n of the mini-max rule
Take the smallest value for each rule according to the i-rule. Then, in the consequent logical AND circuit, the membership function of the label corresponding to the consequent is truncated.

第8図に示す表より第9図に示す例では、前件部のラベ
ルがl  (ZR)とh (ZR)であるファジィ演算
部の前件部論理積回路では、ラベル1(ZR)の所属度
が0.55、ラヘJl/ h (Z R) ノ所属度が
0.45であるから、そのうち小さい方の値0.45が
選ばれる。前件部のラベルが1(ZR)とh(NS)で
あるファジィ演算部の前件部論理積回路では、ラベル1
 (ZR)の所属度が0.55、h (NS)の所属度
が0.2であるから、その小さい方の値0.2が選ばれ
る。また、前件部のラベルが/ (NS)とh (ZR
)であるファジィ演算部の前件部論理積回路では、ラベ
ル1 (NS)の所属度が0.15、h (ZR)の所
属度が0.45であるから、そのうち小さい方の値0.
15が選ばれる。さらに、前件部のラベルがffi (
NS)とh (NS)であるファジィ演算部の前件部論
理積回路では、ラベルJ (NS)の所属度が0,15
、h(NS)の所属度が0.2であるからそのうち小さ
い方の値0.15が選ばれる。
From the table shown in Fig. 8, in the example shown in Fig. 9, in the antecedent part AND circuit of the fuzzy operation part whose antecedent part labels are l (ZR) and h (ZR), the label 1 (ZR) is Since the degree of belonging is 0.55 and the degree of belonging to Rahe Jl/h (Z R) is 0.45, the smaller value of 0.45 is selected. In the antecedent logical product circuit of the fuzzy operation part whose antecedent labels are 1 (ZR) and h (NS), the label 1
Since the affiliation degree of (ZR) is 0.55 and the affiliation degree of h (NS) is 0.2, the smaller value of 0.2 is selected. Also, the labels of the antecedent part are / (NS) and h (ZR
), the degree of membership of label 1 (NS) is 0.15 and the degree of membership of h (ZR) is 0.45, so the smaller value of them is 0.
15 is selected. Furthermore, the label of the antecedent part is ffi (
In the antecedent logical product circuit of the fuzzy operation unit, which is NS) and h (NS), the degree of membership of label J (NS) is 0,15.
, h(NS) is 0.2, so the smaller value of 0.15 is selected.

次に後件部論理積回路において後件部に対応するラベル
のメンバーシップ関数の頭切りが行われる。
Next, in the consequent logical AND circuit, the membership function of the label corresponding to the consequent is truncated.

ファジィ演算部において上記の動作が行われることによ
り、結局デファジファイ部21に対しては、第9図(C
)に示すようにラベルe  (NS)e  (ZR) 
、e (PS) 、e (PL)にそれぞれ対応するメ
ンバーシップ関数を頭切りした台形部(ハンチング部分
)が推論結果として出力される。デファジファイ部21
の論理和回路40ではこの4つの台形部を論理和する。
By performing the above operation in the fuzzy operation section, the defuzzify section 21 is finally
) as shown in the label e (NS)e (ZR)
, e (PS), and e (PL), a trapezoidal part (hunting part) obtained by truncating the membership functions corresponding to each of them is output as an inference result. Defuzzify section 21
The logical sum circuit 40 logically sums these four trapezoidal parts.

すなわち、ここでmini−maxルールのmaxルー
ルを実行する。そして次に重ね合わせた台形部の重心を
求めるべき演算を確定値演算回路41で行い、演算した
重心位置e1を半田付良否の評価量として出力する。こ
の場合、第9図(C)に−で示す良判定域内に評価量e
1が存在するため、この半田付部は“良”として判定さ
れる。
That is, the max rule of the mini-max rule is executed here. Next, a calculation for determining the center of gravity of the superimposed trapezoidal portions is performed by the definite value calculation circuit 41, and the calculated center of gravity position e1 is outputted as an evaluation quantity of soldering quality. In this case, the evaluation amount e is within the good judgment area indicated by - in FIG. 9(C).
1 exists, this soldered part is determined to be "good".

なお、上記の実施例では半田フィレットの高さおよび長
さの程度を表すメンバーシップ関数としてそれぞれ3種
類設定したが、例えば第12図(A)および(B)に示
すように長さaと高さhの程度をそれぞれ4種類に分け
ることもできる。また、半田付部の特t’fxMを表す
情報として、半田の光沢の度合を2次反射によって検出
することもできる。2次反射とは照射したスリット光の
半田面による反射光がTVカメラのレンズなどに反射し
て再び半田面に照射する現象であり、これが明るいほど
半田付状態が良好である可能性が高い。したがってこの
2次反射を推論ルールに組み入れるとともに、第12図
(C)に示すような2次反射の明るさに関するメンバー
シップ関数を用いることもできる。ただし半田付が不完
全な半田付部による2次反射も皆無ではないため、これ
を考慮したルールとする必要がある。
In the above embodiment, three types of membership functions were set to represent the height and degree of length of the solder fillet, but for example, as shown in FIGS. It is also possible to divide the degree of sag into four types. Further, as information representing the characteristic t'fxM of the soldered portion, the degree of gloss of the solder can also be detected by secondary reflection. Secondary reflection is a phenomenon in which the reflected light of the irradiated slit light on the solder surface is reflected by a TV camera lens, etc., and irradiates the solder surface again, and the brighter this is, the better the soldering condition is likely to be. Therefore, in addition to incorporating this secondary reflection into the inference rule, it is also possible to use a membership function related to the brightness of the secondary reflection as shown in FIG. 12(C). However, since secondary reflections due to incompletely soldered parts also occur, it is necessary to take this into account in the rules.

また、実施例ではRAMの特定領域を画像情報記憶エリ
アとしたが、DMA方弐により画像データを取り込む専
用の画像メモリを設けてもよい。
Further, in the embodiment, a specific area of the RAM is used as an image information storage area, but a dedicated image memory for capturing image data by DMA may be provided.

この場合、画像の読み取り速度が向上するため検査に要
する時間を短縮することができる。
In this case, since the image reading speed is improved, the time required for the inspection can be shortened.

(g>発明の効果 以上のようにこの発明によれば、回路基板上に実装され
た電子部品の半田付部の特徴■からファジィ推論により
電子部品の半田付良否を判定するだめの評価量を求める
ようにしたため、半田付の良否判定を容易に行うことが
できる。また、半田付良否の判定結果を良、不良、良で
も不良でもないの3段階で判定する場合、良でも不良で
もないとして判定された回路基板の半田付状態の特徴を
観察し、ファジィ推論に用いるメンバーシップ関数の形
や位置を修正することによって、良でも不良でもない評
価量に属する割合を低くして判定率を高めていくことが
可能となる。
(g> Effects of the Invention As described above, according to the present invention, the evaluation amount for determining the quality of soldering of electronic components by fuzzy inference from the characteristics (■) of the soldered parts of electronic components mounted on a circuit board This makes it easy to judge whether the soldering is good or bad.In addition, when judging the soldering quality in three stages: good, bad, and neither good nor bad, it is possible to easily judge whether the soldering is good or bad. By observing the characteristics of the determined soldering condition of the circuit board and modifying the shape and position of the membership function used for fuzzy inference, we can lower the proportion of evaluation quantities that are neither good nor bad and increase the determination rate. It becomes possible to go.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の構成を示すブロック図である。第2
図はこの発明の実施例である回路基板の半田面検査装置
による被検査部の様子を示す外観斜視図、第3図は同装
置の制御部のブロック図である。第4図は半田付部の形
状を示す図である。 第5図(A)〜(C)は半田付部の特@量の抽出方法を
説明するための図である。第6図および第7図は制御部
の処理手順を示すフローチャー1・である。第8図は実
施例において設定される推論ルールを示す図である。第
9図(A)〜(C)はメンバーシップ関数を示す図であ
る。第1O図はファジィ推論部の構成図、第1)図(A
)、  (B)はそれぞれファジィ演算部、デファジフ
ァイ部の構成図である。第12図(A)〜(C)は他の
実施例に係るメンバージップ関数を示す図である。 また第13図(A)〜(D)はファジィ推論部の動作を
説明するための図である。 ■ −TVカメラ、 一特1″&量抽出手段、 ファジィ推論手段(ファジィ推論部)
FIG. 1 is a block diagram showing the configuration of the present invention. Second
The figure is an external perspective view showing the appearance of a part to be inspected by a circuit board solder surface inspection apparatus according to an embodiment of the present invention, and FIG. 3 is a block diagram of a control section of the apparatus. FIG. 4 is a diagram showing the shape of the soldered portion. FIGS. 5(A) to 5(C) are diagrams for explaining a method for extracting a special quantity of a soldered portion. FIG. 6 and FIG. 7 are flowchart 1 showing the processing procedure of the control section. FIG. 8 is a diagram showing inference rules set in the embodiment. FIGS. 9A to 9C are diagrams showing membership functions. Figure 1O is a configuration diagram of the fuzzy inference section, Figure 1) (A
) and (B) are block diagrams of a fuzzy operation section and a defuzzify section, respectively. FIGS. 12A to 12C are diagrams showing member zip functions according to other embodiments. Further, FIGS. 13(A) to 13(D) are diagrams for explaining the operation of the fuzzy inference section. ■ -TV camera, one characteristic 1″&quantity extraction means, fuzzy inference means (fuzzy inference section)

Claims (1)

【特許請求の範囲】[Claims] (1)電子部品の半田付部の映像を撮像して画像情報を
生成する手段と、 この画像情報から電子部品の半田付部の特徴量を抽出す
る手段と、 前記特徴量からファジィ推論により電子部品の半田付良
否判定の評価量を求めるファジィ推論手段を設けたこと
を特徴とする回路基板の半田面検査装置。
(1) means for capturing an image of a soldered part of an electronic component to generate image information; means for extracting feature quantities of the soldered part of an electronic component from this image information; A solder surface inspection device for a circuit board, characterized in that it is provided with fuzzy inference means for obtaining an evaluation quantity for determining the quality of soldering of a component.
JP24496288A 1988-09-29 1988-09-29 Inspecting device for solder surface of circuit board Pending JPH0291505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24496288A JPH0291505A (en) 1988-09-29 1988-09-29 Inspecting device for solder surface of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24496288A JPH0291505A (en) 1988-09-29 1988-09-29 Inspecting device for solder surface of circuit board

Publications (1)

Publication Number Publication Date
JPH0291505A true JPH0291505A (en) 1990-03-30

Family

ID=17126544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24496288A Pending JPH0291505A (en) 1988-09-29 1988-09-29 Inspecting device for solder surface of circuit board

Country Status (1)

Country Link
JP (1) JPH0291505A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315907A (en) * 1991-04-15 1992-11-06 Matsushita Electric Ind Co Ltd Solder wetting form examining method
JPH0658725A (en) * 1992-08-04 1994-03-04 Aisin Seiki Co Ltd Detecting method of attribute of high-luminance area
JP2007291566A (en) * 2006-04-26 2007-11-08 Kanazawa Univ Garment
JP2009008578A (en) * 2007-06-29 2009-01-15 Toyota Motor Corp Printed circuit board inspecting device and method
US8149918B2 (en) 2005-11-10 2012-04-03 Electronics And Telecommunications Research Institute Method of estimating coded block pattern and method of determining block mode using the same for moving picture encoder
KR101501914B1 (en) * 2012-11-12 2015-03-12 주식회사 고영테크놀러지 Inspection method for solder joint

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315907A (en) * 1991-04-15 1992-11-06 Matsushita Electric Ind Co Ltd Solder wetting form examining method
JPH0658725A (en) * 1992-08-04 1994-03-04 Aisin Seiki Co Ltd Detecting method of attribute of high-luminance area
US8149918B2 (en) 2005-11-10 2012-04-03 Electronics And Telecommunications Research Institute Method of estimating coded block pattern and method of determining block mode using the same for moving picture encoder
JP2007291566A (en) * 2006-04-26 2007-11-08 Kanazawa Univ Garment
JP2009008578A (en) * 2007-06-29 2009-01-15 Toyota Motor Corp Printed circuit board inspecting device and method
KR101501914B1 (en) * 2012-11-12 2015-03-12 주식회사 고영테크놀러지 Inspection method for solder joint
US9221128B2 (en) 2012-11-12 2015-12-29 Koh Young Technology Inc. Method of inspecting a solder joint

Similar Documents

Publication Publication Date Title
JP7004145B2 (en) Defect inspection equipment, defect inspection methods, and their programs
EP1675067A2 (en) Image processing method, substrate inspection method, substrate inspection apparatus and method of generating substrate inspection data
JP3741672B2 (en) Image feature learning type defect detection method, defect detection apparatus, and defect detection program
JP3252857B2 (en) Automatic inspection method of semiconductor package
CN112750113B (en) Glass bottle defect detection method and device based on deep learning and linear detection
JP2005121546A (en) Defect inspection method
JPH0291505A (en) Inspecting device for solder surface of circuit board
JPH08327559A (en) Device and method for inspecting pattern
JP2002024802A (en) Image processing system
JP2710527B2 (en) Inspection equipment for periodic patterns
JP3419118B2 (en) Appearance inspection device
JPS63196980A (en) Device for inspecting soldering external appearance for printed circuit board
Anitha et al. Solder Joint Defect Detection in PCBA Chip Components Based on the Histogram Analysis
JP2711649B2 (en) Surface scratch detection method for inspection object
JPH0310107A (en) Inspecting method utilizing gradation pattern matching
JP2004163113A (en) Visual examination device of component for electronic circuit
JPH0886628A (en) Method for visual inspecition of solder applied to semiconductor chip lead using nural network
JP4354174B2 (en) Manufacturing method for electronic circuit components
JPH02140886A (en) Picture preprocessing device
JP2906454B2 (en) Object position detection method
JP2000097882A (en) Method and device for x-ray inspection
US6173071B1 (en) Apparatus and method for processing video data in automatic optical inspection
JPH0399251A (en) Mounted state recognizing apparatus
JP3171949B2 (en) Wire bonding inspection method
JPH05225337A (en) Method extracting boundary and device therefor