JPH0258888A - 厚膜配線基板 - Google Patents
厚膜配線基板Info
- Publication number
- JPH0258888A JPH0258888A JP63210984A JP21098488A JPH0258888A JP H0258888 A JPH0258888 A JP H0258888A JP 63210984 A JP63210984 A JP 63210984A JP 21098488 A JP21098488 A JP 21098488A JP H0258888 A JPH0258888 A JP H0258888A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- electrode
- conductive paste
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007639 printing Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 19
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000919 ceramic Substances 0.000 abstract description 2
- 238000007650 screen-printing Methods 0.000 abstract description 2
- 230000008602 contraction Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000010304 firing Methods 0.000 description 6
- 238000005336 cracking Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、厚膜配線基板に関し、具体的には表裏の接続
信頼性の高いスルーホール部を持つ厚膜配線基板に関す
る。
信頼性の高いスルーホール部を持つ厚膜配線基板に関す
る。
厚膜配線基板のスルーホール内にスルーホール電極を形
成する場合、基板の表面にマスクを重ね、スルーホール
の裏面側から吸引することによって基板の表面側に導電
ペーストをスクリーン印刷し、導電ペーストをスルーホ
ール内に吸引してその内周面に印刷し、また裏面側から
も導電ペーストをスクリーン印刷して裏面側の１を極ラ
ンドを形成している。このため、スルーホール内のスル
ーホール電極の膜厚は必ずしも均一でなく、導電ペース
トの厚く付着した部分などが生じている。
成する場合、基板の表面にマスクを重ね、スルーホール
の裏面側から吸引することによって基板の表面側に導電
ペーストをスクリーン印刷し、導電ペーストをスルーホ
ール内に吸引してその内周面に印刷し、また裏面側から
も導電ペーストをスクリーン印刷して裏面側の１を極ラ
ンドを形成している。このため、スルーホール内のスル
ーホール電極の膜厚は必ずしも均一でなく、導電ペース
トの厚く付着した部分などが生じている。
一方、従来の厚膜配線基板のスルーホール径は、０．５
〜０．４ ｍｍが最小であった。
〜０．４ ｍｍが最小であった。
従来のように０．５〜０．４ ｍｍを最小径とするスル
ーホール１２内に厚膜印刷によって導電ペースト１３を
塗布してスルーホール電極１４を形成しようとすると、
焼成時のペースト収縮量が比較的大きいため、第３図に
示すようにスルーホール１２内の導電ペースト１３が厚
く付着した部分で電極割れ１７（第３図には、エツジ割
れを示しである。）を生じ易く、この電極割れ１７によ
ってスルーホール電極１４が断線することがあり、十分
な信頼性を有していなかった。特に、基板１１としてレ
ーザ加工のアルミナ基板を用いた場合に、最も顕著に電
極割れを発生していた。
ーホール１２内に厚膜印刷によって導電ペースト１３を
塗布してスルーホール電極１４を形成しようとすると、
焼成時のペースト収縮量が比較的大きいため、第３図に
示すようにスルーホール１２内の導電ペースト１３が厚
く付着した部分で電極割れ１７（第３図には、エツジ割
れを示しである。）を生じ易く、この電極割れ１７によ
ってスルーホール電極１４が断線することがあり、十分
な信頼性を有していなかった。特に、基板１１としてレ
ーザ加工のアルミナ基板を用いた場合に、最も顕著に電
極割れを発生していた。
また、直径が０．５〜０．４ ｍｍのスルーホール１２
では、表裏の電極ランド１５．１５も含めると基板１１
上で非常に広い面積を占めることになり、基板１１の両
面を使用することによる配線基板の小型化のメリットを
十分に発揮することができなかった。
では、表裏の電極ランド１５．１５も含めると基板１１
上で非常に広い面積を占めることになり、基板１１の両
面を使用することによる配線基板の小型化のメリットを
十分に発揮することができなかった。
しかして、本発明は、スルーホールの電極割れをなくし
てスルーホールの接続信頼性を向上させ、さらに配線基
板の小型化のメリットを十分に発揮できるようにするこ
とにある。
てスルーホールの接続信頼性を向上させ、さらに配線基
板の小型化のメリットを十分に発揮できるようにするこ
とにある。
本発明の厚膜配線基板は、基板に直径０．１〜０．２
ａｍのスルーホールを設け、このスルーホール内に導電
ペーストを厚膜印刷してスルーホール電極を形成したこ
とを特徴としている。
ａｍのスルーホールを設け、このスルーホール内に導電
ペーストを厚膜印刷してスルーホール電極を形成したこ
とを特徴としている。
本発明にあっては、スルーホール径が０．１〜０．２
ｍｍの微小なスルーホールを形成しなので、スルーホー
ルに厚膜印刷された導電ペーストの焼成時の収縮量も寸
法に比例して小さくなり、導電ペーストの焼成時に電極
割れが生じなくなる。したがって、スルーホール電極の
断線が生じず、スルーホールの表裏の接続信頼性が向上
する。
ｍｍの微小なスルーホールを形成しなので、スルーホー
ルに厚膜印刷された導電ペーストの焼成時の収縮量も寸
法に比例して小さくなり、導電ペーストの焼成時に電極
割れが生じなくなる。したがって、スルーホール電極の
断線が生じず、スルーホールの表裏の接続信頼性が向上
する。
さらに、スルーホールの基板上での占有面積がスルーホ
ール径の２乗に比例して小さくなるので、全てのスルー
ホールの占有面積が小さくなった分だけ基板の面積を小
さくでき、配線基板の一層の小型化を図ることができる
。
ール径の２乗に比例して小さくなるので、全てのスルー
ホールの占有面積が小さくなった分だけ基板の面積を小
さくでき、配線基板の一層の小型化を図ることができる
。
また、スルーホール径が０．１ｍｍ以上あれば、スルー
ホール内への導電ペーストの印刷にも支障がない。
ホール内への導電ペーストの印刷にも支障がない。
以下、本発明の実施例を添付図に基づいて詳述する。
基板１は、この実施例ではアルミナ基板等のセラミック
基板が用いられている。この基板１の所望位置には、直
径ｄが０．１〜０．２ ｍｍのスルーホール２が穿孔さ
れている。アルミナ基板の場合には、例えばレーザによ
る孔あけ加工でスルーホール２を設けることができる。
基板が用いられている。この基板１の所望位置には、直
径ｄが０．１〜０．２ ｍｍのスルーホール２が穿孔さ
れている。アルミナ基板の場合には、例えばレーザによ
る孔あけ加工でスルーホール２を設けることができる。
このスルーホール２には、第１図に示すようにＡｇＰｄ
系、 Ｃｕ系等の導電ペースト３をスクリーン印刷によ
って塗布し、乾燥後に焼成してスルーホール電極４を形
成しである。この実施例では、スルーホール電８ｉ４は
、基板１の表裏面にそれぞれ電極ランド５，５を設けら
れており、中心には通孔６がおいている。
系、 Ｃｕ系等の導電ペースト３をスクリーン印刷によ
って塗布し、乾燥後に焼成してスルーホール電極４を形
成しである。この実施例では、スルーホール電８ｉ４は
、基板１の表裏面にそれぞれ電極ランド５，５を設けら
れており、中心には通孔６がおいている。
しかして、スルーホール２が０．１〜０．２ ｍｍとい
うような微細なスルーホール径であると、導電ペースト
３を塗布乾燥後に焼成した場合、導電ペースト３の焼成
に伴う収縮量もスルーホール径の微細化に伴って小さく
なるので、電極割れが発生しない、したがって、基板１
の表裏での断線などが生じることがなく、高い接続信頼
性が得られるのである。また、スルーホール径が０．４
ｍｍ （従来例の最小値）であると、基板１上でスルー
ホール２の占める孔面積はＯ，１２６ｍｍ”であるが、
スルーホール径ｄを０．１■■にすると、スルーホール
る孔面積は０．００８ｍｍ”となり、スルーホール２の
占有面積は約１／１６となり、スルーホール２の占有面
積はスルーホール径の２乗に比例して極めて小さくなる
．したがって、スルーホール２の占有面積が小さくなっ
た分だけ配線基板に余分なスペースが生じ、それだけ配
線基板の小型化を図ることができるのである。
うような微細なスルーホール径であると、導電ペースト
３を塗布乾燥後に焼成した場合、導電ペースト３の焼成
に伴う収縮量もスルーホール径の微細化に伴って小さく
なるので、電極割れが発生しない、したがって、基板１
の表裏での断線などが生じることがなく、高い接続信頼
性が得られるのである。また、スルーホール径が０．４
ｍｍ （従来例の最小値）であると、基板１上でスルー
ホール２の占める孔面積はＯ，１２６ｍｍ”であるが、
スルーホール径ｄを０．１■■にすると、スルーホール
る孔面積は０．００８ｍｍ”となり、スルーホール２の
占有面積は約１／１６となり、スルーホール２の占有面
積はスルーホール径の２乗に比例して極めて小さくなる
．したがって、スルーホール２の占有面積が小さくなっ
た分だけ配線基板に余分なスペースが生じ、それだけ配
線基板の小型化を図ることができるのである。
第２図に示すものは本発明の他側である。この実施例で
は、基板１に設けられた直径０．１〜０．２ｍｅのスル
ーホール２内に導電ペースト３を充填印刷し、スルーホ
ール２内にスルーホール電極４が詰まったようになって
いる。この実施例においても、スルーホール径ｄを０．
１〜０．２ ｍｍにしておけば、導電ペースト３の焼成
時の収縮量が小さいために電極割れが生じない。
は、基板１に設けられた直径０．１〜０．２ｍｅのスル
ーホール２内に導電ペースト３を充填印刷し、スルーホ
ール２内にスルーホール電極４が詰まったようになって
いる。この実施例においても、スルーホール径ｄを０．
１〜０．２ ｍｍにしておけば、導電ペースト３の焼成
時の収縮量が小さいために電極割れが生じない。
〔発明の効果〕
本発明によれば、電極割れの生じない、接続信頼性の高
いスルーホール部をもつ厚膜配線基板を得ることができ
る。しかも、基板上におけるスルーホールの占有面積が
スルーホール径の２乗に比例して小さくなるので、配線
基板の一層の小型化を図ることができる。
いスルーホール部をもつ厚膜配線基板を得ることができ
る。しかも、基板上におけるスルーホールの占有面積が
スルーホール径の２乗に比例して小さくなるので、配線
基板の一層の小型化を図ることができる。
第１図は本発明の一実施例におけるスルーホール部分の
断面図、第２図は本発明の他側におけるスルーホール部
分の断面図、第３図は従来例の断面図である。 １・・・基板 ２・・・スルーホール３・・
・導電ペースト ４・・・スルーホール電極特許出願
人 株式会社 村田製作所 代理人 弁理士 中 野 雅 房
断面図、第２図は本発明の他側におけるスルーホール部
分の断面図、第３図は従来例の断面図である。 １・・・基板 ２・・・スルーホール３・・
・導電ペースト ４・・・スルーホール電極特許出願
人 株式会社 村田製作所 代理人 弁理士 中 野 雅 房
Claims (1)
- （１）基板に直径０．１〜０．２ｍｍのスルーホールを
設け、このスルーホール内に導電ペーストを厚膜印刷し
てスルーホール電極を形成したことを特徴とする厚膜配
線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210984A JPH0258888A (ja) | 1988-08-25 | 1988-08-25 | 厚膜配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210984A JPH0258888A (ja) | 1988-08-25 | 1988-08-25 | 厚膜配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258888A true JPH0258888A (ja) | 1990-02-28 |
Family
ID=16598385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63210984A Pending JPH0258888A (ja) | 1988-08-25 | 1988-08-25 | 厚膜配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258888A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528637U (ja) * | 1991-03-08 | 1993-04-16 | シチズン時計株式会社 | インクジエツトヘツドの駆動電極引き出し構造 |
| JPH0536869U (ja) * | 1991-10-14 | 1993-05-18 | 日本電気株式会社 | プリント配線板 |
| WO2006055996A2 (de) * | 2004-11-23 | 2006-06-01 | Nessler Medizintechnik Gmbh | Verfahren zur durchkontaktierung eines elektrisch isolierenden trägermaterials |
| AT501429A1 (de) * | 2004-11-23 | 2006-08-15 | Nessler Medizintechnik Gmbh | Verfahren zur durchkontaktierung |
| DE112011102024T5 (de) | 2010-06-15 | 2013-06-06 | Denki Kagaku Kogyo Kabushiki Kaisha | Abdeckband |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117004A (ja) * | 1982-12-24 | 1984-07-06 | 株式会社日立製作所 | スルーホール充填用ペーストおよびそれを用いたセラミック配線基板 |
| JPH0210795A (ja) * | 1988-06-29 | 1990-01-16 | Goyo Denshi Kogyo Kk | スルーホール印刷装置 |
-
1988
- 1988-08-25 JP JP63210984A patent/JPH0258888A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117004A (ja) * | 1982-12-24 | 1984-07-06 | 株式会社日立製作所 | スルーホール充填用ペーストおよびそれを用いたセラミック配線基板 |
| JPH0210795A (ja) * | 1988-06-29 | 1990-01-16 | Goyo Denshi Kogyo Kk | スルーホール印刷装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528637U (ja) * | 1991-03-08 | 1993-04-16 | シチズン時計株式会社 | インクジエツトヘツドの駆動電極引き出し構造 |
| JPH0536869U (ja) * | 1991-10-14 | 1993-05-18 | 日本電気株式会社 | プリント配線板 |
| WO2006055996A2 (de) * | 2004-11-23 | 2006-06-01 | Nessler Medizintechnik Gmbh | Verfahren zur durchkontaktierung eines elektrisch isolierenden trägermaterials |
| AT501429A1 (de) * | 2004-11-23 | 2006-08-15 | Nessler Medizintechnik Gmbh | Verfahren zur durchkontaktierung |
| WO2006055996A3 (de) * | 2004-11-23 | 2006-11-30 | Nessler Medizintechnik Gmbh | Verfahren zur durchkontaktierung eines elektrisch isolierenden trägermaterials |
| DE112011102024T5 (de) | 2010-06-15 | 2013-06-06 | Denki Kagaku Kogyo Kabushiki Kaisha | Abdeckband |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258888A (ja) | 厚膜配線基板 | |
| JP2000299560A (ja) | セラミック回路板の製造方法 | |
| JP2005050895A (ja) | セラミック電子部品およびその製造方法 | |
| JPH0786739A (ja) | 多層セラミック基板の製造方法 | |
| JPS602365A (ja) | スクリ−ン印刷治具 | |
| JPH0621271Y2 (ja) | 厚膜配線基板 | |
| JPH02158194A (ja) | 多層セラミック回路基板 | |
| JP2976088B2 (ja) | 側面電極を有する表面実装用部品とその製造方法 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0582935A (ja) | プリント配線板 | |
| JPH0385793A (ja) | 厚膜配線板の外部端子形成方法 | |
| JPH0272690A (ja) | 厚膜回路印刷基板 | |
| JP2005150652A (ja) | 回路基板 | |
| JP4924055B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0586879B2 (ja) | ||
| JP2006135139A (ja) | 積層型電子部品 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| JPS6124296A (ja) | 厚膜ハイブリツドｉｃ | |
| JP2001155948A (ja) | 積層チップ部品の製造方法 | |
| JPH0518280B2 (ja) | ||
| JPH0669061A (ja) | 表面実装部品 | |
| JPH01189194A (ja) | 混成集積回路スルーホール形成方法 | |
| JPH10107442A (ja) | 回路基板の製造方法 | |
| JPH0629660A (ja) | 多層配線基板の製造方法 |