[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0234918A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0234918A
JPH0234918A JP63185005A JP18500588A JPH0234918A JP H0234918 A JPH0234918 A JP H0234918A JP 63185005 A JP63185005 A JP 63185005A JP 18500588 A JP18500588 A JP 18500588A JP H0234918 A JPH0234918 A JP H0234918A
Authority
JP
Japan
Prior art keywords
silicon substrate
gas
barrier layer
oxygen
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63185005A
Other languages
English (en)
Other versions
JPH0666287B2 (ja
Inventor
Minoru Inoue
實 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63185005A priority Critical patent/JPH0666287B2/ja
Priority to EP89401978A priority patent/EP0353120A1/en
Priority to KR1019890010029A priority patent/KR920005805B1/ko
Priority to US07/383,511 priority patent/US4976839A/en
Publication of JPH0234918A publication Critical patent/JPH0234918A/ja
Publication of JPH0666287B2 publication Critical patent/JPH0666287B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕　　　　　　　　　　　　　　　　　　　　
　本発明は、シリコン基板とアルミニウム薄膜型シリコ
ン基板とアルミニウム薄膜電極との間に　　極との間に
介在するバリヤ層に関する。
〔従来の技術〕
高集積化３高密度化にともない、半導体装置における金
属電極および配線が微細化しつつある。
従来、シリコン基板との接続を構成する金属電極には１
〜２重景％程度のシリコンが添加されたアルミニウム薄
膜が用いられていた。このシリコンの添加は、シリコン
基板がアルミニウム電極に拡散するのを防止するために
、あらかじめアルミニウム薄膜中におけるシリコン濃度
を高くしておくことを目的として行われる。
しかしながら、アルミニウム薄膜１掻が形成された後の
種々の熱処理工程において、アルミニウム薄膜中で固溶
限界以上になったシリコンの析出がコンタクト窓内で生
じる。シリコンは高抵抗であるため、このような析出シ
リコンにより、アルミニウム薄膜と電極窓の有効接触面
積が減少し。
シリコン基板との接触抵抗が高くなる。
〔発明が解決しようとする課題〕
これに対して、シリコン基板とアルミニウム電極との間
に、相互拡散を防止するためのバリヤ層を設けることが
行われている。このようなバリヤ層として高融点金属の
窒化物や炭化物あるいは硼化物の薄膜が最近注目されて
いる。これらの薄膜は１通常、高融点金属をターゲット
とする反応性スパッタリングにより形成される。しかし
８反応性スパッタリングは、一般に１反応性ガスの分圧
。
ターゲットに供給する電力、基板温度、基板電位等多く
の条件によって形成される薄膜の特性が変化しやすい。
このため、バリヤ層としての特性の再現性が充分でない
欠点があった。
上記のように９反応性スパッタリングにより形成された
バリヤ層の特性を安定化させるために。
堆積後に薄膜を酸素を含有する雰囲気中で熱処理するこ
とも行われている。しかしながら、従来は薄膜堆積後、
スパッタリング装置から大気中に取り出し、これを熱処
理する方法が採用されていたため、工程数の増加や、多
数の基板を取り扱う上での工数の増加あるいは塵埃によ
る基板の汚染等が避けられない問題があった。
本発明は堆積後に特別の熱処理を行うことなくシリコン
基板とアルミニウム薄膜の相互拡散に対してすぐれた阻
止機能を有するバリヤ層を形成可能とすることを目的と
する。
〔課題を解決するための手段〕
上記目的は、アルゴン等の不活性ガスに窒素化合物、炭
素化合物または硼素化合物のガスを添加して成る雰囲気
中でシリコン基板を所定温度に加熱するとともに、該シ
リコン基板に対して該雰囲気を介して対向するように配
置された高融点金属から成るターゲットをスパッタリン
グさせることにより、該シリコン基板上に該高融点金属
の窒化物、炭化物または硼化物から成るバリヤ層を堆積
する工程と、該バリヤ層が形成された該シリコン基板上
にアルミニウム薄膜を堆積する工程とを含むことを特徴
とする本発明に係る半導体装置の製造方法によって達成
される。
〔作　用〕
反応性スパッタリングにより該高融点金属の窒化物、炭
化物または硼化物から成るバリヤ層をシリコン基板上に
堆積するに際して、シリコン基板をあらかじめ３５０℃
程度以上の温度に加熱しておき１反応性ガスに酸素を副
成分として添加することによって、膜形成後の熱処理を
施さなくとも良好な特性を有するバリヤ層が得られる。
〔実施例〕
以下本発明の実施例を図面を参照して説明する。
第１図は本発明を実施するために用いた反応性スパッタ
リング装置の概要構成を示す模式図であって１例えばス
テンレスから成る真空容器１の内部には、電極２と試料
台４が設置されている。電極２には１例えば金属チタン
（Ｔｉ）等の高融点金属から成るターゲラ１−２Ａが固
定して取り付けられている。２Ｂは真空容器１と同電位
にされたシールドである。一方、試料台４にはバリヤ層
を構成する薄膜が堆積されるシリコン基板３が、ターゲ
・７１−２Ａと所定距離の空間を隔てそ対向するように
取り付けられている。シリコン基板３は１例えばその背
後からヒータ５によって加熱され、所定温度に保持され
る。
真空容器１内部は排気管８を通じて１図示しない排気装
置により高真空に排気可能とされている。
また、真空容器１にはガス導入管６Ａ、　６Ｂ、　６Ｃ
が取り付けられている。ガス導入管６Ａからは９例えば
アルゴン（Ａｒ）ガスのような不活性ガスが、ガス導入
管６Ｂからは１例えばバリヤ層として窒化物薄膜を形成
する場合には窒素（Ｎ２）が、ガス４入管６Ｃからは酸
素（０□）がそれぞれ導入される。
真空容器１内に所定の各ガスを導入し、直流電源７から
電極２に約５〜７ＫＶの直流の負電圧を印加することに
よりガスプラズマが発生し、ターゲット静がスパッタさ
れるとともに、前記導入ガス等と反応して窒化膜等がシ
リコン基板３に堆積する。
次に、窒化チタン（ＴｉＮ）膜を形成する場合を例とし
て、上記の反応性スパッタリングの具体的な条件をまと
めて示す。
ターゲット２Ａ：直径８インチ、純度９９．９９％の金
属チタン シリコン基板３：直径４インチ ターゲット２Ａ−シリコン基板３間距離：　５５ｃｍ導
入ガス：アルゴン、窒素、酸素 窒素分圧（流量比）：５０〜７５％ 酸素分圧（流量比）＝２〜５％ 導入ガス全圧：　１〜５　ｍｍＴｏｒｒターゲット２Ａ
供給電力；３〜７ＫＷ シリコン基板３温度：３５０℃ ＴｉＮ膜厚；５００〜２０００人 なお、窒化チタン以外のバリヤ層として用い得る材料と
しては次表の組合せが挙げられる。
ターゲット　窒化物　　炭化物　　硼化物Ｔｉ　　　　
（ＴｉＮ）　　　　ＴｉＣＴｉＢＴａ　　　　　ＴａＮ
　　　　ＴａＣＴａｆｌＺｒ　　　　　　　ＺｒＮ　　
　　　　　ＺｒＣＺｒＢＨｆ　　　　　ＨｆＮ　　　　
ＨｆＣＨｆＢＷ　　　　　　　　ＷＮ　　　　　　　Ｗ
ＣＷＢＴａ：　タンタル、　Ｚｒ：　ジルコニウム、　
Ｈｆ：ハフニウム、Ｗ：タングステン 炭化物および硼化物を形成する場合には、窒素を、それ
ぞれ、気体状の炭素化合物９例えばメタン（ＣＩ＋４．
）および気体状の硼素化合物２例えばジボラン（Ｂ２Ｈ
６）で置き換えればよい。
第２図は本発明によって形成されたバリヤ層を介して接
続されたシリコン基板とアルミニウム電極とを示す断面
図である。シリコン基板１１上にはＳｉＯ□またはＰＳ
に　（ｉ珪酸ガラス）から成る絶縁層１２が形成されて
おり、絶縁層１２の所定位置に開口１３が設けられてい
る。絶縁層１２上および開口１３内には３例えば純アル
ミニウム、チタンまたは多結晶シリコン薄膜から成るコ
ンタクト層１４と、前記高融点金属の窒化物等から成る
バリヤ層１５と、アルミニウムから成る電極層１６が堆
積されている。コンタクト層１４ないし電極層１６は所
定の電極および配線形状をなすようにパターンニングさ
れている。
このようにして、アルミニウム電極層１６は前記条件で
形成された本発明に係るバリヤ層１５を介してシリコン
基板１１と接続されている。なお、コンタクト層１４は
、シリコン基板内に設けられた拡散層に対してオーミッ
ク接触を形成するために設けられたものであって１本発
明者によりすでに開示されている（特願昭６２−１６５
７９５．昭和６２年年子７月０日付）。
上記のように１本発明においては、加熱されたシリコン
基板上にバリヤ層を堆積することにより。
すぐれた特性を有するバリヤ層が得られる。この場合、
バリヤ層形成後の熱処理を必要としない。
高温に加熱されたシリコン基板に窒化物等の薄膜を堆積
すると、膜の結晶化が進み緻密化するため。
シリコン基板とアルミニウム電極との相互拡散が起こり
難くなることは、上記出願においてすでに示唆されてい
る。本発明においては、基板温度を３５０℃以上とし１
反応性スパッタリングを行う雰囲気に副成分として酸素
を添加することにより。
シリコン基板−アルミニウム電極間の相互拡散をより起
こり難くシ、バリヤ性を一層向上可能とした。
本発明によるバリヤ層を備えたシリコン基板−アルミニ
ウム電極の熱的安定性を試験したところ。
４８０℃で９０分間の加熱後においても相互拡散は認め
られなかった。これは、バリヤ層を構成する窒化物等の
薄膜中の結晶粒界や結晶欠陥に酸素が捕捉されているた
め、シリコン原子やアルミニウム原子の移動が妨げられ
、シリコン基板−アルミニウム電極間の相互拡散がより
起こり難くなったことを示すものと考えられる。
なお、一般に、薄膜中に酸素が多く取り込まれると膜抵
抗が増加する。第３図は１反応性スパッタリングにおけ
るガスに添加する酸素の流量と堆積される膜の比抵抗の
関係を示すグラフであって。
添加する酸素の流量、すなわち、スパッタリング雰囲気
中における酸素濃度が増すにしたがって膜抵抗が増加す
る傾向を示している。同図においてパラメータは基板温
度であり１高温度の基板に堆積する膜はど比抵抗が小さ
い。本発明のように、３５０℃以上の高温のシリコン基
板にバリヤ層を堆積することによって、酸素添加による
膜抵抗の増加は充分に補償できることが分かる。
〔発明の効果〕
本発明によれば９層堆積後の熱処理を行うことなくすぐ
れたバリヤ性と低抵抗性を有するバリヤ層を形成するこ
とができ、高集積度・高密度の半導体装置の製造工程の
簡略化を可能とするとともに、装置の信頼性ならびに性
能の向上を可能とする効果がある。
【図面の簡単な説明】
第１図は本発明を実施するために用いた反応性スパッタ
リング装置の概要構成を示す模式図。 第２図は本発明によるバリヤ層を備えたシリコン基板と
アルミニウム電極構造を示す断面図。 第３図は反応性スパッタリング雰囲気に対する添加酸素
流量と堆積膜の比抵抗の関係を示すグラフ である。 図において。 ■は真空容器。 ２は電極。 ２Ａはターゲット ２Ｂはシールド。 ３と１１はシリコン基板。 ４は試料台。 ５はヒータ。 ６Ａ、　６Ｂ、　６Ｇはガス忠入管。 ７は直流電源。 ８は排気管。 １２は絶縁層。 １３ば開口。 １４はコンタクト層。 １５はバリヤ層。 １６は電極層 である。 伴入先へ １４し６月のＴ□力１ジ（二用いに反１八シ′ロスバ・
ンクリンク′茨！寡　１３ ￥Ｊ　２　図

Claims (1)

  1. 【特許請求の範囲】 不活性ガスに窒素化合物、炭素化合物または硼素化合物
    のガスと酸素が添加されて成る雰囲気中でシリコン基板
    を所定温度に加熱するとともに、該シリコン基板に対し
    て該雰囲気を介して対向するように配置された高融点金
    属から成るターゲットをスパッタリングさせることによ
    り、該シリコン基板上に該高融点金属の窒化物、炭化物
    または硼化物から成るバリヤ層を堆積する工程と、該バ
    リヤ層が形成された該シリコン基板上にアルミニウム薄
    膜を堆積する工程 とを含むことを特徴とする半導体装置の製造方法。
JP63185005A 1988-07-25 1988-07-25 半導体装置の製造方法 Expired - Lifetime JPH0666287B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63185005A JPH0666287B2 (ja) 1988-07-25 1988-07-25 半導体装置の製造方法
EP89401978A EP0353120A1 (en) 1988-07-25 1989-07-10 A method of forming a barrier layer between a silicon substrate and an aluminium electrode of a semiconductor device
KR1019890010029A KR920005805B1 (ko) 1988-07-25 1989-07-14 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법
US07/383,511 US4976839A (en) 1988-07-25 1989-07-24 Method of forming a barrier layer between a silicon substrate and an aluminum electrode of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63185005A JPH0666287B2 (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0234918A true JPH0234918A (ja) 1990-02-05
JPH0666287B2 JPH0666287B2 (ja) 1994-08-24

Family

ID=16163109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63185005A Expired - Lifetime JPH0666287B2 (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4976839A (ja)
EP (1) EP0353120A1 (ja)
JP (1) JPH0666287B2 (ja)
KR (1) KR920005805B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04368126A (ja) * 1991-06-10 1992-12-21 Kaho Denshi Kofun Yugenkoshi 金属障壁層の酸素プラズマ充填法
JPH05109656A (ja) * 1990-06-29 1993-04-30 Samsung Electron Co Ltd 非晶質窒化チタン膜を用いた金属配線形成方法
JP2008098522A (ja) * 2006-10-13 2008-04-24 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2011153374A (ja) * 2009-12-29 2011-08-11 Canon Anelva Corp 金属膜を埋め込む工程を有する電子部品の製造方法
US8835296B2 (en) 2009-12-29 2014-09-16 Canon Anelva Corporation Electronic component manufacturing method including step of embedding metal film

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US5268329A (en) * 1990-05-31 1993-12-07 At&T Bell Laboratories Method of fabricating an integrated circuit interconnection
EP0459690A1 (en) * 1990-05-31 1991-12-04 AT&T Corp. Integrated circuit interconnection
US7335570B1 (en) * 1990-07-24 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US5086016A (en) * 1990-10-31 1992-02-04 International Business Machines Corporation Method of making semiconductor device contact including transition metal-compound dopant source
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
US5231306A (en) * 1992-01-31 1993-07-27 Micron Technology, Inc. Titanium/aluminum/nitrogen material for semiconductor devices
DE69327600T2 (de) * 1992-02-28 2000-06-21 Stmicroelectronics, Inc. Herstellungsverfahren von Submikronkontakten
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5329161A (en) * 1992-07-22 1994-07-12 Vlsi Technology, Inc. Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Methode zur Herstellung eines Metallkontaktes
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5877031A (en) * 1994-07-07 1999-03-02 Hyundai Electronics Industries Co, Ltd Method for forming a metallic barrier layer in semiconductor device
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5895266A (en) 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US6204171B1 (en) 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US20040222525A1 (en) * 1997-03-14 2004-11-11 Rhodes Howard E. Advanced VLSI metallization
US5925225A (en) * 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
TW406317B (en) * 1997-06-27 2000-09-21 Siemens Ag Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer
US6010960A (en) * 1997-10-29 2000-01-04 Advanced Micro Devices, Inc. Method and system for providing an interconnect having reduced failure rates due to voids
US6346175B1 (en) 1997-11-20 2002-02-12 International Business Machines Corporation Modification of in-plate refractory metal texture by use of refractory metal/nitride layer
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JP4947834B2 (ja) * 1997-11-26 2012-06-06 アプライド マテリアルズ インコーポレイテッド ダメージフリー被覆刻設堆積法
JP3374901B2 (ja) * 1998-02-27 2003-02-10 日本電気株式会社 半導体装置
WO1999053114A1 (en) * 1998-04-10 1999-10-21 Applied Materials, Inc. Continuous process for sputtering tantalum nitride films
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US6337151B1 (en) 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6583460B1 (en) 2000-08-29 2003-06-24 Micron Technology, Inc. Method of forming a metal to polysilicon contact in oxygen environment
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6599835B1 (en) * 2001-07-13 2003-07-29 Advanced Micro Devices, Inc. Testing dielectric and barrier layers for integrated circuit interconnects
WO2003029515A2 (en) 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US7162302B2 (en) 2002-03-04 2007-01-09 Nanoset Llc Magnetically shielded assembly
US7091412B2 (en) 2002-03-04 2006-08-15 Nanoset, Llc Magnetically shielded assembly
US20040164291A1 (en) * 2002-12-18 2004-08-26 Xingwu Wang Nanoelectrical compositions
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
JP2007523994A (ja) 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
US20060105016A1 (en) * 2004-11-12 2006-05-18 Gray Robert W Device compatible with magnetic resonance imaging

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS499972A (ja) * 1972-05-17 1974-01-29

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783248A (en) * 1987-02-10 1988-11-08 Siemens Aktiengesellschaft Method for the production of a titanium/titanium nitride double layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS499972A (ja) * 1972-05-17 1974-01-29

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109656A (ja) * 1990-06-29 1993-04-30 Samsung Electron Co Ltd 非晶質窒化チタン膜を用いた金属配線形成方法
JPH04368126A (ja) * 1991-06-10 1992-12-21 Kaho Denshi Kofun Yugenkoshi 金属障壁層の酸素プラズマ充填法
JP2008098522A (ja) * 2006-10-13 2008-04-24 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2011153374A (ja) * 2009-12-29 2011-08-11 Canon Anelva Corp 金属膜を埋め込む工程を有する電子部品の製造方法
US8835296B2 (en) 2009-12-29 2014-09-16 Canon Anelva Corporation Electronic component manufacturing method including step of embedding metal film

Also Published As

Publication number Publication date
EP0353120A1 (en) 1990-01-31
US4976839A (en) 1990-12-11
JPH0666287B2 (ja) 1994-08-24
KR900002442A (ko) 1990-02-28
KR920005805B1 (ko) 1992-07-18

Similar Documents

Publication Publication Date Title
JPH0234918A (ja) 半導体装置の製造方法
EP0157052B1 (en) Low resistivity tungsten silicon composite film
US4359490A (en) Method for LPCVD co-deposition of metal and silicon to form metal silicide
US4851295A (en) Low resistivity tungsten silicon composite film
JP3055242B2 (ja) 半導体装置およびその製造方法
JPS62142770A (ja) タングステンシリサイドフィルムをデポジションする方法
KR960005681B1 (ko) 반도체 메모리 장치의 캐패시터 제조방법
JPH03111571A (ja) 堆積膜形成法
JPH0641631B2 (ja) 酸化タンタル膜の化学気相成長法および化学気相成長装置
JPS5884111A (ja) ケイ素の改良されたプラズマ析出法
JP2518406B2 (ja) 容量絶縁膜の形成方法
JPH0194657A (ja) 半導体装置用電極・配線
JPH03110842A (ja) 堆積膜形成法
JP3282204B2 (ja) アルミニウム系合金膜の成膜方法
JPH0414493B2 (ja)
JPH025521A (ja) 半導体装置の製造方法
JPH05175157A (ja) チタン系化合物の成膜方法
JP2907236B2 (ja) 半導体装置の製造方法
JPS63128732A (ja) 金属シリサイド膜の形成方法
JPH06120355A (ja) 半導体装置の製造方法
JPH03278431A (ja) 半導体装置の製造方法
JPS61203652A (ja) 半導体装置の製造方法
JPH01309321A (ja) 金属配線構造の形成方法
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JP2841457B2 (ja) アルミニウム膜の形成方法