JP2008098522A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

Abstract

【課題】メタルキャップ層の信頼性と生産性とを向上させた半導体装置の製造方法及び半導体装置の製造装置を提供する。
【解決手段】ＺｒＢターゲットをＡｒガスでスパッタし、第２層間絶縁膜１１と、第１配線１３と、にＺｒＢｘ（ｘ＝０．５〜４．０）を主成分にした共通する第１メタルキャップ層１６を積層した。また、ＺｒＢターゲットをＡｒガスでスパッタし、ハードマスク３２と、第２配線３４と、にＺｒＢｘ（ｘ＝０．５〜４．０）を主成分にした共通する第２メタルキャップ層３７を積層した。
【選択図】図１

Description

本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。

半導体装置では、微細化や多層化の進展に伴い、電流密度の増加によるエレクトロマイクレーション（ＥＭ：Electro migration）が深刻化する。高いＥＭ耐性を有する銅（Ｃ
ｕ）の多層配線技術は、半導体装置を高集積化させる上で不可欠である。

Ｃｕ配線の製造工程には、配線形状に応じたトレンチを予め絶縁層に形成し、該トレンチにＣｕを充填して配線を形成する、いわゆるダマシン（Damascene）法が利用される。
あるいは、配線用のトレンチにビアホール（Via-Hole）を予め形成し、トレンチとビアホールの双方にＣｕを充填して配線とビアコンタクトとを同時に形成する、いわゆるデュアルダマシン（Dual-Damascene）法が利用される。

ダマシンプロセス後のＣｕ配線には、Ｃｕ配線と、Ｃｕ配線上の絶縁層（低誘電率膜：Low-k 膜）と、の間にＳｉＣやＳｉＮなどのキャップ層が利用される。キャップ層は、Ｃｕ配線表面の酸化防止膜、Ｃｕの拡散防止膜、ビアホールのエッチストップ膜として機能する。一方、これらＳｉＣやＳｉＮなどの絶縁膜からなるキャップ層は、Ｃｕ配線との間の密着性が弱いために、Ｃｕ配線の信頼性を低下させる。また、ビアホール形成時のエッチング工程を複雑にして、半導体装置の生産性を損なうといった問題を招く。

そこで、Ｃｕ多層配線技術では、上記の問題を解消させるため、従来より、Ｃｕ配線上のキャップ層に金属材料を適用する提案がなされている。金属材料からなるキャップ層（以下単に、メタルキャップ層という。）には、Ｃｕ配線との間の密着性が高いこと、比抵抗値が低いこと、バリア性が高いこと（Low-k 膜からの水分やＣｕ配線からのＣｕ原子に対するバリア性が高いこと）、Ｃｕ配線上にのみ形成される選択性を有すること、が要求される。

特許文献１は、無電解メッキ法を利用し、Ｃｕ配線表面に選択的にコバルトタングステンリン（ＣｏＷＰ）を析出させ、さらに、ＣｏＷＰ層の表面をサリサイド化してメタルキャップ層を形成する。これにより、メタルキャップ層としての密着性、導電性、バリア性、成膜選択性を満たすことができ、かつ、メタルキャップ層（ＣｏＷＰ層）の耐酸化性を向上させることができる。
特開２００２−４３３１５号公報

しかしながら、特許文献１は、成膜選択性を得るために、無電解メッキ法を利用する。無電解メッキ法では、メタルキャップ層の形状や膜厚が、薬液の濃度や酸化還元雰囲気などの影響を大きく受ける。この結果、メタルキャップ層の析出状況が、Ｃｕ配線の粗密、表面積、形状などに応じて大きく変動し、隣接するメタルキャップ層の短絡やＣｕ配線の被覆不足を招く問題があった。

また、無電解メッキ法は、成膜選択性を実現させるために、ダマシンプロセス後のＣｕ配線の表面やLow-k 膜の表面など、薬液に浸漬させる表面を極めて清浄な状態にさせる必要がある。そのため、清浄化に伴う表面処理工程の増加を招き、半導体装置の生産性を損なう問題があった。

本願発明は、上記問題を解決するためになされたものであって、メタルキャップ層の信頼性と生産性とを向上させた半導体装置の製造方法及び半導体装置の製造装置に関するものである。

ＺｒＢｘ膜（ｘ＝０．５〜４．０）は、強固なＺｒ−Ｂ結合により高い耐酸化性を有し、かつ、高い導電性（数［μΩ・ｃｍ］）を有する。本発明者は、メタルキャップ材料の１つとしてＺｒＢｘを検討する中で、ＺｒＢｘ膜（ｘ＝０．５〜４．０）が金属配線に対する良好な密着性と高いバリア性とを有し、かつ、その導電性が下地の導電性に大きく依存することを見出した。

すなわち、本発明者は、ＺｒＢｘ膜（ｘ＝０．５〜４．０）が、良好な密着性、高い導電性、高いバリア性を有し、かつ、金属膜上（例えば、Ｃｕ配線上）で高い導電性を有し、絶縁膜上（例えば、Low-k 膜上やハードマスク上）で高い絶縁性を有することを見出した。

上記目的を達成するため、請求項１に記載の発明では、素子領域を有した半導体基板に絶縁層を積層する絶縁層工程と、前記絶縁層に凹部を形成する凹部工程と、前記凹部に金属層を埋め込む金属層工程と、前記絶縁層の表面と、前記金属層の表面と、を略同一面に平坦化する平坦化工程と、ＺｒとＢとを主成分にしたターゲットをスパッタし、平坦化した前記絶縁層の表面と、平坦化した前記金属層の表面と、にＺｒＢｘ（ｘ=０．５〜４．
０）を主成分にした共通するメタルキャップ層を積層するメタルキャップ層工程と、を備えたことを要旨とする。

この構成によれば、ＺｒとＢとを主成分にしたターゲットを用い、ＺｒＢｘ（ｘ=０．
５〜４．０）を主成分にしたメタルキャップ層をスパッタ成膜により形成させることができる。すなわち、ＺｒＢｘ膜の組成比をターゲットの組成比により調整させることができ、メタルキャップ層を所望する組成比（ｘ=０．５〜４．０）で確実に形成させることが
できる。そして、該メタルキャップ層を、金属層及び絶縁層の全面に、同時に形成させることができる。

したがって、金属層の粗密、表面積、形状などに関わらず、所望する組成比のメタルキャップ層を均一な膜厚で形成させることができ、金属層間の短絡や金属層ごとの被覆不良を回避させることができる。また、メタルキャップ層が成膜選択性を必要としないため、メタルキャップ層を得るための複雑な洗浄工程を省くことができる。ひいては、メタルキャップ層の信頼性と生産性とを向上させた半導体装置の製造方法を提供することができる。

請求項２に記載の発明では、請求項１に記載の半導体装置の製造方法であって、前記メタルキャップ層工程は、Ｚｒの原子数を１としたときのＢの原子数を組成比とし、予め規定された前記メタルキャップ層の組成比よりも高い組成比を有したターゲットをスパッタして前記メタルキャップ層を形成すること、を要旨とする。

本発明者は、ＺｒとＢとを主成分にしたターゲットをスパッタしてＺｒＢｘからなるメタルキャップ層を形成するとき、メタルキャップ層に含まれるＢの組成比が、ターゲットに含まれるＢの組成比よりも低いことを見出した。この構成によれば、予め高く設定したターゲットの組成比により、メタルキャップ層の組成比の低下分を補償させることができる。この結果、メタルキャップ層の組成比を、より確実にｘ=０．５〜４．０で形成させ
ることができる。

上記目的を達成するため、請求項３に記載の発明では、素子領域を有した半導体基板に絶縁層を積層する絶縁層工程と、前記絶縁層に凹部を形成する凹部工程と、前記凹部に金属層を埋め込む金属層工程と、前記絶縁層の表面と、前記金属層の表面と、を略同一面に平坦化する平坦化工程と、ホウ化水素を含むプラズマ空間中でＺｒを主成分にしたターゲットをスパッタし、平坦化した前記絶縁層の表面と、平坦化した前記金属層の表面と、にＺｒＢｘ（ｘ=０．５〜４．０）を主成分にした共通するメタルキャップ層を積層するメ
タルキャップ層工程と、を備えたことを要旨とする。

この構成によれば、Ｚｒを主成分にしたターゲットと、ホウ化水素と、を用い、ＺｒＢｘ（ｘ=０．５〜４．０）を主成分にしたメタルキャップ層を反応性スパッタ成膜により
形成させることができる。すなわち、ＺｒＢｘ膜の組成比を、Ｚｒのスパッタ量、又はホウ化水素の供給量により調整させることができ、所望する組成比（ｘ=０．５〜４．０）
のメタルキャップ層を確実に形成させることができる。そして、該メタルキャップ層を、金属層及び絶縁層の全面に、同時に形成させることができる。

したがって、金属層の粗密、表面積、形状などに関わらず、所望する組成比のメタルキャップ層を均一な膜厚で形成させることができ、金属層間の短絡や金属層ごとの被覆不良を回避させることができる。また、メタルキャップ層が成膜選択性を必要としないため、メタルキャップ層を得るための複雑な洗浄工程を省くことができる。ひいては、メタルキャップ層の信頼性と生産性とを向上させた半導体装置の製造方法を提供することができる。

請求項４に記載の発明では、請求項３に記載の半導体装置の製造方法であって、前記メタルキャップ層工程は、前記ホウ化水素の供給量の増加に応じて圧力が上昇するプラズマ空間を形成し、前記プラズマ空間中で前記ターゲットをスパッタすること、を要旨とする。

この構成によれば、ホウ化水素がＺｒとの反応に寄与する状態を形成させることができ、そのプラズマ空間中でメタルキャップ層を積層させることができる。したがって、メタルキャップ層の組成比を、より確実にｘ=０．５〜４．０の範囲にすることができる。

上記目的を達成するため、請求項５に記載の発明では、絶縁層と金属層とを表面に有した半導体基板を内空間に収容するチャンバ本体と、前記内空間に設けられ、ＺｒとＢとを主成分にしたターゲットと、前記内空間にプラズマを生成して前記ターゲットをスパッタし、前記絶縁層の表面と、前記金属層の表面と、にＺｒＢｘ（ｘ=０．５〜４．０）を主
成分にした共通するメタルキャップ層を積層するプラズマ生成手段と、を備えたことを要旨とする。

この構成によれば、ＺｒＢｘ（ｘ=０．５〜４．０）を主成分にしたメタルキャップ層
を、ＺｒとＢとを主成分にしたターゲットを用い、スパッタ成膜により形成させることができる。すなわち、ＺｒＢｘ膜の組成比をターゲットの組成比によって調整させることができ、所望する組成比（ｘ=０．５〜４．０）のメタルキャップ層を確実に形成させるこ
とができる。よって、金属層の粗密、表面積、形状などに関わらず、メタルキャップ層の導電性を金属層上の領域のみで発現させることができ、隣接する金属層間の短絡を回避させることができる。

また、半導体基板の全面にメタルキャップ層を形成させることができる。したがって、メタルキャップ層の厚さを金属層間で均一にさせることができ、各金属層を確実に被覆させることができる。よって、メタルキャップ層の被覆不良を解消させることができ、メタ
ルキャップ層の信頼性と生産性とを向上させた半導体装置の製造装置を提供することができる。

請求項６に記載の発明では、請求項５に記載の半導体装置の製造装置であって、前記ターゲットは、Ｚｒの原子数を１としたときのＢの原子数を組成比とし、予め規定された前記メタルキャップ層の組成比よりも高い組成比を有すること、を要旨とする。

本発明者は、ＺｒとＢとを主成分にしたターゲットをスパッタしてＺｒＢｘからなるメタルキャップ層を形成するとき、メタルキャップ層に含まれるＢの組成比が、ターゲットに含まれるＢの組成比よりも低いことを見出した。この構成によれば、予め高く設定したターゲットの組成比により、メタルキャップ層の組成比の低下分を補償させることができる。この結果、メタルキャップ層の組成比を、より確実にｘ=０．５〜４．０で形成させ
ることができる。

上記目的を達成するため、請求項７に記載の発明では、絶縁層と金属層とを表面に有した半導体基板を内空間に収容するチャンバ本体と、前記内空間に設けられ、Ｚｒを主成分にしたターゲットと、前記内空間にホウ化水素を供給する供給手段と、前記内空間にプラズマを生成して前記ターゲットをスパッタし、前記絶縁層の表面と、前記金属層の表面と、にＺｒＢｘ（ｘ=０．５〜４．０）を主成分にした共通するメタルキャップ層を積層す
るプラズマ生成手段と、を備えたことを要旨とする。

この構成によれば、Ｚｒを主成分にしたターゲットと、ホウ化水素と、を用い、ＺｒＢｘ（ｘ=０．５〜４．０）を主成分にしたメタルキャップ層を反応性スパッタ成膜により
形成させることができる。すなわち、ＺｒＢｘ膜の組成比を、Ｚｒのスパッタ量、又はホウ化水素の供給量により調整させることができ、所望する組成比（ｘ=０．５〜４．０）
のメタルキャップ層を確実に形成させることができる。よって、金属層の粗密、表面積、形状などに関わらず、メタルキャップ層の導電性を金属層上の領域のみで発現させることができ、隣接する金属層間の短絡を回避させることができる。

また、半導体基板の全面にメタルキャップ層を形成させることができる。したがって、メタルキャップ層の厚さを金属層間で均一にさせることができ、各金属層を確実に被覆させることができる。よって、メタルキャップ層の被覆不良を解消させることができ、メタルキャップ層の信頼性と生産性とを向上させた半導体装置の製造装置を提供することができる。

上記したように、本発明によれば、メタルキャップ層の信頼性と生産性とを向上させた半導体装置の製造方法及び半導体装置の製造装置を提供することができる。

（第１実施形態）
以下、本発明を具体化した第１実施形態を図面に従って説明する。まず、本発明を利用して製造した半導体装置について説明する。

（半導体装置１）
半導体装置は、例えば、各種ＲＡＭや各種ＲＯＭを含むメモリ、ＭＰＵや汎用ロジックを含むロジックなどである。図１は、半導体装置を説明する要部断面図である。

図１において、半導体装置１には、半導体基板を構成するシリコン基板２が備えられている。シリコン基板２の表面（図１の上面）には、素子分離領域２ａと、該素子分離領域
２ａに囲まれた素子領域２ｂと、が区画形成されている。素子分離領域２ａには、例えば、ＳＴＩ（Shallow Trench Isolation）構造を用いたシリコン酸化膜などの絶縁膜が埋め込まれている。素子領域２ｂには、ＭＯＳトランジスタ３が形成されている。ＭＯＳトランジスタ３は、例えば、素子領域２ｂに形成されたゲート絶縁膜４と、ゲート絶縁膜４の両側に形成されたソース・ドレイン領域５と、ゲート絶縁膜４に積層されたゲート電極６と、ゲート電極６の外側面を覆うサイドウォール７などによって構成される。

シリコン基板２の表面には、ＭＯＳトランジスタ３を覆う第１層間絶縁膜８が積層されている。第１層間絶縁膜８には、例えば、リンを添加したシリコン酸化膜（ＰＳＧ）やリン及びボロンを添加したシリコン酸化膜（ＢＰＳＧ）などを用いることができる。第１層間絶縁膜８には、ソース・ドレイン領域５に対応する凹部（コンタクトホール９）が貫通形成されている。コンタクトホール９の内側には、それぞれコンタクトプラグ１０が形成されている。コンタクトプラグ１０には、例えば、コンタクト層／バリア層／プラグ層（チタンシリサイド／窒化チタン／タングステン）からなる３層構造を用いることができる。

第１層間絶縁膜８の表面には、絶縁層を構成する第２層間絶縁膜１１が積層されている。第２層間絶縁膜１１には、例えば、シリコン酸化膜やリンを添加したシリコン酸化膜などを用いることができる。第２層間絶縁膜１１には、コンタクトホール９（コンタクトプラグ１０）に連結する凹部（第１トレンチ１２）が貫通形成されている。第１トレンチ１２の内側には、金属層を構成する第１配線１３が形成されている。第１配線１３には、例えば、第１バリア層１４／第１配線層１５（窒化タンタルや窒化チタン／銅）からなる２層構造を用いることができる。

第２層間絶縁膜１１の表面には、第２層間絶縁膜１１と第１配線１３（第１バリア層１４及び第１配線層１５）の全体を覆う共通の第１メタルキャップ層１６が積層されている。第１メタルキャップ層１６は、高い耐酸化性を有したホウ化ジルコニウム（ＺｒＢｘ（ｘ＝０．５〜４．０））を主成分とする層であり、下地の導電性に応じた導電性を発現する。第１メタルキャップ層１６の比抵抗値は、例えば、第１配線１３の表面に対応する領域（第１導電領域１６ａ：図１において濃いドットの領域）で５〜８［μΩ・ｃｍ］である。また、第２層間絶縁膜１１の表面に対応する領域（第１絶縁領域１６ｂ：図１において薄いドットの領域）で１０^２［Ω・ｃｍ］以上の比抵抗値である。

第１メタルキャップ層１６は、第１導電領域１６ａと、第１バリア層１４と、によって第１配線層１５を囲い、その水分に対する高いバリア性により、第１配線層１５の酸化を阻止する。また、第１メタルキャップ層１６は、第２層間絶縁膜１１の表面を覆い、第２層間絶縁膜１１の吸湿を阻止する。また、第１メタルキャップ層１６は、第１配線１３に対する高い密着性と高いバリア性とにより、第１配線１３からの金属拡散や第１配線１３のマイグレーションを防止する。

第１メタルキャップ層１６は、第１導電領域１６ａで高い導電性を有し、かつ、第１絶縁領域１６ｂで高い絶縁性を有する。このため、第１メタルキャップ層１６は、第１配線１３の粗密、表面積、形状などに関わらず、第１配線１３に対応する第１導電領域１６ａのみで導電性を発現し、かつ、第２層間絶縁膜１１に対応する第１絶縁領域１６ｂで絶縁性を発現し、隣接する第１配線１３の短絡を確実に回避させる。また、第１メタルキャップ層１６は、シリコン基板２の表面全体（第２層間絶縁膜１１の表面、及び第１配線１３の表面）に形成される分だけ、第１配線１３ごとの膜厚差を抑制させることができ、膜厚のバラツキに起因した第１配線１３の被覆不良を回避させる。

第１メタルキャップ層１６の表面には、絶縁層としての第３層間絶縁膜２１とトレンチ
エッチストッパ２２が積層されている。第３層間絶縁膜２１には、有機シリカガラスや多孔質のシリカガラスなどの低誘電率膜（Low-k 膜）を利用することができる。トレンチエッチストッパ２２は、第３層間絶縁膜２１との間のエッチングの選択比がとれる膜であり、例えば、シリコン窒化膜やシリコン炭化膜などを用いることができる。これら第３層間絶縁膜２１とトレンチエッチストッパ２２には、第１メタルキャップ層１６の第１導電領域１６ａに連通する共通の凹部（ビアホール２３）が貫通形成されている。

トレンチエッチストッパ２２の表面には、第４層間絶縁膜３１とハードマスク３２が積層されている。第４層間絶縁膜３１には、第３層間絶縁膜２１と同じく、各種のLow-k 膜などを用いることができる。ハードマスク３２は、第４層間絶縁膜３１との間でエッチングの選択比がとれる膜であり、例えば、シリコン窒化膜やシリコン炭化膜などを用いることができる。これら第４層間絶縁膜３１とハードマスク３２には、ビアホール２３に連結する共通の凹部（第２トレンチ３３）が貫通形成されている。

ビアホール２３と第２トレンチ３３の内側には、金属層を構成する第２配線３４が形成されている。第２配線３４は、ビアホール２３に対応するビアコンタクト３４ａと、第２トレンチ３３に対応する第２配線部３４ｂと、からなる。第２配線３４には、例えば、第２バリア層３５／第２配線層３６（窒化タンタルや窒化チタン／銅）からなる２層構造を用いることができる。

第２配線３４は、第１メタルキャップ層１６の第１導電領域１６ａを介して第１配線１３と接続する。第１メタルキャップ層１６は、その高い耐酸化性により、第１導電領域１６ａの酸化を防ぎ、第１配線１３と第２配線３４との間の電気的接続を可能にする。

ハードマスク３２の表面には、ハードマスク３２と第２配線３４（第２バリア層３５及び第２配線層３６）の全体を覆う共通の第２メタルキャップ層３７が積層されている。第２メタルキャップ層３７は、第１メタルキャップ層１６と同じく、ＺｒＢｘ（ｘ＝０．５〜４．０）を主成分とする層であり、その下地に応じた導電性を有する。第２メタルキャップ層３７の比抵抗値は、例えば、第２配線３４の上側の領域（第２導電領域３７ａ：図１において濃いドットの領域）で５〜８［μΩ・ｃｍ］、ハードマスク３２の上側の領域（第２絶縁領域３７ｂ：図１において薄いドットの領域）で１０^２［Ω・ｃｍ］以上である。

第２メタルキャップ層３７は、第２導電領域３７ａと、第２バリア層３５と、によって第２配線層３６を囲い、その水分に対する高いバリア性により、第２配線層３６の酸化を阻止する。また、第２メタルキャップ層３７は、ハードマスク３２の表面を覆い、第４層間絶縁膜３１の吸湿を阻止してlow-k 膜の誘電率を安定させる。また、第２メタルキャップ層３７は、第２配線３４に対する高い密着性と、高いバリア性と、により、第２配線３４からの金属拡散や第２配線３４のマイグレーションを防止する。

第２メタルキャップ層３７は、第２導電領域３７ａで高い導電性を有し、かつ、第２絶縁領域３７ｂで高い絶縁性を有する。このため、第２メタルキャップ層３７は、第２配線３４の粗密、表面積、形状などに関わらず、第２配線３４に対応する第２導電領域３７ａのみで導電性を発現し、かつ、ハードマスク３２に対応する第２絶縁領域３７ｂで絶縁性を発現し、隣接する第２配線３４の短絡を確実に回避させる。また、第２メタルキャップ層３７は、シリコン基板２の表面全体（ハードマスク３２と第２配線３４）に形成される分だけ、第２配線３４ごとの膜厚差を抑制させることができ、膜厚のバラツキに起因した第２配線３４の被覆不良を回避させる。

（成膜装置４０）
次に、上記半導体装置１の製造装置としての成膜装置４０について説明する。
図２において、成膜装置４０は、直流マグネトロン方式のスパッタチャンバであり、直径が２００［ｍｍ］の基板（上記シリコン基板２）にＺｒＢｘ（ｘ＝０．５〜４．０）を主成分とするＺｒＢｘ膜（第１及び第２メタルキャップ層１６，３７）を成膜する。

成膜装置４０は、真空槽（チャンバ本体４１）を有し、チャンバ本体４１の内空間にシリコン基板２を搬入する。チャンバ本体４１には、供給配管４２を介してＡｒのマスフローコントローラＭＣが連結され、所定の流量範囲（例えば、０［ｓｃｃｍ］〜１００［ｓｃｃｍ］）でＡｒガスが供給される。チャンバ本体４１には、排気配管４３を介してターボ分子ポンプやドライポンプなどからなる排気系ＰＵが連結され、チャンバ本体４１内の圧力を所定圧力範囲（例えば、０．０５［Ｐａ］〜０．５［Ｐａ］）で減圧調整する。

チャンバ本体４１の内空間底部には、基板ホルダ４４が配設されている。基板ホルダ４４は、第２層間絶縁膜１１（第１配線１３）あるいはハードマスク３２（第２配線３４）を上側にした状態でシリコン基板２を載置し、シリコン基板２をチャンバ本体４１の内空間で位置決め固定する。基板ホルダ４４は、図示しないヒータを有し、シリコン基板２を所定の温度（例えば、室温〜４００［℃］）まで昇温する。基板ホルダ４４は、チャンバ本体４１の内空間にプラズマが形成されるとき、プラズマ空間に対して正電位にあって、アノードとして機能する。基板ホルダ４４の周囲には、防着板４５が配設されている。防着板４５は、スパッタされた粒子がチャンバ本体４１の内側壁に付着することを抑制するものである。

基板ホルダ４４の直上には、円盤状に形成されたＺｒＢターゲット４６が配設されている。ＺｒＢターゲット４６は、ＺｒとＢとを主成分にしたターゲットである。ＺｒＢターゲット４６の上側には、プラズマ生成手段を構成するバッキングプレート４７が配設されている。バッキングプレート４７は、搭載するＺｒＢターゲット４６をシリコン基板２に対向させ、ＺｒＢターゲット４６とシリコン基板２との間の距離を所定の範囲（例えば、３５［ｍｍ］〜１５０［ｍｍ］）で調整する。バッキングプレート４７は、プラズマ生成手段を構成する外部電源４８に接続されて、ＺｒＢターゲット４６に所定の直流電力（例えば、０［ｋＷ］〜２０［ｋＷ］）を供給する。バッキングプレート４７は、チャンバ本体４１の内空間にプラズマが形成されるとき、プラズマ空間に対して負電位にあって、カソードとして機能する。バッキングプレート４７の外側には、磁気回路４９が配設されている。磁気回路４９は、ＺｒＢターゲット４６の内表面に沿ってマグネトロン磁場を形成する。

基板ホルダ４４にシリコン基板２を載置し、チャンバ本体４１の内空間に所定流量（例えば、４０［ｓｃｃｍ］）のＡｒガスを供給し、チャンバ本体４１内の圧力を所定圧力（例えば、０．１５［Ｐａ］）に調整する。この状態で、外部電源４８が、バッキングプレート４７に直流電圧を印加するとき、バッキングプレート４７は、基板ホルダ４４との間に電圧を印加して高密度のプラズマを生成し、ＺｒＢターゲット４６をスパッタさせる。スパッタされたＺｒＢｘ粒子４６ｓは、基板ホルダ４４に向かって飛行し、シリコン基板２の表面（第２層間絶縁膜１１及び第１配線１３の表面、あるいは、ハードマスク３２及び第２配線３４の表面）に着弾する。ＺｒＢｘ粒子４６ｓは、シリコン基板２の表面全体にわたり、共通するメタルキャップ層（第１メタルキャップ層１６、あるいは、第２メタルキャップ層３７）を形成する。

したがって、成膜装置４０は、ＺｒＢｘを主成分にした第１及び第２メタルキャップ層１６，３７をスパッタ成膜により形成させることができ、第１及び第２メタルキャップ層１６，３７の組成比をＺｒＢターゲット４６の組成比により調整させることができる。よって、ＺｒＢターゲット４６の組成比を変更するだけで、所望する組成比（ｘ=０．５〜
４．０）の第１及び第２メタルキャップ層１６，３７を形成させることができる。

しかも、成膜装置４０は、シリコン基板２の全面にＺｒＢｘ膜を形成させる。よって、第１及び第２メタルキャップ層１６，３７の厚さを第１及び第２配線１３，３４間で均一にさせることができ、各第１及び第２配線１３，３４を確実に被覆させることができる。

尚、Ｚｒの原子数を１としたときのＢの原子数を組成比とする。
（ＺｒＢターゲット４６）
次に、上記ＺｒＢターゲット４６の組成比ｘについて表１に従って説明する。

本発明者は、ＺｒＢターゲット４６をスパッタして第１及び第２メタルキャップ層１６，３７を形成するとき、第１及び第２メタルキャップ層１６，３７の組成比ｘが、ＺｒＢターゲット４６の組成比ｘよりも低くなることを見出した。

詳述すると、組成比ｘが２．０００のＺｒＢターゲット４６を上記成膜装置４０に搭載し、チャンバ本体４１の内空間に４０［ｓｃｃｍ］のＡｒガスを供給し、チャンバ本体４１内の圧力を０．１５［Ｐａ］に調整した。この状態で、バッキングプレート４７に１［ｋＷ］、５［ｋＷ］、１０［ｋＷ］、２０［ｋＷ］の直流電圧をそれぞれ印加し、各供給電力に対応するＺｒＢｘ膜をそれぞれ異なるシリコン基板２上に成膜して各組成比ｘを計測した。組成比ｘの計測には、Ｘ線光電子分光分析（ＸＰＳ：X-ray Photoelectron Spectroscopy）を用いた。各組成比ｘの計測結果を表１に示す。

表１において、ＺｒＢｘ膜は、供給電力の全範囲で、その組成比ｘ（１．９１８〜１．７４１）をＺｒＢターゲット４６の組成比ｘ（ｘ＝２．０００）よりも低い値にする。すなわち、スパッタ技術を用いて成膜したＺｒＢｘ膜は、その組成比ｘをＺｒＢターゲット４６の組成比ｘよりも低い方向にシフトさせることが分かる。この組成比ｘのシフト量は、上記供給電力量の違いだけに限らず、Ａｒガスの供給量、チャンバ本体４１内の圧力、シリコン基板２とＺｒＢターゲット４６との間の距離の違いなどにより変動することが認められたが、シフトする方向は同一であった。

そこで、本実施形態の成膜装置４０では、搭載するＺｒＢターゲット４６の組成比ｘを、第１及び第２メタルキャップ層１６，３７の組成比ｘ（ｘ＝０．５〜４．０）よりも高く設定する。例えば、第１及び第２メタルキャップ層１６，３７の組成比ｘを予め規定された２．０００にするとき、ＺｒＢターゲット４６の組成比ｘを２．０００よりも高い２．２００に設定する。これによれば、予め高く設定したＺｒＢターゲット４６の組成比ｘにより、第１及び第２メタルキャップ層１６，３７の組成比ｘのシフト分を補償させることができる。そのため、第１及び第２メタルキャップ層の組成比を、より確実にｘ=０．
５〜４．０の範囲で形成させることができる。

（Ｃｕバリア性）
次に、上記成膜装置４０を用いて形成したＺｒＢｘ膜のＣｕに対するバリア性について説明する。

組成比ｘの異なる複数のＺｒＢターゲット４６をそれぞれ上記成膜装置４０に搭載し、
膜厚が１００ｎｍの銅膜を有した複数のシリコンウェハ上に、それぞれ組成比ｘの異なるＺｒＢｘ膜を約２０ｎｍだけ積層した。そして、下地に銅膜を有し、組成比ｘを０．２５〜５．００まで変動させた複数のＺｒＢｘ膜を得た。この際、Ａｒガスを４０［ｓｃｃｍ］、チャンバ本体４１内の圧力を０．１５［Ｐａ］、ターゲットに供給する直流電力を１０［ｋＷ］、ウェハ温度を２５０［℃］に調整した。尚、各ＺｒＢｘ膜の組成比ｘは、それぞれＸＰＳにより計測した。

組成比ｘの異なる各ＺｒＢｘ膜（ｘ＝０．２５〜５．００）に対し、それぞれ５００［℃］の雰囲気で１時間のアニール処理を施し、アニール処理後の各ＺｒＢｘ膜について、それぞれＳＩＭＳ（Secondary Ion Ｍass Spectrometer）測定を実施し、膜厚方向に関する元素分析を行った。

上記元素分析では、各ＺｒＢｘ膜（ｘ＝０．２５〜５．００）の中に銅の存在が認められなかった。したがって、上記成膜装置４０を用い、Ｃｕ配線（金属膜）をＺｒＢｘ膜でキャップすることにより、Ｃｕ（金属）の拡散を阻止させることができる。

（水分バリア性）
次に、上記成膜装置４０を用いて形成したＺｒＢｘ膜の水分に対するバリア性について説明する。

上記（Ｃｕバリア性）と同じく、上記成膜装置４０を用い、下地に銅膜を有し、組成比ｘを０．２５〜５．００まで変動させた複数のＺｒＢｘ膜を得た。そして、各ＺｒＢｘ膜（ｘ＝０．２５〜５．００）に対し、それぞれ重水を用いたプレッシャークッカーテストを実施した。すなわち、各ＺｒＢｘ膜に対し、それぞれ１２０［℃］に加熱した２気圧の重水の水蒸気雰囲気下で１６８時間の加熱加圧処理を施し、該処理後の各ＺｒＢｘ膜について、それぞれＳＩＭＳ測定を実施し、膜厚方向に関する元素分析を行った。

上記元素分析では、各ＺｒＢｘ膜（ｘ＝０．２５〜５．００）の中に、それぞれ表面から１０ｎｍ程度の深さまで重水素原子及び酸素原子の存在が認められた。したがって、上記成膜装置４０を用い、膜厚が２０ｎｍ程度のＺｒＢｘ膜で各層をキャップさせることにより、各層に対する水分の侵入を十分に阻止させることができる。

（絶縁膜上の導電性）
次に、上記成膜装置４０を用いて形成したＺｒＢｘ膜の絶縁膜上の導電性について説明する。

組成比ｘの異なる複数のＺｒＢターゲット４６をそれぞれ上記成膜装置４０に搭載し、シリコン酸化膜を有した複数のシリコンウェハ上に、それぞれ組成比ｘの異なるＺｒＢｘ膜を約２０ｎｍだけ積層した。そして、下地にシリコン酸化膜（絶縁膜）を有し、組成比ｘを０．２５〜５．００まで変動させた複数のＺｒＢｘ膜を得た。

この際、各ＺｒＢｘのスパッタガスとしてＡｒガスを用い、Ａｒガスを４０［ｓｃｃｍ］、チャンバ本体４１内の圧力を０．１５［Ｐａ］、ターゲットに供給する直流電力を１０［ｋＷ］に設定した。また、ウェハ温度を５０「℃」〜４００［℃］まで変更し、ターゲットとウェハ温度のみが異なる条件の下で各ＺｒＢｘ膜を得た。

そして、各ＺｒＢｘ膜（ｘ＝０．２５〜５．００）の面内４９点についてシート抵抗値を計測し、４９点の平均値を算出してＺｒＢｘ膜のシート抵抗値とした。各ＺｒＢｘ膜のシート抵抗値を表２及び表３に示す。

表２及び表３において、“∞”は、対応するＺｒＢｘ膜のシート抵抗値が計測した４９点の全てにおいて検出限界を超えた値（１０^８［Ω／□］以上）であることを示す。

表２及び表３において、ＺｒＢｘ膜は、その組成比ｘの全範囲（ｘ＝０．２５〜５．００）で、銅膜（１［Ω／□］以下）よりも非常に高い抵抗値を示し、特に、ｘ＝０．５〜４．０の範囲において、基板温度に応じ、そのシート抵抗値を“∞”にすることが分かる。すなわち、シリコン酸化膜（絶縁膜）に積層されたＺｒＢｘ膜は、組成比ｘ＝０．５〜４．０の範囲で、高い絶縁性を発現することが分かる。したがって、上記成膜装置４０を用い、ＺｒＢｘ膜（ｘ＝０．５〜４．０）を絶縁膜上に積層させることにより、該ＺｒＢｘ膜を絶縁膜として機能させることができる。

（金属膜上の導電性）
次に、上記成膜装置４０を用いて形成したＺｒＢｘ膜の金属膜上の導電性について説明する。

上記（Ｃｕバリア性）と同じく、上記成膜装置４０を用い、下地に銅膜を有し、組成比ｘを０．２５〜５．００まで変動させた複数のＺｒＢｘ膜を得た。
そして、各ＺｒＢｘ膜（ｘ＝０．２５〜５．０）の面内４９点についてシート抵抗値を計測し、４９点の平均値を算出してＺｒＢｘ膜のシート抵抗値とした。各ＺｒＢｘ膜のシート抵抗値、及び各ＺｒＢｘ膜を成膜する前の銅膜のみのシート抵抗値を表４及び表５に示す。

表４及び表５において、ＺｒＢｘ膜は、その組成比ｘの全範囲（ｘ＝０．２５〜５．０）で、銅膜に近い低抵抗値を有し、銅膜（金属膜）上で高い導電性を発現することが分かる。したがって、上記成膜装置４０を用い、ＺｒＢｘ膜（ｘ＝０．２５〜５．０）を銅膜（金属膜）に積層することにより、該ＺｒＢｘ膜を金属膜として機能させることができる。すなわち、金属膜と絶縁膜とからなる表面にＺｒＢｘ膜（ｘ＝０．５〜４．０）を積層させることにより、該ＺｒＢｘ膜を、成膜選択性を要しないメタルキャップ層として機能させることができる。

（金属膜に対する密着性）
次に、上記成膜装置４０を用いて形成したＺｒＢｘ膜の金属膜に対する密着性について説明する。

上記（Ｃｕバリア性）と同じく、上記成膜装置４０を用い、下地に銅膜を有し、組成比ｘを０．２５〜５．００まで変動させた複数のＺｒＢｘ膜を得た。そして、各ＺｒＢｘ膜（ｘ＝０．２５〜５．０）について密着性テストを行った。すなわち、カーターナイフを用い、シリコンウェハの表面（ＺｒＢｘ膜及び銅膜）に３ｍｍ間隔の格子状のスクラッチを形成し、該スクラッチ上に粘着テープを貼着して剥がした。そして、ＺｒＢｘ膜が銅膜から剥がれるか否か（粘着テープにＺｒＢｘ膜が付着するか否か）を検出した。この密着性テストの結果を表６に示す。

表６において、“○”は、ＺｒＢｘ膜に剥がれが無かったことを示す。表６に示すように、ＺｒＢｘ膜は、その組成比ｘの全範囲（ｘ＝０．２５〜５．０）において剥がれが認められず、銅膜と間に十分な密着性を有することが分かる。したがって、上記成膜装置４０を用い、ＺｒＢｘ膜（ｘ＝０．２５〜５．０）を銅膜（金属膜）に積層させることにより、機械的耐性を有したメタルキャップ層を形成させることができる。

（製造方法）
次に、上記半導体装置１の製造方法について図３〜図６に従って説明する。
図３において、まず、シリコン基板２の表面に、素子分離領域２ａと、素子領域２ｂと、を区画形成する。例えば、公知のＳＴＩプロセスを用いて、素子分離領域２ａにシリコン酸化膜を埋め込む。また、公知のＭＯＳプロセスを用いて、ゲート絶縁膜４、ソース・ドレイン領域５、ゲート電極６、サイドウォール７などを形成し、素子領域２ｂにＭＯＳトランジスタ３を形成する。

ＭＯＳトランジスタ３を形成すると、シリコン基板２の表面に第１層間絶縁膜８を積層し、コンタクトプラグ１０を形成する。例えば、ＣＶＤ技術を用いて、シリコン基板２の表面にＭＯＳトランジスタ３を覆うシリコン酸化膜を積層して第１層間絶縁膜８を形成し、フォトリソグラフィ技術とエッチング技術を用いて、第１層間絶縁膜８にコンタクトホール９を形成する。次いで、スパッタリング技術又はＣＶＤ技術を用いて、コンタクトホール９にチタンシリサイド／窒化チタン／タングステンを積層してコンタクトプラグ１０を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）技術あるいはエッチバック技術
を用いて、コンタクトプラグ１０を平坦化する。

コンタクトプラグ１０を形成すると、第１層間絶縁膜８の表面に第２層間絶縁膜１１を積層し（絶縁層工程）、第２層間絶縁膜１１に第１トレンチ１２を形成し（凹部工程）、第１トレンチ１２に第１配線１３を埋め込む（金属層工程）。例えば、ＣＶＤ技術を用いて、第１層間絶縁膜８の表面にシリコン酸化膜を積層して第２層間絶縁膜１１を形成し、フォトリソグラフィ技術とエッチング技術を用いて、第１トレンチ１２を形成する。次いで、スパッタリング技術を用いて、第１トレンチ１２の内側面を含むシリコン基板２の全体に窒化チタンを積層して第１バリア層１４を形成する。また、無電解メッキ技術あるいはＣＶＤ技術を用いて、第１バリア層１４の表面に銅のメッキシード層を形成し、電解メッキ技術を用いて、第１トレンチ１２の内側を含むシリコン基板２の全体に銅を析出させて第１配線層１５を形成する。そして、ＣＭＰ技術を用いて、第１バリア層１４及び第１配線層１５を研磨し、第１バリア層１４及び第１配線層１５の表面を第２層間絶縁膜１１の表面と略面一にして第１配線１３を形成する（図２の２点鎖線まで研磨する）。

図４において、第１配線１３を形成すると、シリコン基板２を上記成膜装置４０に搬送し、第２層間絶縁膜１１及び第１配線１３の表面に第１メタルキャップ層１６を形成する（メタルキャップ層工程）。そして、シリコン基板２の表面全体に、第２層間絶縁膜１１の表面と第１配線１３の表面とに共通するＺｒＢｘ（ｘ＝０．５〜４．０）膜を積層する。

ＺｒＢｘ膜は、下地の導電性に応じた導電性を発現するため、第１配線１３の表面に対応する第１導電領域１６ａで高い導電性を発現し、かつ、第２層間絶縁膜１１の表面に対
応する第１絶縁領域１６ｂで高い絶縁性を発現し、隣接する第１配線１３の短絡を確実に回避させる。また、ＺｒＢｘ膜は、高い耐酸化性と高いバリア性を有するため、製造過程におけるＺｒＢｘ膜自身の酸化、第１配線１３の酸化、第２層間絶縁膜１１の吸湿などを阻止する。また、ＺｒＢｘ膜は、第１配線１３との間に高い密着性を有するため、第１メタルキャップ層１６の膜剥がれといった機械的損傷を回避させる。しかも、このＺｒＢｘ膜は、上記成膜装置４０を用いてシリコン基板２の全体に成膜される。そのため、第１配線１３ごとにメタルキャップ層を形成させる場合に比べ、このＺｒＢｘ膜は、第１配線１３間の膜厚差を抑制し、膜厚のバラツキに起因した第１配線１３の被覆不良を回避させる。

図５において、第１メタルキャップ層１６を形成すると、第１メタルキャップ層１６の表面に第３層間絶縁膜２１、トレンチエッチストッパ２２、第４層間絶縁膜３１、ハードマスク３２を順に積層し、ビアホール２３及び第２トレンチ３３を形成する（絶縁膜工程）。例えば、ＣＶＤ技術又はスピンコート技術を用いて、第１メタルキャップ層１６の表面に有機シリカガラスを積層して第３層間絶縁膜２１を形成し、ＣＶＤ技術を用いて、第３層間絶縁膜２１の表面にシリコン炭化膜を積層してトレンチエッチストッパ２２を形成する。また、ＣＶＤ技術あるいはスピンコート技術を用いて、トレンチエッチストッパ２２の表面に有機シリカガラスを積層して第４層間絶縁膜３１を形成し、ＣＶＤ技術を用いて、第４層間絶縁膜３１の表面にシリコン炭化膜を積層してハードマスク３２を形成する。

ハードマスク３２を形成すると、第３層間絶縁膜２１、トレンチエッチストッパ２２、第４層間絶縁膜３１、及びハードマスク３２に、ビアホール２３及び第２トレンチ３３を形成する（凹部工程）。例えば、ビアホール２３を先行して形成するビアファースト法を利用し、ビアホール２３及び第２トレンチ３３を形成する。

すなわち、フォトリソグラフィ技術を用いて、ハードマスク３２の表面にビアホール２３に対応する開口を有したレジストパターンを形成する。該レジストパターンをマスクにしたドライエッチング技術を用いて、ハードマスク３２、第４層間絶縁膜３１、トレンチエッチストッパ２２、第３層間絶縁膜２１を順次エッチングし、第１メタルキャップ層１６からハードマスク３２の表面まで延びるビアホール２３を形成する。次いで、該ビアホール２３の内部に有機ポリマーなどを充填してダミープラグを形成し、フォトリソグラフィ技術を用いて、ハードマスク３２の表面に第２トレンチ３３に対応する開口を有したレジストパターンを形成する。該レジストパターンをマスクにしたドライエッチング技術を用いて、ハードマスク３２、第４層間絶縁膜３１を順次エッチングする。そして、レジストマスク及びダミープラグを除去し、ビアホール２３及び第２トレンチ３３を形成する。

図６において、ビアホール２３と第２トレンチ３３を形成すると、スパッタリング技術を用いて、ビアホール２３と第２トレンチ３３の内側面を含むシリコン基板２の全体に窒化チタンを積層して第２バリア層３５を形成する。また、無電解メッキ技術あるいはＣＶＤ技術を用いて、第２バリア層３５の表面に銅のメッキシード層を形成し、電解メッキ技術を用いて、ビアホール２３及び第２トレンチ３３の内側を含むシリコン基板２の全体に銅を析出させて第２配線層３６を形成する。そして、ＣＭＰ技術を用いて、第２バリア層３５及び第２配線層３６を研磨し、第２バリア層３５及び第２配線層３６の表面をハードマスク３２の表面と略面一にして第２配線３４を形成する（図５の２点鎖線まで研磨する）。

第２配線３４を形成すると、シリコン基板２を上記成膜装置４０に搬入し、図１に示すように、ハードマスク３２及び第２配線３４の表面に第２メタルキャップ層３７を形成する（メタルキャップ層工程）。そして、シリコン基板２の表面全体に、ハードマスク３２
の表面と第２配線３４の表面とに共通するＺｒＢｘ（ｘ＝０．５〜４．０）膜を積層する。

ＺｒＢｘ膜は、下地の導電性に応じた導電性を発現するため、第２配線３４の表面に対応する第２導電領域３７ａで高い導電性を発現し、かつ、ハードマスク３２の表面に対応する第２絶縁領域３７ｂで高い絶縁性を発現し、隣接する第２配線３４の短絡を確実に回避させる。また、ＺｒＢｘ膜は、高い耐酸化性と高いバリア性を有するため、製造過程におけるＺｒＢｘ膜自身の酸化、第２配線３４の酸化、第４層間絶縁膜３１の吸湿などを阻止する。また、ＺｒＢｘ膜は、第２配線３４との間に高い密着性を有するため、第２メタルキャップ層３７の膜剥がれといった機械的損傷を回避させる。しかも、このＺｒＢｘ膜は、上記成膜装置４０によりシリコン基板２の全体に成膜される。そのため、第２配線３４ごとにメタルキャップ層を形成させる場合に比べ、このＺｒＢｘ膜は、第２配線３４間の膜厚差を抑制し、膜厚のバラツキに起因した第２配線３４の被覆不良を回避させる。

上記実施形態によれば、以下の効果を奏する。
（１）上記実施形態によれば、ＺｒＢターゲット４６をＡｒガスでスパッタし、第２層間絶縁膜１１と、第１配線１３と、にＺｒＢｘ（ｘ＝０．５〜４．０）を主成分にした共通する第１メタルキャップ層１６を積層した。また、ＺｒＢターゲット４６をＡｒガスでスパッタし、ハードマスク３２と、第２配線３４と、にＺｒＢｘ（ｘ＝０．５〜４．０）を主成分にした共通する第２メタルキャップ層３７を積層した。

よって、第１及び第２メタルキャップ層１６，３７の組成比ｘをＺｒＢターゲット４６の組成比により調整させることができ、第１及び第２メタルキャップ層１６，３７を所望する組成比（ｘ=０．５〜４．０）で確実に形成させることができる。そして、第１メタ
ルキャップ層１６を、第２層間絶縁膜１１と第１配線１３の全面に、同時に形成させることができ、第２メタルキャップ層３７を、ハードマスク３２と第２配線３４の全面に、同時に形成させることができる。

したがって、第１及び第２配線１３，３４の粗密、表面積、形状などに関わらず、所望する組成比ｘの第１及び第２メタルキャップ層１６，３７を均一な膜厚で形成させることができ、各配線１３，３４間の短絡や配線１３，３４ごとの被覆不良を回避させることができる。また、第１及び第２メタルキャップ層１６，３７が成膜選択性を必要としないため、第１及び第２メタルキャップ層１６，３７を得るための複雑な洗浄工程を省くことができる。

（２）上記実施形態によれば、成膜装置４０に搭載するＺｒＢターゲット４６の組成比ｘを、第１及び第２メタルキャップ層１６，３７の組成比ｘ（ｘ＝０．５〜４．０）よりも高く設定した。したがって、予め高く設定したＺｒＢターゲット４６の組成比ｘにより、第１及び第２メタルキャップ層１６，３７の組成比ｘのシフト分を補償させることができる。そのため、第１及び第２メタルキャップ層の組成比を、より確実にｘ=０．５〜４
．０の範囲で形成させることができる。

（第２実施形態）
以下、本発明を具体化した第２実施形態を図面に従って説明する。第２実施形態は、第１実施形態の成膜装置４０を変更したものである。そのため、以下では、その変更点について詳細に説明する。

（成膜装置４０）
図７において、成膜装置４０は、直流マグネトロン方式の反応性スパッタチャンバである。成膜装置４０のチャンバ本体４１には、供給手段を構成する供給配管４２を介し、ホ
ウ化水素としてのジボラン（Ｂ_２Ｈ_６）のマスフローコントローラＭＣが連結され、所定の流量範囲（例えば、０［ｓｃｃｍ］〜１００［ｓｃｃｍ］）でＢ_２Ｈ_６ガスが供給される。

基板ホルダ４４の直上には、円盤状に形成されたＺｒターゲット５１が配設されている。Ｚｒターゲット５１は、例えば、Ｚｒの純度が９９．８％のターゲットである。
基板ホルダ４４にシリコン基板２を載置し、チャンバ本体４１の内空間に所定流量（例えば、７［ｓｃｃｍ］）のＡｒガスと、所定流量（例えば、４５［ｓｃｃｍ］）のＢ_２Ｈ_６ガスと、を供給し、チャンバ本体４１内の圧力を所定圧力（例えば、０．１２［Ｐａ］）に調整する。この状態で、外部電源４８がバッキングプレート４７に直流電圧を印加すると、バッキングプレート４７は、基板ホルダ４４との間に電圧を印加し、この間で高密度のプラズマを生成する。チャンバ本体４１内に生成されたプラズマは、Ｚｒターゲット５１をスパッタし、Ｂ_２Ｈ_６ガスを分解して活性化させる。スパッタされたＺｒ粒子５１ｓは、反応性の高いＢ_２Ｈ_６ガスの活性種と反応し、シリコン基板２の表面（第２層間絶縁膜１１及び第１配線１３の表面、あるいは、ハードマスク３２及び第２配線３４の表面）でＺｒＢｘ膜を形成する。

したがって、成膜装置４０は、ＺｒＢｘを主成分にした第１及び第２メタルキャップ層１６，３７を反応性スパッタ成膜により形成させることができ、第１及び第２メタルキャップ層１６，３７の組成比ｘをＺｒターゲット５１のスパッタ量やＢ_２Ｈ_６ガスの供給量により調整させることができる。よって、規定された組成比ｘのＺｒＢターゲット４６を用いる場合に比べ、第１及び第２メタルキャップ層１６，３７の組成比ｘを、より容易に調整させることができる。

尚、成膜装置４０にＢ_２Ｈ_６ガスが供給すると、チャンバ本体４１内の圧力は、チャンバ本体４１の内空間の酸化状態に応じて変動する。
例えば、チャンバ本体４１にＡｒガスを７［ｓｃｃｍ］だけ供給し、バッキングプレート４７に１８「ｋＷ」の直流電圧を印加してプラズマを生成し、この状態から、Ｂ_２Ｈ_６ガスの供給量のみを徐々に増加させる。

すると、図８の往路に示すように、チャンバ本体４１内の圧力は、Ｂ_２Ｈ_６ガスの流量が４０［ｓｃｃｍ］になるまで略一定値（約４×１０^−２［Ｐａ］）を維持する。その後、チャンバ本体４１内の圧力は、Ｂ_２Ｈ_６ガスの流量が約４４［ｓｃｃｍ］になるタイミングで急激に上昇し、やがて、Ｂ_２Ｈ_６ガスの流量増加に応じて上昇する。次いで、この状態から、Ｂ_２Ｈ_６ガスの流量のみを徐々に減少させる。すると、図８の復路に示すように、チャンバ本体４１内の圧力は、Ｂ_２Ｈ_６ガスの流量が３３［ｓｃｃｍ］になるまでＢ_２Ｈ_６ガスの流量に応じて徐々に減少し、その後、往路と同じく、略一定値（約４×１０^−２［Ｐａ］）を維持する。

すなわち、図８の往路では、Ｚｒターゲット５１が金属状態であるため、プラズマ空間で分解されたＢ_２Ｈ_６ガスの活性種がＺｒターゲット５１の酸化反応に消費される。このため、Ｂ_２Ｈ_６ガスの流量が４４［ｓｃｃｍ］になるまで、チャンバ本体４１内の圧力が略一定値に維持される。一方、図８の復路では、Ｚｒターゲット５１が既に酸化状態であるため、プラズマ空間で分解されたＢ_２Ｈ_６ガスの活性種が、チャンバ本体４１内の圧力として検出される。

そこで、本実施形態の成膜装置４０では、Ｚｒターゲット５１が酸化状態となるプラズマ空間を形成し、該プラズマ空間中でＺｒターゲット５１をスパッタする。すなわち、図８において、Ｂ_２Ｈ_６ガスの流量が４４［ｓｃｃｍ］以上となる領域を成膜条件として使用し、ＺｒＢｘ膜を形成する。これにより、Ｚｒターゲット５１が金属状態から酸化状態
に移行する不安定な状態を避けることができ、第１及び第２メタルキャップ層１６，３７の組成比ｘを常に安定させることができる。

上記第２実施形態の成膜装置４０を用いて形成したＺｒＢｘ膜（ｘ＝０．５〜４．０）に対し、第１実施形態と同じく、Ｃｕに対するバリア性、水分に対するバリア性、絶縁膜上の導電性、金属膜上の導電性、金属膜に対する密着性を調査した。これらの結果、第２実施形態のＺｒＢｘ膜は、第１実施形態のＺｒＢｘ膜と同等のメタルキャップ層として機能することが確認された。

尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、成膜装置４０を直流マグネトロン方式のスパッタチャンバに具体化した。これに限らず、例えば、成膜装置４０を高周波マグネトロン方式のスパッタチャンバに具体化してもよい。これによれば、防着板４５やＺｒＢターゲット４６のチャージアップを回避させることができる。

・上記実施形態では、シリコン基板２とＺｒＢターゲット４６との間の距離を３５［ｍｍ］〜１５０［ｍｍ］の範囲で説明し、チャンバ本体４１内の圧力を０．０５［Ｐａ］〜０．５［Ｐａ］で説明した。これに限らず、例えば、シリコン基板２とＺｒＢターゲット４６との間の距離を十分に長い距離（例えば、３００［ｍｍ］）に設定し、チャンバ本体４１内の圧力を十分に低い圧力（例えば、０．００５［Ｐａ］〜０．０５［Ｐａ］）に設定する構成であってもよい。これによれば、シリコン基板２の表面に対し、スパッタした粒子の直進性を向上させることができる。したがって、シリコン基板２の表面に大きい段差がある場合、該段差の底部にまでＺｒＢｘ粒子を侵入させることができる。よって、ＺｒＢｘ膜の段差被覆性を向上させることができ、シリコン基板２の表面全体を、より確実に被覆させることができる。

・上記実施形態において、防着板４５に直流の正電圧を印加してもよい。この構成によれば、イオン粒子の方向性を制御させることができ、シリコン基板２の表面に対して、イオン粒子の直進性を向上させることができる。また、基板ホルダ４４に高周波のバイアス電力を印加してもよい。この構成においても、シリコン基板２の表面に対して、イオン粒子の直進性を向上させることができる。したがって、ＺｒＢｘ膜の段差被覆性を向上させることができ、シリコン基板２の表面全体を、より確実に被覆させることができる。

・上記実施形態では、金属層を第１配線１３及び第２配線３４に具体化した。これに限らず、例えば、金属層を容量素子の電極や誘導素子に具体化してもよい。
・上記実施形態では、ホウ化水素をジボランに具体化した。これに限らず、例えば、ホウ化水素をボランに具体化してもよい。

本発明の半導体装置を示す要部断面図。 第１実施形態の半導体装置の製造装置を示す図。 同じく、半導体装置の製造方法を示す工程図。 同じく、半導体装置の製造方法を示す工程図。 同じく、半導体装置の製造方法を示す工程図。 同じく、半導体装置の製造方法を示す工程図。 第２実施形態の半導体装置の製造装置を示す図。 同じく、半導体装置の製造装置を説明する図。

符号の説明

１…半導体装置、２…半導体基板としてのシリコン基板、２ｂ…素子領域、１１…絶縁
層を構成する第２層間絶縁膜、１２…凹部を構成する第１トレンチ、１３…金属層を構成する第１配線、１４…第１バリア層、１５…第１配線層、１６…第１メタルキャップ層、２１…絶縁層を構成する第３層間絶縁膜、２３…凹部を構成するビアホール、３３…凹部を構成する第２トレンチ、３１…絶縁層を構成する第４層間絶縁膜、３４…金属層を構成する第２配線、３４ａ…ビアコンタクト、３４ｂ…第２配線部、３５…第２バリア層、３６…第２配線層、３７…第２メタルキャップ層、４０…半導体装置の製造装置としての成膜装置、４１…チャンバ本体、４６…ＺｒＢターゲット、４７…プラズマ生成手段を構成するバッキングプレート、４８…プラズマ生成手段を構成する外部電源。

Claims (7)

1. 素子領域を有した半導体基板に絶縁層を積層する絶縁層工程と、
   前記絶縁層に凹部を形成する凹部工程と、
   前記凹部に金属層を埋め込む金属層工程と、
   前記絶縁層の表面と、前記金属層の表面と、を略同一面に平坦化する平坦化工程と、
   ＺｒとＢとを主成分にしたターゲットをスパッタし、平坦化した前記絶縁層の表面と、平坦化した前記金属層の表面と、にＺｒＢｘ（ｘ=０．５〜４．０）を主成分にした共通
   するメタルキャップ層を積層するメタルキャップ層工程と、
   を備えたことを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記メタルキャップ層工程は、
   Ｚｒの原子数を１としたときのＢの原子数を組成比とし、予め規定された前記メタルキャップ層の組成比よりも高い組成比を有したターゲットをスパッタして前記メタルキャップ層を形成すること、
   を特徴とする半導体装置の製造方法。
3. 素子領域を有した半導体基板に絶縁層を積層する絶縁層工程と、
   前記絶縁層に凹部を形成する凹部工程と、
   前記凹部に金属層を埋め込む金属層工程と、
   前記絶縁層の表面と、前記金属層の表面と、を略同一面に平坦化する平坦化工程と、
   ホウ化水素を含むプラズマ空間中でＺｒを主成分にしたターゲットをスパッタし、平坦化した前記絶縁層の表面と、平坦化した前記金属層の表面と、にＺｒＢｘ（ｘ=０．５〜
   ４．０）を主成分にした共通するメタルキャップ層を積層するメタルキャップ層工程と、を備えたことを特徴とする半導体装置の製造方法。
4. 請求項３に記載の半導体装置の製造方法であって、
   前記メタルキャップ層工程は、
   前記ホウ化水素の供給量の増加に応じて圧力が上昇するプラズマ空間を形成し、前記プラズマ空間中で前記ターゲットをスパッタすること、
   を特徴とする半導体装置の製造方法。
5. 絶縁層と金属層とを表面に有した半導体基板を内空間に収容するチャンバ本体と、
   前記内空間に設けられ、ＺｒとＢとを主成分にしたターゲットと、
   前記内空間にプラズマを生成して前記ターゲットをスパッタし、前記絶縁層の表面と、前記金属層の表面と、にＺｒＢｘ（ｘ=０．５〜４．０）を主成分にした共通するメタル
   キャップ層を積層するプラズマ生成手段と、
   を備えたことを特徴とする半導体装置の製造装置。
6. 請求項５に記載の半導体装置の製造装置であって、
   前記ターゲットは、
   Ｚｒの原子数を１としたときのＢの原子数を組成比とし、予め規定された前記メタルキャップ層の組成比よりも高い組成比を有すること、
   を特徴とする半導体装置の製造装置。
7. 絶縁層と金属層とを表面に有した半導体基板を内空間に収容するチャンバ本体と、
   前記内空間に設けられ、Ｚｒを主成分にしたターゲットと、
   前記内空間にホウ化水素を供給する供給手段と、
   前記内空間にプラズマを生成して前記ターゲットをスパッタし、前記絶縁層の表面と、
   前記金属層の表面と、にＺｒＢｘ（ｘ=０．５〜４．０）を主成分にした共通するメタル
   キャップ層を積層するプラズマ生成手段と、
   を備えたことを特徴とする半導体装置の製造装置。

Images