[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH023262A - リードフレーム組立体とその加工方法 - Google Patents

リードフレーム組立体とその加工方法

Info

Publication number
JPH023262A
JPH023262A JP63332768A JP33276888A JPH023262A JP H023262 A JPH023262 A JP H023262A JP 63332768 A JP63332768 A JP 63332768A JP 33276888 A JP33276888 A JP 33276888A JP H023262 A JPH023262 A JP H023262A
Authority
JP
Japan
Prior art keywords
lead frame
leads
lead
molded
support portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63332768A
Other languages
English (en)
Other versions
JP2696772B2 (ja
Inventor
Marvin Lumbard
マルビン、ランバード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH023262A publication Critical patent/JPH023262A/ja
Application granted granted Critical
Publication of JP2696772B2 publication Critical patent/JP2696772B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、リード付き半導体チップ支持体のためのリ
ードフレームとその加工技術とに関する。特にこの発明
は、封入に先立って完全に非破壊的な方法で組立品の完
全かつ綿密な試験が可能であるような、リードフレーム
の設計と加工方法とに関する。
［従来の技術］ 半導体パッケージを生産するために用いられる装鐙にお
いて、チップはチップ台座上に取り付けられ、チップ台
座の接触域からパッケージの中の同様の領域又はパッケ
ージの中のチップへ接続が行われる。パッケージの外部
接続線は、プリント配線板に取り付けられるリードの形
を取る０面取り付は技術の利用により、プリント配線板
上で空間を交互に占有する寸法についてパッケージを小
さくすることができる。
現在の加工工程は一般的に、つながったリードフレーム
がそれぞれ少なくとも一つのチップ位置を有するような
帯の形でリードフレーム組立体を取り扱う、つながった
リードフレームは１組み立てられたリード付き半導体パ
ッケージを作るために種々の自動化された段階又は加工
工程を施される連続した帯を供給するように、リール上
に巻き付けられている。かかるパッケージは気密型であ
るか、又は主として市販用途に用いられる非気密型（プ
ラスチックパッケージ）である。例えばアメリカ合衆国
特許第４２１４３６４号明細書は、受動的及び能動的の
電気及び電子デバイスの気密型及び非気密型パッケージ
加工を記述し、この加工は帯状の従来のリードフレーム
を用いる半導体デバイスに特に適している。
従来の製品とパッケージ加工技術との主な欠点は、封入
に先立って組み立てられたパッケージを試験できないこ
とである。封入の後に内部のチップ又は接続を再加工す
るためにパッケージを開放することは経済上実際的でな
い。モールドパッケージの場合には封入の開放は全く実
際的でない、それ故にパッケージされた半導体回路の生
産歩留まりは、欠陥のある組立体の再加工ができないた
めに低下する。多数のチップを内蔵するパッケージでは
、失敗の機会はチップとこれに施される作業の数が増す
につれて増す。従ってチップ又はパッケージの再加工の
機会を見逃すことは、比較的複雑なチップ組立体に関し
ては相対的歩留まり自体と投資の絶対額との両観点から
不利である。
複雑なチップ組立体の一つの主要な適用例は、非常に多
くのデバイスが表示マトリックスのための配列方式で用
いられる表示用パッケージの場合である。一般にまた特
に前記の例では、まだリードフレーム帯の中にあり従っ
て欠陥のある組立体が封入に先立って再加工できる間に
、組み立てられたパッケージを試験することができれば
非常に有利でありかつ経済的に有益である。かかる試験
はまた、パッケージと延性の大きい材料から成る小さい
リードとに対する損傷を低減又は排除するような方法で
実施されるべきである。
［発明が解決しようとする課題］ 個々のリードフレームのリードがリードフレーム帯から
電気的に絶縁され、一方間時にリードフレーム帯により
機械的に支持されるようになっているリードフレーム組
立体を用いることが、この発明の特徴である６　リード
フレーム帯から機械的に支えることにより、リードフレ
ームは試験中に通常の探触力に耐え、個々のリードに大
きい変形を生じることなく信頼性のある電気的接続を保
証することができる。
この発明の一つの目的は、従来のプローブの物理的接触
に耐えるように各小リードの両端で機械的な支持を行う
ために、射出成形技術を利用することである。
この発明の別の目的は、リードフレーム組立体に絶縁性
支持部材を提供し、そしてその後にリードフレームのリ
ードが電気的に絶縁されるように金属の支持構造部を除
去することである。
この発明の更に別の目的は、低コストのパッケージ及び
組み立て技術を主な特徴とする従来の加工工程と矛盾す
ることなく、再加工の完全な経済的利益が実現されるた
めに最小数の作業を行うという、この発明の付随的な特
徴と利点とを提供することである。
［課題を解決するための手段］ この目的はこの発明の基づき請求項１、請求項８及び請
求項１３に記載の手段により達成される。
この発明は、自動加工環境の中における繰り返し試験の
連続的な作業が可能となるように、リードフレーム組立
体の形状と、機械的な支持が与えられ同時に電気的な絶
縁が与えられるような関連性のある工程とを採用する。
そして試験に不合格な組立体が修復のために再加工され
る。これらの修復された組立体は、再試験に合格した後
に当初に試験作業に合格した組立体と同様な方法で封入
される。
［実施例］ 次にこの発明に基づくリードフレーム組立体の複数の実
施例を示す図面により、この発明の詳細な説明する。
第１図は一般的に半導体パッケージ組立体の加工に用い
られる技術の現状を示す。基本的に、連続する打ち抜か
れたリードフレームの形の金属製のリードフレーム帯１
１が、第１のリールｌＯから第２のリール１２に向かっ
て巻かれる。第１のリール１０は、加工のためのリード
フレーム供給源として働くために反時計方向に回転する
。一般的な加工段階として、リードフレーム帯１１上に
パッケージを形成するために成形装置１４で射出成形が
行われる。帯１１は成形装置１４を通過し一段ごとに前
進される。各機械サイクルの間に帯１１の一区画が成形
装置１４に入り、プラスチックが射出成形によりこの区
画に取り付けられる。
射出成形加工の間に一つ又は複数のリードフレームを同
時に処理することができる。第２のリール１２は同じく
反時計方向に回転することにより巻き取りリールとして
働く。
第２図は連続する打ち抜かれたリードフレーム帯１１の
一区画を示す。リードフレーム帯は延性かつ導電性の金
属から作られるのが有利である。
例えば適した金属はオリン（ＯＬＩＮ）　ｌ　５１とし
て知られた銅合金である。アルミニウム超音波ワイヤポ
ンディングのために、金属は選択された領域を金めっき
されている。
リードフレームは支持部分１２、位置決め部材２４、第
１の複数の水平リード１６、第１の複数の垂直リード１
８及び第２の複数の垂直り一部２０を備える。支持部分
２２、リード１６．１８．２０及び位置決め部材２４は
リードフレームの部分として一体にまとめて形成されて
いる。
支持部分２２は位置決め孔２６と支持耳２８とを備える
。リード１６．１８．２０の外側端部は、工程に従って
製作される集植回路（ＩＣ）パッケージの外部リードを
形成する。
第３図ないし第６図は、Ｕ字形のプラスチック部材３０
がリード１６．１８．２０と支持部分２２との間の絶縁
性部材として働くようなリードフレームを示す、一つの
成形段階でプラスチック部材３０が作られる。プラスチ
ック部材３０は、支持部分２２、支持耳２８、位置決め
部材２４の端部３６及びリード１６．１８．２０の端部
が協働するように、リード１６．１８．２０に成形され
る。この協働はリードフレームの支持部分２２の内部で
リード１６．１８．２０を支持するのに役立ち、一方ま
たリード１６．１８．２０をリードフレームから電気的
に絶縁する。
この成形段階ではまた方形のプラスチック絶縁リング及
び／又は台座部材３２が作られ、この部材はリード１６
．１８．２０の間の機械的支持兼絶縁部材として働く。
プラスチック部材３２は、リード１６．１８．２０が相
互に物理的な位置を維持し一方また相互に電気的に絶縁
されるように、リード１６．１８．２０に成形される。
プラスチック部材３２はまた半導体ＩＣパッケージの一
部を形成するために役立つ。第３図及び第４図はまた。
指状部１６上への成形材料のはみ出しを防ぐのに役立つ
多数の成形空所３４を示す（分かり易いように部分的に
示されている）。
例として部材３０．３２のための適した材料はポリエー
テルイミドである。かかる材料はゼネラル　エレクトリ
ック（Ｇｅｎｅｒａｌ　Ｅｌｅｃｔｒｉｃ）社から購入
できウルテム（ＵＬＴＥＭ　）　ｌ　Ｏ００として知ら
れている。
部材３０．３２がリードフレームに成形された後に１位
置決め部材２４がリード１６．１８．２０及び支持フレ
ーム２２から打ち抜いて取り去られる。第３図には位置
決め部材２４の打ち抜いて取り去られる部分がハツチン
グにより示されている。続いてチップの形のデバイス又
は回路を台座に取り付け、電気的リードにワイヤポンデ
ィングすることができる。
更にパッケージ加工の前にリードフレームがまだ帯の状
態にある間に、回路全体が電気的リード１６．１８．２
０へ作動電圧を加えることにより試験される。リード１
６．１８．２０は部材３０に介して支持部分２２からま
た部材３２を介して相互に電気的に絶縁されているので
、この配置を用いることによりかかる試験が可能かつ好
都合となる。部材３０．３２により提供される機械的な
支持により、試験作業中にリードフレームの延性の大き
い金属に変形を生じることなく接触クローブを任意の個
所でリードに押し付けることができる。
試験及び再加工の後に回路は組立体としてパッケージと
なるように封入する準備が完了する。封入はトランスフ
ァ成形により行われる。表示用チップ又は光学的ドライ
バチップ（オプトアイソレータ）の場合には、対人材料
は第５図及び第６図に示すような透明な熱硬化性プラス
チック材料である。ほかの場合には不透明な熱硬化性プ
ラスチック材料を用いることができる。それ故にこの形
式のパッケージ加工方式は、種々の集積回路及びデバイ
スのチップが採用されるような種々の用途に適している
。
第５図に示す破線３８はリード１６．１８．２０が切断
されるときの切断線を示す。切断作業の後にリードは第
６図に示すようにパッケージの下側にＪ形に曲げられる
。この配置は、プリント配線板上に取り付ける表面とし
て非常に便利なポンディング域をパッケージの底部分上
に提供する。
第７図ないし第１５図は、前記の加工を行うことができ
るリードフレームの別の形式を示す。このリードフレー
ムは支持部分４２、位置決め部材４４、第１の複数の水
平リード４６、第２の複数の水平リード４７、第１の複
数の垂直リード４８及び第２の複数の垂直リード５０を
備える。支持部分４２、リード４６．４７．４８．５０
及び位置決め部材４４はリードフレームの部分とじて一
体となるように成形されている。支持部分４２は位置決
め孔４３と支持孔５８とを備える。リード４６．４７．
４８．５０の外側端部は、工程に従って製作されるＩＣ
パッケージの外部リードを形成する。
この形式のリードフレームでは、方形の絶縁リング６０
がリード４６．４７．４８．５０と支持部分４２との間
の絶縁性部材として働く、一つの成形段階でプラスチッ
ク部材６０が作られる。プラスチック部材６０が支持部
分４２、支持孔５８及びリード４６．４７．４８．５０
の端部と協働するように、プラスチック部材６０がリー
ド４６．４７．４８．５０に成形される。この協働はリ
ードフレームの支持部分４２の内部でリードを支持する
のに役立ち、一方またリード４６．４７．４８．５０を
リードフレームから電気的に絶縁する。
この成形段階ではまた、リード４６．４７．４８．５０
の間の絶縁性部材として働く方形のプラスチック絶縁リ
ング及び／又は台座部材６２が作られる。プラスチック
部材６２ちまた、リード４６．４７．４８．５０が相互
にこれらの物理的位置を維持し一方また相互に電気的に
絶縁されるように、リード４６，４７，４Ｂ、５０に成
形される。このプラスチック部材６２もまた半導体ＩＣ
パッケージの一部を形成するのに役立つ。
部材６０．６２がリードフレームに成形された後に、位
置決め部材４４がリード４６．４７．４８．５０及び支
持フレーム４２から打ち抜いて取り去られる。第８図に
は、位置決め部材４４の打ち抜いて取り去られる部分が
ハツチング域により示されている。その後にＩＣが取り
付けられ、リードフレームの第１の形態に対して説明さ
れたように試験され封入される。
第１０図ないし第１５図は工ＣＭ入の別の形を示す、第
１Ｏ図及び第１１図は、ＩＣの周りに封入構造体を形成
するために協働するプラスチック部材６２、ＭＢ２及び
台座６６を示す、構造内部の空所６７には空気を充填す
るか、又はシリコーンを充填することができる。ｉ１２
図及び第１３図は、頂部カバー６８と底カバー７０とが
ＩＣ、プラスチック部材６２及び台座６６を封入するよ
うに形成された封入の別の形式を示す。
第１４図及び第１５図は、充填材料７０がＩＣを封入す
るためにプラスチック部材６２及び台座６６と協働する
封入の更に別の形式を示す。
この発明の二つの実施例及び幾つかの変形例を図示説明
したけれど、この発明の範囲から逸脱することなく種々
の他の変更及び変形を行うことができる。例えば、絶縁
性部材が種々のリードフレームの形態に適するように、
絶縁性部材の形を変更することができる。
第１図はリードフレーム帯の加工装置の配置図、第２図
はこの発明に基づくリードフレーム帯の一実施例の一区
画を示す平面図、第３図は第２図に示すリードフレーム
の成る組立段階を示す平面図、第４図は第３図に示すリ
ードフレームの切断線４−４による断面図、第５図は第
２図に示すリードフレームの別の組立段階を示すモ面図
、第６図は第５図に示すリードフレームの切断線６−６
による断面図、第７図はこの発明に基づ〈リードフレー
ム帯の別の実施例の一区画を示す平面図、第８図は第７
図に示すリードフレームの成る組立段階を示す平面図、
第９図は第８図に示すリードフレームの切断線９−９に
よる断面図、第１０図、第１２図及び第１４図はそれぞ
れ第７図に示すリードフレームの異なる組立体の部分平
面図、第１１図、第１３図及び第１５図はそれぞれ第１
０図の切断線１１−１１、第１２図の切断線１３−１３
及び第１４図の切断線１５−１５によるリードフレーム
組立体の断面図である。
１１・・・リードフレーム帯 １６．１８．２０．４６．４７．４８．５０・・・リー
ド ２２．４２・・・支持部分 ２４．４４・・・位置決め部材 ２６．４３・・・位置決め孔 ２８・・・支持耳 ３０．６０・・・第１の絶縁性（プラスチック）部材３
２．６２・・・第２の絶縁性（プラスチック）部材５８
・・・支持孔 図面の浄書（内容に変更なし） 手 続 主車 正 書（方式） 発明の名称 リードフレーム組立体とその加工方法 ３゜ 補正をする者 事件との関係　　特許用別人 住　所　ドイツ連邦共和国ベルリン及ミュンヘン（番地
なし） 名　称　シーメンス、アクチェンゲゼルシャフト４゜

Claims (1)

  1. 【特許請求の範囲】 １）　リードフレームが集積回路のためのリードを提供
    するようになっているリードフレーム帯のリードフレー
    ムの加工方法において、支持部分とこの支持部分に取り
    付けられた位置決め部材に更に取り付けられた多数のリ
    ードとを画成する少なくとも一つのリードフレームを画
    成するリードフレーム帯を用意し、集積回路をリードに
    取り付け、リードを支持部分へ結合するための第１の絶
    縁性部材を供給し、リードを相互に結合するための第２
    の絶縁性部材を供給し、リードが支持部分によって支え
    られ一方支持部分からは電気的に絶縁されかつ相互に電
    気的に絶縁されるように、絶縁性材料と支持部分とリー
    ドとが協働するように位置決め部材を除去することから
    成るリードフレーム組立体の加工方法。 ２）集積回路の試験段階を更に含むことを特徴とする請
    求項１記載の方法。 ３）集積回路を封入しかつリードをリードフレームから
    切断することを更に含むことを特徴とする請求項２記載
    の方法。 ４）第１の絶縁性部材がほぼＵ字形の成形されたプラス
    チック部材を形成するように成形されていることを特徴
    とする請求項２記載の方法。 ５）第２の絶縁性部材がほぼ方形の成形されたプラスチ
    ック部材を形成するように成形されていることを特徴と
    する請求項４記載の方 法。 ６）第１の絶縁性部材がほぼ方形の成形されたプラスチ
    ック部材を形成するように成形されていることを特徴と
    する請求項２記載の方 法。 ７）第２の絶縁性部材がほぼ方形の成形されたプラスチ
    ック部材を形成するように成形されていることを特徴と
    する請求項６記載の方 法。 ８）リードフレームが集積回路のためのリードを提供す
    るようになっているリードフレーム帯のリードフレーム
    の加工方法において、支持部分とこの支持部分に取り付
    けられた位置決め部材に更に取り付けられた多数のリー
    ドとを画成する少なくとも一つのリードフレームを画成
    するリードフレーム帯を用意し、 リードを支持部分へ結合するための第１のプラスチック
    部材を供給し、リードを相互に結合するための第２のプ
    ラスチック部材を供給し、リードが支持部分によって支
    えられ一方支持部分からは電気的に絶縁されかつ相互に
    電気的に絶縁されるように、絶縁性材料と支持部分とリ
    ードとが協働するように位置決め部材を除去し、集積回
    路をリードに取り付 け、集積回路を試験し、集積回路の試験の後に集積回路
    を封入し、集積回路の封入の後にリードをリードフレー
    ムから切断することから成るリードフレーム組立体の加
    工方法。 ９）第１のプラスチック部材がほぼＵ字形の成形部材を
    形成するように成形されていることを特徴とする請求項
    ８記載の方法。 １０）第２のプラスチック部材がほぼ方形の成形部材を
    形成するように成形されていることを特徴とする請求項
    ９記載の方法。 １１）第１のプラスチック部材がほぼ方形の成形部材を
    形成するように成形されていることを特徴とする請求項
    １２記載の方法。 １２）第２のプラスチック部材がほぼ方形の成形部材を
    形成するように成形されていることを特徴とする請求項
    １１記載の方法。 １３）試験中に回路を支持するためのリードフレーム組
    立体において、回路と、この回路に接続するための多数
    のリードと、支持部分 と、この支持部分に対しリードを電気的絶縁かつ支持す
    るための第１の絶縁性部材と、 リードを相互に電気的絶縁かつ支持するための第２の絶
    縁性部材とを備えることを特徴とするリードフレーム組
    立体。 １４）第１の絶縁性部材に係合するための支持耳を更に
    備え、支持部分が位置決め孔を画成 し、第１の絶縁性部材がほぼＵ字形であり、第２の絶縁
    性部材がほぼ方形であることを特徴とする請求項１３記
    載のリードフレーム組立体。 １５）支持部分が第１の絶縁性部材に係合するための支
    持孔と位置決め孔とを画成し、第１の絶縁性部材がほぼ
    方形であり、第２の絶縁性部材がほぼ方形であることを
    特徴とする請求項１３記載のリードフレーム組立体。
JP63332768A 1987-12-28 1988-12-28 リードフレーム組立体とその加工方法 Expired - Fee Related JP2696772B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/138,887 US4859632A (en) 1987-12-28 1987-12-28 Method for manufacturing the same
US138887 1987-12-28

Publications (2)

Publication Number Publication Date
JPH023262A true JPH023262A (ja) 1990-01-08
JP2696772B2 JP2696772B2 (ja) 1998-01-14

Family

ID=22484103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63332768A Expired - Fee Related JP2696772B2 (ja) 1987-12-28 1988-12-28 リードフレーム組立体とその加工方法

Country Status (4)

Country Link
US (1) US4859632A (ja)
EP (1) EP0331814B1 (ja)
JP (1) JP2696772B2 (ja)
DE (1) DE3885268T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
US5026667A (en) * 1987-12-29 1991-06-25 Analog Devices, Incorporated Producing integrated circuit chips with reduced stress effects
US5038453A (en) * 1988-07-22 1991-08-13 Rohm Co., Ltd. Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5038468A (en) * 1990-04-19 1991-08-13 Illinois Tool Works Inc. Method of insert molding with web placed in the mold
JPH0419114A (ja) * 1990-05-15 1992-01-23 Mitsubishi Electric Corp インサート電極モールド体の製造方法
US5167556A (en) * 1990-07-03 1992-12-01 Siemens Aktiengesellschaft Method for manufacturing a light emitting diode display means
KR950003337B1 (ko) * 1990-08-23 1995-04-10 미쓰비시덴키 가부시키가이샤 내연기관용 점화장치의 제조방법
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
US5185653A (en) * 1990-11-08 1993-02-09 National Semiconductor Corporation O-ring package
US5098863A (en) * 1990-11-29 1992-03-24 Intel Corporation Method of stabilizing lead dimensions on high pin count surface mount I.C. packages
US5132773A (en) * 1991-02-06 1992-07-21 Olin Corporation Carrier ring having first and second ring means with bonded surfaces
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
US5146662A (en) * 1991-12-30 1992-09-15 Fierkens Richard H J Lead frame cutting apparatus for various sized integrated circuit packages and method therefor
US5609652A (en) * 1994-04-13 1997-03-11 Koito Manufacturing Co., Ltd. Method of manufacturing a synthetic resin part integrally formed with metal members
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
US5673845A (en) 1996-06-17 1997-10-07 Micron Technology, Inc. Lead penetrating clamping system
US5890644A (en) * 1996-01-26 1999-04-06 Micron Technology, Inc. Apparatus and method of clamping semiconductor devices using sliding finger supports
US6003369A (en) * 1997-05-19 1999-12-21 Continental Teves, Inc. Method for manufacturing encapsulated semiconductor devices
US6986197B2 (en) * 2001-12-06 2006-01-17 Asm Technology Singapore Pte Ltd. Method of manufacturing an IC package
KR20030085868A (ko) * 2002-05-02 2003-11-07 삼성전기주식회사 부품 다층 실장 소자의 제조방법 및 이에 의해 제조된 소자
US7279785B2 (en) * 2005-02-14 2007-10-09 Stats Chippac Ltd. Stacked die package system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444440A (en) * 1964-11-27 1969-05-13 Motorola Inc Multiple lead semiconductor device with plastic encapsulation supporting such leads and associated elements
US3385426A (en) * 1966-03-18 1968-05-28 Sprague Electric Co Lead protecting structure
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3864820A (en) * 1971-01-04 1975-02-11 Gte Sylvania Inc Fabrication Packages Suitable for Integrated Circuits
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
JPS5339866A (en) * 1976-09-24 1978-04-12 Fujitsu Ltd Packaging method of semiconductor device
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
US4282544A (en) * 1977-12-12 1981-08-04 Motorola Inc. Encapsulated hybrid circuit assembly
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5588350A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Manufacture of semiconductor device
US4214364A (en) * 1979-05-21 1980-07-29 Northern Telecom Limited Hermetic and non-hermetic packaging of devices
US4305204A (en) * 1980-01-16 1981-12-15 Litronix, Inc. Method for making display device
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
US4480150A (en) * 1982-07-12 1984-10-30 Motorola Inc. Lead frame and method
JPS60165748A (ja) * 1984-02-08 1985-08-28 Toshiba Corp リ−ドフレ−ム
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
JPS61212031A (ja) * 1985-03-15 1986-09-20 Matsushita Electric Ind Co Ltd デイスプレイパネルの実装体
JPS61296749A (ja) * 1985-06-25 1986-12-27 Toray Silicone Co Ltd 半導体装置用リードフレームの製造方法
EP0213014B1 (en) * 1985-07-23 1990-09-19 Fairchild Semiconductor Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
US4689875A (en) * 1986-02-13 1987-09-01 Vtc Incorporated Integrated circuit packaging process

Also Published As

Publication number Publication date
JP2696772B2 (ja) 1998-01-14
DE3885268D1 (de) 1993-12-02
EP0331814A2 (en) 1989-09-13
DE3885268T2 (de) 1994-04-21
EP0331814B1 (en) 1993-10-27
US4859632A (en) 1989-08-22
EP0331814A3 (en) 1989-10-04

Similar Documents

Publication Publication Date Title
JP2696772B2 (ja) リードフレーム組立体とその加工方法
US5114880A (en) Method for fabricating multiple electronic devices within a single carrier structure
JPH041503B2 (ja)
JPH10163405A (ja) 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
US5304738A (en) System for protecting leads of a semiconductor chip package during testing, burn-in and handling
JP2003031595A (ja) 半導体パッケージの製造方法および半導体パッケージ
JPH088385A (ja) 樹脂封止型半導体装置
JP2001007275A (ja) 半導体装置及びそのテスト方法
GB2103418A (en) Packaging of electronics components
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
JPS614264A (ja) 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ
JP2009060010A (ja) 半導体装置の製造方法
JP2985423B2 (ja) 半導体装置
JP2004055765A (ja) Ｉｃパッケージの製造方法およびリードフレーム
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JPH04158562A (ja) 半導体装置、それに用いるリードフレーム、半導体装置の製造方法および半導体装置の検査方法
KR200158265Y1 (ko) 반도체 패키지 장치
KR100357209B1 (ko) 스트립 단위 테스트를 위한 반도체 패키지 제조 방법
JP2000150777A (ja) 複合半導体装置およびその製造方法
JPH1098060A (ja) 電子部品の製造方法及びその電子部品の検査方法
JP2002196035A (ja) 半導体装置の製造方法およびキャリア
JPH04102359A (ja) 半導体装置およびその製造方法
JPS61248453A (ja) セラミツク基板および半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees