JPH02271535A - バイポーラ構造における基板タップ及びこの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本願で開示される基板タップ及び関連する製造方法は、
本出願人に譲渡され、本願において参照される１９８８
年１月１１日出願の「高速バイポーラメモリ」と題され
る米国特許出願第１４２０３２号に開示される形態の素
子の構成に特に有用である。本方法を利用できる完全な
バイポーラプロセスの詳細は、本出願人に譲渡され、本
願において参照される１９８８年４月１１日出願の「高
機能バイポーラ構造を製造するための製造方法」と題さ
れる米国特許出願第１８０６２６号に開示される。

本発明は高性能バイポーラ集積回路に関し、特に、追加
のマスク工程を有することなしに形成された、集積回路
用接地タップに関する。本発明によって得られる回路は
最小水平領域を有し、最小接合深さを有する。

半導体技術に於ける本発明の方向は、極めて高速の低電
力特性を有する装置の高集積化に向いている。

従来の技術 この様な高性能バイポーラトランジスタに本質的なパラ
メータは、浅い垂直接合及び小水平形状によって実現さ
れる低寄生容量を有することである。換言すると、水平
方向及び垂直方向の両方において可能な限り小さい素子
を集積回路内に形成することが必要である。

集積回路のサイズを減少するために発展された解決は、
隣接するバイポーラ構造を分離するトレンチ又はスロッ
トを使用する。この技法は、ＰＮ接合が形成される領域
まで、溝を半導体ウエーノ＼にエツチングすることを含
む。従って、この基板の層は、溝がエッチされねばなら
ない深さを最小するために比較的に浅くされている。

この様な素子においてはまた、基板タップ、即ち基板か
ら得られる最も負のポテンシャルへの、典型的には電源
の負の側への接続を形成することができることが重要で
ある。典型的なバイポーラ素子に於いて、基板はＮ゛材
料埋め込み層及び上部にＮ型エピ領域を有するＰ型材料
である。活性素子はタブ（おけ）状、即ち分離された領
域のＮ型エピ材料である。基板を回路の最も負のポテン
シャルに結びつけることによって、Ｐ型基板は負にバイ
アスされ、全てのＮエピタブに対して逆バイアスとなる
。Ｎ＋埋め込み層及びＮ型エピタブはより正にバイアス
され、即ち基板より正ポテンシャルにされ、これによっ
てタブが互いに分離される。

基板を回路内の最も負のポテンシャルに結びつけること
は、Ｐ基板によって形成されるＰＮ接合及びＮ型埋め込
み層を逆バイアスすることを意味する。この様にして、
分離は、本質的に逆バイアスされたダイオードによって
、全ての素子の床面上で維持される。

この事が重要であることは、バイポーラメモリ素子、例
えば、基板がコレクタである互いに平行な垂直ＰＮＰ素
子を通して基板内に電流を注入することができる横方向
ＰＮＰ　）ランジスタを有することの効果を考えること
により理解される。この回路設計は基板をバイアスし続
けたり、浮かせ続けることを必要とする。活性素子に関
して基板をより負にすると、より少ない容量が得られる
。

これは、Ｐ基板のデプレッション領域によって与えられ
る分離のためである。このデプレッション領域は逆バイ
アスがより高いと広げられる。埋め込み層はＰ型基板に
関して逆にバイアスされている。Ｐ基板のデプレッショ
ン領域は、基板と埋め込み層との間のＰＮ接合が逆バイ
アスされているので絶縁体として機能する。

横方向ＰＮＰ負荷を使用するバイポーラメモリの例に戻
る。この様な横方向ＰＮＰは水平方向にＰＳＮ及びＰ領
域が並んでいる。ホールがメモリセルのＰ型エミッタか
ら横方向ＰＮＰのＮエヒヘースに注入される。Ｐ型基板
は平行コレクタとして機能し、隣接横方向Ｐ型コレクタ
と同様にホールを収集する。埋め込み層がホール電流の
基板内への垂直注入をを抑制するために設けられる。大
規模メモリアレイが形成されると、セルは、−団として
、基板に電流を注入することが許され、大きな累積電流
が基板内に生成される。この注入された電荷は奪い去ら
ねばならないが、さもないと、Ｐ型基板の電圧が、前記
配列が実質的にＰＮ接合に対して正バイアスを有する程
度に上昇する。この正バイアス状態において、全配列は
本質的にその機能を停止する。注入電荷を除去すること
により、デプレッション領域を基板と埋め込み層との間
のＰＮ接合で可能な限り広く維持することは、コレクタ
基板容量を最小化することの本質である。

基板を回路の最も負の点と充分に結合しないと、基板は
正バイアスされる。Ｎ型エピタブをＶｃｃの近くに正バ
イアスすると、寄生ＰＮＰ素子も同様にオン状態になる
。これは、些細な性能低下から機能障害及び／又はラフ
チアツブに渡る種々の減少を引き起こす。

基板を旨く負のポテンシャル点に接続しない場合の関連
する問題は、基板が浮いてＡＣ信号が容量的に基板に接
続することである。このキャリアーの注入は臨界的な回
路ノード間にクロストークを発生する。これは、ノイズ
の発生から回路の発振に至る重大な問題を引き起こす。

基板を最も負のポテンシャルの点に接続することはＴＴ
Ｌ素子を形成するのに本質的なことである。

この問題は既に認められているが、この分野で知られて
いる基板タップは、タップを形成するための追加のマス
ク工程にその多くは依存している。

典型的には、埋め込み層がマスクされて、Ｎエピ及びＮ
埋め込み層を通過する領域を決める。よって、埋め込み
層を介して基板に至るＰ型材料のスラッゾ（塊）が決め
られ、この結果、接点をこのＰ型スラッグを介してＰ型
基板に形成することができる。

発明が解決しようとする課題 本発明の目的は付加的マスク工程を必要としないで、バ
イポーラ製造方法に組み込まれる接地タップを提供する
ことにある。

本発明の別の目的はより簡単に且つ効率的に接地タップ
を基板に接地することである。

関連する発明は上述された出願に開示されるバイポーラ
製造方法に別のマスク工程を用いることなしにバイポー
ラ素子基板に接点を形成することのできる製造方法を提
供する。

課題を解決するための手段 本発明に従うと、Ｐ型材料上のＮ型材料層から成る基板
材料内の分離された素子領域内に形成される複数のトラ
ンジスタからなる集積回路に、基板タップが組み込まれ
る。分離された素子領域は前記Ｎ型材料を通してＰ型材
料まで延びる分離スロットにより決められる。前記Ｐ型
材料まで延びる各基板タップ用トレンチは、トレンチの
側壁を覆う酸化物層、前記トレンチの側部及び底部を被
覆するドープされたポリシリコン層、及びタップの基部
に形成され且つ前記タップ及び基板との間を接続する注
入又は拡散ドープ領域を有している。

素子の下の基板は前記ポリシリコン層上に形成されたシ
リコン層を好ましくは含み、前記ドープ領域との接触を
促進する。

本発明のタップは、Ｐ型基板から始まり、Ｎ型材料の埋
め込み層が全面に形成され、次に、Ｎ工ピ層を形成する
製造方法を採用することより形成される。これらの工程
に続いて、前記接地、又は基板タップは、後のポリ堆積
工程がトレンチを閉鎖しないように充分な幅を有するト
レンチを切り込むことにより決定される。このトレンチ
が開けられるのと同時に、シート状埋め込み層を切り通
し、内部に活性素子が形成されるＮエビタブを決めるの
に使用される分離トレンチが決められる。

狭いトレンチとより広いトレンチが切られたあと、基板
表面は酸化されて、埋め込み層が形成される。

この層は、異方的にエツチングされて、トレンチの壁に
沿って酸化物が残され、トレンチ及びスロットの床上に
は残されない。次に、ポリ層が形成される。これはより
狭い分離トレンチを充填するには充分厚いが、より広い
スロットを完全に満たすほどには充分には厚くない。ポ
リ層が広いトレンチの側部及び基部上に形成されるに先
立って又は後に、Ｐドープ領域が基板内の広いトレンチ
の底に形成され、トレンチを通して基板までに至る接続
が容易に形成さるようにする。本発明の付加的要素であ
るエミツクシリサイド層は広い幅のトレンチの底を自動
的に覆い、基板タップ機能を有する適切な電気的接続を
形成する。

本発明の主な利点は、接地タップ用の本構成が付随する
製法の利点を有して、本方法の埋め込み層及びエビ成長
過程において、「個別化されていない」ウェーハを提供
することにある。これは、本発明の方法は、埋め込み層
をエビ及びその固有の「エビシフト」通して整列するこ
とを要求しないためである。埋め込み層及びエピタキシ
ー成長層を有するこのウェーハを出発物質として扱うこ
とができる。この画期的なサイクルの短縮化は、完成品
に至るまでの製法ろ論理を簡単にし、エピタキシャル層
を通して埋め込み層埋蔵物との整列を行うと言う極めて
困難な工程を削除する。

本発明の目的、特徴及び利点は、添付図面を参照して以
下の記載からより理解されるであろう。

実施例 以下の記述される接地タップ及びこれを形成する製造方
法は、素子がスペーサによって分離され、素子がトレン
チに充填され酸化物によって決められる高性能バイポー
ラ素子に於いて特に有用である。ここに記述される接地
タップは、付加的なマスク工程なしに形成できるので極
めて有用である。

実施例の製造方法においては、第１Ａ図に示されるＰ型
基板から始まる。次に、Ｎ型ドーピング材料のマスクさ
れない埋め込み層４が形成される。

砒素又はアンチモンがドーパントとして通常使用される
。ここで開示される接地タップが特に有用である本発明
の方法において、埋め込み層４は約１の厚さである。し
かしながら、本発明の接地タップはまたより厚い埋め込
み層及びエビを使用する素子にも有用である。

次の、埋め込み層の上部のマスクされない層はエビ層６
である。これはＮドープ層の約３／４の厚さである。こ
の基板内に活性素子を決めるいかなる工程に先立って、
活性素子が゛その内部に位置するタブｌＯを決めるトレ
ンチ８が形成される。

本発明に従うと、接地又は基板タップを形成するために
使用される広いトレンチ又はスロット１２は分離トレン
チ８と同時に形成することかできる。

接地タップトレンチ又はスロットを形成するための本方
法は、エビ領域６上に薄い窒化物を設置し、次にこの窒
化物９上により厚い酸化物１１を堆積することから本質
的に形成される。酸化物１１はマスクされエッチされ、
次に選択的シリコンエッチが達成される。即ち、酸化物
よりもより速くシリコンをエッチするのに使用されるエ
ッチ苓ントが使用される（典型的には、反応的イオンエ
ツチング処理）。この工程は異方的反応性イオンエッチ
であり、垂直方向のみだけエツチングされる。このエツ
チングはエビ層６及び埋め込み層４を完全に通して充分
に基板２に到達して、素子の電圧要求に適合するよう設
計される。

トレンチが形成された後、ウェーハ全体が、トレンチの
全露出面上に酸化物層２０を形成することにより酸化さ
れる。従って、酸化物２０は側壁２２．２４及び分離ト
レンチ８の底部２６に沿っている。

酸化物２０が所定の位置に形成された後に、矢印２１に
よって表示される異方的エツチングが達成され、トレン
チの底面２６及びスロットの底面３２を開ける。これは
第１Ｂ図の斜線によって示された材料を取り除く。

次に、ポリシリコン３８がウェーハの全面に体積される
。ポリシリコン堆積物２８は、厚さが均一で垂直及び水
平表面の両方に共形であり、顕著ではないが、トレンチ
の頂部で起こりうる窪みを除いてトレンチ８を完全に埋
める。ポリシリコン層３８は広いトレンチ１２の側壁２
８．３０上に被覆される酸化物を均−且つ共形で覆うが
、広いスロット１２を完全に充填する程には厚くない。

基盤となる工程は、別の処理工程で準備される。

付加的な処理工程を本質的に有さないで、むしろ、活性
素子タブ間に分離トレンチを形成するのに使用される一
連の固有の工程を使用することにより基板タップが形成
される。

ポリ充填物３８が完了された後、Ｐ＋層４０（点線によ
って示される）がトレンチ１２の底部を含むポリの全表
面に堆積される。これはトレンチ１２はＰ゛　ドープポ
リによって充填されるが、Ｐ゛層４０は分離トレンチ８
に入らない結果である。この点に対する工程の結果を要
約すると、広いトレンチ１２に沿って、底部で開（酸化
物２０の薄い層及びポリ３８のより厚い層が設けられて
いる。注入されたＰ゛層４０はポリの表面を被覆する。

次に、窒化物層４１がポリシリコン４０上に設けられる
。この層４１の存在はフィールド酸化に対する限定領域
を最終的に決定する。

素子の平坦化を行うために、ホトレジスト４３カウエー
ハの表面上にスピンコードされ、平滑で薄い粘性フィル
ムが表面に被覆され、開放トレンチ１２を充填する。明
らかに、ホトレジストは分離トレンチ８内に入れない。

トレンチ８は完全にポリによって充填されている。ホト
レジスト４３は平坦化され、窒化物表面から取り除かれ
第２図の７０に示されるようにスロット１２はレジスト
で充填されたままでいる。トレンチ１２内で深い所の窒
化物４１をマスクするためにレジスト７０を使用すると
、窒化物４１はポリシリコン層３８の表面ではエッチさ
れ、第３図に示されるようにスロット１２内では残され
る。このウエーノ＼は全層（３８及び４０）を取り除く
ことにより平坦化され、第４図に示されるように窒化物
層９が露出される。スロット１２は以下に示されるフィ
ールド酸化物工程中に窒化物層９によって保護される。

第６図を見ることにより、付加的な処理工程なしに参照
出願に従って形成されたバイポーラ素子の形成に、この
基板タップ１２の形成がいかに適合するか理解すること
ができる。基板タップ１２の形成は、内部に活性素子が
形成されるタブを決める酸化物側壁２０．２２を有する
トレンチ８の形成と同時に生じる。

参照出願に記述されるように、次のマスク工程は活性素
子を囲み、隣接する素子から素子を分離するフィールド
酸化物を決め、形成されるべき接続用の分離支持層を提
供する。もちろん、この酸化物が基板タップ１２を充填
しない様に保護窒化物層４１によってマスクされる。よ
り詳細には、第４図に示される様に、第１の窒化物層９
及び第２の窒化物層４１の限定された領域に曝されてい
ないポリシリコン層３８の領域は酸化されて、フィール
ド酸化物領域４６が形成される。

第５図を参照する。第１の窒化物層９及び第２の窒化物
層４１が次に剥ぎ取られ、ポリシリコン４７及びシリサ
イド４８の層が接地タップ１２を含む表面上に堆積され
る。レジストがまたスピンコードされて接地タップ１２
を充填する。エミッタが砒素（Ｎ゛）注入によって決め
られる。この注入の影響が接地タップに影響が及ぶこと
をレジストが阻止している。

トランジスタを形成するための前に開示された方法で接
地タップを形成するための集約化された方法は第６図か
らより明瞭である。

この工程の後、活性ベース領域５０が形成されポリシリ
コンエミッタ及びコレクタ接点５２．５４．５６がベー
ス５０と整合している。次に、薄いシリサイド層５７が
形成される。この同じ工程を、基板タップのポリシリコ
ン層の表面に沿う薄いシリサイド層４８を形成するのに
使用することができる。この工程のあと、スペーサ６０
がエミッタおよびコレクタに隣接して決められる。次の
加熱工程は、低部ポリ５２．５４．５６からドーパント
を下方の基板中に拡散することによって活性コレクタ６
３及びエミッタ６４を決める。ポリ６８の上部層が次に
設けられ、加熱は領域６９．７０を決め、上部ポリ材料
及び活性本来ベース５００間に接続を形成する。接点が
上述されたポリ層に形成されと、基板タップ１２に対し
て形成され、負の電源に引き出される接続が形成され、
基板と得られる最も負のポテンシャルとの間に所望の接
続を与え、これによって基板を最も負のポテンシャル又
は接地に要求通り接続して、本製法を使用して形成され
たバイポーラ素子の正常な動作を達成する。

ここに記述された工程の代替工程は本発明の開示を研究
する当業者にとって明らかであろう。従って、本発明の
範囲は特許請求の範囲によって限定される。

【図面の簡単な説明】

第１Ａ図は、内部に素子が形成されるタブを決めるのに
広いスロットとより狭いトレンチが使用される基板の断
面図、 第１Ｂ図は、酸化及び形成されたトレンチ及びスロット
をさらにエッチする処理の結果を示す断面図、 第２図は、スロットの底部を開放し酸化物及びＰ゛ポリ
有するスロット端部を決める処理の結果を示す断面図、 第３図は完全した接地タップの断面図、第４図は完全に
形成されたスロット及びトレンチを有する平坦化された
基板の断面図、第５図は酸化された表面及びこの表面上
のポリシリコン層を有する基板の断面図、 第６図は本発明を容易に組み込むことのできる基板内の
活性素子を示す応用例の断面図。 ４・・・・埋め込み層、　　６・・・・エビ層、８・・
・・分離トレンチ、９．４１・・・・窒化物層、１０・
・・・タブ、　　　　１１．２０・・・・酸化物、２・
・・・トレンチ、 ２．２４．２８． ６・・・・底部、 ８．３８．４７・・・・ポリシリコン、０・・・・Ｐ＋
層、　　　　４３・・・・ホトレジスト、８・・・・シ
リサイド、　　５０・・・・活性ベース領域。 ３０・・・・側壁、 手 続 ？ｉｆｔ 正 舟（方式） ％式％ ３、補正をする者 事件との関係 出 願人 ４代 理 人 ５補正命令の日付 平成２年３月２７日

Claims (5)

【特許請求の範囲】
1. （１）Ｐ型基板材料層上のＮ型材料層から成る基板材料
   内に形成される分離された素子領域内において形成され
   る複数のトランジスタから成る集積回路内に組み込まれ
   る基板タップであって、前記分離された素子領域は、こ
   の領域を囲み、前記Ｎ型材料を突き抜けて、前記Ｐ型材
   料内に延びるスロットにより決められており、 基板タップ用トレンチが前記Ｐ型材料まで延びており、
   且つ、 トレンチの側壁に沿う酸化物層、 前記トレンチの側部及び底部をカバーするドープされた
   ポリシリコン層、 前記基板の底部に形成され、前記タップと前記基板との
   間に接続を形成するイオン注入又は拡散ドープされた領
   域、及び 前記素子下の基板を負のポテンシャルに接続して前記基
   板上の素子を分離する手段を有することを特徴とする基
   板タップ。
2. （２）前記ポリシリコン層上に形成されたシリサイド層
   を含み、前記ドープされた領域との接続を促進すること
   を特徴とする請求項（１）記載の基板タップ。
3. （３）複数の基板タップを有し、この基板タップは、基
   板内にタブを決めるスロットを定める分離スロットと同
   時に形成され、前記基板はこの基板上の埋め込み層を決
   めるＮ型材料層を有するＰ型基板材料層からなり、又前
   記埋め込み層上にＮ型エピタキシャル層を有し、前記基
   板タップ用トレンチは前記Ｐ型材料まで延び、酸化物層
   が前記トレンチの側壁に沿って設けられており、ドープ
   されたシリコン層が前記トレンチの側部及び底部を覆い
   、ドープされた領域がタップの基部に形成されて前記基
   板タップと接触して前記タップ及び前記基板との間の接
   続を形成しており、前記素子の下の基板を負のポテンシ
   ャルに接続して素子を基板から分離するための手段を有
   する集積回路。
4. （４）前記ポリシリコン層上に形成されたシリサイド層
   を含み前記ドープされた領域との接続を促進することを
   特徴とする請求項（３）記載の基板タップ。
5. （５）素子領域を決める複数のバイポーラトランジスタ
   から成る集積回路に基板タップを製造する方法に於いて
   、前記領域を囲み、前記Ｎ型材料を通して前記Ｐ型材料
   まで延びる分離スリットの形成を、このスリット及び前
   記基板タップ用トレンチを切り込む工程によって前記基
   板タップを形成するスリットの形成と同時に形成して、
   バイポーラトランジスタをＰ型基板材料の層上にＮ型材
   料層から成る基板中に形成することを特徴とする製造方
   法。