JPH02232986A - 基板及びその製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １栗上夏１分更 本発明は、基板、特に電子素子を有しかつＩＣメモリカ
ード等の薄型電子部品の製造に使用される基板及びその
製造法に関する。

丈来夏皮権 近年．　ＯＡ　（オフィス・オートメーション）機器及
び音響映像（ＡＶ）機器等の電子機器との組み合わせで
用いられるＩＣメモリカードは、機器に対応して小型化
、薄型化及び大容量化が進む傾向にある．これに伴い，
プリント配線板に実装される抵抗、コンデンサ、ダイオ
ード、トランジスタ及びＩＣなども小型化及び薄型化さ
れ，一層の高密度実装化が進められている， 一般にプリント配線板の実装方法としてＳＭＴ法、リー
ド挿入法，リードレス法、フェイスボンディング法及び
チップオンボード法などが知られている．第９図はＳＭ
Ｔ法による実装構造の一例を示す．基板本体１上にはエ
ッチング等の各工程を経て回路パターンのプリント配線
２が形成してあり，ＩＣチップ等の電子素子３を基板本
体１の表面に戟置して，電子素子３の側面から導出され
た複数のりード４をハンダ５によりプリント配線２に接
続している． 通常の実装構造では，基板本体１上に電子素子３を載置
するため、基板本体１の板厚に電子素子３の厚さ寸法が
加わり，基板全体の厚さが増加する．同様に，基板本体
１上のプリント配線２にリード４をハンダ付けして接続
するため、接続部でハンダが盛上がり，プリント配線板
全体の厚さが増大する．従って、前述のような簿型化の
必要なＩＣカードなどへの採用に不利である．かかる不
具合を解消するために、第１０図に示す実装構造が提案
されている．この実装構造では，電子素子３の実装部位
に取付孔６を形成し、取付孔６内に電子素子３を基板本
体ｌの表裏面にほぼ面一となるように配置し、リード４
を折り曲げて基板本体１の表面に形成したプリント配線
２にリード４をハンダ５により接続している．が　　し
ようとする課 第１０図に示す実装構造では、電子素子３を基板本体１
の取付孔６にほぼ面一で配置することにより、第９＠に
示す実装構造での電子素子３による厚さ増加の問題は解
消できる．しかしながら，リード４を折り曲げてその先
端を基板本体１上でプリント配線２にハンダ付けするた
めに，やはり、ハンダの盛り上がりが生じ，プリント配
線板の薄型化に対する基本的な問題を解決できない欠点
がある． 更に、第９図及び第１０図に示す従来の実装構造では、
いずれも基板本体１の主面である表裏面に沿って長く延
びるリード４の先端をプリント配線２にハンダ付けしな
ければならないため，複雑なリードフォーミングが要求
される．更に，基板本体１に応力や外力が作用して捩じ
れ又は撓みが生じたとき、リード４にも大きな応力が生
じて、ハンダによる接続部が破断又は剥離する不具合が
ある． そこで、本発明の目的は、上記の欠点を解消して、薄型
化が可能でありかつ変形時に不具合の発生しない基板及
びその製造法を提供することにある． を　　　るための 本発明による基板は，スルーホールを有する基板本体と
，スルーホールの長さ方向内面を含んで基板本体に形成
された開口部と、接続端子を有しかつ開口部内に配置さ
れた通電素子とからなる．通電素子の接続端子は対応す
るスルーホールの長さ方向内面に固着される．接続端子
はリード又は電極体である．また、通電素子は抵抗，コ
ンデンサ、半導体装Ｉｔ，ＩＣ，スイッチ，バッテリ等
の電子素子又は電気素子である． 本発明による基板の製造法は、基板本体に複数のスルー
ホールを形成するスルーホール成形工程と、スルーホー
ルを長さ方向に切断しながら基板本体に開口部を形成す
る開口部成形工程と、開口部内に通電素子を配置しかつ
通電素子の接続端子を対応するスルーホールの長さ方向
内面に固着する組立工程とからなる． 庄一凪 基板本体に形成した開口部内に通電素子を配置し、通電
素子の接続端子を対応するスルーホールの長さ方向内面
に固着するので、基板本体の板厚に通電素子の高さを加
えた基板の全厚さを減少することができる．また，通電
素子の接続端子はスルーホール内で基板本体の主面に垂
直な板厚方向に接続されるので，基板本体に作用する捩
じれ又は撓みに対して強度が増し，接続部の破断又は剥
離を防止できる．更に，接続端子には複雑なフォーミン
グ形状を与える必要がない。

失一Ｎ一Ｍ 以下，本発明による基板及びその製造法の実施例を第１
図〜第３図に基づいて説明する。

プリント配線板としての基板本体１０の表面には公知の
製造法によりプリント配線１１及びスルーホール１２を
含む回路パターンが形成されている．スルーホール１２
は公知のエッチング工程及びその他の工程を経てプリン
ト配線１１と共に基板本体１０に形成され、対応するプ
リント配線１１に電気的に接続されている．即ち，スル
ーホール１２は、例えば通常のエッチドホイール法又は
アディティブ法などによる銅メッキ処理又はハンダメッ
キ処理が施され、導体被膜として円筒状のメッキ層１３
を形成してある．通電素子は、抵抗，コンデンサ、ダイ
オード，トランジスタ又はＩＣ等の電子要素である．Ｉ
ＣはＤＩＰ形（Ｄｕａｌ　ｉｎＰａｃｋａｇｅ）　，　
Ｑ　Ｆ　Ｐ形（　Ｑ　ｕａｒｄ　Ｆ　ｌａｔ　Ｐ　ａｃ
ｋａｇｅ　）．ＣＣ形（Ｃｈｉｐ　Ｃａｒｒｉｅｒ），
　Ｔ　Ａ　Ｂ形（　Ｔ　ａｐｅＡｕｔｏｍａｔｅｄ　Ｂ
ｏｎｄｉｎｇ）　，又はＰＧＡ形（ＰｉｎＧｒｉｄ　Ａ
ｒｒａｙ）等を含み，挿入タイプ及び表面搭載タイプに
限らず種々の型式のものを使用できる．図示の例では通
電素子としてＩＣチップ２０を使用する。ＩＣチップ２
０の樹脂封止体又はバツケージの側端面から複数のリー
ド２１が接続端子として導出されている．第３図に示す
ように、基板本体１０には開口部１４が形成される。開
口部１４の一部は、長さ方向に切断されたスルーホール
１２の切断面及び長さ方向内面１２ａによって形成され
る．開口部１４内に配置されるＩＣチップ２０のリード
２１の数に対応する数のスルーホール１２が設けられて
いる。スルーホール１２は基板本体１０の主面１０ａに
直角な長さ方向内面１２ａと、長さ方向内面１２ａに直
角に連続する径方向外面１２ｂとを有する。

また、第２図のように、ＩＣチップ２０を配置する基板
本体１０の開口部１４は、基板本体１ｏの主面１０ａと
直角な板厚ｔ方向に貫通させて形成される．開口部１４
はプレス打抜き加工等で成形され、打抜き加工によって
各スルーホール１２は長さ方向に沿ってほぼ半円筒形に
切断される。

従って、切断により半円筒形となった複数のメッキ層１
３は間隔を置いて開口部１４の端面１４ａの一部を構成
する．図示の例では，スルーホール１２の断面を半円形
断面として示すが、これに限定されず、円弧状、三角形
又は多角形等種々の断面形状に形成することができる。

本発明の実施例では、第２図に示すように、開口部１４
内に配置されるＩＣチップ２０は、基板本体１０の板厚
ｔの範囲内、基板本体１０の主面１０ａとほぼ面一又は
基板本体１０主面１０ａから突出して配置することがで
きる．しかし、ＩＣチップを基板本体１０の板厚ｔの範
囲内でＩＣチップ２０を収容することが望ましい。実際
には、基板本体１０の板厚ｔにほぼ等しい厚さを有する
ＩＣチップ２０を選択することができる．第１図は、Ｉ
Ｃチップ２０が開口部１４に配置された実装構造を示す
．ＩＣチップ２０の樹脂封止体から導出された各リード
２１は対応するスルーホール１２に固着される．この実
装構造ではりード２１のフオーミング形状は特に複雑で
はない。

ＩＣチップ２０を開口部１４内に配置する際に、各リー
ド２１は対応するスルーホール１２の長さ方向内面１２
ａに沿って挿入される。各リード２１自身の弾力により
スルーホール１２の長さ方向内面１２ａを構成する半円
筒形のメッキ層１３に接触する。即ち、各リード部２１
は挿入時に内側に変形しつつメッキ層１３に接触し、変
形により元の形状に復元しようとする弾性力が発生する
。

複数のメッキ層１３は開口部１４の不導体端面１４ａに
より互いに分離されかつ電気的にＩＩＡｍ状態に保持さ
れるので、ＩＣチップ２０の複数のり一ド２１はメッキ
層１３に密着しても、リード２１間の通電は阻止される
．しかし、ＩＣチップ２０の各リード２１は対応するメ
ッキ層１３を介して基板本体１０上のプリント配１ｉＡ
１１に電気的に接続される． この状態では、ＩＣチップ２０はリード２１とメッキ層
１３との接触のみで開口部１４内に保持されている。次
にハンダ１５によりリード２１をメッキ層１３に固着す
る。これによりＩＣチップ２０が開口部１４内で位置決
めされる。第１図及び第２図から明らかなように、リー
ド２１は基板本体１０の板厚ｔの範囲内でハンダ１５に
よりメッキ層１３に固着される．従って、リード２１及
びハンダ１５は基板本体１０の主面１０ａがら外側に突
出せず．ＩＣチップ２０のリード２１をメッキ層ｌ３に
固゛着することができる．このため、ＩＣチップ２０の
主面２０ａが基板本体１０の主面１０ａの内側に収容さ
れる． 上記の構成により，ほぼ基板本体１０の板厚ｔで基板全
体の厚さを形成することができるから，本発明の基板は
メモリカード，ＩＣカード又は工Ｄカード等に使用する
基板に最適である．また，外力に基づく曲げ応力，熱応
力又は他の外力が基板本体１０に作用して、基板本体１
０に捩じれ又は撓みが生じても，ＩＣチップ２０が開口
部１４内に配置されておりかつリード２１が基板本体１
０に形成された開口部１４のメッキ層１３に固着されて
いるため、破断力，引張力又は圧縮力が生じてもリード
２１には大きな応力が発生しない．このため、リード２
１は撓みなどでリード２１の接続部が剥がれ難く，十分
な接続強度を得ることが可能である．また、リード２１
は複雑なフォーミング形状で形成されておらず，短い長
さでよく、従来のように基板本体１０の主面１０ａに沿
って長く延びる必要はない． 次に、本発明による第一実施例の基板製造法を説明する
．この製造工程は、 （ａ）　　基板本体１０に複数のスルーホール１２を形
成するスルーホール成形工程， （ｂ）　　スルーホール１２を長さ方向に切断しながら
基板本体１０に開口部１４を形成する開口部成形工程， （ｃ）開口部１４内にＩＣチップ２０を配置し、ＩＣチ
ップ２０のリード２１を対応するスルーホール１２の壁
面を構成するメッキ層１３に固着する組立工程からなる
． 即ち、スルーホール成形工程では，基板本体１０に複数
のスルーホールｌ２がＩＣチップ２０のほぼ輪郭に沿う
位置に形成される．各スルーホール１２の長さ方向内面
１２ａはメッキ層１３により被覆される．次に，開口部
形成工程では、ＩＣチップ２０の縦寸法及び横寸法より
もやや大きい開口部１４が基板本体１０にプレス加工に
より形成される．スルーホール１２のメッキ層１３はプ
レス加工前に予め形成されているが，プレス加工後に得
られた各貫通孔の内壁にサブトラクティブ法及びアディ
ティブ法等によりメッキしたり、導電材の充電又はメッ
キ、その他の方法で導体被膜となるメッキ層１３を部分
的に形成してもよい．開口部形成工程では、各スルーホ
ール１２は長さ方向に沿って半円形断面形状に切断され
る．同時に切断された複数のメッキ層１３は互いに間隔
をあけて開口部１４の端面１４ａの一部として凹状に配
置される． 次に、第１図に示すように、組立工程では、ＩＣチップ
２０の複数のりード２１を対応するスルーホール１２の
半円形断面のメッキ層１３に接触させつつ圧入し、ＩＣ
チップ２０を開口部１４内に収納する．圧入時に，各リ
ード２１はスルーホール１２の長さ方向内面１２ａを構
成するメッキ層１３に当接して折り曲げられ、元の形状
に復元しようとする弾性力でメッキ層１３の壁面に密着
する．即ち、各リード２１が折曲変形によって生じる弾
性作用で、ＩＣチップ２０が開口部１４に密着しながら
位置決めされる．この後、各リード２１をメッキ層１３
にハンダ１５により固着する。

この状態では、ＩＣチップ２０は各リード２１及びメッ
キ層１３を介して基板本体１０上にパターン化されたプ
リント配線１１に電気的に接続されている． 次に、本発明の第二実施例を第４図及び第５図について
説明する．これらの図面では，第１図〜第３図に示す個
所と同一の部分には同一符号を付し、説明を省略する．
但し、通電素子としては，抵抗、コンデンサ、ダイオー
ド、トランジスタ又はＩＣ等のリードレス型チップ部品
である．ＩＣはＬＣＣ　（Ｌａａｄｌｅｓｓ　Ｃｈｉｐ
　Ｃａｒｒｉｅｒ）形、ＰＬＣＣ　（Ｐｌａｓｔｉｃ　
Ｌｏａｄｅｄ　Ｃｈｉｐ　Ｃａｒｒｉｅｒ）形，Ｓ　Ｏ
　Ｐ　（　Ｓ　ｗａｌｌ　Ｏ　ｕｔｌｉｎｅ　Ｐ　ａｃ
ｋａｇｅ）．形等の表面搭載タイプのものである． この実施例で用いる通電素子は図示の例ではチップＩＣ
３０を示す．チップＩＣ３０は樹脂封止体の側面に導出
される少なくとも２つの電極体３１を有し、チップＩＣ
３０を配置する基板本体１０の開口部１４内に配置され
るチップＩＣ３０の電極体３１の数に対応する数のスル
ーホール１２が開口部１４に形成されている。

第４図及び第５図は、開口部１４に配置されたチップＩ
Ｃ３０の各電極体３１が対応するスルーホール１２に固
着された実装構造を示す．この実装構造では各電極体３
１はそれぞれスルーホール１２の径方向内面を構成する
半円筒形のメッキ層１３に接触又は近接して対向してい
る．開口部１４内にチップＩＣ３０を配置すると，電極
体３１がメッキ層１３に接近又は接触する．チップＩＣ
３０の電極体３１はハンダ１５及びスルーホール１２を
介して基板本体１０上のプリント配ａｌｌに電気的に接
続される．しかし、リードレス型のチップＩＣ３０の電
極体３１は、電極体３１を構成する封止樹脂又はセラミ
ック若しくはガラス等のパッケージの表面から殆ど突出
しない。場合によっては電極体３１がパッケージの表面
から窪んでいる種々の形式の電子部品を使用することが
できる。図示の実施例では、電極体３１はパッケージの
表面から僅かに突出した例を示す。

電極体３１をハンダ１５によりスルーホール１２の長さ
方向内面に固着するとき，半円形断面を有するスルーホ
ール１２と電極体３１との間にハンダを塗布する。チッ
プＩＣ３０の電極体３１は、基板本体１０の板厚ｔの範
囲内でハンダ１５によりメッキ層１３に固着される。従
って、電極体３１及びハンダ１５が基板本体１０の主面
１０ａから突出又は露出せずに電極体３１を固着するこ
とができる．この実装方法によって、チップＩＣ３０の
主面２０ａが基板本体１ｏの主面１０ａに対してほぼ面
一又は主面１０ａの内側で収納することが可能となる。

第６図は本発明の第三実施例を示す．この例では，通電
素子としてのチップ部品４ｏの両端に接続端子４１、４
２を形成して、接続端子４１、４２をハンダによりスル
ーホール１２の長さ方向内面１２ａに接続する。第７図
は通電素子としてのバッテリ５ｏを使用する例を示す。

バッテリ５０の側面とスルーホール１２との間にスプリ
ング５１を配置して，スプリング５１によりバッテリ５
０をスルーホール１２に電気的に接続すると共に、バッ
テリ５０を開口部１４内の一方向に付勢する。

また、バッテリ５１の上面にハンダ付け又はスポット溶
接によりＬ字形の導電部材５２の一端を固着し、その他
端をプリント配線１１に接続された導電部１３ａに接続
される．導電部１３ａは図示の例では開口部１４の端面
１４ａに平坦状に形成されるが，スルーホール１２と同
様に半円状に形成してもよい． 更に，第８図は通電素子としてスイッチ６０を使用する
例を示す．スイッチ６ｏは両端に設けられた接続端子６
１．６２と、ほぼ中央に設けられた操作ボタン６３とを
有する．しかし、スイッチ６ｏの内部の詳細は図示しな
い．接続端子６１、６２はハンダ１５によりスルーホー
ル１２の長さ方向内面１２に固着される． 本発明の上記の実施例は種々の変更が可能である．例え
ば、ＩＣチップ２０等の通電素子は基板本体１０の主面
１０ａから外側に突出していてもよい．また、基板本体
１０の主面１０ａに絶縁層又は他の基板を積層すること
も可能である．特に、第７図に示す実施例では主面１０
ａの上に他の基板又はフィルムを積層して、基板又はフ
ィルムに取付けた配線とバッテリ５０又は導電部材５２
と通電させてもよい。

１ＪＲυ妨展 以上説明したとおり、本発明による基板及び製造法では
、通電素子を基板本体に形成された開口部に配置して、
通電素子から導出された接続端子を対応するスルーホー
ルの長さ方向内面に固着するので、基板の板厚増大が抑
えられ薄型化が可能となり，基板に作用する捩じれ又は
撓みに対する接続部の強度が大きく、接続部の破断又は
剥離を防止できる．従って，例えばメモリカード、ＩＣ
カード又はＩＤカード等の薄型電子部品の一層の薄型化
及び耐久性の向上に大きく貢献することができる．

【図面の簡単な説明】

第１図は本発明による基板の斜視図、第２図は本発明に
よる基板の開口部に通電素子を挿入する実装状態を示す
断面図，第３図は本発明による基板の開口部の斜視図、
第４図はチップＩＣを使用する本発明の第二実施例の斜
視図、第５図は第４図に示すチップＩＣを開口部内に挿
入する実装状態を示す断面図、第６図は本発明の第三実
施例を示す斜視図，第７図は本発明の第四実施例を示す
斜視図、第８図は本発明の第五実施例を示す斜視図、第
９図及び第１０図はそれぞれ従来の基板の断面図である
． １０・・基板本体、　１２・・スルーホール、１２ａ．
．長さ方向内面、　１４・・開口部、２０．．ＩＣチッ
プ（通電素子），　２１・・リード（接続端子）、　３
０．．チップＩＣ（通電素子）、　３１．．電極体（接
続端子）、　４０．．チップ部品（通電素子）、　５０
．．バッテリ（通電゛素子）、６０・・スイッチ（通電
素子）．Ｍ９ 図 第１０図

Claims (6)

【特許請求の範囲】
1. （１）スルーホールを有する基板本体と、上記スルーホ
   ールの長さ方向内面を含んで基板本体に形成された開口
   部と、接続端子を有しかつ上記開口部内に配置された通
   電素子とからなり、上記通電素子の接続端子を対応する
   上記スルーホールの長さ方向内面に固着したことを特徴
   とする基板。
2. （２）接続端子はリード又は電極体である請求項（１）
   に記載の基板。
3. （３）通電素子は抵抗、コンデンサ、半導体装置、ＩＣ
   、スイッチ、バッテリ等の電子素子又は電気素子である
   請求項（１）に記載の基板。
4. （４）基板本体に複数のスルーホールを形成するスルー
   ホール成形工程と、スルーホールを長さ方向に切断しな
   がら基板本体に開口部を形成する開口部成形工程と、開
   口部内に通電素子を配置しかつ通電素子の接続端子を対
   応するスルーホールの長さ方向内面に固着する組立工程
   とからなる基板の製造法。
5. （５）通電素子は抵抗、コンデンサ、半導体装置、ＩＣ
   、スイッチ、バッテリ等の電子素子又は電気素子である
   請求項（４）に記載の基板の製造法。
6. （６）接続電極はリード又は電極体である請求項（４）
   に記載の基板の製造法。