JPH02205781A - Defective scanning path diagnostic circuit - Google Patents
Defective scanning path diagnostic circuitInfo
- Publication number
- JPH02205781A JPH02205781A JP1026443A JP2644389A JPH02205781A JP H02205781 A JPH02205781 A JP H02205781A JP 1026443 A JP1026443 A JP 1026443A JP 2644389 A JP2644389 A JP 2644389A JP H02205781 A JPH02205781 A JP H02205781A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- lsi
- signal
- scanning
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 title description 3
- 230000007547 defect Effects 0.000 claims description 2
- 238000003745 diagnosis Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 208000018747 cerebellar ataxia with neuropathy and bilateral vestibular areflexia syndrome Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- IDBFBDSKYCUNPW-UHFFFAOYSA-N lithium nitride Chemical compound [Li]N([Li])[Li] IDBFBDSKYCUNPW-UHFFFAOYSA-N 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電子回路の不良診断回路、さらに詳しく云えば
電子回路のN個のスキャンパス内蔵LSIのいずれのL
SIが故障したかを容易に判断できることを考慮したス
キャンパス不良診断回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a defect diagnosis circuit for an electronic circuit, and more specifically, to a fault diagnosis circuit for an electronic circuit.
The present invention relates to a scan path failure diagnostic circuit that takes into account the ability to easily determine whether an SI has failed.
(従来の技術)
第2図に、スキャン内蔵LaIをN個使用した電子回路
の従来例を示す。(Prior Art) FIG. 2 shows a conventional example of an electronic circuit using N LaIs with built-in scans.
初段のスキャン内蔵L8115のスキャン入力信号(8
I)端子11’にはスキャン入力信号11が入力され、
そのスキャン出力信号端子12′は次段のスキャン内蔵
LSI16のスキャン入力信号端子11’に接続されて
いる。同様に順次接続され、最終段のスキャン内蔵LS
118のスキャン出力信号端子12′は外部へのスキャ
ン出力信号となる。Scan input signal (8
I) The scan input signal 11 is input to the terminal 11',
The scan output signal terminal 12' is connected to the scan input signal terminal 11' of the next stage built-in scan LSI 16. Similarly connected sequentially, the final stage scan built-in LS
A scan output signal terminal 12' of 118 serves as a scan output signal to the outside.
各L8115.16.17および18のデータ出力端子
DOは入力群、出力群が接続されている組み合せ回路に
接続されている。The data output terminal DO of each L8115.16.17 and 18 is connected to a combinational circuit to which the input group and output group are connected.
診断を行なりにはスキャンモード動作を診断モ−ドにし
てスキャン信号を入力する。To perform diagnosis, the scan mode operation is set to diagnostic mode and a scan signal is input.
スキャンクロック信号14に従って各LSIでタイミン
グが採られ、最終段のLSI18より結果を示すスキャ
ン出力信号12が出力される。Timing is determined in each LSI according to the scan clock signal 14, and a scan output signal 12 indicating the result is output from the final stage LSI 18.
このスキャン出力信号を観測することにより電子回路の
良、不良を診断できる。By observing this scan output signal, it is possible to diagnose whether the electronic circuit is good or bad.
(発明が解決しようとする課題)
上述した従来のスキャン内蔵LSIyN個使用した電子
回路はスキャン入力信号11として論理”0” ”1”
の繰り返し入力信号を供給し、スキャン内蔵L8115
〜18の内いずれかのLSIが論理10”または論理″
11″にスタック故障を起した場合、最終段のスキャン
内11:LS118のスキャン出力信号12は論理10
″または論理″11mに固定されるので本電子回路が不
良であることは診断できる。(Problem to be Solved by the Invention) The above-mentioned conventional electronic circuit using N LSIs with built-in scan outputs logic "0" and "1" as the scan input signal 11.
L8115 with built-in scan
~18 LSI is logic 10" or logic"
11'', the scan output signal 12 of the final stage scan 11:LS118 becomes logic 10.
``or logic'' is fixed at 11m, so it can be diagnosed that this electronic circuit is defective.
しかしながら、電子回路内に使用されているLSIの中
で、どのLSIが故障しているかを診断することはスキ
ャン出力信号12の観測だけでは不可能であり、故障L
SIを指摘するため忙はスキャン内蔵LS115〜18
の各々のスキャン出力信号12’を屓に観測して行く必
要があるので故障診断に時間がかかるという欠点がある
。However, it is impossible to diagnose which LSI is faulty among the LSIs used in an electronic circuit by simply observing the scan output signal 12;
LS115-18 with built-in scan is used to point out SI.
Since it is necessary to carefully observe each scan output signal 12', there is a drawback that fault diagnosis takes time.
本発明の目的はN個のスキャンバス内蔵LSIのうち、
いずれのLSIが故障したかを容易に判別できるよりに
し念スキャンパス不良診断回路管提供することにある。The purpose of the present invention is to
To provide a scan path failure diagnostic circuit tube that can easily determine which LSI has failed.
(課題を解決する九めの手段)
前記目的を達成する逢めに本発明によるスキャンバス不
良診断回路はスキャンバス内IItLs工がへ個使用さ
れた電子回路のスキャンパス不良診断回路において、各
スキャンバス内1!L SIのスキャン出力信号端子を
次段のスキャンバス内蔵LSIのスキャン入力信号端子
に順次接続して最終段のスキャンバス内、@LSIのx
$キャン力信号を第1の外部観測信号とするとと%に前
記N個のスキャンバスF’3ffiL S I Oスキ
ャン出力信号端子を入力とし、その1つを選択信号によ
り選択出方する選択回路を設けて、前記選択回路出力を
第2の外部観測信号どするよりに構成しである。(Ninth Means for Solving the Problems) In order to achieve the above object, the scan path failure diagnosis circuit according to the present invention is a scan path failure diagnosis circuit of an electronic circuit in which IItLs engineering in the scan canvas is used. 1 on the bus! Connect the scan output signal terminals of the LSI to the scan input signal terminals of the next-stage scanvase built-in LSI in sequence, and connect the @LSI's x
Assuming that the $ scan power signal is the first external observation signal, a selection circuit is provided which inputs the N scan canvases F'3ffiL S I O scan output signal terminals and selects and outputs one of them using a selection signal. and the selection circuit output is configured to be a second external observation signal.
(実 施 例) 以下、図面を参照して本発明をさらに詳しく説明する。(Example) Hereinafter, the present invention will be explained in more detail with reference to the drawings.
第1図は本発明によるスキャンパス不良診断回路の実施
例を示す回路図である。スキャン内蔵LSI5〜8をス
キャン動作させる場合、スキャンモード信号3をスキャ
ンモードに指定する。FIG. 1 is a circuit diagram showing an embodiment of a scan path failure diagnosis circuit according to the present invention. When scanning the scan built-in LSIs 5 to 8, the scan mode signal 3 is designated as scan mode.
次にスキャン入力信号抱子lより論理″′0”′1”t
”繰り返すスキャン信号を入力する。Next, the logic ``'0'''1''t is obtained from the scan input signal holder l.
”Input a repeating scan signal.
スキャン入力はスキャンクロック信号4でラッチされ、
スキャン内蔵LSI 5〜8に順に伝搬され、最終段の
LSI5かもはスキャン出力信号2としてNクロック後
よりスキャン入力信号1と同じ論理@0” 1”が繰り
返し出力される。The scan input is latched with scan clock signal 4,
The signal is sequentially propagated to the scan built-in LSIs 5 to 8, and the final stage LSI 5 repeatedly outputs the same logic @0''1'' as the scan input signal 1 as the scan output signal 2 after N clocks.
以上が本電子回路が正常に動作している時の出力である
が、同上動作時にスキャン内RL8工5〜8の内いずれ
かのLSIが論理″′0“まりFi論理″′1”にスタ
ック故障を起した場合には従来の電子回路と同様スキャ
ン出力信号2は論理″′O”または論理”1″に固定と
なる。The above is the output when this electronic circuit is operating normally. During the above operation, one of the LSIs in RL8 in the scan 5 to 8 is stuck at logic "'0" or Fi logic "'1". In the event of a failure, the scan output signal 2 is fixed at logic ``'O'' or logic ``1'' as in conventional electronic circuits.
本発明では上記故障時スキャン内、1LsI5〜8のL
SIスキャン出力2′が選択回路100入力信号に接続
されているので選歌信号12t−順にスキャン内zLs
rs〜8t−選択するように設定すると、選択スキャン
出力信号(第2の外部観測信号)11には個々のスキャ
ン内蔵LSIのLSIスキャン出力信号が出力される。In the present invention, within the above-mentioned failure scan, L of 1LsI5 to 8
Since the SI scan output 2' is connected to the input signal of the selection circuit 100, the song selection signal 12t-zLs in the scan is
When rs to 8t- is set to be selected, the LSI scan output signal of each LSI with a built-in scan is output as the selection scan output signal (second external observation signal) 11.
本信号1lt−観測し1選択スキャン出力信号llが論
m”o”、iたは11”に固定されている出力信号が観
測される一書前段のスキャン内蔵LSIが故障であると
判断できる。This signal 1lt- is observed, and the 1 selection scan output signal 11 is fixed at m"o", i, or 11". It can be determined that the scan built-in LSI at the previous stage is faulty.
(発明の効果)
以上、説明したように本発明はへ個のスキャンバス内J
IELSIのスキャン入力、出力信号1子を直列接続し
、スキャンモード指定により最RRのLi3Nのスキャ
ン出力かよU各L81゜スキャン出力を選択信号により
選択する選択回踏出力を、スキャンパス診断信号とする
構成であるので、スキャンバス不良のLSIを容易に判
断できるという効果がある。(Effects of the Invention) As explained above, the present invention provides a
Connect the scan input and output signals of IELSI in series, select the scan output of Li3N with the highest RR by specifying the scan mode, and use the selection signal to select the scan output of each L81°, and use the selection output as the scan path diagnostic signal. This configuration has the advantage that it is possible to easily determine which LSI has a defective scan canvas.
第1図は本発明によるスキャンバス不良診断回路の一実
施例を示す回路、第2図は従来のスキャンパス不良診断
回路の一例を示す回路図である。
1.11・・・スキャン入力信号
2.12・・・スキャン入力信号
3.13・・・スキャンモード信号
4.14・・・スΦヤンクロック信号
5〜8・・・スキャン内蔵LSI
9.19・・・組み合せ回路
10・・・選択回路
11・・・選択スキャン出力信号
12・・・選択信号FIG. 1 is a circuit diagram showing an embodiment of a scan path failure diagnosis circuit according to the present invention, and FIG. 2 is a circuit diagram showing an example of a conventional scan path failure diagnosis circuit. 1.11...Scan input signal 2.12...Scan input signal 3.13...Scan mode signal 4.14...Scan clock signal 5-8...Scan built-in LSI 9.19 ... Combinational circuit 10 ... Selection circuit 11 ... Selection scan output signal 12 ... Selection signal
Claims (1)
キャンパス不良診断回路において、スキャンモード指定
によりスキャンモード動作を行なう各スキャンパス内蔵
LSIのスキャン出力信号端子を次段のスキャンパス内
蔵LSIのスキャン入力信号端子に順次接続して最終段
のスキャンパス内蔵LSIのスキャン出力信号を第1の
外部観測信号とするとともに前記N個のスキャンパス内
蔵LSIのスキャン出力信号端子を入力とし、その1つ
を選択信号により選択出力する選択回路を設けて、前記
選択回路出力を第2の外部観測信号とするように構成し
たことを特徴とするスキャンパス不良診断回路。In a scan path defect diagnostic circuit for an electronic circuit using N LSIs with built-in scan paths, the scan output signal terminal of each LSI with built-in scan paths that performs scan mode operation is used as the scan input of the next LSI with built-in scan paths. The scan output signal of the LSI with a built-in scan path at the final stage is connected to the signal terminals sequentially to be used as a first external observation signal, and the scan output signal terminals of the N LSIs with a built-in scan path are input, and one of them is selected. 1. A scan path failure diagnostic circuit, comprising: a selection circuit that selects and outputs a signal; and the output of the selection circuit is configured to be a second external observation signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1026443A JPH02205781A (en) | 1989-02-03 | 1989-02-03 | Defective scanning path diagnostic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1026443A JPH02205781A (en) | 1989-02-03 | 1989-02-03 | Defective scanning path diagnostic circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02205781A true JPH02205781A (en) | 1990-08-15 |
Family
ID=12193651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1026443A Pending JPH02205781A (en) | 1989-02-03 | 1989-02-03 | Defective scanning path diagnostic circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02205781A (en) |
-
1989
- 1989-02-03 JP JP1026443A patent/JPH02205781A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6073260A (en) | Integrated circuit | |
JP4265934B2 (en) | Scan campus circuit, logic circuit including the same, and integrated circuit test method | |
JPH02205781A (en) | Defective scanning path diagnostic circuit | |
JP4610919B2 (en) | Semiconductor integrated circuit device | |
JPH063413A (en) | Method and device for inspecting logic signal | |
JP3003781B2 (en) | Inspection design method, bus error avoidance design method, and integrated circuit | |
US6321355B1 (en) | Semiconductor integrated circuit and method of testing the same | |
JP2000338188A (en) | Testing circuit for semiconductor integrated circuit | |
JP2874248B2 (en) | Electronic circuit with scan path for diagnostics | |
JPS609136A (en) | Self-testing type lsi | |
JP3178190B2 (en) | Semiconductor integrated circuit | |
JP3240744B2 (en) | Output pad circuit and test circuit | |
JP2838458B2 (en) | Integrated circuit device | |
JP2002139546A (en) | Test circuit | |
JPH0989993A (en) | Scanning circuit | |
JPH10104313A (en) | Semiconductor integrated circuit | |
JP2944325B2 (en) | Scan path diagnostic circuit | |
JPS63738A (en) | Information processor | |
JPS62211573A (en) | Large scale integrated circuit with fault diagnosing circuit | |
JP2003068866A (en) | Semiconductor integrated circuit and method of designing the same | |
JPS62199048A (en) | Large scale integrated circuit with testing circuit | |
JPH02128462A (en) | Semiconductor integrated circuit device | |
JPH02281160A (en) | Short circuit inspection apparatus | |
JPH0389178A (en) | Semiconductor integrated circuit | |
JPH026772A (en) | Integrated circuit |