JPH02161802A - ミユート機能付増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明各ま増幅回路に関し、特に、ミコーティング回路
を媚えた増幅回路に関する。

（従来の技術） 従来のミューティング回路を備えた増幅回路は、第２図
に二本ηように、トランジスタＱ６、Ｑｌのエミッタ端
子間に抵抗Ｒ２の接続された差動形式の増幅回路であり
、これＩうトランジスタの」レク夕端子には、トランジ
スタＱ４．Ｑ５より成るいわゆる能動負荷が接続されて
おり、この差動増幅回路の出力は、トランジスタＱ３を
介して、トランジスタＱ１、Ｑ２、ダイオードＤ１．Ｄ
２、定電流源１１より構成される出力回路を駆動する。

トランジスタＱ３のエミッタ端子には、トランジスタＱ
４のコレクタ電位を決定するために抵抗ｌく９が接続さ
れている。また、出力端子とトランジスタＱ６のエミッ
タ端子間に接続された抵抗Ｒ１と、トランジスタＱ６．
Ｑ７のエミッタ端子間の抵抗Ｒ２とトランジスタＱ７の
エミッタ端子とトランジスタＱ１６のエミッタ端子間に
接続された抵抗Ｒ３により増幅回路のゲインを決定して
おり、抵抗Ｒ１０、Ｉ１１、ダイオードＤ３．Ｄ４、ト
ランジスタＱ１６により出り端子の電位を決定している
。トランジスタＱ６のベース端子には、トランジスタＱ
８．ＱＩＯ１抵抗Ｒ４、Ｉ６、定電流ｉｔ！１２により
成るバイアス回路が接続され、トランジスタＱ７のベー
ス端子には、トランジスタＱ９．Ｑｌ１、抵抗Ｒ５、Ｉ
７、Ｉ８、定電流源Ｉ３より成る入力回路が接続され、
入力信号は抵抗Ｒ８の一端に設けられた入力端子２より
入力され、トランジスタＱ１１．Ｑ９を介してトランジ
スタＱ７のベース端子に伝えられる。ここで、図のよう
に接続されたトランジスタＱ１２はミューティング用の
トランジスタであり、ベース端子にミュート信号が入力
され、これにより導通／不導通がυ制御される。このよ
うな構成により定常時はトランジスタＱ１２はオフ状態
であり、入力端子に印加された信号は出方側へ増幅され
伝達されている。一方、ミュート制御端子３にミュート
制御信号が入力されると、トランジスタＱ１２がオン状
態となり、入力端子２に入力された信号が減衰させられ
、出力端子より信号が出力されなくなりミューティング
状態となる。

（発明が解決しようとする３１題） 上述した従来のミューティング回路を備えた増幅回路で
は、ミューティング時の減衰量が、抵抗Ｒ８と、トラン
ジスタＱ１２のオン時の飽和抵抗で決定され、所望の減
衰量を得るためには、抵抗Ｒ８を大きくするか、トラン
ジスタＱ１２のオン時の飽和抵抗を小さくすることが必
要である。しかし、抵抗Ｒ８を大きくすると増幅回路の
雑音特性を悪化させるため、あまり大きくできす、実際
は、トランジスタＱ１２のオン時の飽和抵抗を小さくす
ることにより対処しているが、集積回路化した場合に、
このトランジスタＱ１２の素子面積がかなり大きくなり
、レイアウト上問題が生じるという欠点がある。

〔課題を解決するための手段〕

本発明のミュート機能付増幅回路は、 差動対をなすトランジスタと、 該差動対をなすトランジスタの負荷となる負荷回路と、 該負荷回路の一端から得られる信号を出力するための出
力回路と、 前記差動対をなすトランジスタの少なくとも一方のトラ
ンジスタのベースに接続され、入力信号を該トランジス
タのベースへ伝達する入力回路と、ミュート制御端子と
、 前記入力回路の一部に一端が接続され、前記ミュート制
ｉＩｌ端子に入ノ」されるミュート制御信号により制御
され、これにより前記入力信号の前記一方のトランジス
タのベースへの伝達を阻止してミュート動作を行なう第
１のミュート回路と、一端が前記一方のトランジスタの
ベースに接続されており、前記ミュート制御信号により
前記第１のミュート回路がミュート動作状態にあるとき
、前記一方のトランジスタのベース電位を定常状態より
低い電圧とし、前記入力回路を飽和させ、これにより入
力信号の伝達を阻止する第２のミュート回路とを有して
いる。

〔作用） ミュート用トランジスタによるミュート動作に加えて、
新たに付加した第２のミュート回路により入力回路を構
成するトランジスタが飽和状態となってミュートがかけ
られるため、ミュート用トランジスタのオン抵抗が従来
どおりであっても、確実なミュート動作が行なわれる。

〔実施例〕

次ｌＣ１本発明の実施例について図面を参照して説明す
る。

第１図１よ本発明のミー１−−１・機能付差動増幅回路
の一実施例の回路図である。

本実施例が第２図の従来例と胃なるところは、トランジ
スタＱ６．Ｑ７のそれぞれのベース端子にｉ−ランジス
タＱ１３．Ｑ１４のエミッタ端子がそれぞれ接続され、
ｌ−ランジスタＱ１３．Ｑ１４のそれぞれの一：目ノク
タ端子は接地され、それぞれのベース端子にはトランジ
スタＱ１５の］レクタ端Ｉが接続され、トランジスタＱ
１５の■ミッタ端子番ま接地され、ベース端子はミ】−
１・１１１１１％２子に接続されていることである。

ミー１−１・解除状Ｒ（定常状態）で番、ｉ、差動対を
な！Ｊ−トランジスタＱ７のベースは、はぼｖＢ［Ｑ１
１十Ｖ　　　（Ｖ　　　　、　Ｖ８．。９Ｇｔ−ｉ：れ
ソｉｔ、トランＢＥＱ９　　　　ＢＥＱＩＩ ジスタＱ’１ｍ、Ｑ９の順り向電圧）にバイアスされて
いる。ミ］７・−トＩＩＩ計端−ｆ３にミ１−ト制御信
号が入力されると、ミューＩ−用トランジスタＱ１２が
オンすると同時にエミッタ接地トランジスタＱ１５もＡ
−ンし、続いでＰ　Ｎ　ｆ−’　ｉ・ランジスタＱ１３
、Ｑｌ４がオンして定電流１２．１３を完全にバイパス
する。これにより、ＰＮＰトランジスタＱ１３．Ｑｌ４
は飽和し、差動対をなり“トランジスタＱ６．Ｑ７のベ
ースは、各トランジスタの飽和時のエミッタ・］レクタ
闇電圧となり定常時に比べ低下する。このため、トラン
ジスタＱ８、Ｑ１０、抵抗Ｒ４、Ｉ６、トランジスタＱ
９．Ｑｌ１、抵抗Ｒ５、Ｉ７、Ｉ８Ｊ：り成る入力回路
は動作不能どなり、入力端子２に入力された入力信号は
トランジスタＱ７のベース端子に伝達されず、出力端子
１より出力信号が出力されなくなり、ミューティングが
かけられる。

（発明の効巣） 以上説明したように本発明は、従来例のミ１−ティング
に、さらに、入力回路を飽和させることによるミ１−テ
ィングを追加することにより、ミュート・用トランジス
タの素子面積を増加させてイン抵抗を小さくすることな
（）に、確実なミコーティングを行えるという効巣があ
る。

【図面の簡単な説明】

第１図は、本発明のミュート機能付増幅回路の一実施例
の回路図、第２図は従来例の回路図である。 Ｑ１、Ｑ’２．Ｑ３．Ｑ４．Ｑ５．Ｑ６．Ｑ７、Ｑ８．
Ｑ９．ＱＩＯ，Ｑｌ１、Ｑ１２．Ｑｌ３゜Ｑｌ４．Ｑｌ
５．Ｑｌ６・・・トランジスタ、ＤＩ、Ｄ２．Ｄ３．Ｄ
４・・・ダイオード、Ｒ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５、
Ｉ６、Ｉ７゜Ｒ８、Ｉ９、Ｉ１０、Ｉ１１・・・抵抗、
１１、Ｉ２．Ｉ３・・・定電流源、 １・・・出力端子、 ２・・・入力端子、 ３・・・ミュートυ１郊喘子、 ４・・・電源端子。 特許出願人　［］１本電気株式会社 代　理　人　弁理士　内　原　　音

Claims (1)

1. 【特許請求の範囲】 １、差動対をなすトランジスタ（Ｑ６、Ｑ７）と、該差
   動対をなすトランジスタの負荷となる負荷回路（Ｑ４、
   Ｑ５）と、 該負荷回路の一端から得られる信号を出力するための出
   力回路（Ｑ１、Ｑ２、Ｉ１、Ｄ１、Ｄ２、Ｑ３）と、 前記差動対をなすトランジスタ（Ｑ６、Ｑ７）の少なく
   とも一方のトランジスタ（Ｑ７）のベースに接続され、
   入力信号を該トランジスタ（Ｑ７）のベースへ伝達する
   入力回路（Ｑ９、Ｑ１１、Ｒ８、Ｒ７、Ｒ５、Ｉ３）と
   、 ミュート制御端子（３）と、 前記入力回路の一部に一端が接続され、前記ミュート制
   御端子に入力されるミユート制御信号により制御され、
   これにより前記入力信号の前記一方のトランジスタ（Ｑ
   ７）のベースへの伝達を阻止してミュート動作を行なう
   第１のミユート回路（Ｑ１２）と、 一端が前記一方のトランジスタ（Ｑ７）のベースに接続
   されており、前記ミユート制御信号により前記第１のミ
   ュート回路がミュート動作状態にあるとき、前記一方の
   トランジスタ（Ｑ７）のベース電位を定常状態より低い
   電圧とし、前記入力回路（Ｑ９、Ｑ１１、Ｒ８、Ｒ７、
   Ｒ５）を飽和させ、これにより入力信号の伝達を阻止す
   る第２のミユート回路（Ｑ１３、Ｑ１４、Ｑ１５）とを
   有するミュート機能付増幅回路。