JPH02133952A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02133952A JPH02133952A JP28793388A JP28793388A JPH02133952A JP H02133952 A JPH02133952 A JP H02133952A JP 28793388 A JP28793388 A JP 28793388A JP 28793388 A JP28793388 A JP 28793388A JP H02133952 A JPH02133952 A JP H02133952A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- dielectric film
- capacitor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 2
- 230000002411 adverse Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は半導体装置におけるキャパシタ構造に関する。
［従来の技術］
従来、半導体装置に形成されるキャパシタの構造は、半
導体表面に形成された第１の電極となる拡散層の表面に
ＳｉＯ□膜等の誘電体膜を形成し、該誘゛電体膜表面に
第２の電極を形成し、第１と第２の電極間の電気容量を
用いるホリゾンタル（水平型）キャパシタが最も一般的
に用いられていた更に、最近はスタックド（積層型）キ
ャパシタとして、半導体基板表面に形成された絶縁膜表
面に第１の電極を形成し、該第１の電極表面に誘電体膜
を介して第２の電極を形成する。これも一種のホリゾン
タル・キャパシタ構造もある。
導体表面に形成された第１の電極となる拡散層の表面に
ＳｉＯ□膜等の誘電体膜を形成し、該誘゛電体膜表面に
第２の電極を形成し、第１と第２の電極間の電気容量を
用いるホリゾンタル（水平型）キャパシタが最も一般的
に用いられていた更に、最近はスタックド（積層型）キ
ャパシタとして、半導体基板表面に形成された絶縁膜表
面に第１の電極を形成し、該第１の電極表面に誘電体膜
を介して第２の電極を形成する。これも一種のホリゾン
タル・キャパシタ構造もある。
更に、開発段階ではトレンチ（埋め込み型）キャパシタ
として、半導体基板表面からトレンチ（溝）を形成し、
該トレンチ内にキャパシタを形成する方法も取られては
いる。
として、半導体基板表面からトレンチ（溝）を形成し、
該トレンチ内にキャパシタを形成する方法も取られては
いる。
［発明が解決しようとする課題］
しかし、上記従来技術によると、ホリゾンタル・キャパ
シタにしても、スタックド・キャパシタにしても、大容
量を得るには大面積を要すると云う課題がある。
シタにしても、スタックド・キャパシタにしても、大容
量を得るには大面積を要すると云う課題がある。
又、トレンチ・キャパシタは、半導体基板のドライ・エ
ツチング加工を要し、素子特性にドライ・エツチング加
工が損傷を与えると云う課題もあった。
ツチング加工を要し、素子特性にドライ・エツチング加
工が損傷を与えると云う課題もあった。
本発明は、かかる従来技術の課題を解決し、小面積で且
つ大容量を半導体基板表面上に形成し、素子特性への影
響も少な（するような新しいキャパシタ構造を提供する
事を目的とする。
つ大容量を半導体基板表面上に形成し、素子特性への影
響も少な（するような新しいキャパシタ構造を提供する
事を目的とする。
［課題を解決するための手段］
上記課題を解決するために、本発明は半導体装置に関し
、半導体表面にほぼ垂直に形成した２つの電極間に誘電
体膜を形成したいわゆるラテラル・キャパシタを形成す
る手段をとる。
、半導体表面にほぼ垂直に形成した２つの電極間に誘電
体膜を形成したいわゆるラテラル・キャパシタを形成す
る手段をとる。
［実施例］
以下、実施例により本発明を詳述する。
第１図及び第２図は本発明の実施例を示す半導体装置に
おけるキャパシタ構造の要部の断面図である。
おけるキャパシタ構造の要部の断面図である。
第１図では、８１基板１の表面に、Ｓ ｉ Ｏ，膜等か
ら成る絶縁膜２が形成され、該絶縁膜２の表面に、第１
の電極３と第２の電極４とが相対向して形成され、該第
１の電極３と第２の電極４との間に誘電体膜５が形成さ
れて成る。この場合、例えば第１の電極３は多結晶Ｓ１
膜等を絶縁膜２の表面に形成し、ホト・エツチングによ
り第１電極６となし、該第１の電極３０表面を酸化して
ＳｉＯ□腹となし、該Ｓｉｎ、膜を誘電体膜５となし、
該誘電体膜は第１電極３の全表面に形成される訳である
が、該誘電体膜等の表面に多結晶Ｓ１膜等を再度形成し
、エッチ・バックすることにより第２電極４となすこと
ができる。又、最近のｆｆ＆細加工技術により、絶縁膜
２上に電極膜を形成し、ホト・エッチにより、第１電極
５と第２電極４とを形成し、該第１電極３と第２電極４
との間隙を誘電体膜５で埋めると云う方法で形成するこ
ともできる。
ら成る絶縁膜２が形成され、該絶縁膜２の表面に、第１
の電極３と第２の電極４とが相対向して形成され、該第
１の電極３と第２の電極４との間に誘電体膜５が形成さ
れて成る。この場合、例えば第１の電極３は多結晶Ｓ１
膜等を絶縁膜２の表面に形成し、ホト・エツチングによ
り第１電極６となし、該第１の電極３０表面を酸化して
ＳｉＯ□腹となし、該Ｓｉｎ、膜を誘電体膜５となし、
該誘電体膜は第１電極３の全表面に形成される訳である
が、該誘電体膜等の表面に多結晶Ｓ１膜等を再度形成し
、エッチ・バックすることにより第２電極４となすこと
ができる。又、最近のｆｆ＆細加工技術により、絶縁膜
２上に電極膜を形成し、ホト・エッチにより、第１電極
５と第２電極４とを形成し、該第１電極３と第２電極４
との間隙を誘電体膜５で埋めると云う方法で形成するこ
ともできる。
第２図では、Ｓｉ基板１１０表面に拡散層１６と絶縁膜
１２とを形成し、該絶縁膜１２の表面には第１の電極１
３を形成し、前記絶縁膜１２の前記拡散層１６上に開け
られたコンタクト穴を埋める形で前記第１電極１３の少
くとも側面に形成された誘電体膜１５を挾んで第２電極
１４が形成されて成る。尚、第１電極１３は、共通電極
として、他の側面にも第２電極１４と同様の電極を形成
し、キャパシタとなすことができる事は云うまでもない
。
１２とを形成し、該絶縁膜１２の表面には第１の電極１
３を形成し、前記絶縁膜１２の前記拡散層１６上に開け
られたコンタクト穴を埋める形で前記第１電極１３の少
くとも側面に形成された誘電体膜１５を挾んで第２電極
１４が形成されて成る。尚、第１電極１３は、共通電極
として、他の側面にも第２電極１４と同様の電極を形成
し、キャパシタとなすことができる事は云うまでもない
。
［発明の効果コ
本発明により小面積で且つ大容量のキャパシタを半導体
表面上に形成することができ、半導体素子へのキャパシ
タ形成時のラジェーシ曹ン・ダメージ等による素子特性
の劣化を極力押える事ができる等の効果がある。
表面上に形成することができ、半導体素子へのキャパシ
タ形成時のラジェーシ曹ン・ダメージ等による素子特性
の劣化を極力押える事ができる等の効果がある。
２ 。
３ 。
４ 。
５ 。
１２・・・・・・・・・絶縁膜
１３・・・・・・・・・第１電極
１４・・・・・・・・・第２電極
１５・・・・−・・・・誘電体膜
・・・・・・・・・・・・・・・拡散層以上
Claims (1)
- 半導体基板表面にほぼ垂直に形成された２つの電極間に
は誘電体膜が形成されて成るいわゆるラテラル・キャパ
シタが形成されて成る事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28793388A JPH02133952A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28793388A JPH02133952A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02133952A true JPH02133952A (ja) | 1990-05-23 |
Family
ID=17723611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28793388A Pending JPH02133952A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02133952A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434742A (en) * | 1991-12-25 | 1995-07-18 | Hitachi, Ltd. | Capacitor for semiconductor integrated circuit and method of manufacturing the same |
| US6525427B2 (en) | 1999-01-04 | 2003-02-25 | International Business Machines Corporation | BEOL decoupling capacitor |
| JP2018515929A (ja) * | 2015-05-08 | 2018-06-14 | シーラス ロジック インターナショナル セミコンダクター リミテッド | Ｆｉｎｆｅｔ等の薄い垂直半導体構造から形成された高密度コンデンサ |
-
1988
- 1988-11-15 JP JP28793388A patent/JPH02133952A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434742A (en) * | 1991-12-25 | 1995-07-18 | Hitachi, Ltd. | Capacitor for semiconductor integrated circuit and method of manufacturing the same |
| US5745336A (en) * | 1991-12-25 | 1998-04-28 | Hitachi, Ltd. | Capacitor for semiconductor integrated circuit |
| US6525427B2 (en) | 1999-01-04 | 2003-02-25 | International Business Machines Corporation | BEOL decoupling capacitor |
| JP2018515929A (ja) * | 2015-05-08 | 2018-06-14 | シーラス ロジック インターナショナル セミコンダクター リミテッド | Ｆｉｎｆｅｔ等の薄い垂直半導体構造から形成された高密度コンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3045419B2 (ja) | 誘電体膜コンデンサ | |
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| KR980005441A (ko) | 반도체 소자의 제조 방법 | |
| JPH02133952A (ja) | 半導体装置 | |
| JPH0234962A (ja) | 半導体装置の製造方法 | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| KR950006982B1 (ko) | 전하저장전극 제조방법 | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JPH0652776B2 (ja) | 酸化物の側面壁のポリシリコンスペーサを利用した高抵抗負荷の製造方法 | |
| JPS63240057A (ja) | スタツク型キヤパシタ | |
| JPS58137242A (ja) | 集積回路装置 | |
| KR0164152B1 (ko) | 반도체소자의 캐패시터의 제조방법 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPH03268451A (ja) | 半導体装置 | |
| JPS62244165A (ja) | 半導体装置の製造方法 | |
| KR930012122B1 (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| JPH06236962A (ja) | 半導体装置およびその製造方法 | |
| JPH01205559A (ja) | 電気容量体 | |
| KR100239461B1 (ko) | 디램셀의 구조 | |
| JPH03139876A (ja) | 半導体装置の製造方法 | |
| JPH0266967A (ja) | ダイナミックランダムアクセスメモリのセル構造 | |
| JPS5915489B2 (ja) | 半導体集積回路装置 | |
| KR19990018384A (ko) | 반도체 장치의 커패시터 | |
| JPS62174967A (ja) | 半導体装置 | |
| JPH04352359A (ja) | 半導体メモリ装置 |