JPH02135533A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPH02135533A JPH02135533A JP63289170A JP28917088A JPH02135533A JP H02135533 A JPH02135533 A JP H02135533A JP 63289170 A JP63289170 A JP 63289170A JP 28917088 A JP28917088 A JP 28917088A JP H02135533 A JPH02135533 A JP H02135533A
- Authority
- JP
- Japan
- Prior art keywords
- error
- arithmetic processing
- processing unit
- fault
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 claims description 9
- 230000010365 information processing Effects 0.000 abstract description 5
- 230000001629 suppression Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
良Δ欠里
本発明は障害処理方式に関し、特にエラー訂正可能な制
御記憶を有する演算処理装置において訂正可能エラーが
多発した場合の障害処理方式に関する。
御記憶を有する演算処理装置において訂正可能エラーが
多発した場合の障害処理方式に関する。
良困韮韮
従来、この種の情報処理装置は制御記憶にエラー訂正回
路を有しており、訂正可能なエラーが発生した場合にそ
れが多発したとしてもそのまま処理を続行するようにな
っている。またエラーが発生した場合、サービスプロセ
ッサ等によりエラー情報が収集されるが、訂正可能エラ
ーの多発によりこのエラー情報がオーバフローするため
、エラー受付抑止を行っている装置もある。
路を有しており、訂正可能なエラーが発生した場合にそ
れが多発したとしてもそのまま処理を続行するようにな
っている。またエラーが発生した場合、サービスプロセ
ッサ等によりエラー情報が収集されるが、訂正可能エラ
ーの多発によりこのエラー情報がオーバフローするため
、エラー受付抑止を行っている装置もある。
上述した従来の情報処理装置では、制御記憶に訂正可能
なエラーが発生してもそのまま動作を続行するようにな
っているために、訂正可能なエラーが多発した場合に演
算処理装置の性能が低下するという欠点がある。また、
訂正可能なエラーが多発しているため、訂正可能エラー
が訂正不能なエラーとなっていよった場合、演算処理装
置の動作続行が不可能となり、本情報処理装置が運転停
止となってしまうという欠点がある。
なエラーが発生してもそのまま動作を続行するようにな
っているために、訂正可能なエラーが多発した場合に演
算処理装置の性能が低下するという欠点がある。また、
訂正可能なエラーが多発しているため、訂正可能エラー
が訂正不能なエラーとなっていよった場合、演算処理装
置の動作続行が不可能となり、本情報処理装置が運転停
止となってしまうという欠点がある。
場合によっては、訂正可能エラーであっても、制御記憶
内のマイクロプログラムのステップにより命令実行不能
となることもある。
内のマイクロプログラムのステップにより命令実行不能
となることもある。
１肌座旦週
そこで、本発明はかかる従来技術の欠点を解決すべくな
されたものであって、その目的とするところは、訂正可
能エラーが多発した場合、情報処理システム全体のシス
テムダウンを防止するようにした障害処理方式を提供す
ることにある。
されたものであって、その目的とするところは、訂正可
能エラーが多発した場合、情報処理システム全体のシス
テムダウンを防止するようにした障害処理方式を提供す
ることにある。
九匪曵旦羞
本発明によれば、演算処理装置の障害発生時に障害情報
の収集及び障害救済処理を行う障害処理方式であって、
前記演算処理装置からの訂正可能エラーの発生報告毎に
この発生回数を計数する計数手段と、前記計数手段の計
数回数が一定時間内に予め定められた回数になったとき
に前記訂正可能エラーの発生報告の受付を抑止する抑止
手段と、前記回数になったときに前記演算処理装置への
割込みを発生させる割込み手段とを設け、前記演算処理
装置内のソフトウェアビジブルレジスタの内容を凍結さ
せて他の正常な演算処理装置へ前記レジスタの各内容を
移送制御するようにしたことを特徴とする障害処理方式
が得られる。
の収集及び障害救済処理を行う障害処理方式であって、
前記演算処理装置からの訂正可能エラーの発生報告毎に
この発生回数を計数する計数手段と、前記計数手段の計
数回数が一定時間内に予め定められた回数になったとき
に前記訂正可能エラーの発生報告の受付を抑止する抑止
手段と、前記回数になったときに前記演算処理装置への
割込みを発生させる割込み手段とを設け、前記演算処理
装置内のソフトウェアビジブルレジスタの内容を凍結さ
せて他の正常な演算処理装置へ前記レジスタの各内容を
移送制御するようにしたことを特徴とする障害処理方式
が得られる。
ｉ旌ヨ
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す構成図である。
図において、障害処理装置１は演算処理装置２を含むそ
の他の装置の障害発生時における障害情報収集処理及び
障害救済処理を行う。
の他の装置の障害発生時における障害情報収集処理及び
障害救済処理を行う。
制御記憶回路３は演算処理装置２のマイクロプログラム
を格納するメモリであり、エラー訂正コードをも有して
いる。この制御記憶回路３から読出されたマイクロプロ
グラムデータはマイクロ命令読出しレジスタ５ヘセツト
されて指令を実行するが、それに先立ちエラー訂正回路
４においてデータの正当性チエツクが行われ、訂正可能
なエラーであれば訂正されたデータをマイクロ命令読出
しレジスタ５ヘセツトする。このときエラー訂正回Ｆ＃
１４は障害処理袋Ｗ１のエラー受付は回路８ヘ工ラー発
生通知を行う、エラー受付は回路８は障害処理制御部７
への割込みを発生する。尚、このエラー通知はエラー抑
止回路９により受付けを抑止することが可能となってい
る。
を格納するメモリであり、エラー訂正コードをも有して
いる。この制御記憶回路３から読出されたマイクロプロ
グラムデータはマイクロ命令読出しレジスタ５ヘセツト
されて指令を実行するが、それに先立ちエラー訂正回路
４においてデータの正当性チエツクが行われ、訂正可能
なエラーであれば訂正されたデータをマイクロ命令読出
しレジスタ５ヘセツトする。このときエラー訂正回Ｆ＃
１４は障害処理袋Ｗ１のエラー受付は回路８ヘ工ラー発
生通知を行う、エラー受付は回路８は障害処理制御部７
への割込みを発生する。尚、このエラー通知はエラー抑
止回路９により受付けを抑止することが可能となってい
る。
エラーカウンタ１０はエラー受付は回路８により受付け
られたエラー発生通知の回数を計数するものであり、あ
る一定時間毎にリセットされるものとする。よって、こ
のエラーカウンタ１０は当該一定時間内における演算処
理装置２の訂正可能エラーの発生回数を計数することに
なる。このエラーカウンタ１０による計数内容が予め設
定されている回数に達すると、障害処理装置制御部７は
エラー抑止回路９によりエラー発生報告の受付けを抑止
するよう制御する。同時に、通信部１１を介して演算処
理装置２への命令停止割込みをマイクロプログラム制御
部６へ発生するのである。
られたエラー発生通知の回数を計数するものであり、あ
る一定時間毎にリセットされるものとする。よって、こ
のエラーカウンタ１０は当該一定時間内における演算処
理装置２の訂正可能エラーの発生回数を計数することに
なる。このエラーカウンタ１０による計数内容が予め設
定されている回数に達すると、障害処理装置制御部７は
エラー抑止回路９によりエラー発生報告の受付けを抑止
するよう制御する。同時に、通信部１１を介して演算処
理装置２への命令停止割込みをマイクロプログラム制御
部６へ発生するのである。
次に第２図の動作フローチャートを使用して全体的な動
作について説明する。障害処理装置制御部７は上記で説
明したエラー発生報告を受けると、カウンタ１０を更新
してカウンタが予め決められた値Ｎをオーバしたかどう
かをチエツクする。オーバしていなければそのまま動作
を続行させる。
作について説明する。障害処理装置制御部７は上記で説
明したエラー発生報告を受けると、カウンタ１０を更新
してカウンタが予め決められた値Ｎをオーバしたかどう
かをチエツクする。オーバしていなければそのまま動作
を続行させる。
尚、カウンタ１０は第２図には図示していないが最初の
エラー発生から予め決められた時間経過したらリセット
されるものとする。カウンタ１０がＮをオーバした場合
は、エラー抑止回路９をセットし一旦エラー受付けを抑
止する。
エラー発生から予め決められた時間経過したらリセット
されるものとする。カウンタ１０がＮをオーバした場合
は、エラー抑止回路９をセットし一旦エラー受付けを抑
止する。
次に演算処理装置２以外に演算処理装置が存在するかチ
エツクされ、存在しなければやはり動作を続行する。こ
の場合図示していないが、エラー抑止回路９はセット後
一定時間経過後解除され、エラー情報が収集される。こ
れにより保守者等への警告とする。
エツクされ、存在しなければやはり動作を続行する。こ
の場合図示していないが、エラー抑止回路９はセット後
一定時間経過後解除され、エラー情報が収集される。こ
れにより保守者等への警告とする。
次に他の演算処理装置が存在した場合について説明する
。この場合演算処理装置２に対し演算処理装置通信部１
１を経由しマイクロプログラム制御部へ命令停止割込み
を通知する。演算処理装置２のマイクロプログラムはソ
フトウェア命令を実行しており、該別込みを命令の切れ
目で受け、次命令の実行を抑止して障害処理装置１に応
答を返す、応答を受けた障害処理装置１は、演算処理装
置２のソフトウェアビジブルレジスタを診断インタフェ
ースを介して抜出し、他の正常な演算処理装置（図示せ
ず）へ移送する。以降の処理は周知の技術であるプロセ
ッサリリーフ処理の動作であり、ここでは特に説明しな
い。
。この場合演算処理装置２に対し演算処理装置通信部１
１を経由しマイクロプログラム制御部へ命令停止割込み
を通知する。演算処理装置２のマイクロプログラムはソ
フトウェア命令を実行しており、該別込みを命令の切れ
目で受け、次命令の実行を抑止して障害処理装置１に応
答を返す、応答を受けた障害処理装置１は、演算処理装
置２のソフトウェアビジブルレジスタを診断インタフェ
ースを介して抜出し、他の正常な演算処理装置（図示せ
ず）へ移送する。以降の処理は周知の技術であるプロセ
ッサリリーフ処理の動作であり、ここでは特に説明しな
い。
九乳立ガ１
以上説明したように、本発明によれば、制御記憶回路の
訂正可能エラーの多発を検出し、多発と判断したときに
周知の技術であるプロセッサリリーフ処理を使用して演
算処理装置をシステムから切離すことを可能にすること
により、制御記憶の訂正可能エラー多発が訂正不能エラ
ーとなったり又エラーの発生しているマイクロプログラ
ムのステップによって命令実行不可となったりして、シ
ステムの運転を停止させてしまうということをなくすと
いう効果がある。
訂正可能エラーの多発を検出し、多発と判断したときに
周知の技術であるプロセッサリリーフ処理を使用して演
算処理装置をシステムから切離すことを可能にすること
により、制御記憶の訂正可能エラー多発が訂正不能エラ
ーとなったり又エラーの発生しているマイクロプログラ
ムのステップによって命令実行不可となったりして、シ
ステムの運転を停止させてしまうということをなくすと
いう効果がある。
第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を示すフローチャートである。 主要部分の符号の説明 １・・・・・・障害処理装置 ２・・・・・・演算処理装置 ４・・・・・・エラー訂正回路 ５・・・・・・マイクロ命令読出しレジスタ８・・・・
・・エラー受付は回路 ９・・・・・・エラー抑止回路 １０・・・・・・エラーカウンタ
のブロックの動作を示すフローチャートである。 主要部分の符号の説明 １・・・・・・障害処理装置 ２・・・・・・演算処理装置 ４・・・・・・エラー訂正回路 ５・・・・・・マイクロ命令読出しレジスタ８・・・・
・・エラー受付は回路 ９・・・・・・エラー抑止回路 １０・・・・・・エラーカウンタ
Claims (1)
- （１）演算処理装置の障害発生時に障害情報の収集及び
障害救済処理を行う障害処理方式であって、前記演算処
理装置からの訂正可能エラーの発生報告毎にこの発生回
数を計数する計数手段と、前記計数手段の計数回数が一
定時間内に予め定められた回数になったときに前記訂正
可能エラーの発生報告の受付を抑止する抑止手段と、前
記回数になったときに前記演算処理装置への割込みを発
生させる割込み手段とを設け、前記演算処理装置内のソ
フトウェアビジブルレジスタの内容を凍結させて他の正
常な演算処理装置へ前記レジスタの各内容を移送制御す
るようにしたことを特徴とする障害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289170A JPH0792763B2 (ja) | 1988-11-16 | 1988-11-16 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289170A JPH0792763B2 (ja) | 1988-11-16 | 1988-11-16 | 障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02135533A true JPH02135533A (ja) | 1990-05-24 |
| JPH0792763B2 JPH0792763B2 (ja) | 1995-10-09 |
Family
ID=17739669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289170A Expired - Fee Related JPH0792763B2 (ja) | 1988-11-16 | 1988-11-16 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792763B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293130A (ja) * | 1991-03-20 | 1992-10-16 | Nec Ibaraki Ltd | 情報処理装置 |
| JPH0528005A (ja) * | 1991-07-19 | 1993-02-05 | Nec Corp | 誤動作検出方式 |
| JPH09282191A (ja) * | 1996-04-12 | 1997-10-31 | Nec Corp | 障害処理方式 |
| JP2010170462A (ja) * | 2009-01-26 | 2010-08-05 | Nec Computertechno Ltd | 障害処理装置および方法 |
| JP2012083992A (ja) * | 2010-10-13 | 2012-04-26 | Nec Computertechno Ltd | データ障害処理装置、及びデータ障害処理方法 |
| CN109801668A (zh) * | 2017-11-17 | 2019-05-24 | 慧荣科技股份有限公司 | 数据储存装置及应用于其上的操作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739465A (en) * | 1980-08-15 | 1982-03-04 | Nippon Signal Co Ltd:The | Multisystem computer device |
| JPS5785151A (en) * | 1980-11-17 | 1982-05-27 | Nec Corp | Error recovery system of logical device |
| JPS57114954A (en) * | 1981-01-05 | 1982-07-17 | Nec Corp | Error recovery system for logical device |
| JPS57137939A (en) * | 1981-02-18 | 1982-08-25 | Univ Kyoto | Parallel counting and sorting method and its circuit |
| JPS5971551A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | 情報処理装置 |
-
1988
- 1988-11-16 JP JP63289170A patent/JPH0792763B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739465A (en) * | 1980-08-15 | 1982-03-04 | Nippon Signal Co Ltd:The | Multisystem computer device |
| JPS5785151A (en) * | 1980-11-17 | 1982-05-27 | Nec Corp | Error recovery system of logical device |
| JPS57114954A (en) * | 1981-01-05 | 1982-07-17 | Nec Corp | Error recovery system for logical device |
| JPS57137939A (en) * | 1981-02-18 | 1982-08-25 | Univ Kyoto | Parallel counting and sorting method and its circuit |
| JPS5971551A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | 情報処理装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293130A (ja) * | 1991-03-20 | 1992-10-16 | Nec Ibaraki Ltd | 情報処理装置 |
| JPH0528005A (ja) * | 1991-07-19 | 1993-02-05 | Nec Corp | 誤動作検出方式 |
| JP2758742B2 (ja) * | 1991-07-19 | 1998-05-28 | 日本電気株式会社 | 誤動作検出方式 |
| JPH09282191A (ja) * | 1996-04-12 | 1997-10-31 | Nec Corp | 障害処理方式 |
| JP2010170462A (ja) * | 2009-01-26 | 2010-08-05 | Nec Computertechno Ltd | 障害処理装置および方法 |
| JP2012083992A (ja) * | 2010-10-13 | 2012-04-26 | Nec Computertechno Ltd | データ障害処理装置、及びデータ障害処理方法 |
| CN109801668A (zh) * | 2017-11-17 | 2019-05-24 | 慧荣科技股份有限公司 | 数据储存装置及应用于其上的操作方法 |
| JP2019096281A (ja) * | 2017-11-17 | 2019-06-20 | 慧榮科技股▲分▼有限公司 | データ記憶装置および関連する操作方法 |
| US10915388B2 (en) | 2017-11-17 | 2021-02-09 | Silicon Motion, Inc. | Data storage device and associated operating method capable of detecting errors and effectively protecting data |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0792763B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6438709B2 (en) | Method for recovering from computer system lockup condition | |
| CN107077408A (zh) | 故障处理的方法、计算机系统、基板管理控制器和系统 | |
| WO2001050262A1 (en) | Cooperative error handling system | |
| WO2018103185A1 (zh) | 故障处理的方法、计算机系统、基板管理控制器和系统 | |
| JPH02135533A (ja) | 障害処理方式 | |
| US7346812B1 (en) | Apparatus and method for implementing programmable levels of error severity | |
| CN114911659A (zh) | 一种ce风暴抑制方法、装置及相关设备 | |
| JPH06175934A (ja) | １ビットエラー処理方式 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| EP0113982B1 (en) | A data processing system | |
| JPH0218506B2 (ja) | ||
| JPH03265950A (ja) | 制御記憶１ビットエラー処理方式 | |
| JP2814988B2 (ja) | 障害処理方式 | |
| JPS593638A (ja) | 情報処理装置 | |
| JPS61226843A (ja) | 割込み異常検出装置 | |
| JPS5971551A (ja) | 情報処理装置 | |
| AU669410B2 (en) | Error recovery mechanism for software visible registers in computer systems | |
| JPH05100910A (ja) | 障害処理方式 | |
| JPH0365743A (ja) | 主記憶装置の故障発見方法 | |
| JPS59128641A (ja) | 情報処理装置 | |
| CN114416436A (zh) | 基于SoC芯片面向单粒子翻转效应的可靠性方法 | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPH07111684B2 (ja) | 論理装置のエラー回復方式 | |
| JPH0293738A (ja) | 割込み処理方式 | |
| JPH0224731A (ja) | エラー処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |