[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH02112222A - 位置検出用マーク - Google Patents

位置検出用マーク

Info

Publication number
JPH02112222A
JPH02112222A JP63265347A JP26534788A JPH02112222A JP H02112222 A JPH02112222 A JP H02112222A JP 63265347 A JP63265347 A JP 63265347A JP 26534788 A JP26534788 A JP 26534788A JP H02112222 A JPH02112222 A JP H02112222A
Authority
JP
Japan
Prior art keywords
pattern
patterns
position detection
mark
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63265347A
Other languages
English (en)
Inventor
Mitsuhiro Aono
光弘 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63265347A priority Critical patent/JPH02112222A/ja
Publication of JPH02112222A publication Critical patent/JPH02112222A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置製造上程のりソグラフィ技術にお
いて、ウェハの位置検出に用いられる位置検出用マーク
に関する。
(従来の技術) 半導体デバイス製造に関して、特にMO3LSl製造工
程においては、レジスト上に目的とするデバイスパター
ンを写すリソグラフィ技術とエツチング技術を組み合わ
せた加工技術を多数回繰返し使用することにより、トラ
ンジスタ部分、中間絶縁層のスルーホール及び電極配線
等が形成される。このような加工技術の精度は、デバイ
スの品質及び歩留りを大きく左右するものである。中で
も、リソグラフィ技術における露光工程においては、多
数のマスクを重ね合わせてパターンを形成していくパタ
ーン間アライメント精度が重要なものとなる。
上記の目的に用いられている従来のアライメントマーク
は、第4図のように配置形成されている。
即ち、第4図(a)に示す如くウニI\41の各チップ
42間のダイシングライン43上に、同図(b)に示す
如く直線状のパターン44を配置して形成される。そし
て、ウェハ4]上の各部に同形のパターン44を配置し
、各チップ42毎にアライメントを行う構成になってい
る。なお、アライメントマークを形成する箇所としては
、上記のダイシングライン43以外に、デバイスパター
ンを形成しないパターンが疎の領域であってもよい。
ところで、アライメントマークを形成するには、レジス
トパターンをマスクとしてウェハ又は被加工膜をエツチ
ングする。近年、半導体デバイス形成におけるエツチン
グ技術は、ウェットエツチングからりアクティブイオン
エツチング(RI E)と変4つってきている。RIE
においては、ダイシングライン上やレジストパターンの
疎の箇所では、エツチング面積が変わることにより消費
されるエツチングガスが過不足になることによりエツチ
ング速度が変化する、所謂ローディング効果により、残
渣(エツチング膜の残り)が生じる。例えば、第5図に
示す如く、ウェハ51上の被加工膜52上にレジストパ
ターン53を形成し、これをマスクにRIEて被加工膜
52を選択エツチングすると、エツチングされた被加工
膜52の側面及びウェハ51の表面に残渣54が生じる
アライメントマークは先に述べたようにダイシングライ
ンやデバイスパターンが疎の領域に形成されるので、こ
のマーク周辺には残渣が発生し易い。アライメントマー
ク周辺に残清か発生すると、マーク検出の際に誤検知が
生じ、見掛は上のマク(マーク検出機構が見定める見掛
は上のマーク)位置が絶対的及び相対的にずれる。また
、残渣に限らずアライメントマークの周辺にゴミが(4
石している場合、このゴミが誤ってマークとして検1イ
1されると、同様に見掛は上のマーク位置かずれること
になる。
このようなずれは、ウェハのアライメントの際ウェハの
ショッ(・が全体的にンフトするのみならず、ウェハロ
ーテーション、ウェハランアラI・直交度のバラツキも
大きくなり、合イつせ精度の低下を招く。そして、多数
のマスクを重ね合わせてパターンを形成していくリソグ
ラフィにおいては、マスク・ウェハの合わせ精度の低下
により製造歩留りが低下するという問題があった。
(発明か解決しようとする課題) このように従来、ウェハ上に形成した位置検出用マーク
を用いた位置合わせ方法では、マークがチップのダイシ
ングライン或いはパターン密度が疎の領域に形成される
ため、RIEOローディング効果により残渣等が発生す
る虞れがあり、マーク位置の誤検畠を招く問題があった
。また、ゴミ等が誤ってマークとして検出される問題も
あった。
本発明は上記事情を考慮してなされたもので、そのに1
的とするところは、RI Eのローディング効果に起因
する残渣の影響をなくすことができ、ウェハを高精度に
位置合イつせすることのできる位置検出用マークを提供
することある。
[発明の構成コ (課題を解決するための1段) 本発明の骨子は、RIEのローディング効果により生じ
る残渣の発生を防止するため、複数のパターンでマーク
を形成することにある。
即ち本発明は、マスクのパターンをウェハ上に転写する
際に該ウェハを位置合わぜするために用いられる位置検
出用マークにおいて、前記ウェハ上に位置検出用パター
ンを設けると共に、このパターンの周辺にダミーパター
ンを設けるようにしたちのである。
(作 用) 本発明によれば、位置検出用パターンの周辺にダミーパ
ターンを形成することにより、位置検出用パターンの周
辺におけるレジストパターンかが疎から密になる。これ
により、エツチング」−程(特にRIE)におけるエツ
チング面積が少なくなり、ローディング効果による残渣
の発生を防止することができる。従って、ウェハアライ
メント時の誤検知を防ぎ、余計なシフト量、ウェハロー
チージョン、ウェハランアウト及びウェハ直交度のバラ
ツキ等を防ぐことができ、高精度の位置合わせが可能と
なる。また、位置検出用パターン及びダミーパターンを
平行な複数本の直線とすることにより、マーク検出の際
にビームを走査して得られる信号が複数本のピークを持
つものとなる。
従って、ゴミ等による信号とマーク検出信号とを区別す
ることができ、誤検出を防11.することが可能となる
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例に係わる位置検出用マークを
示す平面図である。この実施例のマークは、アライメン
トパターン(位置検出用パターン)11及び2本のダミ
ーパターン12,1.3から形成されている。アライメ
ントパターン11は、直線状のパターンを等間隔に分離
したものであり、ダミーパターン12.13は直線状の
パターンである。そして、ダミーパターン1213はア
ライメントパターン11を挟み、該パターン]1と平行
に等間隔で配置されている。なお、各パタン11,12
.13の幅は例えば1μmであり、パターン間隔は例え
ば4μmである。
このような構成であれば、アライメントパタン11の左
右にダミーパターン12.13か存在することになるの
で、RIEによるローディング効果における残渣の発生
を防ぐことかできる。従って、残渣による誤認をなくし
、安定した高精度のアライメントを行うことが可能とな
る。
第2図は第1図に示す位置検出用パーンを用いてアライ
メントを行う際の装置構成を示す図である。マスク21
のパターンは投影レンズ22を介してウェハ23上に投
影露光され、これによりマスク21のパターンがウェハ
23上のレジスト等に転写されるものとなっている。一
方、レーザ光源24からの光ビームは光学系25により
集束され、投影レンズ22を通してウェハ23上に照射
される。ウェハ23からの反射光はレンズ22及び光学
系25を介してデテクタ26で受光される。
ここで、ウェハ23を載置したステージ(図示せず)の
走査によってレーザビームの位置がマク]0と一致する
と、反射光強度が変化し、デテクタ26の出力が変化す
る。そして、この検出の信号の変化から、例えば検出信
号のピーク位置とステージ座標とを対応させて処理し、
信号ピーク位置の座標をマーク座標として検出しアライ
メントする。
第3図はマーク検出の原理を示す模式図である。
第3図(a)のようにマーク10上でビーム31を走査
(ステージの走査でもよい)するが、ビーム31がマー
ク10の各パターン11,12,1.3を横切るとき、
反射光が強くなり、検出信号は同図(b)に示す如くな
る。この検出信号を所定のスレッショルドレベルで2値
化し、第3図(C)に示す如き3つのパルス信号を得る
。そして、3つのパルスの中央のパルスに対するビーム
座標(或いはステージ座標)をマーク座標として求める
なお、従来法の場合はパターン11に相当する検出信号
からマーク位置を求めるが、本実施例ではこれに加えパ
ターン12.1’づの検出(rJ号を元に、該信号が本
来のマークイ;号かを判定する。即ち、予め中央のパル
ス(パターン1]からの反射信号に相当する)と隣接す
るパルス(パターン12.13からの反射信号に相当す
る)との間隔T、、T2の許容値を定めておき、パルス
を検出した際にパルス間隔が許容値以内か否かを判定す
る。ビーム31がマーク10上を横切った際には上記間
隔T、、T2は常に許容値以内となる。従来法ではゴミ
等によりパルスが検出されると、これをマークと誤認し
てしまうが、ゴミの場へは上記3つのパルスが等間隔で
得られることはまず有り得ない。従って本実施例では、
パルスが3つ等間隔で立ったときに始めてマーク検出と
判定することにより、ゴミ等の誤認を無くし確実なマー
ク位置検出を行うことができ、さらに高精度の位置合わ
せを行うことができる。
かくして本実施例によれば、アライメントパターン11
の左右にダミーパターン12.13を設けることにより
、RIEによるローディング効果における残渣の発生を
防ぐことができ、安定した高粘度のアライメントを行う
ことができる。しかも、ゴミ等によるマーク検出の誤認
を無くし確実なマーク位置検出を行うことができる。こ
のため、半導体装置製造の際のパターン転写に用いれば
、素子製造歩留りの向上に寄与することが可能となる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記位置検出用パターンの形状は分断され
たものではなく、直線状に連続したものであってもよい
。さらに、位置検出用パターンとして回折格子を用い、
この格子による反射又は透過回折光を検出して位置検出
を行うことも可能である。また、前記ダミーパターン必
ずしも直線である必要はなく、位置検出用パターンの周
辺に形成されたものであればよい。さらに、ダミーパタ
ーンの本数等は、仕様に応じて適宜変更可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
1 ] [発明の効果] 以上詳述したように本発明によれば、位置検出用パター
ンの周辺にダミーパターンを設けているので、RIEの
ローディング効果に起因する残渣の影響をなくすことが
でき、ウェハを高精度に位置合わせすることが可能とな
る。
【図面の簡単な説明】
第1図は本発明の一実施例に係わる位置検出用マークを
示す平面図、第2図は上記マークを用いてアライメント
を行う際の装置構成例を示す図、第3図は上記マークを
用いた位置検…の原理を説明するための模式図、第4図
は従来の位置検出用マーク及びその配置部位を示す平面
図、第5図はRIEのローディング効果によるエツチン
グ残渣を説明するための断面図である。 10・・・位置検出用マーク、11・・・アライメント
パターン(位置検出用パターン)、12.13・・・ダ
ミーパターン、21・・・マスク、22・・・投影レン
ズ、23・・・ウェハ、24・・・レーザ光源、25・
・・光学系、26・・・デテクタ、31・・・レーザビ
ーム。

Claims (3)

    【特許請求の範囲】
  1. (1)マスクのパターンをウェハ上に転写する際に該ウ
    ェハを位置合わせするために用いられる位置検出用マー
    クにおいて、前記ウェハ上に形成された位置検出用パタ
    ーンと、このパターンの周辺に形成されたダミーパター
    ンとを具備してなることを特徴とする位置検出用マーク
  2. (2)前記位置検出用パターン及びダミーパターンは共
    に直線状のパターンであり、前記ダミーパターンは前記
    位置検出用パターンを挟み該位置検出用パターンと平行
    に複数本配置されていることを特徴とする請求項1記載
    の位置検出用マーク。
  3. (3)前記位置検出用パターン及びダミーパターンは、
    レジストパターンをマスクにリアクティブイオンエッチ
    ングにより凸型に形成されたものであることを特徴とす
    る請求項1記載の位置検出用マーク。
JP63265347A 1988-10-21 1988-10-21 位置検出用マーク Pending JPH02112222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63265347A JPH02112222A (ja) 1988-10-21 1988-10-21 位置検出用マーク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63265347A JPH02112222A (ja) 1988-10-21 1988-10-21 位置検出用マーク

Publications (1)

Publication Number Publication Date
JPH02112222A true JPH02112222A (ja) 1990-04-24

Family

ID=17415914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63265347A Pending JPH02112222A (ja) 1988-10-21 1988-10-21 位置検出用マーク

Country Status (1)

Country Link
JP (1) JPH02112222A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464217A (ja) * 1990-07-04 1992-02-28 Rohm Co Ltd 半導体装置
CN100407051C (zh) * 1999-07-09 2008-07-30 恩益禧电子股份有限公司 用于制造半导体器件的标线片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464217A (ja) * 1990-07-04 1992-02-28 Rohm Co Ltd 半導体装置
CN100407051C (zh) * 1999-07-09 2008-07-30 恩益禧电子股份有限公司 用于制造半导体器件的标线片

Similar Documents

Publication Publication Date Title
JP5353230B2 (ja) フォトマスクのパタン位置補正方法および位置補正されたフォトマスク
US20050271954A1 (en) Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method
US4798470A (en) Pattern printing method and apparatus
US4498762A (en) Projection type exposure apparatus
JP4255657B2 (ja) 半導体製造工程管理方法
JPH02112222A (ja) 位置検出用マーク
US6864590B2 (en) Alignment mark for aligning wafer of semiconductor device
JPH0722179B2 (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
KR100689841B1 (ko) 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치
US20030022112A1 (en) Structuring method
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
JPS5885532A (ja) 電子ビ−ムによる位置決め方法
JP3366427B2 (ja) ウエハのアライメント方法
JPS6232612A (ja) アライメントマ−ク
JPH09232223A (ja) アライメント方法
KR20050065161A (ko) 웨이퍼 얼라인먼트 방법
JPS60211941A (ja) 露光方法
JPH09106945A (ja) 粒子線のアライメント方法及びそれを用いた照射方法並びに装置
JPS62115164A (ja) パタン形成方法およびその装置
JPH0677118A (ja) 位置ズレ検出法及び露光装置
JPS60245134A (ja) 位置決め装置、及び該装置を用いた基板の位置決め方法
JPH0355865A (ja) 半導体装置の製造方法
KR20010063641A (ko) 노광 공정용 정렬마크
JPS61207017A (ja) 電子ビ−ム露光方法
JPH0831912A (ja) ウエハ位置検出方法及びその装置