JPH0196782A - Ic card information processing method - Google Patents
Ic card information processing methodInfo
- Publication number
- JPH0196782A JPH0196782A JP62254257A JP25425787A JPH0196782A JP H0196782 A JPH0196782 A JP H0196782A JP 62254257 A JP62254257 A JP 62254257A JP 25425787 A JP25425787 A JP 25425787A JP H0196782 A JPH0196782 A JP H0196782A
- Authority
- JP
- Japan
- Prior art keywords
- card
- terminal
- inputted
- information processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 23
- 238000003672 processing method Methods 0.000 title claims description 11
- 230000004044 response Effects 0.000 claims description 6
- 238000007689 inspection Methods 0.000 abstract description 11
- 230000006378 damage Effects 0.000 abstract description 3
- 101150064138 MAP1 gene Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- YASAKCUCGLMORW-UHFFFAOYSA-N Rosiglitazone Chemical compound C=1C=CC=NC=1N(C)CCOC(C=C1)=CC=C1CC1SC(=O)NC1=O YASAKCUCGLMORW-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は、複数の情報処理モードを有するＩＣカード
の情報処理方法に関する。DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to an information processing method for an IC card having multiple information processing modes.
（技術的背景と解決すべき問題点）
現在、多くのマイクロコンピュータにおいては種々の情
報処理モードの選択を、いくつかのモード選択用制御ポ
ートに入る電圧レベルの組合せ等により実行している。(Technical Background and Problems to be Solved) Currently, in many microcomputers, selection of various information processing modes is performed by combining voltage levels applied to several mode selection control ports.
一方、ＩＣカードに−おいてはポート（外部接続端子）
の数がＩＣカードの物理的強度や外観等により制限され
る場合が多く、各種モード選択用の外部接続端子を増設
することはきわめて困難である。そこで、外部接続端子
を増設せずに上記機能を付加するためには、
■１つの端子に３つ以上の状態（例えばＬレベル、Ｈレ
ベル、Ｌ及びＨレベルの中間のハーフレベル）を持たせ
、モード毎にカードへの人力値を選択する。On the other hand, for IC cards, ports (external connection terminals)
The number of external connection terminals for selecting various modes is often limited by the physical strength and appearance of the IC card, and it is extremely difficult to add external connection terminals for selecting various modes. Therefore, in order to add the above functions without adding external connection terminals, it is necessary to have one terminal have three or more states (for example, L level, H level, and a half level between L and H levels). , select the human power value for the card for each mode.
■リセット端子（Ｒ５Ｔ） 、クロック端子（ＣＬＫ）
、入出力端子（Ｉｌｏ）への入力信号の特定な組合せ
により選択する。■Reset terminal (R5T), clock terminal (CLK)
, is selected by a specific combination of input signals to the input/output terminal (Ilo).
■上記■及び■の複合により選択する。■Select by combining ■ and ■ above.
等が考えられる。しかし、上記■〜■のいずれかの場合
でもこれに対応するハードウェアが問題となり、時間的
、コスト的な面で非常に不利である。特に、上記■の場
合、ハーフレベル等のレベルの確保及びノイズによる誤
動作等の問題が発生し易い欠点がある。etc. are possible. However, in any of the above cases (1) to (2), the corresponding hardware becomes a problem, which is extremely disadvantageous in terms of time and cost. In particular, in the case of (2) above, problems such as ensuring a level such as half level and malfunction due to noise are likely to occur.
次に、カードのソフトウェアによる情報処理モードの選
択であるが、多くは第５図（Ａ）〜（Ｄ）に示すタイム
チャート（１５０規格、現在検討中）により実行される
。Next, the information processing mode is selected by the card software, which is mostly executed according to the time charts (150 standard, currently under consideration) shown in FIGS. 5(A) to 5(D).
ここにおいて、第５図（＾）は電源端子Ｖｃｃよりの電
圧ｖ１を、同図（Ｂ）はクロック端子ＣＩＪよりのクロ
ック信号ＣＬＳＩを、同図（Ｃ）はリセット端子Ｒ５Ｔ
よりのリセット信号Ｒ５５Ｉを、同図（Ｄ）は入出力端
子Ｉ１０よりのリセット応答信号ＲＯＳＩを示している
。Here, FIG. 5(^) shows the voltage v1 from the power supply terminal Vcc, FIG. 5(B) shows the clock signal CLSI from the clock terminal CIJ, and FIG.
(D) shows the reset response signal ROSI from the input/output terminal I10.
まず、第５図（Ｃ）のリセット信号Ｒ５５ＩがＩＣカー
ドに入力され、ＩＣカードのリセットが解除され、ＩＣ
カードが活性化される。ＩＣカード側より同図（Ｄ）に
示すリセット応答信号ＲＯ５Ｉが端末に入力され、リセ
ット応答信号ＲＯ５Ｉの発信が終了すると、ＩＣカード
は端末からの命令待ち状態となり、これ以降種々の情報
処理が可能となる。このようなＩＣ−カードにおいては
、情報処理モードの選択はモード選択命令を設けること
により容易に実現できる。しかしながら、上述のような
一般的なＩＣカードの使用手順において、特殊な情報処
理を実行可能なことはいくつかの問題を有している。す
なわち、ＩＣカードの製造者がカードの検査、故障解析
に使用する検査処理又はＩＣカード発行者がＩＣカード
の管理、運営等秘密事項に関する処理が、誤った命令コ
ードの入力あるいは転送中のノイズによる命令の誤認等
により実行された場合、ＩＣカード内のデータの破壊、
ｔＩｉＩ洩等の危険が生ずることである。First, the reset signal R55I shown in FIG. 5(C) is input to the IC card, the reset of the IC card is canceled, and the IC card is reset.
The card is activated. When the reset response signal RO5I shown in the figure (D) is input from the IC card side to the terminal and the transmission of the reset response signal RO5I is completed, the IC card enters a state of waiting for commands from the terminal, and from this point on, various information processing can be performed. becomes. In such an IC-card, selection of the information processing mode can be easily realized by providing a mode selection command. However, in the above-mentioned general IC card usage procedure, there are several problems in being able to perform special information processing. In other words, the inspection process used by the IC card manufacturer for card inspection and failure analysis, or the process related to confidential matters such as IC card management and operation by the IC card issuer, may be affected by input of an incorrect instruction code or noise during transfer. If the command is executed due to misunderstanding, the data in the IC card may be destroyed,
There is a risk of leakage, etc.
（発明の目的）
この発明は上述のような事情からなされたものであり、
この発明の目的は、ＩＣカードの製造者。(Object of the invention) This invention was made under the above circumstances,
This invention is aimed at IC card manufacturers.
カード発行者が検査等の情報処理をＩＣカード内のデー
タの破壊、Ｓ洩の危険がなく確実に行なうことのできる
ＩＣカードの情報処理方法を提供することにある。To provide an information processing method for an IC card that allows a card issuer to reliably perform information processing such as inspection without risk of data destruction or leakage in the IC card.
（問題点を解決するための手段）
この発明は、ＩＣカードの情報処理方法に関し、この発
明の上記目的は、リセット解除直後の所定期間、前記Ｉ
Ｃカードは入力待ち期間となり、前記所定期間内に端末
から所定の信号が出力された場合、前記所定の信号の内
容に従った情報処理を行ない、前記所定の信号が出力さ
れなかった場合に−は、前記ＩＣカード側から所定のリ
セット応答信号を出力することによって達成される。(Means for Solving the Problems) The present invention relates to an information processing method for an IC card, and the above object of the present invention is to
The C card enters an input waiting period, and if a predetermined signal is output from the terminal within the predetermined period, information processing is performed according to the content of the predetermined signal, and if the predetermined signal is not output - This is achieved by outputting a predetermined reset response signal from the IC card side.
（発明の作用）
この発明のＩＣカードの情報処理方法は、ＩＣカードの
プログラムメモリマツプのモジュール内にモード選択ル
ーチン、カード検査ルーチン、カード管理ルーチンを設
けておき、外部入力端子より所定の入力信号を入力して
上記ルーチンを選択することにより、ＩＣカードのシス
テムを開示しなくとも検査等の情報処理をＩＣカードの
データの破壊、１洩、の危険なく行なうようにしている
。(Function of the Invention) The information processing method for an IC card of the present invention provides a mode selection routine, a card inspection routine, and a card management routine in a program memory map module of an IC card, and receives a predetermined input signal from an external input terminal. By inputting and selecting the above routine, information processing such as inspection can be performed without the risk of destruction or leakage of data on the IC card without disclosing the IC card system.
（発明の実施例）
近年、偽造防止の観点からＩＣカードシステムの漏洩を
防止するため、 ＩＣカードの品質、信頼性を管理する
立場にあるｔＣカード製造者にさえＩＣカードシステム
を開示しない場合がふえてきている。(Embodiment of the invention) In recent years, in order to prevent leakage of IC card systems from the perspective of preventing counterfeiting, there are cases in which IC card systems are not disclosed even to TC card manufacturers who are in a position to manage the quality and reliability of IC cards. It's increasing.
この発明は上述のような場合において、ＩＣカード製造
者等がＩＣカードシステムの内容を知らなくともＩＣカ
ードの検査管理等を行なうことができるようにしている
。In the above-mentioned case, the present invention enables IC card manufacturers to inspect and manage IC cards without knowing the details of the IC card system.
まず、この発明に使用されるＩＣカード１０のプログラ
ムメモリマツプ１の内容について第１図を参照して説明
する。First, the contents of the program memory map 1 of the IC card 10 used in the present invention will be explained with reference to FIG.
このＩＣカードＩＯではリセット解除後、同図に示すプ
ログラムメモリマツプ１のプログラムアドレス０ＯＯＯ
Ｈから処理を開始するようになっている。In this IC card IO, after the reset is released, the program address 00OO of the program memory map 1 shown in the figure is
Processing is started from H.
ここではプログラムアドレス０ＯＯＯＨＮＸＸＸＸＨ−
１までをカード製造者テストモジュールとし、このカー
ド製造者テストモジュール内をモード選択ルーチン、カ
ード検査ルーチン、カード管理ルーチンの３つから成る
ルーチンに分け、プログラムアドレスＸＸＸＸＨ以降を
カードシステムモジュールとしている。このプログラム
メモリマツプ１では入力待ちウィンドウ１ （Ｗｌ）及
び２ （Ｗ２）に所定の入力信号があった場合、この入
力信号にもとづいてカード製造者テストモジュール内の
所定のルーチンが実行され、入力信号がない場合はプロ
グラムアドレスＸＸＸ）０１より始まるカードシステム
モジュールが実行されるようになっている。Here, the program address 0OOOHNXXXXH-
1 to 1 is a card manufacturer test module, and this card manufacturer test module is divided into three routines: a mode selection routine, a card inspection routine, and a card management routine, and the part after program address XXXXH is a card system module. In this program memory map 1, when there is a predetermined input signal in input waiting windows 1 (Wl) and 2 (W2), a predetermined routine in the card manufacturer test module is executed based on this input signal, and If there is no such program, the card system module starting from program address XXX)01 is executed.
第２図は、この発明に使用されるＩＣカードｌＯと端末
２０との接続関係を示している。同図のように、ＩＣカ
ード１０には電源端子Ｖｃｃ 、リセット端子Ｒ５Ｔ、
クロック端子ＣＬに、入出力端子Ｉ１０．グランド端子
ＧＮＤが設けられており、それらが各々端末２０内のイ
ンタフェース２１に接続され、それぞれの端子より、電
圧Ｖ、クロック信号ＣＬＳ、リセット信号Ｒ５Ｓ 、ウ
ィンド１．２への入力信号１１１ｓＩ 、ＷＳ２が授受
されるようになっている。インタフェース２１にはパソ
コン等の処理装置２２が接続されている。FIG. 2 shows the connection relationship between the IC card IO and the terminal 20 used in the present invention. As shown in the figure, the IC card 10 has a power terminal Vcc, a reset terminal R5T,
Clock terminal CL is connected to input/output terminal I10. A ground terminal GND is provided, each of which is connected to the interface 21 in the terminal 20, and the voltage V, the clock signal CLS, the reset signal R5S, and the input signals 111sI and WS2 to the window 1.2 are supplied from the respective terminals. It is meant to be given and received. A processing device 22 such as a personal computer is connected to the interface 21 .
次に、この発明の情報処理方法について、第３図（Ａ）
〜（Ｆ）に示す信号のタイムチャート、及び第４図のフ
ローチャートを参照して説明する。Next, regarding the information processing method of this invention, FIG. 3(A)
This will be explained with reference to the time charts of the signals shown in -(F) and the flowchart of FIG.
まず、ＩＣカード１０を端末２０にセットする。この時
点では各端子Ｖｃｃ、ＣＬＫ、Ｒ５Ｔに入力される信号
は、ＯＶ、 ＣＬＳ−Ｌ、Ｒ５５−Ｌレベルのようにな
ってし）る（ステップＳｔ）。端末２０のパソコン等の
処理装置２２において処理を始める。インタフェース２
１から電源端子Ｖｃｃには第３図（＾）に示す電源電圧
■が、クロック端子ＣＬにには同図（Ｂ）に示すクロッ
ク信号ＣＬＳが、リセット端子Ｒ５Ｔには同図（Ｃ）に
示すＨレベルのリセット信号Ｒ５Ｓが入力され（ステッ
プＳ２） 、ＩＣカードｌＯがイニシアライズされる（
ステップＳ３）。ここで、′入出力端子Ｉ１０に同図（
Ｄ）に示す入力信号ＷＳＩが人力されると（ステップＳ
４，５５）、ウィンド１ （Ｗｌ）が動作して検査モー
ドが選択されて第１図に示すプログラムメモリマツプ１
のカード検査ルーチンが実行される（ステップＳ６）、
入出力端子Ｉ１０に同図（Ｅ）に示す人力信号ＷＳ２が
入力されると（ステップＳ７ 、 Ｓ８）、ウィンド２
（Ｗ２）が動作してカード管理モードが選択されて第
１図に示すプログラムメそリマツグーのカード管理ルー
チンが実行される（ステップＳ９）。First, the IC card 10 is set in the terminal 20. At this point, the signals input to each terminal Vcc, CLK, and R5T are at the OV, CLS-L, and R55-L levels (step St). Processing is started in the processing device 22 such as a personal computer of the terminal 20. interface 2
1 to the power supply terminal Vcc as shown in Figure 3 (^), the clock terminal CL receives the clock signal CLS shown in Figure 3 (B), and the reset terminal R5T receives the clock signal CLS shown in Figure 3 (C). The H level reset signal R5S is input (step S2), and the IC card IO is initialized (
Step S3). Here, 'input/output terminal I10 in the same figure (
When the input signal WSI shown in D) is input manually (step S
4, 55), window 1 (Wl) operates, the inspection mode is selected, and the program memory map 1 shown in FIG.
A card inspection routine is executed (step S6).
When the human input signal WS2 shown in FIG.
(W2) is activated, the card management mode is selected, and the card management routine of the program memory shown in FIG. 1 is executed (step S9).
又、入出力端子Ｉ１０に入力信号ＷＳＩ 、ＷＳ２が入
力されなければ（ステップＳ８）、通常処理のモードが
選択され（ステップ５１０）、ＩＣカード１０より同図
（Ｆ）に示すリセット応答信号ＲＯ５が端末２０へ入力
されると共に（ステップ５１１）、同図１に示すプログ
ラムメモリマツプ１のカードシステムモジュールが実行
される。更に１．Ｃ発行者は、ＩＣカード製造者にＩＣ
カードシステムを開示する必要がなく機密保持に有利で
ある。Further, if the input signals WSI and WS2 are not input to the input/output terminal I10 (step S8), the normal processing mode is selected (step 510), and the reset response signal RO5 shown in FIG. As the data is input to the terminal 20 (step 511), the card system module of the program memory map 1 shown in FIG. 1 is executed. Furthermore 1. The C issuer sends the IC card to the IC card manufacturer.
There is no need to disclose the card system, which is advantageous for maintaining confidentiality.
（発明の効果）
この発明のＩＣカードの情報処理方法によれば、ＩＣカ
ードの外部接続端子を増加せずに検査処理等の各種情報
処理が容易にできる利点がある。又、上記各種情報処理
はＩＣカード内のデータの破壊。(Effects of the Invention) According to the IC card information processing method of the present invention, there is an advantage that various information processing such as inspection processing can be easily performed without increasing the number of external connection terminals of the IC card. Additionally, the various information processing mentioned above destroys the data in the IC card.
漏洩の危険がなく確実に実行される利点がある。It has the advantage of being reliably executed without the risk of leakage.
さらに、ＩＣカード発行者は、ＩＣカード製造者にＩＣ
カードシステムを開示する必要がなく機基保持に有利で
ある。Furthermore, the IC card issuer has to provide the IC card manufacturer with the IC card issuer.
There is no need to disclose the card system, which is advantageous for maintaining the aircraft base.
第１図はこの発明に使用されるＩＣカードのプログラム
メモリマツプの内容を示す図、第２図はＩＣカードと端
末との接続関係を示す図、第３図はその信号のタイムチ
ャート、第４図はこの発明の詳細な説明するフローチャ
ート、第５図は従来のＩｃカードの信号のタイムチャー
トである。
１・・・プログラムメモリマツプ、１０・・・ＩＣカー
ド、２０・・・端末、２１・・・インタフェース、２２
・・・処理装置。
ｒ −−−−−−−−−−］FIG. 1 is a diagram showing the contents of the program memory map of the IC card used in the present invention, FIG. 2 is a diagram showing the connection relationship between the IC card and the terminal, FIG. 3 is a time chart of the signals, and FIG. The figure is a flowchart explaining the present invention in detail, and FIG. 5 is a time chart of signals of a conventional IC card. DESCRIPTION OF SYMBOLS 1... Program memory map, 10... IC card, 20... Terminal, 21... Interface, 22
...processing device. r---------------]
Claims (2)
除直後の所定期間、前記ＩＣカードは入力待ち期間とな
り、前記所定期間内に端末から所定の信号が出力された
場合、前記所定の信号の内容に従つた情報処理を行ない
、前記所定の信号が出力されなかった場合には前記ＩＣ
カード側から所定のリセット応答信号を出力することを
特徴とするＩＣカードの情報処理方法。(1) In an information processing method for an IC card, the IC card enters an input waiting period for a predetermined period immediately after the reset is released, and if a predetermined signal is output from the terminal within the predetermined period, the content of the predetermined signal is If the predetermined signal is not output, the IC
An information processing method for an IC card, characterized in that a predetermined reset response signal is output from the card side.
に入力される前記所定の信号により異なった情報処理を
行なう特許請求の範囲第１項に記載にのＩＣカードの情
報処理方法。(2) The IC card information processing method according to claim 1, wherein the IC card information processing method has a plurality of input waiting periods, and performs different information processing depending on the predetermined signal input during the input waiting period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254257A JPH0196782A (en) | 1987-10-08 | 1987-10-08 | Ic card information processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254257A JPH0196782A (en) | 1987-10-08 | 1987-10-08 | Ic card information processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196782A true JPH0196782A (en) | 1989-04-14 |
Family
ID=17262464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62254257A Pending JPH0196782A (en) | 1987-10-08 | 1987-10-08 | Ic card information processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196782A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124875A (en) * | 1984-11-21 | 1986-06-12 | Nec Ic Microcomput Syst Ltd | Test mode generation circuit |
| JPS61147362A (en) * | 1984-12-20 | 1986-07-05 | Fujitsu Ltd | Mode setting system of one-chip microcomputer |
| JPS6243791A (en) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | Ic card |
| JPS6284363A (en) * | 1985-10-08 | 1987-04-17 | Oki Electric Ind Co Ltd | Microprocessor |
-
1987
- 1987-10-08 JP JP62254257A patent/JPH0196782A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124875A (en) * | 1984-11-21 | 1986-06-12 | Nec Ic Microcomput Syst Ltd | Test mode generation circuit |
| JPS61147362A (en) * | 1984-12-20 | 1986-07-05 | Fujitsu Ltd | Mode setting system of one-chip microcomputer |
| JPS6243791A (en) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | Ic card |
| JPS6284363A (en) * | 1985-10-08 | 1987-04-17 | Oki Electric Ind Co Ltd | Microprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495593A (en) | Microcontroller device having remotely programmable EPROM and method for programming | |
| US4698750A (en) | Security for integrated circuit microcomputer with EEPROM | |
| EP0851358B1 (en) | Processing system security | |
| JP2682700B2 (en) | IC card | |
| US6324628B1 (en) | Programming flash in a closed system | |
| JP2597153B2 (en) | Write protector | |
| US5561817A (en) | Method of securely controlling direct memory access (DMA) of a shared memory by a DMA device on an expansion board | |
| CN101243453B (en) | Controlling embedded memory access | |
| US6327508B1 (en) | Programmable state machine | |
| US5039850A (en) | IC card | |
| US5506396A (en) | Microcomputer for IC card | |
| JP2000065899A (en) | Semiconductor device, and its data rewriting method | |
| JPH04215194A (en) | Ic card | |
| US20070250740A1 (en) | System and method for conducting BIST operations | |
| JPH0827730B2 (en) | Single-chip microcomputer and test method thereof | |
| JPH0196782A (en) | Ic card information processing method | |
| US6598176B1 (en) | Apparatus for estimating microcontroller and method thereof | |
| US6240377B1 (en) | Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging | |
| US7340575B2 (en) | Method and a circuit for controlling access to the content of a memory integrated with a microprocessor | |
| JP3057326B2 (en) | IC card | |
| CN118860259A (en) | Method, device, equipment and storage medium for reading memory data | |
| JP3529402B2 (en) | Self-diagnosis method for information recording medium incorporating CPU | |
| JPH06348423A (en) | Ic card | |
| JPH05241900A (en) | Program operation confirmation system of computer | |
| JPH03266154A (en) | Information processor |