[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0158663B2 - - Google Patents

Info

Publication number
JPH0158663B2
JPH0158663B2 JP56174036A JP17403681A JPH0158663B2 JP H0158663 B2 JPH0158663 B2 JP H0158663B2 JP 56174036 A JP56174036 A JP 56174036A JP 17403681 A JP17403681 A JP 17403681A JP H0158663 B2 JPH0158663 B2 JP H0158663B2
Authority
JP
Japan
Prior art keywords
package
metal plate
metal sheet
sealing
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56174036A
Other languages
English (en)
Other versions
JPS5874058A (ja
Inventor
Susumu Kida
Akira Watanabe
Toshio Hamano
Kaoru Tachibana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56174036A priority Critical patent/JPS5874058A/ja
Publication of JPS5874058A publication Critical patent/JPS5874058A/ja
Publication of JPH0158663B2 publication Critical patent/JPH0158663B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Fuses (AREA)

Description

【発明の詳細な説明】 本発明は、パツケージ封止用金属板を用いてな
る半導体装置の製造方法に関するものである。
シリコン(Si)等の半導体基板に半導体素子を
形成し、該基板をチツプに切断したのち素子を形
成したSiチツプを搭載して気密に封止するセラミ
ツク基板を用いたデユアルインライン型の半導体
装置のパツケージは周知である。
第1図はこのような従来のセラミツクパツケー
ジに半導体チツプを搭載した場合の断面図であ
る。
図で1はセラミツク基板を積層して焼結せしめ
たステージで該ステージ上には金シリコン
(AuSi)合金等を介して半導体チツプ2が融着さ
れて設置されている。一方外部リード線3に接続
しセラミツク基板上に形成された導体層に半導体
チツプからのワイヤ4がボンデイングされて接続
されている。
このようにステージ上に設置された半導体チツ
プは空気によつて酸化されるのを防止したり、あ
るいは大気中の腐蝕性ガスから侵されるのを防止
するため気密構造に封止される必要がある。セラ
ミツクパツケージの封止部はタングステン(W)
又はモリブデン(Mo)等によりメタライズさ
れ、さらにNi、Auメツキを施されており、また
一方パツケージのキヤツプとなる鉄(Fe)、ニツ
ケル(Ni)、コバルト(Co)よりなるコバール又
はFe―Ni合金のパツケージ封止用金属板6の周
囲には全面金(Au)メツキを施しておき、この
全面金メツキを施したパツケージ封止用金属板と
Au―Sn合金等の封止剤をセラミツク基板上に設
置してから加熱することによりセラミツク基板上
の封止剤5と金メツキ層7の一部とを融着させて
気密封止していた。
ところで従来このようなパツケージ封止用金属
板を形成する場合、第2図に示すような板状形状
のFe―Ni合金からなる部材11を用いている。
このような形状の金属部材をNiメツキ浴に浸積
させて該金属部材の全面にNiメツキを施す。そ
の後該金属部材をAuメツキ浴に浸漬させてパツ
ケージ封止用金属板12の両面に金メツキを施し
ていた。
しかしこのような従来のパツケージ封止用金属
板の製造方法では金が高価であるため、形成され
るパツケージ封止用金属板のコストが高くなると
いつた欠点を生じる。
本発明は上述した欠点を除去し、前記パツケー
ジ封止用金属板の切り欠き溝を設けた面、該金属
シートの側面、並びに該切り欠き溝の側面にのみ
貴金属メツキを施し、封止が完全であり、かつ使
用する貴金属の量を減らしたパツケージ封止用金
属板を用いた半導体装置の製造方法の提供を目的
とするものである。
かかる目的を達成するためのパツケージ封止用
金属板を用いてなる半導体装置の製造方法は、対
向する帯状部材と該帯状部材に架橋部材を介して
接続する所定パターンの板状部材とを有してな
り、前記架橋部材の表面に切り欠き溝を設けた金
属シートを形成する工程と、該金属シートの両面
にあらかじめ下地メツキを施す工程と、前記金属
シートの裏面を除いて、切り欠き溝を設けた面、
該金属シートの側面、並びに該切り欠き溝の側面
に貴金属メツキを施す工程と、前記切り欠き溝の
位置で架橋部材を切断して所定パターンの板状部
材を取り出す工程と、該封止剤を用いて、該板状
部材の貴金属メツキを施した面を、チツプを載置
した該パツケージの該凹部の外周表面に接着する
工程とを有するものである。
以下図面を用いて本発明の一実施例につき詳細
に説明する。
第3図および第4図は本発明のパツケージの封
止用金属板の製造方法に用いるシート状の金属部
材の平面図とそのA―A′線に沿つた要部断面図
であり、第5図は本発明の方法によつて製造した
パツケージ封止用金属板を用いた半導体装置のパ
ツケージの断面図である。
本発明のパツケージの封止用金属板の製造方法
にはまず第3図および第4図に示すような形状の
例えばFe,Ni合金よりなる薄いシート状の金属
板を用意する。
図示するように本発明の方法に用いるシート状
金属板は前述した如く対向する帯状金属板21に
所定パターンのパツケージ封止用金属板22が複
数個架橋部材23を介して連なつて形成されてい
る。ここで架橋部材23の表面には第4図に示す
ように切り欠き溝101が形成されている。この
ような状態のシート状金属部材をNiメツキ浴中
に連続的に浸漬してNi板を電極として電解メツ
キによりシート状の金属部材の全面にNiメツキ
を施す。その後このように全面にNiメツキを施
したシート状の金属板を切り欠き溝を有した面を
上方に向けてシリコンゴム等のゴム板上に載せて
押圧し、金属板の片面のみをゴム板に埋没させる
方法や片面に粘着剤を塗布したテープ等を貼りつ
ける方法等により片面をカバーした後、Auメツ
キ浴中に浸漬し電解メツキにより金属シートの片
面だけAuメツキをする。その後切り欠き溝の部
分にカツターを押し当てプレスにて架橋部材を切
断してパツケージ封止用金属板を取り出す。その
後第5図に示すようにパツケージ封止用金属板の
金メツキ層の部分24とセラミツク基板上に設置
している封止剤25と加熱融着してパツケージを
封止する。ここでメツキ工程以前に、架橋部材の
メツキされる面に切り欠き溝を設ける工程がある
ために、金メツキがこの切り欠き溝の中にも施さ
れる。次いで、この切り欠き溝の位置で、架橋部
材を切断すれば、パツケージ封止用金属板の側面
部Bのすべてに充分金メツキが施される。そのた
め熱圧着した際封止剤25のAu―Sn合金が溶融
して前記した切断面をも含めた全側面部B迄延び
るため封止が完全なものとなる。
またパツケージ封止用金属板の片側にのみ金メ
ツキを施しているのでパツケージの製造コストが
低下する利点も併せ生じる。
また以上の実施例においてはAuメツキをパツ
ケージ封止用金属板の表面に形成するようにした
がAuメツキの代わりに銀(Ag)メツキを施して
もよい。
【図面の簡単な説明】
第1図は従来の半導体装置のパツケージの断面
図、第2図は従来のパツケージ封止用金属板の製
造法に用いる金属板を示す図、第3図、第4図は
本発明のパツケージ封止用金属板の製造方法に用
いる金属板の平面図およびその要部断面図、第5
図は本発明の製造法で形成した封止用金属板を用
いたパツケージの断面図を示す。 図において1はステージ、2はチツプ、3は外
部リード線、4はワイヤ、5,25は封止剤、
6,11,22はパツケージ封止用金属板、7,
24は金メツキ層、21は帯状部材、23は架橋
部材、101は切り欠き溝、Bは側面を示す。

Claims (1)

  1. 【特許請求の範囲】 1 対向する帯状部材と該帯状部材に架橋部材を
    介して接続する所定パターンの板状部材とを有し
    てなり、前記架橋部材の表面に切り欠き溝を設け
    た金属シートを形成する工程と、 該金属シートの両面にあらかじめ下地メツキを
    施す工程と、 前記金属シートの裏面を除いて、切り欠き溝を
    設けた面、該金属シートの側面、並びに該切り欠
    き溝の側面に貴金属シートを施す工程と、 前記切り欠き溝の位置で架橋部材を切断して所
    定パターンの板状部材を取り出す工程と、 封止剤を用いて、該板状部材の貴金属メツキを
    施した面を、チツプを載置したパツケージの凹部
    の外周表面に接着する工程と を有する半導体装置の製造方法。
JP56174036A 1981-10-29 1981-10-29 半導体装置の製造方法 Granted JPS5874058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56174036A JPS5874058A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56174036A JPS5874058A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5874058A JPS5874058A (ja) 1983-05-04
JPH0158663B2 true JPH0158663B2 (ja) 1989-12-13

Family

ID=15971501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56174036A Granted JPS5874058A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5874058A (ja)

Also Published As

Publication number Publication date
JPS5874058A (ja) 1983-05-04

Similar Documents

Publication Publication Date Title
JP3839321B2 (ja) 半導体装置およびその製造方法
US4727633A (en) Method of securing metallic members together
US7788800B2 (en) Method for fabricating a leadframe
US4640436A (en) Hermetic sealing cover and a method of producing the same
JP2002261228A (ja) リードフレーム
EP0500750A1 (en) METHOD FOR ENCODING AN ELECTRONIC ARRANGEMENT WITH CONDUCTIVE BAND AND THE PACKING THEREFOR.
WO2002069374A9 (en) Tape ball grid array semiconductor package structure and assembly process
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
JP2008166417A (ja) リードフレーム及びその製造方法、及び半導体装置
JP3618316B2 (ja) 半導体装置の製造方法
US5585310A (en) Methods of mass production of semiconductor devices
JP5103731B2 (ja) モールドパッケージ
JPH0158663B2 (ja)
JPH0590465A (ja) 半導体装置
JPS6164132A (ja) 半導体装置
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JPS588586B2 (ja) 半導体装置の封止方法
JPS62287657A (ja) 半導体装置
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0366150A (ja) 半導体集積回路装置
JPH08306848A (ja) リードフレーム及びその製造方法並びに半導体装置
JPH0745962Y2 (ja) 半導体素子収納用パッケージ
JPS6057219B2 (ja) 半導体装置