JPH01241862A - 表示装置の製造方法 - Google Patents
表示装置の製造方法Info
- Publication number
- JPH01241862A JPH01241862A JP63070243A JP7024388A JPH01241862A JP H01241862 A JPH01241862 A JP H01241862A JP 63070243 A JP63070243 A JP 63070243A JP 7024388 A JP7024388 A JP 7024388A JP H01241862 A JPH01241862 A JP H01241862A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- laser beam
- gate electrode
- pulsed laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 124
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 12
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 11
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 230000005855 radiation Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 238000001459 lithography Methods 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000411 transmission spectrum Methods 0.000 description 4
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表示装置の製造方法に関し、例えばアクティ
ブ・マトリクス方式の液晶デイスプレィの製造に適用し
て好適なものである。
ブ・マトリクス方式の液晶デイスプレィの製造に適用し
て好適なものである。
本発明は、薄膜トランジスタにより絵素電極をオン／オ
フするようにしたアクティブ・マトリクス方式の表示装
置の製造方法において、透明基板上にアモルファスのシ
リコン膜を形成する工程と、上記アモルファスのシリコ
ン膜に第１のパルスレーザ−ビームを照射して加熱する
ことにより結晶化する工程と、上記結晶化されたシリコ
ン膜上にゲート絶縁膜及びゲート電極を形成する工程と
、上記結晶化されたシリコン膜上に不純物を堆積後また
は不純物を含むガス中で上記結晶化されたシリコン膜に
第２のパルスレーザ−ビームを照射して上記結晶化され
たシリコン膜中に上記不純物を拡散させることにより上
記薄膜トランジスタのソース領域及びドレイン領域を形
成する工程とを有する。これによって、安価なガラス基
板や樹脂基板を用いて高性能の薄膜トランジスタを製造
することができ、しかもこの薄膜トランジスタのソース
領域及びドレイン領域をゲート電極に対して自己整合的
に形成することができる。また、表示装置の製造工程を
簡略化することができる。
フするようにしたアクティブ・マトリクス方式の表示装
置の製造方法において、透明基板上にアモルファスのシ
リコン膜を形成する工程と、上記アモルファスのシリコ
ン膜に第１のパルスレーザ−ビームを照射して加熱する
ことにより結晶化する工程と、上記結晶化されたシリコ
ン膜上にゲート絶縁膜及びゲート電極を形成する工程と
、上記結晶化されたシリコン膜上に不純物を堆積後また
は不純物を含むガス中で上記結晶化されたシリコン膜に
第２のパルスレーザ−ビームを照射して上記結晶化され
たシリコン膜中に上記不純物を拡散させることにより上
記薄膜トランジスタのソース領域及びドレイン領域を形
成する工程とを有する。これによって、安価なガラス基
板や樹脂基板を用いて高性能の薄膜トランジスタを製造
することができ、しかもこの薄膜トランジスタのソース
領域及びドレイン領域をゲート電極に対して自己整合的
に形成することができる。また、表示装置の製造工程を
簡略化することができる。
従来、各絵素に形成された薄膜トランジスタにより絵素
電極をオン／オフして表示を行うアクティブ・マトリク
ス方式の液晶デイスプレィが知られている。第５図Ａ及
び第５図Ｂは従来のアクティブ・マトリクス方式の液晶
デイスプレィの一例を示す。第５図Ａ及び第５図Ｂに示
すように、この液晶デイスプレィにおいては、透明なガ
ラス基板１０１上にＩ Ｔ Ｏ（Ｉｎｄｉｕｍ Ｔｉｎ
０ｘｉｄｅ）から成る絵素電極１０２、この絵素電極
１０２をオン／オフするための薄膜トランジスタＴ、ゲ
ート・ハス・ライン１０３及びソース・ハス・ライン１
０４が形成されている。上記薄膜トランジスタ′Ｆは、
上記ゲート・ハス・ライン１０３と一体的に形成されて
いるゲート電極１０５、ＳｉＯ□膜（またはＳｉＮ膜）
のようなゲート絶縁膜１０６、真性（ｉ型）の水素化ア
モルファスシリコン（ａ−５ｉ：Ｈ）膜１０７、ｎ゛型
のａ−３ｉ：Ｈ膜から成るソース領域１０８及びドレイ
ン領域１０９により構成されている。この場合、ソース
領域１０８は上記ソース・パス・ライン１０４と接続さ
れ、ドレイン領域１０９はアルミニウム（ＡＩ）のよう
な金属の配線１１０により上記絵素電極１０２と接続さ
れている。なお、第５図Ａにおいては、上記ゲート絶縁
膜１０６、ａ −５ｉ ： Ｈ膜１０７、ソース領域１
０８及びドレイン領域１０９の図示は省略されている。
電極をオン／オフして表示を行うアクティブ・マトリク
ス方式の液晶デイスプレィが知られている。第５図Ａ及
び第５図Ｂは従来のアクティブ・マトリクス方式の液晶
デイスプレィの一例を示す。第５図Ａ及び第５図Ｂに示
すように、この液晶デイスプレィにおいては、透明なガ
ラス基板１０１上にＩ Ｔ Ｏ（Ｉｎｄｉｕｍ Ｔｉｎ
０ｘｉｄｅ）から成る絵素電極１０２、この絵素電極
１０２をオン／オフするための薄膜トランジスタＴ、ゲ
ート・ハス・ライン１０３及びソース・ハス・ライン１
０４が形成されている。上記薄膜トランジスタ′Ｆは、
上記ゲート・ハス・ライン１０３と一体的に形成されて
いるゲート電極１０５、ＳｉＯ□膜（またはＳｉＮ膜）
のようなゲート絶縁膜１０６、真性（ｉ型）の水素化ア
モルファスシリコン（ａ−５ｉ：Ｈ）膜１０７、ｎ゛型
のａ−３ｉ：Ｈ膜から成るソース領域１０８及びドレイ
ン領域１０９により構成されている。この場合、ソース
領域１０８は上記ソース・パス・ライン１０４と接続さ
れ、ドレイン領域１０９はアルミニウム（ＡＩ）のよう
な金属の配線１１０により上記絵素電極１０２と接続さ
れている。なお、第５図Ａにおいては、上記ゲート絶縁
膜１０６、ａ −５ｉ ： Ｈ膜１０７、ソース領域１
０８及びドレイン領域１０９の図示は省略されている。
なお、本発明に関連する先行技術文献として、酸素（０
）または窒素（Ｎ）原子を含む半導体層にまり絵素電極
が形成された液晶表示素子に関する特開昭６１２４９０
８０号公報が挙げられる。
）または窒素（Ｎ）原子を含む半導体層にまり絵素電極
が形成された液晶表示素子に関する特開昭６１２４９０
８０号公報が挙げられる。
上述の従来のアクティブ・マトリクス方式の液晶デイス
プレィにおける薄膜トランジスタＴはａ−３ｉ ： Ｈ
ｐ １０７を用いて形成されている。このａ−５ｉ：Ｉ
（膜１０７は、プラズマＣＶＤ法を用いることにより耐
熱性のないガラス基板１０１上に形成することができる
。しかし、このａ −５ｉ ： Ｈ膜１０７中のキャリ
ア（電子）の移動度は十分に高いとは言えない。また、
この薄膜トランジスタＴのソース領域１０８及びドレイ
ン領域１０９はゲート電極１０５に対して自己整合的に
形成することができないため、これらのソース領域１０
８及びドレイン領域１０９とゲート電極１０５との合わ
せ精度が悪い。さらに、絵素電極１０２の形成からソー
ス・ハス・ライン１０４及び配線１１０の形成まで非常
に多くのリソグラフィー工程が必要であり、製造工程が
複雑である。
プレィにおける薄膜トランジスタＴはａ−３ｉ ： Ｈ
ｐ １０７を用いて形成されている。このａ−５ｉ：Ｉ
（膜１０７は、プラズマＣＶＤ法を用いることにより耐
熱性のないガラス基板１０１上に形成することができる
。しかし、このａ −５ｉ ： Ｈ膜１０７中のキャリ
ア（電子）の移動度は十分に高いとは言えない。また、
この薄膜トランジスタＴのソース領域１０８及びドレイ
ン領域１０９はゲート電極１０５に対して自己整合的に
形成することができないため、これらのソース領域１０
８及びドレイン領域１０９とゲート電極１０５との合わ
せ精度が悪い。さらに、絵素電極１０２の形成からソー
ス・ハス・ライン１０４及び配線１１０の形成まで非常
に多くのリソグラフィー工程が必要であり、製造工程が
複雑である。
従って本発明の目的は、安価なガラス基板や樹脂基板を
用いてキャリアの移動度の高い高性能の薄膜トランジス
タを製造する二ζができる表示装置の製造方法を提供す
ることにある。
用いてキャリアの移動度の高い高性能の薄膜トランジス
タを製造する二ζができる表示装置の製造方法を提供す
ることにある。
本発明の他の目的は、薄膜トランジスタのソース領域及
びドレイン領域をゲート電極に対して自己整合的に形成
することができる表示装置の製造方法を提供することに
ある。
びドレイン領域をゲート電極に対して自己整合的に形成
することができる表示装置の製造方法を提供することに
ある。
本発明の他の目的は、製造工程を簡略化することができ
る表示装置の製造方法を提供することにある。
る表示装置の製造方法を提供することにある。
本発明は、薄膜トランジスタ（Ｔ）にまり絵素電極（１
３）をオン／オフするようにしたアクティブ・マトリク
ス方式の表示装置の製造方法において、透明基板（１）
上にアモルファスのシリコン膜（３）を形成する工程と
、アモルファスのシリコンｌ１ｌ（３）に第１のパルス
レーザ−ビーム（５）を照射して加熱することにより結
晶化する工程と、結晶化されたシリコン膜（６）上にゲ
ート絶縁膜（４，７）及びゲート電極（１ｏ）を形成す
る工程と、結晶化されたシリコン膜（６）上に不純物を
堆積後または不純物を含むガス中で結晶化されたシリコ
ン膜（６）に第２のパルスレーザ−ビーム（５）を照射
して結晶化されたシリコン膜（６）中に不純物を拡散さ
せることにより薄膜トランジスタ（Ｔ）のソース領域（
１２）及びドレイン領域（１３）を形成する工程とを有
する表示装置の製造方法である。
３）をオン／オフするようにしたアクティブ・マトリク
ス方式の表示装置の製造方法において、透明基板（１）
上にアモルファスのシリコン膜（３）を形成する工程と
、アモルファスのシリコンｌ１ｌ（３）に第１のパルス
レーザ−ビーム（５）を照射して加熱することにより結
晶化する工程と、結晶化されたシリコン膜（６）上にゲ
ート絶縁膜（４，７）及びゲート電極（１ｏ）を形成す
る工程と、結晶化されたシリコン膜（６）上に不純物を
堆積後または不純物を含むガス中で結晶化されたシリコ
ン膜（６）に第２のパルスレーザ−ビーム（５）を照射
して結晶化されたシリコン膜（６）中に不純物を拡散さ
せることにより薄膜トランジスタ（Ｔ）のソース領域（
１２）及びドレイン領域（１３）を形成する工程とを有
する表示装置の製造方法である。
上記した手段によれば、結晶化されたシリコン膜により
薄膜トランジスタを形成することができるので、キャリ
アの移動度を高くすることができる。しかも、アモルフ
ァスのシリコン膜の形成及びその結晶化、ソース領域及
びドレイン領域を形成するための不純物ドーピング等は
いずれも室温〜３００°Ｃ程度の低温で行うことができ
る。従って、安価なガラス基板や樹脂基板を用いて高性
能の薄膜トランジスタを製造することができる。また、
パルスレーザ−ビームの照射により、ゲート電極に対し
て自己整合的にシリコン膜中に不純物ドーピングが行わ
れるので、薄膜トランジスタのソース領域及びドレイン
領域をゲート電極に対して自己整合的に形成することが
できる。さらに、これらのソース領域及びドレイン領域
を形成するために従来のようにリソグラフィー工程を必
要としないので、少なくともこの分だけリソグラフィー
工程の数が少なくなり、従って製造工程を簡略化するこ
とができる。
薄膜トランジスタを形成することができるので、キャリ
アの移動度を高くすることができる。しかも、アモルフ
ァスのシリコン膜の形成及びその結晶化、ソース領域及
びドレイン領域を形成するための不純物ドーピング等は
いずれも室温〜３００°Ｃ程度の低温で行うことができ
る。従って、安価なガラス基板や樹脂基板を用いて高性
能の薄膜トランジスタを製造することができる。また、
パルスレーザ−ビームの照射により、ゲート電極に対し
て自己整合的にシリコン膜中に不純物ドーピングが行わ
れるので、薄膜トランジスタのソース領域及びドレイン
領域をゲート電極に対して自己整合的に形成することが
できる。さらに、これらのソース領域及びドレイン領域
を形成するために従来のようにリソグラフィー工程を必
要としないので、少なくともこの分だけリソグラフィー
工程の数が少なくなり、従って製造工程を簡略化するこ
とができる。
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は本発明をアクティブ・マトリクス
方式の液晶デイスプレィの製造に適用した実施例である
。
明する。この実施例は本発明をアクティブ・マトリクス
方式の液晶デイスプレィの製造に適用した実施例である
。
第１図Ａ〜第１図りは本発明の一実施例によるアクティ
ブ・マトリクス方式の液晶デイスプレィの製造方法を工
程順に示し、第２図はその完成状態を示す。なお、第１
図Ａ〜第１図りは第２図のＹ−Ｙ線に沿っての断面図で
ある。
ブ・マトリクス方式の液晶デイスプレィの製造方法を工
程順に示し、第２図はその完成状態を示す。なお、第１
図Ａ〜第１図りは第２図のＹ−Ｙ線に沿っての断面図で
ある。
本実施例においては、第１図Ａに示すように、まずあら
かじめ洗浄された透明なガラス基板１上に例えばプラズ
マＣＶＤ法により例えば室温〜３００°Ｃ程度の基板温
度で例えば膜厚３００人程度のＳｉＮ膜２、例えば膜厚
３００〜１０００人程度のｉ型のａ −３ｉ ： Ｈ膜
３及び例えば膜厚１０００人程度のＳｉＮ膜４を順次形
成する。上記ＳｉＮ膜２によってガラス基板１からの汚
染を防止することができる。
かじめ洗浄された透明なガラス基板１上に例えばプラズ
マＣＶＤ法により例えば室温〜３００°Ｃ程度の基板温
度で例えば膜厚３００人程度のＳｉＮ膜２、例えば膜厚
３００〜１０００人程度のｉ型のａ −３ｉ ： Ｈ膜
３及び例えば膜厚１０００人程度のＳｉＮ膜４を順次形
成する。上記ＳｉＮ膜２によってガラス基板１からの汚
染を防止することができる。
次に、例えば室温でパルスレーザ−ビーム５を全面に照
射する。このパルスレーザ−ビーム５としては例えばＸ
ｅＣｌエキシマ−レーザーによるパルスレーザ−ビーム
（波長３０８ ｎｍ）を用いることができ、そのパルス
幅は例えば３０ｎｓ、照射エネルギー密度は例えば２０
０〜３００ｍＪ／ＣＩＩＹである。このパルスレーザ−
ビーム５の照射により上記ａ −３ｉ ： Ｈ膜３が瞬
間的に加熱され、結晶化される。これによって、第１図
Ｂに示すように、多結晶のＳｉ膜６を室温で形成するこ
とができる。
射する。このパルスレーザ−ビーム５としては例えばＸ
ｅＣｌエキシマ−レーザーによるパルスレーザ−ビーム
（波長３０８ ｎｍ）を用いることができ、そのパルス
幅は例えば３０ｎｓ、照射エネルギー密度は例えば２０
０〜３００ｍＪ／ＣＩＩＹである。このパルスレーザ−
ビーム５の照射により上記ａ −３ｉ ： Ｈ膜３が瞬
間的に加熱され、結晶化される。これによって、第１図
Ｂに示すように、多結晶のＳｉ膜６を室温で形成するこ
とができる。
次に、上記ＳｉＮ膜４及びこの結晶化されたＳｉ膜６を
エツチングによりパターンニングして、後述の薄膜トラ
ンジスタＴ形成用のＳｉ膜と絵素電極１３形成用のＳｉ
膜とが一体化された島状パターンを形成する。次に、例
えばプラズマＣＶＤ法により全面に例えば膜厚１０００
〜２０００人の５ｉＯｚ膜７を形成した後、さらにこの
５ｉＯｚ膜７上に例えばスパッタ法や蒸着法により例え
ば膜厚１０００〜２０００人のＡＩ膜８を形成する。
エツチングによりパターンニングして、後述の薄膜トラ
ンジスタＴ形成用のＳｉ膜と絵素電極１３形成用のＳｉ
膜とが一体化された島状パターンを形成する。次に、例
えばプラズマＣＶＤ法により全面に例えば膜厚１０００
〜２０００人の５ｉＯｚ膜７を形成した後、さらにこの
５ｉＯｚ膜７上に例えばスパッタ法や蒸着法により例え
ば膜厚１０００〜２０００人のＡＩ膜８を形成する。
次に、これらのＡＩ膜８及び５ｉＯｚ膜７をエツチング
により所定形状にパターンニングして、第１図Ｃ及び第
２図に示すように、ゲート・ハス・ライン９及びゲート
電極１０を形成する。次に、このパターンニングされた
ＳｉＯ□膜７をマスクとして上記ＳｉＮ膜４をエツチン
グすることにより上記Ｓｉ膜６を露出させる。なお、こ
のパターンユング後のＳｉＮ膜４及び上記ＳｉＯ□膜７
によりゲート絶縁膜が構成される。次に、例えばプラズ
マＣＶＤ法により全面に例えば膜厚１００人のリン（Ｐ
）膜１１を形成した後、例えばＸｅＣ１エキシマ−レー
ザーによるパルスレーザ−ビーム５を全面に照射する。
により所定形状にパターンニングして、第１図Ｃ及び第
２図に示すように、ゲート・ハス・ライン９及びゲート
電極１０を形成する。次に、このパターンニングされた
ＳｉＯ□膜７をマスクとして上記ＳｉＮ膜４をエツチン
グすることにより上記Ｓｉ膜６を露出させる。なお、こ
のパターンユング後のＳｉＮ膜４及び上記ＳｉＯ□膜７
によりゲート絶縁膜が構成される。次に、例えばプラズ
マＣＶＤ法により全面に例えば膜厚１００人のリン（Ｐ
）膜１１を形成した後、例えばＸｅＣ１エキシマ−レー
ザーによるパルスレーザ−ビーム５を全面に照射する。
このパルスレーザ−ビーム５のパルス幅は例えば２０ｎ
ｓであり、照射エネルギー密度は例えば２００〜３００
ｍＪ／ｃ＋ｆｌである。このパルスレーザ−ビーム５の
照射により上記Ｓｉ膜６が瞬間的に加熱され、その結果
上記Ｐ膜１１が直接接している上記Ｓｉ膜６中にＰが上
記ゲート電極１０に対して自己整合的にドーピングされ
る。これによって、例えばｎ゛型のソース領域１２とド
レイン領域を兼用する例えばｎ゛型の絵素電極１３とを
上記ゲート電極１０に対して自己整合的に形成すること
ができる。これらのソース領域１２及びドレイン領域を
兼用する絵素電極１３の抵抗率ρは１０−２〜１０−’
Ω・ｃｍと低くすることができる。
ｓであり、照射エネルギー密度は例えば２００〜３００
ｍＪ／ｃ＋ｆｌである。このパルスレーザ−ビーム５の
照射により上記Ｓｉ膜６が瞬間的に加熱され、その結果
上記Ｐ膜１１が直接接している上記Ｓｉ膜６中にＰが上
記ゲート電極１０に対して自己整合的にドーピングされ
る。これによって、例えばｎ゛型のソース領域１２とド
レイン領域を兼用する例えばｎ゛型の絵素電極１３とを
上記ゲート電極１０に対して自己整合的に形成すること
ができる。これらのソース領域１２及びドレイン領域を
兼用する絵素電極１３の抵抗率ρは１０−２〜１０−’
Ω・ｃｍと低くすることができる。
また、後述のように波長３００〜８００ ｎｍの可視光
に対するこの絵素電極１３の透過特性は良好である。こ
の後、上記Ｐ膜１１をエツチング除去する。なお、上述
のような不純物ドーピング法は、Ｌ Ｉ Ｍ Ｐ Ｉ
Ｄ （Ｌａｓｅｒ Ｉｎｄｕｃｅｄ Ｍｅｌｔｉｎｇ
ｏｆ Ｐｒｅｄｅｐｏｓｉｔｅｄ Ｉｍｐｕｒｉｔｙ
Ｄｏｐｉｎｇ ）法と呼ばれているものである。
に対するこの絵素電極１３の透過特性は良好である。こ
の後、上記Ｐ膜１１をエツチング除去する。なお、上述
のような不純物ドーピング法は、Ｌ Ｉ Ｍ Ｐ Ｉ
Ｄ （Ｌａｓｅｒ Ｉｎｄｕｃｅｄ Ｍｅｌｔｉｎｇ
ｏｆ Ｐｒｅｄｅｐｏｓｉｔｅｄ Ｉｍｐｕｒｉｔｙ
Ｄｏｐｉｎｇ ）法と呼ばれているものである。
次に第１図りに示すように、全面に例えば膜厚０．１５
〜１μｍの感光性のポリイミドのような眉間絶縁膜１４
を形成した後、この層間絶縁膜１４の所定部分を除去し
てコンタクトホール１４ａを形成する。次に、全面に例
えばへ１膜を形成した後、このＡ１膜をエツチングによ
り所定形状にパターンニングしてソース・パス・ライン
１５を形成する。このソース・バス・ライン１５は上記
コンタクトホール１４ａを通じて上記ソース領域１２に
接続されている。次に、全面に液晶配向膜（図示せず）
を形成した後、ＳｉＮ膜４とＳｉ膜６との界面の特性改
善やＳｉＯ□膜７及び層間絶縁膜１４の耐圧改善等のた
めに必要に応じて例えば３００〜４００°Ｃの温度でア
ニールを行う。この後、液晶の封入工程等を経て、目的
とする液晶デイスプレィが完成される。
〜１μｍの感光性のポリイミドのような眉間絶縁膜１４
を形成した後、この層間絶縁膜１４の所定部分を除去し
てコンタクトホール１４ａを形成する。次に、全面に例
えばへ１膜を形成した後、このＡ１膜をエツチングによ
り所定形状にパターンニングしてソース・パス・ライン
１５を形成する。このソース・バス・ライン１５は上記
コンタクトホール１４ａを通じて上記ソース領域１２に
接続されている。次に、全面に液晶配向膜（図示せず）
を形成した後、ＳｉＮ膜４とＳｉ膜６との界面の特性改
善やＳｉＯ□膜７及び層間絶縁膜１４の耐圧改善等のた
めに必要に応じて例えば３００〜４００°Ｃの温度でア
ニールを行う。この後、液晶の封入工程等を経て、目的
とする液晶デイスプレィが完成される。
このようにして製造される液晶デイスプレィにおいては
、上記ゲート電極１０と、上記ＳｉＮ膜４及び５ｉ０２
膜７から成るゲート絶縁膜と、上記ソース領域１２と、
絵素電極１３により兼用されるドレイン領域とによりｎ
チャネルの薄膜トランジスタＴが構成されている。
、上記ゲート電極１０と、上記ＳｉＮ膜４及び５ｉ０２
膜７から成るゲート絶縁膜と、上記ソース領域１２と、
絵素電極１３により兼用されるドレイン領域とによりｎ
チャネルの薄膜トランジスタＴが構成されている。
第３図は形成直後（ａｓ−ｄｅｐｏｓｉｔｅｄ ）のａ
−５ｉ ：Ｈ膜（膜厚５５０人）及びこのａ −３ｉ
： Ｈ膜をパルスレーザ−ビームの照射により結晶化
した後の透過スペクトルを示し、第４図はこの第３図に
示す透過スベク１〜ルから計算により求めた吸収係数の
波長依存性を示す。
−５ｉ ：Ｈ膜（膜厚５５０人）及びこのａ −３ｉ
： Ｈ膜をパルスレーザ−ビームの照射により結晶化
した後の透過スペクトルを示し、第４図はこの第３図に
示す透過スベク１〜ルから計算により求めた吸収係数の
波長依存性を示す。
第３図かられかるように、形成直後のａ −５ｉ ：Ｈ
膜は、青色の光は透過しに（（、緑色及び赤色の光は透
過しやすいため、膜の色は茶色に見える。
膜は、青色の光は透過しに（（、緑色及び赤色の光は透
過しやすいため、膜の色は茶色に見える。
これに対して、このａ −５ｉ ： Ｈ膜をパルスレー
ザ−ビームの照射により結晶化した後には、第４図から
れかるように特に青〜緑の光に対する吸収係数が減少し
、このため第３図かられかるように結晶化後のＳｉ膜は
青色の光に対しても透過率は高くなり、従って赤、緑、
青の三原色の光に対して３５〜４５％の高い透過率が得
られている。この結果、可視域で色合いの優れた白色透
明のＳｉ膜６を得ることができる。上述の３５〜４５％
という透過率の値はＩＴＯのそれ（第３図参照）に比べ
ると低いが、実用上十分な値である。なお、結晶化され
たＳｉ膜６上に例えばＳｉＮ膜のような無反射膜を形成
して反射を抑えれば、この透過率は例えば８０％程度に
向上させることが可能である。
ザ−ビームの照射により結晶化した後には、第４図から
れかるように特に青〜緑の光に対する吸収係数が減少し
、このため第３図かられかるように結晶化後のＳｉ膜は
青色の光に対しても透過率は高くなり、従って赤、緑、
青の三原色の光に対して３５〜４５％の高い透過率が得
られている。この結果、可視域で色合いの優れた白色透
明のＳｉ膜６を得ることができる。上述の３５〜４５％
という透過率の値はＩＴＯのそれ（第３図参照）に比べ
ると低いが、実用上十分な値である。なお、結晶化され
たＳｉ膜６上に例えばＳｉＮ膜のような無反射膜を形成
して反射を抑えれば、この透過率は例えば８０％程度に
向上させることが可能である。
本実施例によれば次のような種々の利点がある。
すなわち、パルスレーザ−ビーム５の照射により、ａ−
３ｉ：）Ｉ膜３の結晶化を室温で行うことができる。ま
た、ソース領域１２及びドレイン領域を兼用する絵素電
極１３を形成するための不純物ドーピングも同様にパル
スレーザ−ビーム５の照射により室温で行うことができ
る。従って、本実施例によれば、耐熱性はないが安価な
ガラス基板１を用いてキャリア（電子）の移動度が高い
高性能の薄膜トランジスタＴを室温〜３００ ’Ｃの低
温プロセスで製造することができる。この薄膜トランジ
スタＴにより、高速でしかもより大きな電流のスイッチ
ングを行うことができる。また、薄膜トランジスタＴ形
成用のＳｉ膜と絵素電極１３とを一回のリソグラフィー
により形成することができるばかりでなく、ソース領域
１２及び絵素電極１３により兼用されるドレイン領域を
形成するためにリソグラフィー工程を必要としないので
、既述の従来の液晶デイスプレィに比べてリソグラフィ
ー工程の数が少なくなり、従ってこの分だけ製造工程を
簡略化することができる。さらに、ゲート電極１０に対
して自己整合的にＳｉ膜６中に不純物がドーピングされ
るので、ソース領域１２及びドレイン領域を兼用する絵
素電極１３をゲート電極１０に対して自己整合的に形成
することができる。
３ｉ：）Ｉ膜３の結晶化を室温で行うことができる。ま
た、ソース領域１２及びドレイン領域を兼用する絵素電
極１３を形成するための不純物ドーピングも同様にパル
スレーザ−ビーム５の照射により室温で行うことができ
る。従って、本実施例によれば、耐熱性はないが安価な
ガラス基板１を用いてキャリア（電子）の移動度が高い
高性能の薄膜トランジスタＴを室温〜３００ ’Ｃの低
温プロセスで製造することができる。この薄膜トランジ
スタＴにより、高速でしかもより大きな電流のスイッチ
ングを行うことができる。また、薄膜トランジスタＴ形
成用のＳｉ膜と絵素電極１３とを一回のリソグラフィー
により形成することができるばかりでなく、ソース領域
１２及び絵素電極１３により兼用されるドレイン領域を
形成するためにリソグラフィー工程を必要としないので
、既述の従来の液晶デイスプレィに比べてリソグラフィ
ー工程の数が少なくなり、従ってこの分だけ製造工程を
簡略化することができる。さらに、ゲート電極１０に対
して自己整合的にＳｉ膜６中に不純物がドーピングされ
るので、ソース領域１２及びドレイン領域を兼用する絵
素電極１３をゲート電極１０に対して自己整合的に形成
することができる。
さらにまた、薄膜トランジスタＴ用のＳｉ膜と絵素電極
１３とは共通の薄いＳｉ膜６により形成されているため
、表面は全体として平坦であり、従ってゲート・ハス・
ライン９やソース・ハス・ライン１５の断線を防止する
ことができる。
１３とは共通の薄いＳｉ膜６により形成されているため
、表面は全体として平坦であり、従ってゲート・ハス・
ライン９やソース・ハス・ライン１５の断線を防止する
ことができる。
以−ト、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、ａ −３ｉ ： Ｈ膜３の代わりにａ−ＳｉＸ
Ｃ＋−Ｘ ：Ｈ（０＜ｘ＜１）膜、ａ ＳＩＸ Ｎ１
−Ｘ ： Ｈ（０＜ ｘ ＜ １ ）膜、ａ Ｓｔ
ｘ Ｏ＋−ｘ ： Ｈ（０＜ ｘ〈１）膜等を用いる
ことができる。これらのａ−８ｉＸＣ１−Ｘ ：Ｈ膜、
ａＳＩＸＮｌ−Ｘ ： Ｈ膜及びａ−８ｉＸＯＩ−Ｘ
：Ｈ膜はａ −３ｉ ： Ｈ膜３に比べて吸収端がよ
り短波長側にあるため、可視域で透過率をより高くする
ことができる。なお、これらのＣ１Ｎ、０の濃度は例え
ば１０１９Ｃ「３程度とすることができ、これによって
可視域で吸収係数を１０５ＣＩ１１−’以下にすること
ができる。また、これらのａ−５ｉＸＣ＋−８：Ｈ膜、
ａ ＳＩＸ Ｎ１−Ｘ ”膜及びａ−５ｉＸｏｌ−
ｘ ： Ｈ膜は、プラズマＣＶＤ法による成長時の反
応ガスとしてＳｉＨ４の他にそれぞれ例えばＣ，Ｈ２Ｃ
Ｈ３、ＮＨ３及びＮＯ□を用いることにより形成するこ
とができる。さらに、透過率を高くする必要があるのは
絵素電極１３の部分であるので、例えばａ−５ｉ：Ｉ（
膜３を形成した後にこれに既述のＬＩＭＰＩＤ法により
Ｃ，Ｎまたは０を添加してもよい。また、このａ −Ｓ
ｉ ： Ｈ膜３は必ずしもプラズマＣＶＤ法により形成
する必要はなく、スパッタ法や蒸着法により形成するこ
とも可能である。さらにまた、ソース領域１２及びドレ
イン領域を兼用する絵素電極１３を形成するための不純
物ドーピング法としては、ドーピングしたい不純物を含
むガス（例えばｎ型不純物の場合はＰＨ３、ｎ型不純物
の場合はＢ２ Ｈｂ ）中でパルスレーザ−ビームを照
射することにより不純物ドーピングを行う方法であるＣ
ＩＬＤ（Ｇａｓ Ｉｍｍｅｒｓｉｏｎ Ｌａ５ｅｒ Ｄ
ｏｐｉｎｇ）法を用いてもよい。
Ｃ＋−Ｘ ：Ｈ（０＜ｘ＜１）膜、ａ ＳＩＸ Ｎ１
−Ｘ ： Ｈ（０＜ ｘ ＜ １ ）膜、ａ Ｓｔ
ｘ Ｏ＋−ｘ ： Ｈ（０＜ ｘ〈１）膜等を用いる
ことができる。これらのａ−８ｉＸＣ１−Ｘ ：Ｈ膜、
ａＳＩＸＮｌ−Ｘ ： Ｈ膜及びａ−８ｉＸＯＩ−Ｘ
：Ｈ膜はａ −３ｉ ： Ｈ膜３に比べて吸収端がよ
り短波長側にあるため、可視域で透過率をより高くする
ことができる。なお、これらのＣ１Ｎ、０の濃度は例え
ば１０１９Ｃ「３程度とすることができ、これによって
可視域で吸収係数を１０５ＣＩ１１−’以下にすること
ができる。また、これらのａ−５ｉＸＣ＋−８：Ｈ膜、
ａ ＳＩＸ Ｎ１−Ｘ ”膜及びａ−５ｉＸｏｌ−
ｘ ： Ｈ膜は、プラズマＣＶＤ法による成長時の反
応ガスとしてＳｉＨ４の他にそれぞれ例えばＣ，Ｈ２Ｃ
Ｈ３、ＮＨ３及びＮＯ□を用いることにより形成するこ
とができる。さらに、透過率を高くする必要があるのは
絵素電極１３の部分であるので、例えばａ−５ｉ：Ｉ（
膜３を形成した後にこれに既述のＬＩＭＰＩＤ法により
Ｃ，Ｎまたは０を添加してもよい。また、このａ −Ｓ
ｉ ： Ｈ膜３は必ずしもプラズマＣＶＤ法により形成
する必要はなく、スパッタ法や蒸着法により形成するこ
とも可能である。さらにまた、ソース領域１２及びドレ
イン領域を兼用する絵素電極１３を形成するための不純
物ドーピング法としては、ドーピングしたい不純物を含
むガス（例えばｎ型不純物の場合はＰＨ３、ｎ型不純物
の場合はＢ２ Ｈｂ ）中でパルスレーザ−ビームを照
射することにより不純物ドーピングを行う方法であるＣ
ＩＬＤ（Ｇａｓ Ｉｍｍｅｒｓｉｏｎ Ｌａ５ｅｒ Ｄ
ｏｐｉｎｇ）法を用いてもよい。
また、パルスレーザ−ビーム５としては、例えばＸｅＦ
エキシマ−レーザーによるパルスレーザ−ビーム（波長
３５１ｎｍ）を用いることも可能である。さらに、ガラ
ス基板１の代わりに例えばポリメタクリル酸メチル（Ｐ
ＭＭＡ）やポリカーボネート等の透明樹脂材料の基板を
用いることも可能である。
エキシマ−レーザーによるパルスレーザ−ビーム（波長
３５１ｎｍ）を用いることも可能である。さらに、ガラ
ス基板１の代わりに例えばポリメタクリル酸メチル（Ｐ
ＭＭＡ）やポリカーボネート等の透明樹脂材料の基板を
用いることも可能である。
また、上述の実施例においては、本発明を液晶デイスプ
レィの製造に適用した場合について説明したが、本発明
は、液晶デイスプレィ以外のアクティブ・マトリクス方
式の表示装置の製造に適用することが可能である。例え
ば、上述の実施例における絵素電極１３上の眉間絶縁膜
１４を除去し、表示用物質として液晶の代わりに例えば
エレクトロクロミック（ＥＣ）材料を用いれば、アクテ
ィブ・マトリクス方式のエレクトロクロミックデイスプ
レィを製造することができる。なお、液晶の代わりに光
センサー材料を用いれば、二次元センサーを製造するこ
ともできる。
レィの製造に適用した場合について説明したが、本発明
は、液晶デイスプレィ以外のアクティブ・マトリクス方
式の表示装置の製造に適用することが可能である。例え
ば、上述の実施例における絵素電極１３上の眉間絶縁膜
１４を除去し、表示用物質として液晶の代わりに例えば
エレクトロクロミック（ＥＣ）材料を用いれば、アクテ
ィブ・マトリクス方式のエレクトロクロミックデイスプ
レィを製造することができる。なお、液晶の代わりに光
センサー材料を用いれば、二次元センサーを製造するこ
ともできる。
以上説明したように、本発明によれば、アモルファスの
シリコン膜にパルスレーザービームを照射して加熱する
ことにより結晶化するとともに、ソース領域及びドレイ
ン領域をパルスレーザ−ビームの照射による不純物ドー
ピングにより形成しているので、安価なガラス基板や樹
脂基板を用いて高性能の薄膜トランジスタを製造するご
とができる。また、ゲート電極に対して自己整合的にシ
リコン膜中に不純物がドーピングされるので、薄膜トラ
ンジスタのソース領域及びドレイン領域をゲート電極に
対して自己整合的に形成することができる。さらに、ソ
ース領域及びドレイン領域を形成するためにリソグラフ
ィー工程を必要としないので、少なくともこの分だけリ
ソグラフィー工程の数が少なくなり、これによって製造
工程を簡略化することができる。
シリコン膜にパルスレーザービームを照射して加熱する
ことにより結晶化するとともに、ソース領域及びドレイ
ン領域をパルスレーザ−ビームの照射による不純物ドー
ピングにより形成しているので、安価なガラス基板や樹
脂基板を用いて高性能の薄膜トランジスタを製造するご
とができる。また、ゲート電極に対して自己整合的にシ
リコン膜中に不純物がドーピングされるので、薄膜トラ
ンジスタのソース領域及びドレイン領域をゲート電極に
対して自己整合的に形成することができる。さらに、ソ
ース領域及びドレイン領域を形成するためにリソグラフ
ィー工程を必要としないので、少なくともこの分だけリ
ソグラフィー工程の数が少なくなり、これによって製造
工程を簡略化することができる。
第１図Ａ〜第１図りは本発明の一実施例によるアクティ
ブ・マトリクス方式の液晶デイスプレィの製造方法を工
程順に説明するための断面図、第２図は第１図Ａ〜第１
図りに示す方法により製造された液晶デイスプレィの完
成状態を示す斜視図、第３図は形成直後のａ−３ｉ：）
Ｉ膜及びこのａ −３ｉ：Ｈ膜をパルスレーザ−ビーム
の照射により結晶化した後の透過スペクトルを示すグラ
フ、第４図は第３図に示す透過スペクトルから計算によ
り求めた吸収係数の波長依存性を示すグラフ、第５図Ａ
は従来のアクティブ・マトリクス方式の液晶デイスプレ
ィの一例を示す斜視図、第５図Ｂは第５図ＡのＸ−Ｘ断
面図である。 図面における主要な符号の説明 ■＝ニガラス板（透明基板）、 ３：ａ−５ｉ：Ｈ膜、
６：結晶化されたＳｉ膜、 ９：ゲート・ハス・ライ
ン、１０：ゲート電極、 １５：ソース・バス・ライ
ン、 Ｔ：薄膜トランジスタ。 代理人 弁理士 杉 浦 正 知
ブ・マトリクス方式の液晶デイスプレィの製造方法を工
程順に説明するための断面図、第２図は第１図Ａ〜第１
図りに示す方法により製造された液晶デイスプレィの完
成状態を示す斜視図、第３図は形成直後のａ−３ｉ：）
Ｉ膜及びこのａ −３ｉ：Ｈ膜をパルスレーザ−ビーム
の照射により結晶化した後の透過スペクトルを示すグラ
フ、第４図は第３図に示す透過スペクトルから計算によ
り求めた吸収係数の波長依存性を示すグラフ、第５図Ａ
は従来のアクティブ・マトリクス方式の液晶デイスプレ
ィの一例を示す斜視図、第５図Ｂは第５図ＡのＸ−Ｘ断
面図である。 図面における主要な符号の説明 ■＝ニガラス板（透明基板）、 ３：ａ−５ｉ：Ｈ膜、
６：結晶化されたＳｉ膜、 ９：ゲート・ハス・ライ
ン、１０：ゲート電極、 １５：ソース・バス・ライ
ン、 Ｔ：薄膜トランジスタ。 代理人 弁理士 杉 浦 正 知
Claims (1)
- 【特許請求の範囲】 薄膜トランジスタにより絵素電極をオン／オフするよ
うにしたアクティブ・マトリクス方式の表示装置の製造
方法において、 透明基板上にアモルファスのシリコン膜を形成する工程
と、 上記アモルファスのシリコン膜に第１のパルスレーザー
ビームを照射して加熱することにより結晶化する工程と
、 上記結晶化されたシリコン膜上にゲート絶縁膜及びゲー
ト電極を形成する工程と、 上記結晶化されたシリコン膜上に不純物を堆積後または
不純物を含むガス中で上記結晶化されたシリコン膜に第
２のパルスレーザービームを照射して上記結晶化された
シリコン膜中に上記不純物を拡散させることにより上記
薄膜トランジスタのソース領域及びドレイン領域を形成
する工程とを有することを特徴とする表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070243A JPH01241862A (ja) | 1988-03-24 | 1988-03-24 | 表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070243A JPH01241862A (ja) | 1988-03-24 | 1988-03-24 | 表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241862A true JPH01241862A (ja) | 1989-09-26 |
Family
ID=13425931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63070243A Pending JPH01241862A (ja) | 1988-03-24 | 1988-03-24 | 表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241862A (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0474474A2 (en) * | 1990-09-05 | 1992-03-11 | Seiko Instruments Inc. | Semiconductor light valve device and process for fabricating the same |
| EP0497980A1 (en) * | 1990-04-27 | 1992-08-12 | JAPAN as represented by DIRECTOR GENERAL, AGENCY OF INDUSTRIAL SCIENCE AND TECHNOLOGY | Optical valve device |
| FR2687824A1 (fr) * | 1992-02-21 | 1993-08-27 | Thomson Lcd | Afficheur matriciel a materiau electro-optique. |
| EP0586147A1 (en) * | 1992-08-19 | 1994-03-09 | Seiko Instruments Inc. | A semiconductor device and method of manufacture |
| WO1995004301A1 (en) * | 1993-07-29 | 1995-02-09 | Honeywell Inc. | Silicon pixel electrode |
| JPH07106596A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| US5574292A (en) * | 1992-05-13 | 1996-11-12 | Seiko Instruments Inc. | Semiconductor device with monosilicon layer |
| US5968383A (en) * | 1992-06-26 | 1999-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus having beam expander |
| US6149988A (en) * | 1986-09-26 | 2000-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
| US6159777A (en) * | 1993-02-04 | 2000-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a TFT semiconductor device |
| US6261856B1 (en) | 1987-09-16 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
| US6271066B1 (en) | 1991-03-18 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6475839B2 (en) | 1993-11-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing of TFT device by backside laser irradiation |
| US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6638800B1 (en) | 1992-11-06 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US6921685B2 (en) * | 2001-04-10 | 2005-07-26 | Nec Lcd Technologies, Ltd. | Method of fabricating thin film transistor |
| US7423291B2 (en) | 1994-04-29 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US7449377B2 (en) | 2006-05-30 | 2008-11-11 | Chunghwa Picture Tubes, Ltd. | Method of fabricating poly silicon layer |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| WO2015122365A1 (ja) * | 2014-02-17 | 2015-08-20 | 凸版印刷株式会社 | 薄膜トランジスタアレイ装置、ｅｌ装置、センサ装置、薄膜トランジスタアレイ装置の駆動方法、ｅｌ装置の駆動方法、および、センサ装置の駆動方法 |
-
1988
- 1988-03-24 JP JP63070243A patent/JPH01241862A/ja active Pending
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6149988A (en) * | 1986-09-26 | 2000-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
| US6261856B1 (en) | 1987-09-16 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
| EP0497980A1 (en) * | 1990-04-27 | 1992-08-12 | JAPAN as represented by DIRECTOR GENERAL, AGENCY OF INDUSTRIAL SCIENCE AND TECHNOLOGY | Optical valve device |
| EP0474474A2 (en) * | 1990-09-05 | 1992-03-11 | Seiko Instruments Inc. | Semiconductor light valve device and process for fabricating the same |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6271066B1 (en) | 1991-03-18 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| FR2687824A1 (fr) * | 1992-02-21 | 1993-08-27 | Thomson Lcd | Afficheur matriciel a materiau electro-optique. |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US5574292A (en) * | 1992-05-13 | 1996-11-12 | Seiko Instruments Inc. | Semiconductor device with monosilicon layer |
| US6991975B1 (en) | 1992-06-26 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Laser process |
| US6440785B1 (en) | 1992-06-26 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd | Method of manufacturing a semiconductor device utilizing a laser annealing process |
| US6002101A (en) * | 1992-06-26 | 1999-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device by using a homogenized rectangular laser beam |
| US7985635B2 (en) | 1992-06-26 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser process |
| US5968383A (en) * | 1992-06-26 | 1999-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus having beam expander |
| EP0586147A1 (en) * | 1992-08-19 | 1994-03-09 | Seiko Instruments Inc. | A semiconductor device and method of manufacture |
| US6638800B1 (en) | 1992-11-06 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US7179726B2 (en) | 1992-11-06 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US6159777A (en) * | 1993-02-04 | 2000-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a TFT semiconductor device |
| JPH09501509A (ja) * | 1993-07-29 | 1997-02-10 | ハネウエル・インコーポレーテッド | シリコン・ピクセル電極 |
| WO1995004301A1 (en) * | 1993-07-29 | 1995-02-09 | Honeywell Inc. | Silicon pixel electrode |
| JPH07106596A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 薄膜トランジスタの製造方法 |
| US6475839B2 (en) | 1993-11-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing of TFT device by backside laser irradiation |
| US6617612B2 (en) | 1993-11-05 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a semiconductor integrated circuit |
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| US7423291B2 (en) | 1994-04-29 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US6921685B2 (en) * | 2001-04-10 | 2005-07-26 | Nec Lcd Technologies, Ltd. | Method of fabricating thin film transistor |
| US7449377B2 (en) | 2006-05-30 | 2008-11-11 | Chunghwa Picture Tubes, Ltd. | Method of fabricating poly silicon layer |
| WO2015122365A1 (ja) * | 2014-02-17 | 2015-08-20 | 凸版印刷株式会社 | 薄膜トランジスタアレイ装置、ｅｌ装置、センサ装置、薄膜トランジスタアレイ装置の駆動方法、ｅｌ装置の駆動方法、および、センサ装置の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01241862A (ja) | 表示装置の製造方法 | |
| US9964854B2 (en) | Doping method for array substrate and manufacturing equipment of the same | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JPH0519830B2 (ja) | ||
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| US20050173752A1 (en) | Optic mask and manufacturing method of thin film transistor array panel using the same | |
| US6549252B1 (en) | Reflective liquid crystal display device having a TFT as a switching element and method for fabricating the same | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0411226A (ja) | 表示装置の製造方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH09246554A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
| JP2000029068A (ja) | 液晶表示装置 | |
| KR100749872B1 (ko) | 실리콘 박막 트랜지스터 및 그 제조방법 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2001033771A (ja) | 液晶表示装置およびその製造方法 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JP3813639B2 (ja) | 半導体装置、液晶電気光学装置、および半導体装置の作製方法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| KR100220855B1 (ko) | 박막트랜지스터 제조방법 | |
| KR101018757B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 |