JP2000029068A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000029068A JP2000029068A JP19256198A JP19256198A JP2000029068A JP 2000029068 A JP2000029068 A JP 2000029068A JP 19256198 A JP19256198 A JP 19256198A JP 19256198 A JP19256198 A JP 19256198A JP 2000029068 A JP2000029068 A JP 2000029068A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- active layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 アモルファスシリコン型の液晶表示装置では
高速スイッチング性能が得られず、また高速なドライバ
ー部を外付けするとコスト増になり、ポリシリコン型の
液晶表示装置ではポリシリコン化するためにスループッ
トが低くなったりコスト増となる。 【解決手段】 絵素部２０と該絵素部２０のスイッチン
グを行うドライバー部４０とが同一の基板１０上に形成
されている薄膜トランジスタ型の液晶表示装置１であっ
て、絵素部２０のＴＦＴ２１に形成されている活性層２
４はアモルファスシリコンからなり、ドライバー部４０
のＴＦＴ４１に形成されている活性層４４はアモルファ
スシリコンを熱処理することによって改質してなるポリ
シリコンからなり、活性層２４，４４の膜厚が３０ｎｍ
より厚く６０ｎｍ以下になっているものである。
高速スイッチング性能が得られず、また高速なドライバ
ー部を外付けするとコスト増になり、ポリシリコン型の
液晶表示装置ではポリシリコン化するためにスループッ
トが低くなったりコスト増となる。 【解決手段】 絵素部２０と該絵素部２０のスイッチン
グを行うドライバー部４０とが同一の基板１０上に形成
されている薄膜トランジスタ型の液晶表示装置１であっ
て、絵素部２０のＴＦＴ２１に形成されている活性層２
４はアモルファスシリコンからなり、ドライバー部４０
のＴＦＴ４１に形成されている活性層４４はアモルファ
スシリコンを熱処理することによって改質してなるポリ
シリコンからなり、活性層２４，４４の膜厚が３０ｎｍ
より厚く６０ｎｍ以下になっているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、詳しくはＴＦＴ（Thin Film Toransistor ）型の液
晶表示装置に関する。
し、詳しくはＴＦＴ（Thin Film Toransistor ）型の液
晶表示装置に関する。
【０００２】
【従来の技術】アモルファスシリコン型の液晶表示装置
〔ＬＣＤ（Liquid Crystal Device ）〕においては、絵
素部の薄膜トランジスタ（以下、ＴＦＴという）はその
活性層をアモルファスシリコンにて作製しても問題なく
ＴＦＴとしての性能を発揮するものとなる。
〔ＬＣＤ（Liquid Crystal Device ）〕においては、絵
素部の薄膜トランジスタ（以下、ＴＦＴという）はその
活性層をアモルファスシリコンにて作製しても問題なく
ＴＦＴとしての性能を発揮するものとなる。
【０００３】一方、ポリシリコン型の液晶表示装置にお
いては、絵素部のＴＦＴもドライバー部のＴＦＴも、と
もに活性層をポリシリコンで形成しても必要とする性能
を有するものとなる。
いては、絵素部のＴＦＴもドライバー部のＴＦＴも、と
もに活性層をポリシリコンで形成しても必要とする性能
を有するものとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、アモル
ファスシリコン型の液晶表示装置においては、ドライバ
ー部のＴＦＴの活性層をアモルファスシリコンによって
作製すると、アモルファスシリコンの電子移動度が遅い
ため、そのＴＦＴは所定のドライバーとしての高速スイ
ッチング性能を得ることができない。そのため、アモル
ファスシリコン型ＴＦＴの液晶表示装置は、液晶モジュ
ールの外にポリシリコンあるいは結晶シリコン等によっ
て活性層が作製されたドライバー部を付加していた。そ
の結果、部品数の増加とアッセンブル工程の増加によっ
て、その液晶表示装置のコストは増大していた。
ファスシリコン型の液晶表示装置においては、ドライバ
ー部のＴＦＴの活性層をアモルファスシリコンによって
作製すると、アモルファスシリコンの電子移動度が遅い
ため、そのＴＦＴは所定のドライバーとしての高速スイ
ッチング性能を得ることができない。そのため、アモル
ファスシリコン型ＴＦＴの液晶表示装置は、液晶モジュ
ールの外にポリシリコンあるいは結晶シリコン等によっ
て活性層が作製されたドライバー部を付加していた。そ
の結果、部品数の増加とアッセンブル工程の増加によっ
て、その液晶表示装置のコストは増大していた。
【０００５】一方、ポリシリコン型の液晶表示装置にお
いては、絵素部とドライバー部の全てをポリシリコンと
するために、高温処理法もしくはエキシマレーザ光の照
射により加熱処理するエキシマレーザ法を行うことを必
要とする。上記高温処理法は基板に普通の無アルカリガ
ラスを用いることができないため、高価な石英基板等を
使用しなければならない。その結果、コストが高いもの
となっていた。一方、上記エキシマレーザ法は、エキシ
マレーザ光のスキャニングによってアモルファスシリコ
ンをポリシリコン化しているため、その処理に長時間を
要するのでコスト増になっていた。
いては、絵素部とドライバー部の全てをポリシリコンと
するために、高温処理法もしくはエキシマレーザ光の照
射により加熱処理するエキシマレーザ法を行うことを必
要とする。上記高温処理法は基板に普通の無アルカリガ
ラスを用いることができないため、高価な石英基板等を
使用しなければならない。その結果、コストが高いもの
となっていた。一方、上記エキシマレーザ法は、エキシ
マレーザ光のスキャニングによってアモルファスシリコ
ンをポリシリコン化しているため、その処理に長時間を
要するのでコスト増になっていた。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた液晶表示装置である。すなわち、
絵素部とこの絵素部のスイッチングを行うドライバー部
とが同一基板上に形成されている薄膜トランジスタ（Ｔ
ＦＴ）型の液晶表示装置であって、絵素部の薄膜トラン
ジスタに形成されている活性層はアモルファスシリコン
からなり、ドライバー部のＴＦＴに形成されている活性
層はアモルファスシリコンを熱処理することによって改
質してなるポリシリコンからなり、それらの各活性層
は、該各活性層の膜厚が３０ｎｍより厚く６０ｎｍ以下
に形成されているものである。
決するためになされた液晶表示装置である。すなわち、
絵素部とこの絵素部のスイッチングを行うドライバー部
とが同一基板上に形成されている薄膜トランジスタ（Ｔ
ＦＴ）型の液晶表示装置であって、絵素部の薄膜トラン
ジスタに形成されている活性層はアモルファスシリコン
からなり、ドライバー部のＴＦＴに形成されている活性
層はアモルファスシリコンを熱処理することによって改
質してなるポリシリコンからなり、それらの各活性層
は、該各活性層の膜厚が３０ｎｍより厚く６０ｎｍ以下
に形成されているものである。
【０００７】上記液晶表示装置では、絵素部のＴＦＴの
活性層がアモルファスシリコンで形成され、ドライバー
部のＴＦＴの活性層がアモルファスシリコンを結晶化し
たポリシリコンで形成され、しかも各活性層が形成され
るアモルファスシリコンは、その膜厚が３０ｎｍより厚
く６０ｎｍ以下に形成されていることから、結晶化した
ポリシリコン部分が剥がれることはなく、光感度の高ま
りによる特性変化もない。また、絵素部はＴＦＴによる
クリアーな微細画像が得られるとともに、ドライバー部
はポリシリコンＴＦＴにより高速スイッチングが得られ
る。
活性層がアモルファスシリコンで形成され、ドライバー
部のＴＦＴの活性層がアモルファスシリコンを結晶化し
たポリシリコンで形成され、しかも各活性層が形成され
るアモルファスシリコンは、その膜厚が３０ｎｍより厚
く６０ｎｍ以下に形成されていることから、結晶化した
ポリシリコン部分が剥がれることはなく、光感度の高ま
りによる特性変化もない。また、絵素部はＴＦＴによる
クリアーな微細画像が得られるとともに、ドライバー部
はポリシリコンＴＦＴにより高速スイッチングが得られ
る。
【０００８】上記アモルファスシリコンからなる活性層
の膜厚が３０ｎｍ以下ではポリシリコン化のためのエキ
シマレーザアニーリング時に、レーザ出力を高精度に制
御しないと、ポリシリコン膜が剥がれ易くなる。また段
差部に形成されているポリシリコン膜には亀裂が入りや
すい。一方、上記アモルファスシリコン膜の膜厚が６０
ｎｍを超えると、ポリシリコン化のためのエキシマレー
ザ光は大出力が必要となり、十分なポリシリコン化を行
うことが困難になる。またアモルファスシリコンの光感
度が高まり、外部光によって特性が変化し易くなる。以
上により、活性層の膜厚は、３０ｎｍより厚く６０ｎｍ
以下とすることが必要になり、望ましくは４０ｎｍ以上
５０ｎｍ以下の範囲の膜厚が最適である。
の膜厚が３０ｎｍ以下ではポリシリコン化のためのエキ
シマレーザアニーリング時に、レーザ出力を高精度に制
御しないと、ポリシリコン膜が剥がれ易くなる。また段
差部に形成されているポリシリコン膜には亀裂が入りや
すい。一方、上記アモルファスシリコン膜の膜厚が６０
ｎｍを超えると、ポリシリコン化のためのエキシマレー
ザ光は大出力が必要となり、十分なポリシリコン化を行
うことが困難になる。またアモルファスシリコンの光感
度が高まり、外部光によって特性が変化し易くなる。以
上により、活性層の膜厚は、３０ｎｍより厚く６０ｎｍ
以下とすることが必要になり、望ましくは４０ｎｍ以上
５０ｎｍ以下の範囲の膜厚が最適である。
【０００９】
【発明の実施の形態】本発明の液晶表示装置に係わる実
施の形態の一例を、図１により説明する。図１では、
（１）に概略レイアウト図を示し、（２）に絵素部のＴ
ＦＴとドライバー部のＴＦＴの概略構成断面図を示す。
施の形態の一例を、図１により説明する。図１では、
（１）に概略レイアウト図を示し、（２）に絵素部のＴ
ＦＴとドライバー部のＴＦＴの概略構成断面図を示す。
【００１０】図１の（１）に示すように、ＴＦＴ型液晶
表示装置１はガラスもしくは石英等の透明な基板１０上
に形成される。この基板１０上には、絵素部２０が配置
され、ここでは上記絵素部２０の２辺にそってドライバ
ー部４０が配置されている。すなわち、絵素部２０とド
ライバー部４０とは同一の基板１０に搭載されている。
なお、ドライバー部４０は、上記図示したように絵素部
２０の周囲の２辺だけに配置位置が限定されるものでは
なく、その配置位置は絵素部２０の１辺、３辺、４辺の
いずれであってもよい。
表示装置１はガラスもしくは石英等の透明な基板１０上
に形成される。この基板１０上には、絵素部２０が配置
され、ここでは上記絵素部２０の２辺にそってドライバ
ー部４０が配置されている。すなわち、絵素部２０とド
ライバー部４０とは同一の基板１０に搭載されている。
なお、ドライバー部４０は、上記図示したように絵素部
２０の周囲の２辺だけに配置位置が限定されるものでは
なく、その配置位置は絵素部２０の１辺、３辺、４辺の
いずれであってもよい。
【００１１】上記絵素部２０のＴＦＴの活性層には、プ
ラズマＣＶＤ（Chemical Vapor Deposition ：化学的気
相成長）法等によって形成されたアモルファスシリコン
薄膜が用いられている。一方、ドライバー部４０のＴＦ
Ｔの活性層には、上記アモルファスシリコン薄膜と同時
に形成されたアモルファスシリコン薄膜にエキシマレー
ザ光を照射する加熱処理（以下エキシマレーザ処理とい
う）によって結晶化したポリシリコン薄膜が用いられて
いる。上記アモルファスシリコン薄膜は３０ｎｍより厚
く６０ｎｍ以下に形成されている。
ラズマＣＶＤ（Chemical Vapor Deposition ：化学的気
相成長）法等によって形成されたアモルファスシリコン
薄膜が用いられている。一方、ドライバー部４０のＴＦ
Ｔの活性層には、上記アモルファスシリコン薄膜と同時
に形成されたアモルファスシリコン薄膜にエキシマレー
ザ光を照射する加熱処理（以下エキシマレーザ処理とい
う）によって結晶化したポリシリコン薄膜が用いられて
いる。上記アモルファスシリコン薄膜は３０ｎｍより厚
く６０ｎｍ以下に形成されている。
【００１２】上記活性層となるアモルファスシリコン薄
膜を、膜厚が３０ｎｍ以下となるように形成されている
場合には、ポリシリコン化のためのエキシマレーザ処理
時のレーザ出力を高精度に制御しないと、ポリシリコン
膜が下地から剥がれ易くなる。また段差部に形成されて
いるポリシリコン膜には亀裂が入りやすくなる。一方、
アモルファスシリコン薄膜を膜厚が６０ｎｍを超える状
態に形成されている場合には、ポリシリコン化のための
エキシマレーザ光は大出力が必要となり、十分なポリシ
リコン化を行うことが困難になる。またアモルファスシ
リコンの光感度が高まり、外部光によって特性が変化し
易くなる。以上により、活性層の膜厚は、３０ｎｍより
厚く６０ｎｍ以下とすることが必要になり、望ましくは
４０ｎｍ以上５０ｎｍ以下の範囲の膜厚が最適である。
膜を、膜厚が３０ｎｍ以下となるように形成されている
場合には、ポリシリコン化のためのエキシマレーザ処理
時のレーザ出力を高精度に制御しないと、ポリシリコン
膜が下地から剥がれ易くなる。また段差部に形成されて
いるポリシリコン膜には亀裂が入りやすくなる。一方、
アモルファスシリコン薄膜を膜厚が６０ｎｍを超える状
態に形成されている場合には、ポリシリコン化のための
エキシマレーザ光は大出力が必要となり、十分なポリシ
リコン化を行うことが困難になる。またアモルファスシ
リコンの光感度が高まり、外部光によって特性が変化し
易くなる。以上により、活性層の膜厚は、３０ｎｍより
厚く６０ｎｍ以下とすることが必要になり、望ましくは
４０ｎｍ以上５０ｎｍ以下の範囲の膜厚が最適である。
【００１３】なお、上記絵素部２０に形成されたアモル
ファスシリコン薄膜とドライバー部４０に形成されたア
モルファスシリコン薄膜は同時に形成されたものであっ
ても、別々に形成されるものであってもよい。
ファスシリコン薄膜とドライバー部４０に形成されたア
モルファスシリコン薄膜は同時に形成されたものであっ
ても、別々に形成されるものであってもよい。
【００１４】さらに上記絵素部２０のＴＦＴ（図示省
略）とドライバー部４０とは配線（図示省略）により結
線されている。またドライバー部４０内の配線（図示省
略）でこの液晶表示装置１の外部と接続する配線（図示
省略）は、ドライバー部４０より接続される。さらにド
ライバー部４０上には樹脂（例えばエポキシ樹脂、ポリ
イミド樹脂等）からなるオーバコート膜（図示省略）が
形成されている。
略）とドライバー部４０とは配線（図示省略）により結
線されている。またドライバー部４０内の配線（図示省
略）でこの液晶表示装置１の外部と接続する配線（図示
省略）は、ドライバー部４０より接続される。さらにド
ライバー部４０上には樹脂（例えばエポキシ樹脂、ポリ
イミド樹脂等）からなるオーバコート膜（図示省略）が
形成されている。
【００１５】次に絵素部のＴＦＴとドライバー部のＴＦ
Ｔの概略構成を図１の（２）によって説明する。ここで
は一例として、ボトムゲート型の逆スタガ構造のＴＦＴ
を示す。当然のことながら、ＴＦＴの構造は他の構造、
例えばトップゲート型であってもよい。
Ｔの概略構成を図１の（２）によって説明する。ここで
は一例として、ボトムゲート型の逆スタガ構造のＴＦＴ
を示す。当然のことながら、ＴＦＴの構造は他の構造、
例えばトップゲート型であってもよい。
【００１６】図１の（２）に示すように、基板１０は少
なくとも表面側が絶縁性を有している透明基板からなっ
ている。この基板１０の絵素部２０には、以下のような
構成のＴＦＴ２１が形成されている。
なくとも表面側が絶縁性を有している透明基板からなっ
ている。この基板１０の絵素部２０には、以下のような
構成のＴＦＴ２１が形成されている。
【００１７】すなわち、絵素部２０の基板１０上にはゲ
ート電極２２が形成されている。このゲート電極２２
は、例えば断面略台形状（上底の長さ＜下底に長さ）を
成している。さらにこのゲート電極２２を覆う状態にゲ
ート絶縁膜２３が形成され、さらにゲート絶縁膜２３上
に活性層２４が形成されている。上記ゲート絶縁膜２３
は、例えばゲート電極２２側より酸化シリコン膜と窒化
シリコン膜とを積層したものからなり、活性層２４はア
モルファスシリコン薄膜からなる。上記ゲート電極２２
の上方の活性層２４上には絶縁膜２５が形成されてい
る。この絶縁膜２５の下方の活性層２４がチャネル領域
となる。また上記絶縁膜２５の両側における上記活性層
２４上にはソース、ドレイン電極２６，２７が、その一
端が上記絶縁膜２５の端部を覆う状態に形成されてい
る。
ート電極２２が形成されている。このゲート電極２２
は、例えば断面略台形状（上底の長さ＜下底に長さ）を
成している。さらにこのゲート電極２２を覆う状態にゲ
ート絶縁膜２３が形成され、さらにゲート絶縁膜２３上
に活性層２４が形成されている。上記ゲート絶縁膜２３
は、例えばゲート電極２２側より酸化シリコン膜と窒化
シリコン膜とを積層したものからなり、活性層２４はア
モルファスシリコン薄膜からなる。上記ゲート電極２２
の上方の活性層２４上には絶縁膜２５が形成されてい
る。この絶縁膜２５の下方の活性層２４がチャネル領域
となる。また上記絶縁膜２５の両側における上記活性層
２４上にはソース、ドレイン電極２６，２７が、その一
端が上記絶縁膜２５の端部を覆う状態に形成されてい
る。
【００１８】一方、この基板１０のドライバー部４０に
は、以下のような構成のＴＦＴ４１が形成されている。
は、以下のような構成のＴＦＴ４１が形成されている。
【００１９】すなわち、ドライバー部４０の基板１０上
にはゲート電極４２が形成されている。このゲート電極
４２は、例えば断面略台形状（上底の長さ＜下底に長
さ）を成している。さらにこのゲート電極４２を覆う状
態にゲート絶縁膜４３が形成され、さらにゲート絶縁膜
４３上に活性層４４が形成されている。上記ゲート絶縁
膜４３は、例えばゲート電極４２側より酸化シリコン膜
と窒化シリコン膜とを積層したものからなり、上記活性
層４４はアモルファスシリコン薄膜にエキシマレーザ光
を照射して結晶化したポリシリコン薄膜からなる。上記
ゲート電極４２の上方の活性層４４上には絶縁膜４５が
形成されている。この絶縁膜４５の下方の活性層４４が
チャネル領域となる。また上記絶縁膜４５の両側におけ
る上記活性層４４上にはソース、ドレイン電極４６，４
７が、その一端が上記絶縁膜４５の端部を覆う状態に形
成されている。
にはゲート電極４２が形成されている。このゲート電極
４２は、例えば断面略台形状（上底の長さ＜下底に長
さ）を成している。さらにこのゲート電極４２を覆う状
態にゲート絶縁膜４３が形成され、さらにゲート絶縁膜
４３上に活性層４４が形成されている。上記ゲート絶縁
膜４３は、例えばゲート電極４２側より酸化シリコン膜
と窒化シリコン膜とを積層したものからなり、上記活性
層４４はアモルファスシリコン薄膜にエキシマレーザ光
を照射して結晶化したポリシリコン薄膜からなる。上記
ゲート電極４２の上方の活性層４４上には絶縁膜４５が
形成されている。この絶縁膜４５の下方の活性層４４が
チャネル領域となる。また上記絶縁膜４５の両側におけ
る上記活性層４４上にはソース、ドレイン電極４６，４
７が、その一端が上記絶縁膜４５の端部を覆う状態に形
成されている。
【００２０】さらにドライバー部４０を覆う状態に、樹
脂（例えばエポキシ樹脂、ポリイミド樹脂等）からなる
オーバコート膜（図示省略）が形成されている。
脂（例えばエポキシ樹脂、ポリイミド樹脂等）からなる
オーバコート膜（図示省略）が形成されている。
【００２１】なお、上記ゲート電極２２，４２が陽極酸
化可能な材料、例えばアルミニウムで形成されている場
合には、その表面に陽極酸化膜（図示省略）を形成して
もよい。
化可能な材料、例えばアルミニウムで形成されている場
合には、その表面に陽極酸化膜（図示省略）を形成して
もよい。
【００２２】上記ＴＦＴ２１，４１の製造プロセスを以
下に簡単に説明する。まず基板１０上に通常のゲート電
極の形成プロセスによってゲート電極２２，４２を形成
する。例えばゲート電極を形成する膜を基板１１上に成
膜した後、リソグラフィー技術とエッチングとによりそ
の膜をパターニングして、ゲート電極２２，４２を形成
する。その後、ゲート電極２２，４２の表面を陽極酸化
して陽極酸化膜（図示省略）を形成してもよい。
下に簡単に説明する。まず基板１０上に通常のゲート電
極の形成プロセスによってゲート電極２２，４２を形成
する。例えばゲート電極を形成する膜を基板１１上に成
膜した後、リソグラフィー技術とエッチングとによりそ
の膜をパターニングして、ゲート電極２２，４２を形成
する。その後、ゲート電極２２，４２の表面を陽極酸化
して陽極酸化膜（図示省略）を形成してもよい。
【００２３】次いで基板１０上に上記ゲート電極２２，
４２を覆うものでゲート絶縁膜２３，４３となる絶縁膜
を同時に形成する。次に絵素部２０およびドライバー部
４２にアモルファスシリコン薄膜を単層で、膜厚が３０
ｎｍより厚く６０ｎｍ以下になるように、所定の膜厚に
形成する。好ましくは、４０ｎｍ〜５０ｎｍの範囲内の
所定の膜厚に形成する。このうち、絵素部２０に形成し
たアモルファスシリコン薄膜は活性層２４になる。次い
でアモルファスシリコン薄膜のドライバー部４１のみに
エキシマレーザ光を照射して結晶化するエキシマレーザ
処理を行い、単層で形成したアモルファスシリコン薄膜
をポリシリコン薄膜に改質する。これがポリシリコン薄
膜からなる活性層４４になる。したがって、絵素部２０
の活性層２４の全てがアモルファスシリコン薄膜で形成
され、ドライバー部４０を活性層４４の全てがポリシリ
コン薄膜で形成されることになる。
４２を覆うものでゲート絶縁膜２３，４３となる絶縁膜
を同時に形成する。次に絵素部２０およびドライバー部
４２にアモルファスシリコン薄膜を単層で、膜厚が３０
ｎｍより厚く６０ｎｍ以下になるように、所定の膜厚に
形成する。好ましくは、４０ｎｍ〜５０ｎｍの範囲内の
所定の膜厚に形成する。このうち、絵素部２０に形成し
たアモルファスシリコン薄膜は活性層２４になる。次い
でアモルファスシリコン薄膜のドライバー部４１のみに
エキシマレーザ光を照射して結晶化するエキシマレーザ
処理を行い、単層で形成したアモルファスシリコン薄膜
をポリシリコン薄膜に改質する。これがポリシリコン薄
膜からなる活性層４４になる。したがって、絵素部２０
の活性層２４の全てがアモルファスシリコン薄膜で形成
され、ドライバー部４０を活性層４４の全てがポリシリ
コン薄膜で形成されることになる。
【００２４】次にＴＦＴ形成側の全面にエッチングスト
ッパとなる絶縁膜を成膜した後、リソグラフィー技術
（通常のレジストを用いたエッチングマスクの形成技
術）とエッチングとによりそのエッチングストッパとな
る絶縁膜をパターニングして、活性層２４上に絶縁膜２
５を形成し、同時に活性層４４上に絶縁膜４５を形成す
る。この絶縁膜２５，４５の直下の活性層２４，４４が
チャネル領域となる。さらにアモルファスシリコン薄膜
とポリシリコン薄膜、およびゲート電極を形成するため
の絶縁膜等を、リソグラフィー技術（通常のレジストを
用いたエッチングマスクの形成技術）とエッチングとに
よりパターニングを行い、活性層２４と活性層４４、お
よびゲート絶縁膜２３，４３を形成する。
ッパとなる絶縁膜を成膜した後、リソグラフィー技術
（通常のレジストを用いたエッチングマスクの形成技
術）とエッチングとによりそのエッチングストッパとな
る絶縁膜をパターニングして、活性層２４上に絶縁膜２
５を形成し、同時に活性層４４上に絶縁膜４５を形成す
る。この絶縁膜２５，４５の直下の活性層２４，４４が
チャネル領域となる。さらにアモルファスシリコン薄膜
とポリシリコン薄膜、およびゲート電極を形成するため
の絶縁膜等を、リソグラフィー技術（通常のレジストを
用いたエッチングマスクの形成技術）とエッチングとに
よりパターニングを行い、活性層２４と活性層４４、お
よびゲート絶縁膜２３，４３を形成する。
【００２５】さらに活性層２４上にソース、ドレイン領
域２６，２７を形成し、同時に活性層４４上にソース、
ドレイン領域４６，４７を形成する。さらにソース、ド
レイン領域２６，２７上にソース、ドレイン電極２８，
２９を形成するとともに、ソース、ドレイン領域４６，
４７上にソース、ドレイン電極４８，４９を形成する。
域２６，２７を形成し、同時に活性層４４上にソース、
ドレイン領域４６，４７を形成する。さらにソース、ド
レイン領域２６，２７上にソース、ドレイン電極２８，
２９を形成するとともに、ソース、ドレイン領域４６，
４７上にソース、ドレイン電極４８，４９を形成する。
【００２６】上記液晶表示装置１では、各活性層２４，
４４が形成されるアモルファスシリコン薄膜の膜厚が３
０ｎｍより厚く６０ｎｍ以下であることから、結晶化し
たポリシリコン部分が剥がれることはなく、光感度の高
まりによる特性変化もない。また絵素部はＴＦＴによる
クリアーな微細画像が得られる。さらにドライバー部４
０のアモルファスシリコン薄膜をエキシマレーザ処理に
より結晶化したポリシリコン薄膜を、ドライバー部４０
のＴＦＴ４１の活性層４４に用いているので、ドライバ
ー部のＴＦＴ４１は高速スイッチング動作が可能にな
る。また絵素部２０を含めて全面結晶化する全面ポリシ
リコン型の液晶表示装置よりも結晶化する部分がドライ
バー部４０のアモルファスシリコン薄膜のみなので、結
晶化面積が少なくなる。そのため、低コストでかつ高ス
ループットにて液晶表示装置１が作製される。
４４が形成されるアモルファスシリコン薄膜の膜厚が３
０ｎｍより厚く６０ｎｍ以下であることから、結晶化し
たポリシリコン部分が剥がれることはなく、光感度の高
まりによる特性変化もない。また絵素部はＴＦＴによる
クリアーな微細画像が得られる。さらにドライバー部４
０のアモルファスシリコン薄膜をエキシマレーザ処理に
より結晶化したポリシリコン薄膜を、ドライバー部４０
のＴＦＴ４１の活性層４４に用いているので、ドライバ
ー部のＴＦＴ４１は高速スイッチング動作が可能にな
る。また絵素部２０を含めて全面結晶化する全面ポリシ
リコン型の液晶表示装置よりも結晶化する部分がドライ
バー部４０のアモルファスシリコン薄膜のみなので、結
晶化面積が少なくなる。そのため、低コストでかつ高ス
ループットにて液晶表示装置１が作製される。
【００２７】
【発明の効果】以上、説明したように本発明の液晶表示
装置によれば、絵素部のＴＦＴの活性層がアモルファス
シリコンで形成され、ドライバー部のＴＦＴの活性層が
アモルファスシリコンを結晶化したポリシリコンで形成
され、しかも各アモルファスシリコンの膜厚が３０ｎｍ
より厚く６０ｎｍ以下に形成されていることから、結晶
化したポリシリコン部分が剥がれることはなく、光感度
の高まりによる特性変化もない。また絵素部はＴＦＴに
よるクリアーな微細画像を得ることができ、ドライバー
部はポリシリコンＴＦＴにより高速スイッチングが可能
になる。さらにドライバー部のみを熱処理して改質した
ポリシリコンを用いているので、全面ポリシリコン型の
液晶表示装置よりも低コストでかつ高スループットにて
作製することができる液晶表示装置となっている。
装置によれば、絵素部のＴＦＴの活性層がアモルファス
シリコンで形成され、ドライバー部のＴＦＴの活性層が
アモルファスシリコンを結晶化したポリシリコンで形成
され、しかも各アモルファスシリコンの膜厚が３０ｎｍ
より厚く６０ｎｍ以下に形成されていることから、結晶
化したポリシリコン部分が剥がれることはなく、光感度
の高まりによる特性変化もない。また絵素部はＴＦＴに
よるクリアーな微細画像を得ることができ、ドライバー
部はポリシリコンＴＦＴにより高速スイッチングが可能
になる。さらにドライバー部のみを熱処理して改質した
ポリシリコンを用いているので、全面ポリシリコン型の
液晶表示装置よりも低コストでかつ高スループットにて
作製することができる液晶表示装置となっている。
【図１】本発明の液晶表示装置に係わる実施の形態の一
例を示す図であって、（１）は概略レイアウト図であ
り、（２）は絵素部のＴＦＴとドライバー部のＴＦＴの
概略構成断面図である。
例を示す図であって、（１）は概略レイアウト図であ
り、（２）は絵素部のＴＦＴとドライバー部のＴＦＴの
概略構成断面図である。
１…液晶表示装置、１０…基板、２０…絵素部、２１，
４１…ＴＦＴ（薄膜トランジスタ）、２４，４４…活性
層、４０…ドライバー部
４１…ＴＦＴ（薄膜トランジスタ）、２４，４４…活性
層、４０…ドライバー部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA59 JA26 JA29 JA33 JA35 JA36 JA38 JA39 JA42 JA43 JA44 JA46 JB13 JB23 JB27 JB32 JB36 JB38 JB54 JB56 JB63 JB69 KA04 KA05 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA24 MA27 MA30 MA35 MA37 MA41 NA01 NA05 NA22 NA25 NA27 NA29 PA06 5C094 AA13 AA44 BA03 BA43 CA19 DA13 FB14 JA08
Claims (4)
- 【請求項１】 絵素部と該絵素部のスイッチングを行う
ドライバー部とが同一基板上に形成されている薄膜トラ
ンジスタ型の液晶表示装置であって、 前記液晶表示装置の絵素部の薄膜トランジスタに形成さ
れている活性層はアモルファスシリコンからなり、 前記ドライバー部の薄膜トランジスタに形成されている
活性層はアモルファスシリコンを熱処理することによっ
て改質してなるポリシリコンからなり、前記各活性層
は、該各活性層の膜厚が３０ｎｍより厚く６０ｎｍ以下
に形成されていることを特徴とする液晶表示装置。 - 【請求項２】 請求項１記載の液晶表示装置において、 前記絵素部の薄膜トランジスタと前記ドライバー部とは
配線により結線されていて、 前記ドライバー部内の配線で該液晶表示装置の外部と接
続する配線は、該ドライバー部より接続されることを特
徴とする液晶表示装置。 - 【請求項３】 請求項１記載の液晶表示装置において、 前記ドライバー部上には樹脂からなるオーバコート膜が
形成されていることを特徴とする液晶表示装置。 - 【請求項４】 請求項２記載の液晶表示装置において、 前記ドライバー部上には樹脂からなるオーバコート膜が
形成されていることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19256198A JP2000029068A (ja) | 1998-07-08 | 1998-07-08 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19256198A JP2000029068A (ja) | 1998-07-08 | 1998-07-08 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000029068A true JP2000029068A (ja) | 2000-01-28 |
Family
ID=16293337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19256198A Pending JP2000029068A (ja) | 1998-07-08 | 1998-07-08 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000029068A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001296552A (ja) * | 2000-04-13 | 2001-10-26 | Mitsubishi Electric Corp | 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 |
| JP2002132184A (ja) * | 2000-10-20 | 2002-05-09 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置及びその製造方法 |
| KR100865257B1 (ko) * | 2002-09-16 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터의 제조방법 |
| US7820466B2 (en) | 2006-07-25 | 2010-10-26 | Samsung Electronics Co., Ltd. | Flat panel display device and method for manufacturing the same using sequental lateral solidifcation and solid phase crystallization |
| JP2012248863A (ja) * | 2005-09-29 | 2012-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示モジュール、及び電子機器 |
-
1998
- 1998-07-08 JP JP19256198A patent/JP2000029068A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001296552A (ja) * | 2000-04-13 | 2001-10-26 | Mitsubishi Electric Corp | 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 |
| JP2002132184A (ja) * | 2000-10-20 | 2002-05-09 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置及びその製造方法 |
| JP4698010B2 (ja) * | 2000-10-20 | 2011-06-08 | 三洋電機株式会社 | エレクトロルミネッセンス表示装置及びその製造方法 |
| KR100865257B1 (ko) * | 2002-09-16 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터의 제조방법 |
| JP2012248863A (ja) * | 2005-09-29 | 2012-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示モジュール、及び電子機器 |
| US9099562B2 (en) | 2005-09-29 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7820466B2 (en) | 2006-07-25 | 2010-10-26 | Samsung Electronics Co., Ltd. | Flat panel display device and method for manufacturing the same using sequental lateral solidifcation and solid phase crystallization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555422B1 (en) | Thin film transistor and method of manufacturing the same | |
| US6359320B1 (en) | Thin-film transistor with lightly-doped drain | |
| KR100260063B1 (ko) | 절연 게이트 박막 트랜지스터 제조 방법 | |
| US6916690B2 (en) | Method of fabricating polysilicon film | |
| US8183122B2 (en) | Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film | |
| EP1054452B1 (en) | Method for fabricating a TFT | |
| US6294441B1 (en) | Method of manufacturing a semiconductor device | |
| US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| US6380011B1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4602476B2 (ja) | 半導体装置及びその作製方法 | |
| JPH0519830B2 (ja) | ||
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| JPH01241862A (ja) | 表示装置の製造方法 | |
| JP2000150904A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| US5580801A (en) | Method for processing a thin film using an energy beam | |
| KR100879041B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US7651900B2 (en) | Mask for making polysilicon structure, method of making the same, and method of making thin film transistor using the same | |
| JP3031789B2 (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP2000029068A (ja) | 液晶表示装置 | |
| JP4494451B2 (ja) | 半導体装置の作製方法 | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP2000150903A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| KR20090073479A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 |