JPH0997902A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH0997902A JPH0997902A JP7255027A JP25502795A JPH0997902A JP H0997902 A JPH0997902 A JP H0997902A JP 7255027 A JP7255027 A JP 7255027A JP 25502795 A JP25502795 A JP 25502795A JP H0997902 A JPH0997902 A JP H0997902A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- etching stopper
- stopper film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 188
- 239000011229 interlayer Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 239000010410 layer Substances 0.000 claims description 30
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 238000010586 diagram Methods 0.000 description 25
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 11
- 239000004020 conductor Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 従来のＤＲＡＭ等の半導体装置の製造過程に
おいて、第二の配線形成後、基板とさらに上層の配線を
接続するコンタクトを形成する際、写真製版の重ね合わ
せのずれにより、コンタクトホールの位置ずれが生じる
と、その後形成するコンタクトと第二の配線とがショー
トするという問題があった。 【解決手段】 第二の配線を保護するエッチングストッ
パ膜を形成し、自己整合的にコンタクトを形成するた
め、第二の配線とコンタクトとがショートしない。
おいて、第二の配線形成後、基板とさらに上層の配線を
接続するコンタクトを形成する際、写真製版の重ね合わ
せのずれにより、コンタクトホールの位置ずれが生じる
と、その後形成するコンタクトと第二の配線とがショー
トするという問題があった。 【解決手段】 第二の配線を保護するエッチングストッ
パ膜を形成し、自己整合的にコンタクトを形成するた
め、第二の配線とコンタクトとがショートしない。
Description
【０００１】
【発明の属する技術分野】この発明は、ＤＲＡＭ（DYNA
MIC RANDOM ACCESS MEMORY）等の半導体装置の微細加工
に関する技術に属するものである。
MIC RANDOM ACCESS MEMORY）等の半導体装置の微細加工
に関する技術に属するものである。
【０００２】
【従来の技術】ＤＲＡＭ等の半導体装置の高集積化に伴
って、微細化が進み、半導体装置の製造工程において、
特に写真製版の重ね合わせのずれが配線のショート等の
原因となり問題となっている。そこで、自己整合的に素
子を形成することが可能なセルフアライメントプロセス
技術が用いられるようになっている。セルフアライメン
トプロセス技術の一例としてセルフアラインコンタクト
の形成があり、半導体基板上に形成される配線の内、最
も下層に位置する第一の配線にこの技術が用いられてい
る。また、この技術を示す文献の一例としては、特開平
４−１４２２６号公報が挙げられる。
って、微細化が進み、半導体装置の製造工程において、
特に写真製版の重ね合わせのずれが配線のショート等の
原因となり問題となっている。そこで、自己整合的に素
子を形成することが可能なセルフアライメントプロセス
技術が用いられるようになっている。セルフアライメン
トプロセス技術の一例としてセルフアラインコンタクト
の形成があり、半導体基板上に形成される配線の内、最
も下層に位置する第一の配線にこの技術が用いられてい
る。また、この技術を示す文献の一例としては、特開平
４−１４２２６号公報が挙げられる。
【０００３】
【発明が解決しようとする課題】従来の技術のセルフア
ラインコンタクト技術の問題点として次に挙げるような
問題がある。例えば、図２２は半導体装置の製造過程に
おける一断面を示すものであり、図２２において、１は
表面に例えばソース／ドレイン領域となる半導体領域１
ａを持つ半導体基板、２は半導体基板１の表面に形成さ
れたシリコン酸化膜からなり、例えばゲート酸化膜とな
る絶縁膜、３は例えば多結晶シリコン層３ａとその上層
に積層されたタングステンシリコン層３ｂからなり、ワ
ード線（ゲート電極）となる第一の配線、４は第一の配
線３の側面に付着して形成されたシリコン酸化膜等の絶
縁膜からなるサイドウォール、５ａは第一配線３上及び
サイドウォール４上及び半導体基板１の上面に積層され
たシリコン窒化膜からなるエッチングストッパ膜、６は
エッチングストッパ膜５ａの上層に積層されたシリコン
酸化膜からなる第一の層間絶縁膜、７は例えば多結晶シ
リコン層７ａとその上層に積層されたタングステンシリ
コン層７ｂからなる第二の配線、８は第二の配線７及び
第一の層間絶縁膜６上に積層された第二の層間絶縁膜を
示している。少なくとも２本以上の第一の配線３、第二
の配線７がそれぞれ近接して形成された配線間に第二の
層間絶縁膜８の上面から半導体基板１の半導体領域１ａ
に当接するコンタクトホールを形成する際、写真製版に
よってエッチングマスクとなるレジストパターン９を形
成する。
ラインコンタクト技術の問題点として次に挙げるような
問題がある。例えば、図２２は半導体装置の製造過程に
おける一断面を示すものであり、図２２において、１は
表面に例えばソース／ドレイン領域となる半導体領域１
ａを持つ半導体基板、２は半導体基板１の表面に形成さ
れたシリコン酸化膜からなり、例えばゲート酸化膜とな
る絶縁膜、３は例えば多結晶シリコン層３ａとその上層
に積層されたタングステンシリコン層３ｂからなり、ワ
ード線（ゲート電極）となる第一の配線、４は第一の配
線３の側面に付着して形成されたシリコン酸化膜等の絶
縁膜からなるサイドウォール、５ａは第一配線３上及び
サイドウォール４上及び半導体基板１の上面に積層され
たシリコン窒化膜からなるエッチングストッパ膜、６は
エッチングストッパ膜５ａの上層に積層されたシリコン
酸化膜からなる第一の層間絶縁膜、７は例えば多結晶シ
リコン層７ａとその上層に積層されたタングステンシリ
コン層７ｂからなる第二の配線、８は第二の配線７及び
第一の層間絶縁膜６上に積層された第二の層間絶縁膜を
示している。少なくとも２本以上の第一の配線３、第二
の配線７がそれぞれ近接して形成された配線間に第二の
層間絶縁膜８の上面から半導体基板１の半導体領域１ａ
に当接するコンタクトホールを形成する際、写真製版に
よってエッチングマスクとなるレジストパターン９を形
成する。
【０００４】この第一の配線３及び第二の配線７に近接
して、半導体基板１内の半導体領域１ａに当接するよう
なコンタクトホールを形成する場合、図２３に示すよう
に、まず第一の配線３を覆っているエッチングストッパ
膜５ａの上面まで異方性エッチングによってコンタクト
ホール１０を開口し、次にコンタクトホール１０の開口
によって露出したエッチングストッパ膜５ａをエッチン
グ除去することでコンタクトホールの開口が完了する。
このコンタクトホール開口の工程において、エッチング
ストッパ膜５ａの上面までの異方性エッチングの際に、
エッチングマスクとなるレジストパターン９が写真製版
の重ね合わせのずれの為に、所定の位置に形成できない
場合においては図２３のように隣り合う２本の配線の中
間点からずれてコンタクトホールが形成されるため、第
二の配線７が一部エッチング除去され、露出した状態と
なる。従って、このコンタクトホール内に導電物質を埋
設してコンタクトを形成し、第二の配線７よりも上層に
形成した配線との接続を行うと、この上層に形成された
配線は第二の配線７とショートし、誤動作の原因になる
という問題があった。この発明はこの問題に鑑みてなさ
れたものであり、写真製版の重ね合わせのずれによる配
線とコンタクトとのショートを防止し、製造工程におけ
るマージンの拡大を図ったものである。
して、半導体基板１内の半導体領域１ａに当接するよう
なコンタクトホールを形成する場合、図２３に示すよう
に、まず第一の配線３を覆っているエッチングストッパ
膜５ａの上面まで異方性エッチングによってコンタクト
ホール１０を開口し、次にコンタクトホール１０の開口
によって露出したエッチングストッパ膜５ａをエッチン
グ除去することでコンタクトホールの開口が完了する。
このコンタクトホール開口の工程において、エッチング
ストッパ膜５ａの上面までの異方性エッチングの際に、
エッチングマスクとなるレジストパターン９が写真製版
の重ね合わせのずれの為に、所定の位置に形成できない
場合においては図２３のように隣り合う２本の配線の中
間点からずれてコンタクトホールが形成されるため、第
二の配線７が一部エッチング除去され、露出した状態と
なる。従って、このコンタクトホール内に導電物質を埋
設してコンタクトを形成し、第二の配線７よりも上層に
形成した配線との接続を行うと、この上層に形成された
配線は第二の配線７とショートし、誤動作の原因になる
という問題があった。この発明はこの問題に鑑みてなさ
れたものであり、写真製版の重ね合わせのずれによる配
線とコンタクトとのショートを防止し、製造工程におけ
るマージンの拡大を図ったものである。
【０００５】
【課題を解決するための手段】この発明による半導体装
置は、半導体基板上に形成した第一の配線、少なくとも
上記第一の配線上及び側面を覆って形成した第一のエッ
チングストッパ膜、上記第一のエッチングストッパ膜上
に層間絶縁膜を介して形成された第二の配線、少なくと
も上記第二の配線上及び側面を覆って第二のエッチング
ストッパ膜を形成するものである。
置は、半導体基板上に形成した第一の配線、少なくとも
上記第一の配線上及び側面を覆って形成した第一のエッ
チングストッパ膜、上記第一のエッチングストッパ膜上
に層間絶縁膜を介して形成された第二の配線、少なくと
も上記第二の配線上及び側面を覆って第二のエッチング
ストッパ膜を形成するものである。
【０００６】また、この発明による半導体装置は、半導
体基板上に形成した第一の配線、少なくとも上記第一の
配線上及び側面を覆って形成した第一のエッチングスト
ッパ膜、上記第一のエッチングストッパ膜上に層間絶縁
膜を介して形成された第二の配線、上記第二の配線上に
形成された第二のエッチングストッパ膜を有し、上記第
二のエッチングストッパ膜は上記第二の配線よりも水平
方向に広い面を持ち、第二の配線の側面から突き出して
形成されているものである。
体基板上に形成した第一の配線、少なくとも上記第一の
配線上及び側面を覆って形成した第一のエッチングスト
ッパ膜、上記第一のエッチングストッパ膜上に層間絶縁
膜を介して形成された第二の配線、上記第二の配線上に
形成された第二のエッチングストッパ膜を有し、上記第
二のエッチングストッパ膜は上記第二の配線よりも水平
方向に広い面を持ち、第二の配線の側面から突き出して
形成されているものである。
【０００７】さらに、この発明による半導体装置は、半
導体基板上に形成した第一の配線、少なくとも上記第一
の配線上に形成された第一のエッチングストッパ膜、上
記第一のエッチングストッパ膜上に層間絶縁膜を介して
形成された第二の配線、上記第二の配線上に形成された
第二のエッチングストッパ膜を有し、上記第一、第二の
エッチングストッパ膜は、それぞれ上記第一、第二の配
線よりも水平方向に広い面を持ち、第一、第二の配線の
側面から突き出して形成されているものである。
導体基板上に形成した第一の配線、少なくとも上記第一
の配線上に形成された第一のエッチングストッパ膜、上
記第一のエッチングストッパ膜上に層間絶縁膜を介して
形成された第二の配線、上記第二の配線上に形成された
第二のエッチングストッパ膜を有し、上記第一、第二の
エッチングストッパ膜は、それぞれ上記第一、第二の配
線よりも水平方向に広い面を持ち、第一、第二の配線の
側面から突き出して形成されているものである。
【０００８】また、この発明による半導体装置は、上記
のような手段に加え、第二のエッチングストッパ膜は第
一のエッチングストッパ膜よりも厚く形成するものであ
る。
のような手段に加え、第二のエッチングストッパ膜は第
一のエッチングストッパ膜よりも厚く形成するものであ
る。
【０００９】さらに、この発明による半導体装置は、上
記のような手段に加え、第二のエッチングストッパ膜と
第二の配線との間にＴＥＯＳ層を形成するものである。
記のような手段に加え、第二のエッチングストッパ膜と
第二の配線との間にＴＥＯＳ層を形成するものである。
【００１０】また、この発明による半導体装置は、上記
のような手段に加え、第二のエッチングストッパ膜は多
結晶シリコン若しくはアモルファスシリコンからなり、
第二の配線と第二のエッチングストッパ膜の間に第二の
エッチングストッパ膜と同じ面積を持つ絶縁膜が形成さ
れたものである。
のような手段に加え、第二のエッチングストッパ膜は多
結晶シリコン若しくはアモルファスシリコンからなり、
第二の配線と第二のエッチングストッパ膜の間に第二の
エッチングストッパ膜と同じ面積を持つ絶縁膜が形成さ
れたものである。
【００１１】さらに、この発明による半導体装置は、上
記のような手段に加え、第一のエッチングストッパ膜、
第二のエッチングストッパ膜のいずれか一方、若しくは
両方がＳｉＮ若しくはＳｉＯＮからなるものである。
記のような手段に加え、第一のエッチングストッパ膜、
第二のエッチングストッパ膜のいずれか一方、若しくは
両方がＳｉＮ若しくはＳｉＯＮからなるものである。
【００１２】また、この発明による半導体装置の製造方
法は、半導体基板上に第一の配線を形成する工程、上記
第一の配線を被覆するように第一のエッチングストッパ
膜を形成する工程、上記第一のエッチングストッパ膜が
形成された半導体基板の全面に第一の層間絶縁膜を積層
し、上記第一の層間絶縁膜上に第二の配線を形成する工
程、上記第二の配線上に、第二の配線よりも水平方向に
広い面を持ち、第二の配線の側面から突き出た状態の第
二のエッチングストッパ膜を形成する工程、第二のエッ
チングストッパ膜が形成された半導体基板の全面に第二
の層間絶縁膜を積層し、少なくとも第二の層間絶縁膜上
面から第一のエッチングストッパ膜の上面若しくは半導
体基板の上面に当接するコンタクトホールを開口する工
程を含み、上記コンタクトホールを開口する工程におい
て第二の層間絶縁膜上に形成するエッチングマスクは第
二のエッチングストッパ膜と同じ物質からなることを特
徴とするものである。
法は、半導体基板上に第一の配線を形成する工程、上記
第一の配線を被覆するように第一のエッチングストッパ
膜を形成する工程、上記第一のエッチングストッパ膜が
形成された半導体基板の全面に第一の層間絶縁膜を積層
し、上記第一の層間絶縁膜上に第二の配線を形成する工
程、上記第二の配線上に、第二の配線よりも水平方向に
広い面を持ち、第二の配線の側面から突き出た状態の第
二のエッチングストッパ膜を形成する工程、第二のエッ
チングストッパ膜が形成された半導体基板の全面に第二
の層間絶縁膜を積層し、少なくとも第二の層間絶縁膜上
面から第一のエッチングストッパ膜の上面若しくは半導
体基板の上面に当接するコンタクトホールを開口する工
程を含み、上記コンタクトホールを開口する工程におい
て第二の層間絶縁膜上に形成するエッチングマスクは第
二のエッチングストッパ膜と同じ物質からなることを特
徴とするものである。
【００１３】
実施の形態１．図１は、この発明による半導体装置の断
面の一部を示す図であり、第一の配線３が伸びる方向に
対して垂直な方向に切断した断面図を示している。図１
において、１は表面に例えばソース／ドレイン領域とな
る半導体領域１ａを持つ半導体基板、２は半導体基板１
の表面に形成されたシリコン酸化膜からなり、例えばゲ
ート酸化膜となる絶縁膜、３は例えば多結晶シリコン層
３ａとその上層に積層されたタングステンシリコン層３
ｂからなり、ワード線（ゲート電極）となる第一の配
線、４ａは第一の配線３上に積層されたＴＥＯＳ（TETR
AETHYL ORTHISILICATE）膜、４ｂは絶縁膜２、第一の配
線３、ＴＥＯＳ膜４ａの側面に付着して形成されたシリ
コン酸化膜等の絶縁膜からなるサイドウォール、５はＴ
ＥＯＳ膜４ａ及びサイドウォール４ｂ上及び半導体基板
１の上面に積層されたシリコン窒化膜からなるエッチン
グストッパ膜、６はエッチングストッパ膜５の上層に積
層されたシリコン酸化膜からなる第一の層間絶縁膜、７
は例えば多結晶シリコン層７ａとその上層に積層された
タングステンシリコン層７ｂからなる第二の配線を示し
ている。また、符号１１ａは第二の配線７上に積層され
たＴＥＯＳ膜、１１ｂは第二の配線７上及びＴＥＯＳ膜
１１ａの側面に付着して形成されたシリコン酸化膜等か
らなるサイドウォール、１２はＴＥＯＳ膜１１ａ及びサ
イドウォール１１ｂを覆うように形成されたシリコン窒
化膜からなる第二のエッチングストッパ膜、１０ａは第
二の層間絶縁膜７上に積層された上層配線１３と半導体
基板１内の半導体領域１ａとを電気的に接続する導電物
質からなるコンタクト、８は第二のエッチングストッパ
膜１２及び第一の層間絶縁膜６上に積層された第二の層
間絶縁膜を示している。
面の一部を示す図であり、第一の配線３が伸びる方向に
対して垂直な方向に切断した断面図を示している。図１
において、１は表面に例えばソース／ドレイン領域とな
る半導体領域１ａを持つ半導体基板、２は半導体基板１
の表面に形成されたシリコン酸化膜からなり、例えばゲ
ート酸化膜となる絶縁膜、３は例えば多結晶シリコン層
３ａとその上層に積層されたタングステンシリコン層３
ｂからなり、ワード線（ゲート電極）となる第一の配
線、４ａは第一の配線３上に積層されたＴＥＯＳ（TETR
AETHYL ORTHISILICATE）膜、４ｂは絶縁膜２、第一の配
線３、ＴＥＯＳ膜４ａの側面に付着して形成されたシリ
コン酸化膜等の絶縁膜からなるサイドウォール、５はＴ
ＥＯＳ膜４ａ及びサイドウォール４ｂ上及び半導体基板
１の上面に積層されたシリコン窒化膜からなるエッチン
グストッパ膜、６はエッチングストッパ膜５の上層に積
層されたシリコン酸化膜からなる第一の層間絶縁膜、７
は例えば多結晶シリコン層７ａとその上層に積層された
タングステンシリコン層７ｂからなる第二の配線を示し
ている。また、符号１１ａは第二の配線７上に積層され
たＴＥＯＳ膜、１１ｂは第二の配線７上及びＴＥＯＳ膜
１１ａの側面に付着して形成されたシリコン酸化膜等か
らなるサイドウォール、１２はＴＥＯＳ膜１１ａ及びサ
イドウォール１１ｂを覆うように形成されたシリコン窒
化膜からなる第二のエッチングストッパ膜、１０ａは第
二の層間絶縁膜７上に積層された上層配線１３と半導体
基板１内の半導体領域１ａとを電気的に接続する導電物
質からなるコンタクト、８は第二のエッチングストッパ
膜１２及び第一の層間絶縁膜６上に積層された第二の層
間絶縁膜を示している。
【００１４】次に、図１に示す半導体装置の製造過程を
図２ないし図７に示し説明する。まず、図２に示すよう
に、一主面に所定の不純物を含む半導体領域１ａを有す
る半導体基板１を熱酸化することで、半導体基板１の一
主面にシリコン酸化膜からなる絶縁膜２を形成する。次
に、多結晶シリコン膜３ａ、タングステンシリコン膜３
ｂ、及びＴＥＯＳ膜４ａを順次ＣＶＤ、スパッタリング
等の技術を用いて積層し、写真製版によって第一の配線
３の形状のレジストパターンを形成する。その後、この
レジストパターンをエッチングマスクとして異方性エッ
チングを行い、ＴＥＯＳ膜４ａをパターニングし、次に
レエジストパターン除去後、このＴＥＯＳ膜４ａをエッ
チングマスクとして、タングステンシリコン膜３ｂ、多
結晶シリコン膜３ａ、絶縁膜２を順次エッチングする。
次に半導体基板１の表面全面にＣＶＤ技術を用いてシリ
コン酸化膜を積層し、その後、異方性エッチングを行
い、絶縁膜からなるサイドウォール４ｂを形成する。
図２ないし図７に示し説明する。まず、図２に示すよう
に、一主面に所定の不純物を含む半導体領域１ａを有す
る半導体基板１を熱酸化することで、半導体基板１の一
主面にシリコン酸化膜からなる絶縁膜２を形成する。次
に、多結晶シリコン膜３ａ、タングステンシリコン膜３
ｂ、及びＴＥＯＳ膜４ａを順次ＣＶＤ、スパッタリング
等の技術を用いて積層し、写真製版によって第一の配線
３の形状のレジストパターンを形成する。その後、この
レジストパターンをエッチングマスクとして異方性エッ
チングを行い、ＴＥＯＳ膜４ａをパターニングし、次に
レエジストパターン除去後、このＴＥＯＳ膜４ａをエッ
チングマスクとして、タングステンシリコン膜３ｂ、多
結晶シリコン膜３ａ、絶縁膜２を順次エッチングする。
次に半導体基板１の表面全面にＣＶＤ技術を用いてシリ
コン酸化膜を積層し、その後、異方性エッチングを行
い、絶縁膜からなるサイドウォール４ｂを形成する。
【００１５】その後、図３に示すように、半導体基板１
の表面全面にシリコン窒化膜からなる第一のエッチング
ストッパ膜５をＣＶＤ技術によって所定の厚さとなるよ
うに積層する。次に、第一の層間絶縁膜６となるシリコ
ン酸化膜を積層する。その後、第二の配線７となる多結
晶シリコン膜７ａ、タングステンシリコン膜７ｂと、Ｔ
ＥＯＳ膜１１ａを順次積層する。その後、写真製版によ
って第二の配線７の形状のレジストパターンを形成し、
このレジストパターンをエッチングマスクとしてＴＥＯ
Ｓ膜１１ａに対して異方性エッチングを行う。次に、Ｔ
ＥＯＳ膜１１ａをエッチングマスクとして異方性エッチ
ングを行い、第二の配線７を寸法通りに形成する。次
に、二酸化シリコンからなる絶縁膜を全面にＣＶＤ技術
を用いて積層し、層間絶縁膜６が露出するまで異方性エ
ッチングを行い、ＴＥＯＳ膜４ａ、第二の配線７の側面
に付着してサイドウォール１１ｂを形成する。次に、図
４に示すように、半導体基板１の全面に第二のエッチン
グストッパ膜１２となるシリコン窒化膜を、下層に既に
形成した第一のエッチングストッパ膜５よりも厚い層と
なるように積層する。その後、部分的にこのシリコン酸
化膜を除去し、少なくともＴＥＯＳ膜１１ａ、サイドウ
ォール１１ｂを被覆するように、第二のエッチングスト
ッパ膜１２を形成する。
の表面全面にシリコン窒化膜からなる第一のエッチング
ストッパ膜５をＣＶＤ技術によって所定の厚さとなるよ
うに積層する。次に、第一の層間絶縁膜６となるシリコ
ン酸化膜を積層する。その後、第二の配線７となる多結
晶シリコン膜７ａ、タングステンシリコン膜７ｂと、Ｔ
ＥＯＳ膜１１ａを順次積層する。その後、写真製版によ
って第二の配線７の形状のレジストパターンを形成し、
このレジストパターンをエッチングマスクとしてＴＥＯ
Ｓ膜１１ａに対して異方性エッチングを行う。次に、Ｔ
ＥＯＳ膜１１ａをエッチングマスクとして異方性エッチ
ングを行い、第二の配線７を寸法通りに形成する。次
に、二酸化シリコンからなる絶縁膜を全面にＣＶＤ技術
を用いて積層し、層間絶縁膜６が露出するまで異方性エ
ッチングを行い、ＴＥＯＳ膜４ａ、第二の配線７の側面
に付着してサイドウォール１１ｂを形成する。次に、図
４に示すように、半導体基板１の全面に第二のエッチン
グストッパ膜１２となるシリコン窒化膜を、下層に既に
形成した第一のエッチングストッパ膜５よりも厚い層と
なるように積層する。その後、部分的にこのシリコン酸
化膜を除去し、少なくともＴＥＯＳ膜１１ａ、サイドウ
ォール１１ｂを被覆するように、第二のエッチングスト
ッパ膜１２を形成する。
【００１６】次に、図５に示すように、半導体基板１の
全面にシリコン酸化膜からなる第二の層間絶縁膜８を積
層し、その後、さらに上層に写真製版によって、コンタ
クトホールのエッチングマスクパターン１５を形成す
る。このマスクパターン１５の開口部は互いに隣接する
２本の第一の配線３の間、及び互いに隣接する２本の第
二の配線７の間にコンタクトホールが形成できるよう
に、その上部が開口されている。しかし、このマスクパ
ターン１５を写真製版によって形成する際に、重ね合わ
せのずれが生じると、図５に示すように、２本の配線の
中間点よりも、いずれかの配線に近づいた開口部を形成
してしまい、形成する素子が微細であるために、このず
れによって開口部の端部の鉛直方向下に第二の配線７若
しくは第一の配線３が一部重なった状態となる。
全面にシリコン酸化膜からなる第二の層間絶縁膜８を積
層し、その後、さらに上層に写真製版によって、コンタ
クトホールのエッチングマスクパターン１５を形成す
る。このマスクパターン１５の開口部は互いに隣接する
２本の第一の配線３の間、及び互いに隣接する２本の第
二の配線７の間にコンタクトホールが形成できるよう
に、その上部が開口されている。しかし、このマスクパ
ターン１５を写真製版によって形成する際に、重ね合わ
せのずれが生じると、図５に示すように、２本の配線の
中間点よりも、いずれかの配線に近づいた開口部を形成
してしまい、形成する素子が微細であるために、このず
れによって開口部の端部の鉛直方向下に第二の配線７若
しくは第一の配線３が一部重なった状態となる。
【００１７】このマスクパターン１５をエッチングマス
クとして、第一、第二のエッチングストッパ膜５、１２
の構成物質であるシリコン窒化膜に対して第一、第二の
層間絶縁膜６、８の構成物質であるシリコン酸化膜の選
択比が高いエッチング条件で第一のエッチングストッパ
膜５が露出するまで異方性エッチングを行う。次に、図
６に示すように、エッチング装置のチャンバ内のガス
種、分圧を変化させ、シリコン酸化膜に対して、シリコ
ン窒化膜のエッチング選択比が高くなるエッチング条件
で半導体基板１の一主面に形成された半導体領域１ａが
露出するまで異方性エッチングを行い、コンタクトホー
ル１６を形成する。このときに、第二のエッチングスト
ッパ膜１２は第一のエッチングストッパ膜５よりも厚い
層で形成されているため、このコンタクトホール１６の
形成のための異方性エッチングの際に第二の配線７が露
出することはなく、形成したコンタクトホール１６の内
部に導電物質をスパッタリング、若しくはＣＶＤ技術を
用いて埋設してコンタクト１０ａを形成した場合におい
てもコンタクト１０ａと第二の配線７がショートするこ
とはない。次に、図７に示すように、第二の層間絶縁膜
８及びコンタクト１０ａ上に上層配線１３を形成するこ
とで、図１に示した半導体装置を得ることが可能とな
る。
クとして、第一、第二のエッチングストッパ膜５、１２
の構成物質であるシリコン窒化膜に対して第一、第二の
層間絶縁膜６、８の構成物質であるシリコン酸化膜の選
択比が高いエッチング条件で第一のエッチングストッパ
膜５が露出するまで異方性エッチングを行う。次に、図
６に示すように、エッチング装置のチャンバ内のガス
種、分圧を変化させ、シリコン酸化膜に対して、シリコ
ン窒化膜のエッチング選択比が高くなるエッチング条件
で半導体基板１の一主面に形成された半導体領域１ａが
露出するまで異方性エッチングを行い、コンタクトホー
ル１６を形成する。このときに、第二のエッチングスト
ッパ膜１２は第一のエッチングストッパ膜５よりも厚い
層で形成されているため、このコンタクトホール１６の
形成のための異方性エッチングの際に第二の配線７が露
出することはなく、形成したコンタクトホール１６の内
部に導電物質をスパッタリング、若しくはＣＶＤ技術を
用いて埋設してコンタクト１０ａを形成した場合におい
てもコンタクト１０ａと第二の配線７がショートするこ
とはない。次に、図７に示すように、第二の層間絶縁膜
８及びコンタクト１０ａ上に上層配線１３を形成するこ
とで、図１に示した半導体装置を得ることが可能とな
る。
【００１８】図１に示した半導体装置においては、第二
の配線７の上層に少なくとも第二の配線７の上面を覆う
第二のエッチングストッパ膜１２を、第一の配線３上に
積層する第一のエッチングストッパ膜５よりも厚く形成
することによって、従来の問題点であった第二の配線７
とコンタクト１０ａのショートを抑制することが可能と
なる。
の配線７の上層に少なくとも第二の配線７の上面を覆う
第二のエッチングストッパ膜１２を、第一の配線３上に
積層する第一のエッチングストッパ膜５よりも厚く形成
することによって、従来の問題点であった第二の配線７
とコンタクト１０ａのショートを抑制することが可能と
なる。
【００１９】また、図７に示すように、第一の配線３を
構成する多結晶シリコン膜７ａ、タングステンシリコン
膜７ｂを積層後、この上面にシリコン窒化膜からなる第
一のエッチンストッパ膜１７を積層し、さらに上層に第
一の配線３の形状のレジストパターンを形成し、このレ
ジストパターンを用いて異方性エッチングを行い、第一
のエッチングストッパ膜１７及び第一の配線を寸法通り
にエッチング形成する。さらに、シリコン窒化膜を全面
積層し、次に異方性エッチングすることでサイドウォー
ル１８を第一の配線３の側面に形成する。このように配
線をエッチングストッパ膜となるシリコン窒化膜で覆う
ことによりコンタクトホール形成時における第一の配線
がエッチングされることを抑制することが可能となる。
さらに、第一の配線３の保護膜である第一のエッチング
ストッパ膜１７とサイドウォール１８を形成すること
で、隣接する配線間にシリコン窒化膜が積層されていな
い領域を形成することが可能であるため、第二の層間絶
縁膜８を積層後、一回の異方性エッチングによって半導
体基板１内の半導体領域１ａに当接するようにコンタク
トホール１６を開口することが可能である。このような
構造の半導体装置の製造工程においては、第一のエッチ
ングストッパ膜５を全面に積層した状態で上層の膜を積
層するものではないため、コンタクトホール開口時にシ
リコン窒化膜除去工程を省略でき、第二の配線７上面及
び側面に形成した第二のエッチングストッパ膜１２はほ
とんどエッチングされることはなく、図１に示した半導
体装置のように第一、第二のエッチングストッパ膜の厚
さを変えて形成しなくても、コンタクト１０ａと第二の
配線７がショートすることはない。この図７に示す第二
のエッチングストッパ膜１２は、第二の配線７の上面及
び側面に形成されるシリコン窒化膜を指し、その形成方
法は、第一のエッチングストッパ膜１７及びサイドウォ
ール１８を形成する方法と同様である。
構成する多結晶シリコン膜７ａ、タングステンシリコン
膜７ｂを積層後、この上面にシリコン窒化膜からなる第
一のエッチンストッパ膜１７を積層し、さらに上層に第
一の配線３の形状のレジストパターンを形成し、このレ
ジストパターンを用いて異方性エッチングを行い、第一
のエッチングストッパ膜１７及び第一の配線を寸法通り
にエッチング形成する。さらに、シリコン窒化膜を全面
積層し、次に異方性エッチングすることでサイドウォー
ル１８を第一の配線３の側面に形成する。このように配
線をエッチングストッパ膜となるシリコン窒化膜で覆う
ことによりコンタクトホール形成時における第一の配線
がエッチングされることを抑制することが可能となる。
さらに、第一の配線３の保護膜である第一のエッチング
ストッパ膜１７とサイドウォール１８を形成すること
で、隣接する配線間にシリコン窒化膜が積層されていな
い領域を形成することが可能であるため、第二の層間絶
縁膜８を積層後、一回の異方性エッチングによって半導
体基板１内の半導体領域１ａに当接するようにコンタク
トホール１６を開口することが可能である。このような
構造の半導体装置の製造工程においては、第一のエッチ
ングストッパ膜５を全面に積層した状態で上層の膜を積
層するものではないため、コンタクトホール開口時にシ
リコン窒化膜除去工程を省略でき、第二の配線７上面及
び側面に形成した第二のエッチングストッパ膜１２はほ
とんどエッチングされることはなく、図１に示した半導
体装置のように第一、第二のエッチングストッパ膜の厚
さを変えて形成しなくても、コンタクト１０ａと第二の
配線７がショートすることはない。この図７に示す第二
のエッチングストッパ膜１２は、第二の配線７の上面及
び側面に形成されるシリコン窒化膜を指し、その形成方
法は、第一のエッチングストッパ膜１７及びサイドウォ
ール１８を形成する方法と同様である。
【００２０】実施の形態２．また、半導体基板１上に形
成する配線とコンタクトとのショートを抑制する半導体
装置の例として、図８に示す構造の半導体装置が挙げら
れる。この半導体装置と実施の形態１に挙げた半導体装
置との違いは、第二の配線７の保護膜として形成されて
いる第二のエッチングストッパ膜２０の配置と形状であ
り、実施の形態１では第二の配線７の上面及び側面にシ
リコン窒化膜からなるエッチングストッパ膜及びサイド
ウォールを形成していたが、本実施の形態においては、
第二の配線７の上面にＴＥＯＳ膜１９を介して第二の配
線７よりも広い幅の層として第二のエッチングストッパ
膜２０が形成されており、第二のエッチングストッパ膜
２０及びＴＥＯＳ膜１９は、第二の配線７よりも水平方
向に広い面を持ち、第二の配線７の側面から突き出して
形成されている。このような構造の半導体装置において
は、第二の層間絶縁膜８の積層後、第二の層間絶縁膜８
の上面から半導体基板１内の半導体領域１ａに当接する
ようにコンタクトホールを形成した場合に、エッチング
マスクパターンの位置ずれが生じ、開口部が第二の配線
７の上部と一部重なり合った場合においても、第二のエ
ッチングストッパ膜２０及びＴＥＯＳ膜１９が保護膜と
なり、コンタクトホールの側面と第二の配線７との間に
第二の層間絶縁膜８ａを残した状態とすることが可能で
あり、コンタクト１０ａ形成後においても、コンタクト
１０ａと第二の配線７及びその他の配線とのショートを
抑制することが可能となる。
成する配線とコンタクトとのショートを抑制する半導体
装置の例として、図８に示す構造の半導体装置が挙げら
れる。この半導体装置と実施の形態１に挙げた半導体装
置との違いは、第二の配線７の保護膜として形成されて
いる第二のエッチングストッパ膜２０の配置と形状であ
り、実施の形態１では第二の配線７の上面及び側面にシ
リコン窒化膜からなるエッチングストッパ膜及びサイド
ウォールを形成していたが、本実施の形態においては、
第二の配線７の上面にＴＥＯＳ膜１９を介して第二の配
線７よりも広い幅の層として第二のエッチングストッパ
膜２０が形成されており、第二のエッチングストッパ膜
２０及びＴＥＯＳ膜１９は、第二の配線７よりも水平方
向に広い面を持ち、第二の配線７の側面から突き出して
形成されている。このような構造の半導体装置において
は、第二の層間絶縁膜８の積層後、第二の層間絶縁膜８
の上面から半導体基板１内の半導体領域１ａに当接する
ようにコンタクトホールを形成した場合に、エッチング
マスクパターンの位置ずれが生じ、開口部が第二の配線
７の上部と一部重なり合った場合においても、第二のエ
ッチングストッパ膜２０及びＴＥＯＳ膜１９が保護膜と
なり、コンタクトホールの側面と第二の配線７との間に
第二の層間絶縁膜８ａを残した状態とすることが可能で
あり、コンタクト１０ａ形成後においても、コンタクト
１０ａと第二の配線７及びその他の配線とのショートを
抑制することが可能となる。
【００２１】次に、図８に示した半導体装置の形成工程
を説明する。まず、実施の形態１と同様に、図２のよう
に第一の配線３と、第一の配線３の上面にＴＥＯＳ膜４
ａを、さらに、この第一の配線３の側面にシリコン酸化
膜等の絶縁膜からなるサイドウォール４ｂを形成する。
その後、半導体基板１の全面にシリコン窒化膜からなる
第一のエッチングストッパ膜５、シリコン酸化膜からな
る第一の層間絶縁膜６を順次積層する。次に、第二の配
線７となる多結晶シリコン７ａ、タングステンシリコン
７ｂ、及びＴＥＯＳ膜１９、第二のエッチングストッパ
膜２０となる膜をそれぞれ所定の厚さに積層する。ここ
で積層する第二のエッチングストッパ膜２０はＳｉＮ、
ＳｉＯＮ、Ｓｉ3Ｎ4等の反射防止膜（ＡＲＣ）とするこ
とで、後工程における写真製版の精度を向上させること
ができる。その後、図９に示すように、レジストパター
ン１４を第二のエッチングストッパ膜２０の寸法に合わ
せてパターニングし、このレジストパターン１４をエッ
チングマスクとして異方性エッチングを行う。
を説明する。まず、実施の形態１と同様に、図２のよう
に第一の配線３と、第一の配線３の上面にＴＥＯＳ膜４
ａを、さらに、この第一の配線３の側面にシリコン酸化
膜等の絶縁膜からなるサイドウォール４ｂを形成する。
その後、半導体基板１の全面にシリコン窒化膜からなる
第一のエッチングストッパ膜５、シリコン酸化膜からな
る第一の層間絶縁膜６を順次積層する。次に、第二の配
線７となる多結晶シリコン７ａ、タングステンシリコン
７ｂ、及びＴＥＯＳ膜１９、第二のエッチングストッパ
膜２０となる膜をそれぞれ所定の厚さに積層する。ここ
で積層する第二のエッチングストッパ膜２０はＳｉＮ、
ＳｉＯＮ、Ｓｉ3Ｎ4等の反射防止膜（ＡＲＣ）とするこ
とで、後工程における写真製版の精度を向上させること
ができる。その後、図９に示すように、レジストパター
ン１４を第二のエッチングストッパ膜２０の寸法に合わ
せてパターニングし、このレジストパターン１４をエッ
チングマスクとして異方性エッチングを行う。
【００２２】次に、図１０に示すように、レジストパタ
ーン１４を除去し、ウェットエッチング、もしくは等方
性ドライエッチングを行い、第二の配線７の側面から中
心に向かって数１００Åずつエッチングし、第二の配線
７の幅を所定の値に調整する。その後、ＣＶＤ技術等を
用いて第二の層間絶縁膜８を積層し、さらに、コンタク
トホールのエッチングマスクパターンとなるマスクパタ
ーン１５をパターニングする。このマスクパターン１５
を用いて、シリコン窒化膜に対してシリコン酸化膜の選
択比が高くなる条件で異方性エッチングを行うと図１１
に示すようにコンタクトホール１６が得られる。この
時、第二のエッチングストッパ膜２０が第二の配線７よ
りもコンタクトホール１６に近い側に突き出た状態に形
成されているため、コンタクトホール１６の側壁と第二
の配線７の側面との間に層間絶縁膜８ａが残された状態
となり、第二の配線７はエッチングされる等の損傷を受
けることはない。
ーン１４を除去し、ウェットエッチング、もしくは等方
性ドライエッチングを行い、第二の配線７の側面から中
心に向かって数１００Åずつエッチングし、第二の配線
７の幅を所定の値に調整する。その後、ＣＶＤ技術等を
用いて第二の層間絶縁膜８を積層し、さらに、コンタク
トホールのエッチングマスクパターンとなるマスクパタ
ーン１５をパターニングする。このマスクパターン１５
を用いて、シリコン窒化膜に対してシリコン酸化膜の選
択比が高くなる条件で異方性エッチングを行うと図１１
に示すようにコンタクトホール１６が得られる。この
時、第二のエッチングストッパ膜２０が第二の配線７よ
りもコンタクトホール１６に近い側に突き出た状態に形
成されているため、コンタクトホール１６の側壁と第二
の配線７の側面との間に層間絶縁膜８ａが残された状態
となり、第二の配線７はエッチングされる等の損傷を受
けることはない。
【００２３】次に、図１２に示すように、コンタクトホ
ール１６の底面と半導体基板１内部の半導体領域１ａと
の間の第一のエッチングストッパ膜５を選択的に除去
し、半導体基板１の表面を露出させる。このときのエッ
チングによって、第二の配線７上の第二のエッチングス
トッパ膜２０もコンタクトホール１６の形成位置がずれ
ていた場合には一部エッチング除去されるが、第二のエ
ッチングストッパ膜２０の下層のＴＥＯＳ膜１９がエッ
チングストッパ膜として働き、第二の配線７を保護す
る。その後、コンタクトホール１６内に多結晶シリコン
等の導電物質を埋設し、コンタクト１０ａを形成し、こ
のコンタクト１０ａ上に上層配線１３をパターニングす
ることで、図８に示す構造の半導体装置が完成する。
ール１６の底面と半導体基板１内部の半導体領域１ａと
の間の第一のエッチングストッパ膜５を選択的に除去
し、半導体基板１の表面を露出させる。このときのエッ
チングによって、第二の配線７上の第二のエッチングス
トッパ膜２０もコンタクトホール１６の形成位置がずれ
ていた場合には一部エッチング除去されるが、第二のエ
ッチングストッパ膜２０の下層のＴＥＯＳ膜１９がエッ
チングストッパ膜として働き、第二の配線７を保護す
る。その後、コンタクトホール１６内に多結晶シリコン
等の導電物質を埋設し、コンタクト１０ａを形成し、こ
のコンタクト１０ａ上に上層配線１３をパターニングす
ることで、図８に示す構造の半導体装置が完成する。
【００２４】図８に示す半導体装置では、コンタクトホ
ールのエッチングマスクパターンの写真製版の重ね合わ
せのずれが生じた場合においても第二の配線７及びその
他の配線とコンタクト１０ａとのショートを抑制するこ
とが可能になるという効果がある。
ールのエッチングマスクパターンの写真製版の重ね合わ
せのずれが生じた場合においても第二の配線７及びその
他の配線とコンタクト１０ａとのショートを抑制するこ
とが可能になるという効果がある。
【００２５】さらに、第一のエッチングストッパ膜５を
半導体基板１の全面に積層し、さらに上層に他の層を積
層した場合、第二のエッチングストッパ膜２０を第一の
エッチングストッパ膜５のエッチング除去の際にエッチ
ングされにくい材料で構成することによって、ＴＥＯＳ
膜１９を形成することなくコンタクト１０ａと第二の配
線７のショートを抑制できる構造の半導体装置を得るこ
とができる。また、第一のエッチングストッパ膜５と第
二のエッチングストッパ膜２０を同じ材料によって構成
する場合、第二のエッチングストッパ膜２０を第一のエ
ッチングストッパ膜５よりも厚く形成することで、コン
タクトホールエッチングの際にも第二の配線７を第二の
エッチングストッパ膜２０が保護し、ＴＥＯＳ膜を形成
することなくコンタクト１０ａと第二の配線７とのショ
ートを抑制できる構造の半導体装置を得ることが可能と
なる。
半導体基板１の全面に積層し、さらに上層に他の層を積
層した場合、第二のエッチングストッパ膜２０を第一の
エッチングストッパ膜５のエッチング除去の際にエッチ
ングされにくい材料で構成することによって、ＴＥＯＳ
膜１９を形成することなくコンタクト１０ａと第二の配
線７のショートを抑制できる構造の半導体装置を得るこ
とができる。また、第一のエッチングストッパ膜５と第
二のエッチングストッパ膜２０を同じ材料によって構成
する場合、第二のエッチングストッパ膜２０を第一のエ
ッチングストッパ膜５よりも厚く形成することで、コン
タクトホールエッチングの際にも第二の配線７を第二の
エッチングストッパ膜２０が保護し、ＴＥＯＳ膜を形成
することなくコンタクト１０ａと第二の配線７とのショ
ートを抑制できる構造の半導体装置を得ることが可能と
なる。
【００２６】実施の形態３．また、少なくとも第二の配
線７とコンタクト１０ａのショートを抑制する半導体装
置として、図１３に示す構造が挙げられる。この図１３
に示す半導体装置においては、第一の配線３と第二の配
線７の上層にそれぞれ形成する第一、第二のエッチング
ストッパ膜２２、２０は、第一、第二の配線３、７より
も広い幅を持つ膜で構成されており、第一、第二のエッ
チングストッパ膜２２、２０の層の両端部が第一、第二
の配線３、７よりも外側に突き出た状態に形成されてい
る。さらに、第一の配線３と第一のエッチングストッパ
膜２２との間にＴＥＯＳ膜２１を、第二の配線７と第二
のエッチングストッパ膜２０との間にＴＥＯＳ膜１９を
それぞれ積層している。
線７とコンタクト１０ａのショートを抑制する半導体装
置として、図１３に示す構造が挙げられる。この図１３
に示す半導体装置においては、第一の配線３と第二の配
線７の上層にそれぞれ形成する第一、第二のエッチング
ストッパ膜２２、２０は、第一、第二の配線３、７より
も広い幅を持つ膜で構成されており、第一、第二のエッ
チングストッパ膜２２、２０の層の両端部が第一、第二
の配線３、７よりも外側に突き出た状態に形成されてい
る。さらに、第一の配線３と第一のエッチングストッパ
膜２２との間にＴＥＯＳ膜２１を、第二の配線７と第二
のエッチングストッパ膜２０との間にＴＥＯＳ膜１９を
それぞれ積層している。
【００２７】実施の形態２の半導体装置の構造と異なる
点は、第一の配線３上に形成されている第一のエッチン
グストッパ膜の形状であり、実施の形態２では図８に示
したように、第一の配線３の上面及びその側面にＴＥＯ
Ｓ膜４ａ、サイドウォール４ｂを介して所定の厚さに第
一のエッチングストッパ膜５が積層されているが、本実
施の形態では第一のエッチングストッパ膜２２は、実施
の形態２で示した第二のエッチングストッパ膜２０と同
じ形状をしており、水平方向に広がる層からなり、その
幅が第一の配線３の幅よりも配線の側面の位置から数１
００Å程度、外側に向かって広く形成されているという
点である。また、第一のエッチングストッパ膜２２と第
二のエッチングストッパ膜２０とは同様の形状に形成さ
れているという点である。
点は、第一の配線３上に形成されている第一のエッチン
グストッパ膜の形状であり、実施の形態２では図８に示
したように、第一の配線３の上面及びその側面にＴＥＯ
Ｓ膜４ａ、サイドウォール４ｂを介して所定の厚さに第
一のエッチングストッパ膜５が積層されているが、本実
施の形態では第一のエッチングストッパ膜２２は、実施
の形態２で示した第二のエッチングストッパ膜２０と同
じ形状をしており、水平方向に広がる層からなり、その
幅が第一の配線３の幅よりも配線の側面の位置から数１
００Å程度、外側に向かって広く形成されているという
点である。また、第一のエッチングストッパ膜２２と第
二のエッチングストッパ膜２０とは同様の形状に形成さ
れているという点である。
【００２８】図１３に示した半導体装置の製造方法は、
半導体基板１上に絶縁膜２、所定の不純物を含む多結晶
シリコン膜３ａ、例えばタングステンシリコン膜３ｂ等
の低抵抗物質からなる膜を順次積層し、その後、ＴＥＯ
Ｓ膜２１、シリコン窒化膜からなる第一のエッチングス
トッパ膜２２を積層する。次にレジストパターンを第二
のエッチングストッパ膜２２の形状にパターニングし、
このパターンをエッチングマスクとして半導体基板１の
表面が露出するまで異方性エッチングを行う。次に、エ
ッチングマスクを除去し、その後、ウェットエッチング
若しくはドライ等方性エッチングを行い、第一のエッチ
ングストッパ膜２２と同じ寸法に形成されている第一の
配線３の側面をエッチングすることで第一のエッチング
ストッパ膜２２及びその下層に形成されているＴＥＯＳ
膜２１の幅と第一の配線３の幅に数１００Åの段差をつ
ける。
半導体基板１上に絶縁膜２、所定の不純物を含む多結晶
シリコン膜３ａ、例えばタングステンシリコン膜３ｂ等
の低抵抗物質からなる膜を順次積層し、その後、ＴＥＯ
Ｓ膜２１、シリコン窒化膜からなる第一のエッチングス
トッパ膜２２を積層する。次にレジストパターンを第二
のエッチングストッパ膜２２の形状にパターニングし、
このパターンをエッチングマスクとして半導体基板１の
表面が露出するまで異方性エッチングを行う。次に、エ
ッチングマスクを除去し、その後、ウェットエッチング
若しくはドライ等方性エッチングを行い、第一のエッチ
ングストッパ膜２２と同じ寸法に形成されている第一の
配線３の側面をエッチングすることで第一のエッチング
ストッパ膜２２及びその下層に形成されているＴＥＯＳ
膜２１の幅と第一の配線３の幅に数１００Åの段差をつ
ける。
【００２９】その後、ＣＶＤ技術を用いてシリコン酸化
膜等の絶縁膜を積層し、第一の層間絶縁膜６を形成し、
その後は実施の形態２と同様の処理工程を経て第二の配
線７及びＴＥＯＳ膜１９、第二のエッチングストッパ膜
２０をそれぞれ形成し、第二の層間絶縁膜８を積層す
る。次に、コンタクトホールエッチングの際のマスクパ
ターンとなるレジストパターンをパターニングし、次に
異方性エッチングを行うことで、半導体基板１内の半導
体領域１ａに当接するコンタクトホールを形成する。こ
のときに、コンタクトホールエッチングのマスクパター
ンの位置がずれた状態に形成されたとしても、第一、第
二の配線３、７の上部に第一、第二のエッチングストッ
パ膜２２、２０を形成したために、コンタクトホールを
形成した場合においても第一、若しくは第二の配線３、
７がエッチングされ露出することはなく、コンタクトホ
ール内に導電物質を埋設し、コンタクト１０ａを形成し
た場合においてもコンタクト１０ａと第一、または第二
の配線３、７とのショートを抑制することが可能であ
る。次に、このコンタクトホール内に導電物質を埋設
し、コンタクト１０ａを形成し、コンタクト１０ａ上に
上層配線１３を形成することで図１３の構造の半導体装
置を得ることが可能となる。
膜等の絶縁膜を積層し、第一の層間絶縁膜６を形成し、
その後は実施の形態２と同様の処理工程を経て第二の配
線７及びＴＥＯＳ膜１９、第二のエッチングストッパ膜
２０をそれぞれ形成し、第二の層間絶縁膜８を積層す
る。次に、コンタクトホールエッチングの際のマスクパ
ターンとなるレジストパターンをパターニングし、次に
異方性エッチングを行うことで、半導体基板１内の半導
体領域１ａに当接するコンタクトホールを形成する。こ
のときに、コンタクトホールエッチングのマスクパター
ンの位置がずれた状態に形成されたとしても、第一、第
二の配線３、７の上部に第一、第二のエッチングストッ
パ膜２２、２０を形成したために、コンタクトホールを
形成した場合においても第一、若しくは第二の配線３、
７がエッチングされ露出することはなく、コンタクトホ
ール内に導電物質を埋設し、コンタクト１０ａを形成し
た場合においてもコンタクト１０ａと第一、または第二
の配線３、７とのショートを抑制することが可能であ
る。次に、このコンタクトホール内に導電物質を埋設
し、コンタクト１０ａを形成し、コンタクト１０ａ上に
上層配線１３を形成することで図１３の構造の半導体装
置を得ることが可能となる。
【００３０】この図１３に示す半導体装置においては、
既に説明したように、第一、第二の配線３、７とコンタ
クト１０ａとのショートを抑制できるという効果があ
る。さらに、実施の形態１、２とは異なり、第一のエッ
チングストッパ膜５をコンタクトホールの形成領域に積
層していないため、コンタクトホールの開口を１回の異
方性エッチングで行うことができ、工程数の簡略化が可
能である。
既に説明したように、第一、第二の配線３、７とコンタ
クト１０ａとのショートを抑制できるという効果があ
る。さらに、実施の形態１、２とは異なり、第一のエッ
チングストッパ膜５をコンタクトホールの形成領域に積
層していないため、コンタクトホールの開口を１回の異
方性エッチングで行うことができ、工程数の簡略化が可
能である。
【００３１】さらに、図１３に示す半導体装置の構造の
第一、第二の配線３、７の上層のＴＥＯＳ膜２１、１９
を形成することなく、配線上に直接第一、第二のエッチ
ングストッパ膜２２、２０を形成することでも、配線と
コンタクトとのショートを抑制できる構造の半導体装置
を形成することが可能である。
第一、第二の配線３、７の上層のＴＥＯＳ膜２１、１９
を形成することなく、配線上に直接第一、第二のエッチ
ングストッパ膜２２、２０を形成することでも、配線と
コンタクトとのショートを抑制できる構造の半導体装置
を形成することが可能である。
【００３２】実施の形態４．次に、本発明の第四の実施
の形態について説明する。この実施の形態では、図１４
に示すように、半導体装置の第二の配線７上に、この第
二の配線７の保護膜としてＣＶＤ技術によって積層した
ＢＰＳＧ（BORO-PHOSPHO SILICATE GLASS）膜またはＴ
ＥＯＳ膜２３、多結晶シリコン若しくはアモルファスシ
リコン等からなる対シリコン酸化膜ストッパ２４を形成
した点に特徴があり、その他、符号２５は熱酸化膜を示
し、他の符号については既に用いた符号と同一符号は同
一、若しくは相当部分を示すものである。
の形態について説明する。この実施の形態では、図１４
に示すように、半導体装置の第二の配線７上に、この第
二の配線７の保護膜としてＣＶＤ技術によって積層した
ＢＰＳＧ（BORO-PHOSPHO SILICATE GLASS）膜またはＴ
ＥＯＳ膜２３、多結晶シリコン若しくはアモルファスシ
リコン等からなる対シリコン酸化膜ストッパ２４を形成
した点に特徴があり、その他、符号２５は熱酸化膜を示
し、他の符号については既に用いた符号と同一符号は同
一、若しくは相当部分を示すものである。
【００３３】図１４に示した半導体装置の形成方法は、
既に説明した実施の形態１及び２に示した方法と一部同
一で、まず実施の形態１、２で示した場合と同様に、第
一の配線３及び第一のエッチングストッパ膜５、第一の
層間絶縁膜６を形成する。次に、図１５に示すように、
第二の配線７となる多結晶シリコン膜７ａ、タングステ
ンシリコン膜７ｂを積層後、さらに第二の配線７の保護
膜となるシリコン酸化膜であるＢＰＳＧ膜またはＴＥＯ
Ｓ膜２３を５００〜２０００Åの厚さにＣＶＤ技術を用
いて積層し、次に対シリコン酸化膜ストッパ２４となる
多結晶シリコン膜若しくはアモルファスシリコン膜を積
層する。その後、ＢＰＳＧ膜またはＴＥＯＳ膜２３及び
対シリコン酸化膜ストッパ２４を第二の配線７の保護膜
として残す領域上にレジストパターン２６を形成する。
既に説明した実施の形態１及び２に示した方法と一部同
一で、まず実施の形態１、２で示した場合と同様に、第
一の配線３及び第一のエッチングストッパ膜５、第一の
層間絶縁膜６を形成する。次に、図１５に示すように、
第二の配線７となる多結晶シリコン膜７ａ、タングステ
ンシリコン膜７ｂを積層後、さらに第二の配線７の保護
膜となるシリコン酸化膜であるＢＰＳＧ膜またはＴＥＯ
Ｓ膜２３を５００〜２０００Åの厚さにＣＶＤ技術を用
いて積層し、次に対シリコン酸化膜ストッパ２４となる
多結晶シリコン膜若しくはアモルファスシリコン膜を積
層する。その後、ＢＰＳＧ膜またはＴＥＯＳ膜２３及び
対シリコン酸化膜ストッパ２４を第二の配線７の保護膜
として残す領域上にレジストパターン２６を形成する。
【００３４】次に、レジストパターン２６をエッチング
マスクとして逆テーパー形エッチングを行い、第二の配
線７及びこの第二の配線７の保護膜となるＢＰＳＧ膜ま
たはＴＥＯＳ膜２３、対シリコン酸化膜ストッパ２４を
図１６に示すように形成し、レジストパターン２６を除
去する。このときに形成した第二の配線７の最も幅が狭
い部分の寸法とこの配線７の保護膜である対シリコン酸
化膜ストッパ２４の最も幅が広い部分の寸法との差は、
少なくとも１００Å以上となるようにする。
マスクとして逆テーパー形エッチングを行い、第二の配
線７及びこの第二の配線７の保護膜となるＢＰＳＧ膜ま
たはＴＥＯＳ膜２３、対シリコン酸化膜ストッパ２４を
図１６に示すように形成し、レジストパターン２６を除
去する。このときに形成した第二の配線７の最も幅が狭
い部分の寸法とこの配線７の保護膜である対シリコン酸
化膜ストッパ２４の最も幅が広い部分の寸法との差は、
少なくとも１００Å以上となるようにする。
【００３５】次に、ＣＶＤ技術によって二酸化シリコン
膜を積層し、第二の層間絶縁膜８を形成する。その後、
図１７に示すように、コンタクトホール形成時のエッチ
ングマスクとなるレジストパターン２７を形成し、次に
異方性エッチングを行い、第一、第二の層間絶縁膜６、
８の一部を除去してコンタクトホール２８を形成する。
その後、コンタクトホール２８の底面に位置する第一の
エッチングストッパ膜５を選択的に除去し、半導体基板
１の一主面の半導体領域１ａを露出させ、レジストパタ
ーン２７を除去する。
膜を積層し、第二の層間絶縁膜８を形成する。その後、
図１７に示すように、コンタクトホール形成時のエッチ
ングマスクとなるレジストパターン２７を形成し、次に
異方性エッチングを行い、第一、第二の層間絶縁膜６、
８の一部を除去してコンタクトホール２８を形成する。
その後、コンタクトホール２８の底面に位置する第一の
エッチングストッパ膜５を選択的に除去し、半導体基板
１の一主面の半導体領域１ａを露出させ、レジストパタ
ーン２７を除去する。
【００３６】その後、図１８に示すように、コンタクト
ホール２８内に導電物質を埋設することで形成されるコ
ンタクトと導電物質からなる対シリコン酸化膜ストッパ
２４が電気的に接続されることを抑制するため、また、
第二の配線７とコンタクト１０ａとの絶縁性を向上させ
るために、半導体装置の表面を全面熱酸化し、熱酸化膜
２５を形成する。
ホール２８内に導電物質を埋設することで形成されるコ
ンタクトと導電物質からなる対シリコン酸化膜ストッパ
２４が電気的に接続されることを抑制するため、また、
第二の配線７とコンタクト１０ａとの絶縁性を向上させ
るために、半導体装置の表面を全面熱酸化し、熱酸化膜
２５を形成する。
【００３７】その後、図１９に示すように、全面異方性
エッチングを行い、コンタクトホール２８の底面及び第
二の層間絶縁膜８の上面に形成された熱酸化膜２５をエ
ッチング除去する。次に、図２０に示すようにＣＶＤ技
術若しくはスパッタリング技術を用いてコンタクトホー
ル２８内に導電物質を埋設し、コンタクト１０ａを形成
する。その後、第二の層間絶縁膜８の上面を平担化させ
る等の処理を行った後、第三の配線１３をパターニング
することで図１４に示した構造の半導体装置を得ること
ができる。
エッチングを行い、コンタクトホール２８の底面及び第
二の層間絶縁膜８の上面に形成された熱酸化膜２５をエ
ッチング除去する。次に、図２０に示すようにＣＶＤ技
術若しくはスパッタリング技術を用いてコンタクトホー
ル２８内に導電物質を埋設し、コンタクト１０ａを形成
する。その後、第二の層間絶縁膜８の上面を平担化させ
る等の処理を行った後、第三の配線１３をパターニング
することで図１４に示した構造の半導体装置を得ること
ができる。
【００３８】このように形成された半導体装置において
は、第二の配線７上に、配線の保護膜としてシリコン酸
化膜にボロン、リンを含ませたＢＰＳＧ膜またはＴＥＯ
Ｓ膜２３と対シリコン酸化膜ストッパ２４を形成したこ
とによって、コンタクトホール形成の際にエッチングマ
スクとして用いるレジストパターンが所定の位置からず
れて形成されたとしても、第二の配線７はエッチングさ
れることがなく、従って、配線抵抗等に影響を及ぼすこ
とがない。また、コンタクトホール内の表面を熱酸化す
ることによってコンタクト１０ａと第二の配線７との絶
縁マージンを向上させることが可能である。
は、第二の配線７上に、配線の保護膜としてシリコン酸
化膜にボロン、リンを含ませたＢＰＳＧ膜またはＴＥＯ
Ｓ膜２３と対シリコン酸化膜ストッパ２４を形成したこ
とによって、コンタクトホール形成の際にエッチングマ
スクとして用いるレジストパターンが所定の位置からず
れて形成されたとしても、第二の配線７はエッチングさ
れることがなく、従って、配線抵抗等に影響を及ぼすこ
とがない。また、コンタクトホール内の表面を熱酸化す
ることによってコンタクト１０ａと第二の配線７との絶
縁マージンを向上させることが可能である。
【００３９】実施の形態５．次に、実施の形態５につい
て説明する。本実施の形態と実施の形態４との違いは製
造工程にあり、最終的に得る半導体装置の構造には相違
点はない。図２１はコンタクトホール形成時を示す図で
あり、符号２９は対シリコン酸化膜ストッパ２４と同じ
物質からなるマスクパターンであり、対シリコン酸化膜
ストッパ２４が多結晶シリコンで構成されている場合は
多結晶シリコン膜を示すものである。
て説明する。本実施の形態と実施の形態４との違いは製
造工程にあり、最終的に得る半導体装置の構造には相違
点はない。図２１はコンタクトホール形成時を示す図で
あり、符号２９は対シリコン酸化膜ストッパ２４と同じ
物質からなるマスクパターンであり、対シリコン酸化膜
ストッパ２４が多結晶シリコンで構成されている場合は
多結晶シリコン膜を示すものである。
【００４０】対シリコン酸化膜ストッパ２４とコンタク
トホールのマスクパターン２９が同じ多結晶シリコンか
らなるものである場合においては、コンタクトホール形
成の際の異方性エッチングの際に使用するガス系は、例
えばＣＨＦ3をはじめとするフロロカーボン系のガスに
ＣＯを添加した系のように、多結晶シリコンに対して高
選択比を獲得するプロセスを適用する。上記のように、
多結晶シリコン膜を用いてマスクパターン２９を形成
し、ＣＨＦ3＋ＣＯのプロセスを適用した場合、第一、
第二の層間絶縁膜６、８を構成するシリコン酸化膜との
選択比は２０以上とすることができる。また、コンタク
トホールエッチングの際のマスクパターンを単にレジス
トで形成した場合よりも、対シリコン酸化膜ストッパ２
４を薄く形成しても十分なエッチング耐性を得ることが
できる。また、対シリコン酸化膜ストッパ２４を薄く形
成できるために、半導体装置の表面の段差を小さくで
き、上層配線等の形成が容易になる等の効果がある。さ
らに、レジストからなるマスクパターンを用いた場合よ
りも寸法精度の良いエッチングが可能となり、また、多
結晶シリコンからなる膜をエッチングストッパ膜として
用いた後、このストッパ膜を除去することなく、例えば
部分的にキャパシタ等の電極として用いることも可能で
ある。
トホールのマスクパターン２９が同じ多結晶シリコンか
らなるものである場合においては、コンタクトホール形
成の際の異方性エッチングの際に使用するガス系は、例
えばＣＨＦ3をはじめとするフロロカーボン系のガスに
ＣＯを添加した系のように、多結晶シリコンに対して高
選択比を獲得するプロセスを適用する。上記のように、
多結晶シリコン膜を用いてマスクパターン２９を形成
し、ＣＨＦ3＋ＣＯのプロセスを適用した場合、第一、
第二の層間絶縁膜６、８を構成するシリコン酸化膜との
選択比は２０以上とすることができる。また、コンタク
トホールエッチングの際のマスクパターンを単にレジス
トで形成した場合よりも、対シリコン酸化膜ストッパ２
４を薄く形成しても十分なエッチング耐性を得ることが
できる。また、対シリコン酸化膜ストッパ２４を薄く形
成できるために、半導体装置の表面の段差を小さくで
き、上層配線等の形成が容易になる等の効果がある。さ
らに、レジストからなるマスクパターンを用いた場合よ
りも寸法精度の良いエッチングが可能となり、また、多
結晶シリコンからなる膜をエッチングストッパ膜として
用いた後、このストッパ膜を除去することなく、例えば
部分的にキャパシタ等の電極として用いることも可能で
ある。
【図１】 この発明の一実施の形態を示す図である。
【図２】 この発明の一実施の形態を示す図である。
【図３】 この発明の一実施の形態を示す図である。
【図４】 この発明の一実施の形態を示す図である。
【図５】 この発明の一実施の形態を示す図である。
【図６】 この発明の一実施の形態を示す図である。
【図７】 この発明の一実施の形態を示す図である。
【図８】 この発明の一実施の形態を示す図である。
【図９】 この発明の一実施の形態を示す図である。
【図１０】 この発明の一実施の形態を示す図である。
【図１１】 この発明の一実施の形態を示す図である。
【図１２】 この発明の一実施の形態を示す図である。
【図１３】 この発明の一実施の形態を示す図である。
【図１４】 この発明の一実施の形態を示す図である。
【図１５】 この発明の一実施の形態を示す図である。
【図１６】 この発明の一実施の形態を示す図である。
【図１７】 この発明の一実施の形態を示す図である。
【図１８】 この発明の一実施の形態を示す図である。
【図１９】 この発明の一実施の形態を示す図である。
【図２０】 この発明の一実施の形態を示す図である。
【図２１】 この発明の一実施の形態を示す図である。
【図２２】 従来の技術を示す図である。
【図２３】 従来の技術を示す図である。
１.半導体基板 ２.絶縁膜 ３.第一の配線 ４ａ、１１ａ.
ＴＥＯＳ膜 ４ｂ、１１ｂ.サイドウォール ５.第一のエッ
チングストッパ膜 ６.第一の層間絶縁膜 ７.第二の配線 ８.第二の層間絶縁膜 ９.レジストパ
ターン １０ａ.コンタクト １２.第二のエ
ッチングストッパ膜 １３.上層配線
ＴＥＯＳ膜 ４ｂ、１１ｂ.サイドウォール ５.第一のエッ
チングストッパ膜 ６.第一の層間絶縁膜 ７.第二の配線 ８.第二の層間絶縁膜 ９.レジストパ
ターン １０ａ.コンタクト １２.第二のエ
ッチングストッパ膜 １３.上層配線
Claims (8)
- 【請求項１】 半導体基板上に形成した第一の配線、少
なくとも上記第一の配線の上面及び側面を覆って形成し
た第一のエッチングストッパ膜、上記第一のエッチング
ストッパ膜上に層間絶縁膜を介して形成された第二の配
線、少なくとも上記第二の配線上及び側面を覆って第二
のエッチングストッパ膜を形成したことを特徴とする半
導体装置。 - 【請求項２】 半導体基板上に形成した第一の配線、少
なくとも上記第一の配線の上面及び側面を覆って形成し
た第一のエッチングストッパ膜、上記第一のエッチング
ストッパ膜上に層間絶縁膜を介して形成された第二の配
線、上記第二の配線上に形成された第二のエッチングス
トッパ膜を有し、上記第二のエッチングストッパ膜は上
記第二の配線よりも水平方向に広い面を持ち、第二の配
線の側面から突き出して形成されていることを特徴とす
る半導体装置。 - 【請求項３】 半導体基板上に形成した第一の配線、少
なくとも上記第一の配線上に形成された第一のエッチン
グストッパ膜、上記第一のエッチングストッパ膜上に層
間絶縁膜を介して形成された第二の配線、上記第二の配
線上に形成された第二のエッチングストッパ膜を有し、
上記第一、第二のエッチングストッパ膜は、それぞれ上
記第一、第二の配線よりも水平方向に広い面を持ち、第
一、第二の配線の側面から突き出して形成されているこ
とを特徴とする半導体装置。 - 【請求項４】 第二のエッチングストッパ膜は第一のエ
ッチングストッパ膜よりも厚く形成されたことを特徴と
する請求項１ないし３のいずれか一項記載の半導体装
置。 - 【請求項５】 第二のエッチングストッパ膜と第二の配
線との間にＴＥＯＳ層を形成したことを特徴とする請求
項１ないし３のいずれか一項記載の半導体装置。 - 【請求項６】 第二のエッチングストッパ膜は多結晶シ
リコン若しくはアモルファスシリコンからなり、第二の
配線と第二のエッチングストッパ膜の間に第二のエッチ
ングストッパ膜と同じ面積を持つ絶縁膜が形成されたこ
とを特徴とする請求項２、請求項３のいずれか一項記載
の半導体装置。 - 【請求項７】 第一のエッチングストッパ膜、第二のエ
ッチングストッパ膜のいずれか一方、若しくは両方がＳ
ｉＮ若しくはＳｉＯＮからなることを特徴とする請求項
１ないし６のいずれか一項記載の半導体装置。 - 【請求項８】 半導体基板上に第一の配線を形成する工
程、上記第一の配線を被覆するように第一のエッチング
ストッパ膜を形成する工程、上記第一のエッチングスト
ッパ膜が形成された半導体基板の全面に第一の層間絶縁
膜を積層し、上記第一の層間絶縁膜上に第二の配線を形
成する工程、上記第二の配線の上に、第二の配線よりも
水平方向に広い面を持ち、第二の配線の側面から突き出
た状態の第二のエッチングストッパ膜を形成する工程、
第二のエッチングストッパ膜が形成された半導体基板の
全面に第二の層間絶縁膜を積層し、少なくとも第二の層
間絶縁膜上面から第一のエッチングストッパ膜の上面若
しくは半導体基板の上面に当接するコンタクトホールを
開口する工程を含み、上記コンタクトホールを開口する
工程において第二の層間絶縁膜上に形成するエッチング
マスクは第二のエッチングストッパ膜と同じ物質からな
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7255027A JPH0997902A (ja) | 1995-10-02 | 1995-10-02 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7255027A JPH0997902A (ja) | 1995-10-02 | 1995-10-02 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0997902A true JPH0997902A (ja) | 1997-04-08 |
Family
ID=17273171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7255027A Pending JPH0997902A (ja) | 1995-10-02 | 1995-10-02 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0997902A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294645A (ja) * | 1999-03-29 | 2000-10-20 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
| US6429478B1 (en) | 1999-08-27 | 2002-08-06 | Nec Corporation | Semiconductor device which increases the capacity of a capacitor without deepening the contact hole |
| JP2002319551A (ja) * | 2001-04-23 | 2002-10-31 | Nec Corp | 半導体装置およびその製造方法 |
| US7521804B2 (en) | 2005-02-03 | 2009-04-21 | Samsung Electronics Co., Ltd. | Semiconductor device preventing electrical short and method of manufacturing the same |
-
1995
- 1995-10-02 JP JP7255027A patent/JPH0997902A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294645A (ja) * | 1999-03-29 | 2000-10-20 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
| US6429478B1 (en) | 1999-08-27 | 2002-08-06 | Nec Corporation | Semiconductor device which increases the capacity of a capacitor without deepening the contact hole |
| JP2002319551A (ja) * | 2001-04-23 | 2002-10-31 | Nec Corp | 半導体装置およびその製造方法 |
| US7521804B2 (en) | 2005-02-03 | 2009-04-21 | Samsung Electronics Co., Ltd. | Semiconductor device preventing electrical short and method of manufacturing the same |
| US7754596B2 (en) | 2005-02-03 | 2010-07-13 | Samsung Electronics Co., Ltd. | Semiconductor device preventing electrical short and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250457A (en) | Method of forming a buried bit line array of memory cells | |
| US7829414B2 (en) | Method for manufacturing non-volatile semiconductor memory device, and non-volatile semiconductor memory device | |
| JPH0821695B2 (ja) | 高集積半導体メモリ装置及びその製造方法 | |
| JPH10321815A (ja) | 半導体装置およびその製造方法 | |
| JP2004023098A (ja) | 半導体素子の製造方法 | |
| JP3114931B2 (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
| JP2557592B2 (ja) | 半導体メモリセルの製造方法 | |
| KR100268447B1 (ko) | 커패시터 및 그의 제조 방법 | |
| JPH06104397A (ja) | ダイナミック・ランダム・アクセス・メモリーセル及びその製造方法 | |
| JPH06318562A (ja) | 半導体装置およびその製造方法 | |
| JP2000021983A (ja) | 半導体装置およびその製造方法 | |
| KR19990062473A (ko) | 반도체장치 및 그 제조방법 | |
| JP3594213B2 (ja) | 接続部を形成する方法および半導体チップ | |
| JPH09232427A (ja) | 半導体装置の製造方法 | |
| JP4883836B2 (ja) | 半導体装置およびその製造方法 | |
| JP3200974B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0997902A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH065814A (ja) | 集積回路用コンタクト整合 | |
| KR950001838B1 (ko) | 반도체장치의 전극배선층 및 그 제조방법 | |
| JP2616706B2 (ja) | 半導体装置およびその製造方法 | |
| JP3230512B2 (ja) | Ｃｏｂ構造のｄｒａｍ及びその製造方法 | |
| JP2001077189A (ja) | 半導体装置の製造方法 | |
| JPH08335633A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| JP4949547B2 (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030610 |