[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0982839A - 半導体パッケージ及びその製造方法、並びに半導体パッケージの放熱方法 - Google Patents

半導体パッケージ及びその製造方法、並びに半導体パッケージの放熱方法

Info

Publication number
JPH0982839A
JPH0982839A JP7241967A JP24196795A JPH0982839A JP H0982839 A JPH0982839 A JP H0982839A JP 7241967 A JP7241967 A JP 7241967A JP 24196795 A JP24196795 A JP 24196795A JP H0982839 A JPH0982839 A JP H0982839A
Authority
JP
Japan
Prior art keywords
lead
semiconductor package
film
semiconductor chip
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7241967A
Other languages
English (en)
Other versions
JP2970491B2 (ja
Inventor
Kenji Osawa
健治 大沢
Makoto Ito
伊藤　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7241967A priority Critical patent/JP2970491B2/ja
Priority to US08/714,307 priority patent/US5886399A/en
Publication of JPH0982839A publication Critical patent/JPH0982839A/ja
Application granted granted Critical
Publication of JP2970491B2 publication Critical patent/JP2970491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体パッケージにおける高密度化、高信頼
性化を図る。 【解決手段】 絶縁性保持膜６にて保持された複数のリ
ード３の各アウターリード部に突起電極７が形成され、
リード３のインナーリード部３ｉに半導体チップ４が接
合され、突起電極７が絶縁膜９の開口に臨むパッド部上
に一部絶縁膜９上に跨がってパッド部８より広面積の下
地膜１１を介して形成された構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、新規なリードフレ
ームに半導体チップを接合して超多ピン化構造とした半
導体パッケージ及びその製造方法、並びに半導体パッケ
ージの放熱方法に関する。
【０００２】
【従来の技術】半導体チップを半田ボールなどの突起電
極を備えた有機基板を介して配線基板等に接続できるよ
うにしたものとして図１１に示すものがある。同図にお
いて、ａは有機材料を用いた２乃至６層程度の多層有機
配線基板であり、その表面に半導体チップｂがマウント
されている。この半導体チップｂの電極と多層有機配線
基板ａの表面に形成された配線膜ｃとが例えば金線ｄ等
によるワイヤボンディングによって接続される。
【０００３】多層有機配線基板ａの裏面にはスルーホー
ルｉを介して表面の配線膜ｃと電気的に接続されている
突起電極となる半田ボールｅが設けられており、この半
田ボールｅはソルダーレジスト膜ｆの開口より外部に臨
んでいる。半導体チップｂは金線ｄと共に封止用樹脂ｇ
にて封止されている。
【０００４】この半導体パッケージｊは、裏面に形成さ
れている半田ボールｅを回路配線基板ｈに接続するよう
にしている。上記の多層有機配線基板ａは、半田ボール
ｅが多数格子状に配設されていることからボールグリッ
ドアレイ（ＢＧＡ）と称されることが多く、この多層有
機配線基板ａを用いた半導体パッケージｊをＢＧＡパッ
ケージと称している。
【０００５】
【発明が解決しようとする課題】ところで、このＢＧＡ
パッケージｊは、ワイヤボンディングを用いて半導体チ
ップｂの電極と多層有機配線基板ａの配線膜ｃとを接続
しているために、半導体チップｂにおける電極パッドの
ピッチを縮小するには限界があり、また半導体チップサ
イズも大きくなるものであった。
【０００６】ＢＧＡパッケージｊにおける半田ボールｅ
は物理的に設置される。このため半田ボールｅを所定位
置にセットするときに位置ずれが生じ易く、半田ボール
の配列ピッチの微細化にも限界があった。また、ＢＧＡ
パッケージｉは半田ボールｅを格子状に多数配列するた
め、多層有機配線基板を用いて主体的に構成されるた
め、コスト高は免れない。
【０００７】一方、ＢＧＡパッケージｉを回路配線基板
ｈに実装する際、多層有機配線基板に反りが生じること
もあり、実装上問題があった。また、ＢＧＡパッケージ
は、多ピン系パッケージとして発生する熱の放散性が充
分でなく、素子の高速化に問題があった。さらに、半田
ボールは１層で形成するため、低温接合性と半田ボール
の接合強靱性が両立できない点もあった。
【０００８】本発明は、上述の点に鑑み、突起電極の微
細ピッチ化、高密度化を図り、突起電極の接合強靱性、
熱放散性、回路配線基板への実装、等に優れ、高信頼性
を図った超多ピン構造の半導体パッケージ及びその製造
方法を提供するものである。
【０００９】また本発明は、半導体チップの熱を良好に
放散できるようにした半導体パッケージの放熱方法を提
供するものである。
【００１０】
【課題を解決するための手段】本発明に係る半導体パッ
ケージは、複数のリードの各アウターリード部に形成す
る突起電極を、絶縁膜の開口に臨むパッド部上に一部絶
縁膜上に跨がってパッド部より広面積の下地膜を介して
形成するようになす。この構成では、突起電極の微細ピ
ッチ化が可能となり高密度多ピン化が図れる。また、パ
ッド部より広面積の下地膜を介して突起電極が設けられ
るので、突起電極の接合性が向上する。
【００１１】本発明に係る半導体パッケージは、その複
数のリードのアウターリード部に延性弾性接着剤を介し
て補強板を接着するようになす。この構成では、アウタ
ーリード部に延性弾性接着剤を介して補強板が接着され
るので、半導体パッケージを回路配線基板に実装した後
の補強板と回路配線基板との熱膨張差に基づくストレス
に対し、延性弾性接着剤が追従してストレスを緩和し、
補強板で補強されたリードと回路配線基板に接合された
突起電極との間の接合信頼性が向上する。
【００１２】本発明に係る半導体パッケージは、その半
導体チップの裏面に接着するようにリードのアウターリ
ード部に補強板兼放熱板を接着するようになす。この構
成では、リードの補強に供される補強板兼放熱板に、直
接半導体チップの裏面に接着した構成とすることによ
り、多ピン系の半導体パッケージの熱放散が良好に行わ
れ、半導体素子の高速化が図れる。
【００１３】本発明に係る半導体パッケージの製造方法
は、複数のリードに突起電極を形成する際に、絶縁膜の
開口に臨むリードのパッド部上にメッキ法により一部絶
縁膜上に跨がるようにパッド部より広面積の下地膜を形
成し、この下地膜上にメッキ法により突起電極を形成す
るようになす工程を有する。広面積の下地膜上に突起電
極を形成するので、下地膜と突起電極との界面の接合性
が向上する。また、下地膜を有するいわゆる複合ボール
で突起電極を形成するので、突起電極をボール界面の接
合性を向上しつつ低温でリフローしてボール状とするこ
とができる。一部絶縁膜上に跨がって形成した下地膜上
に突起電極を形成することにより、突起電極は結果とし
てリードの引き回しパターン上に跨がって形成されるこ
となり、突起電極を微細ピッチで形成できる。メッキ法
によって突起電極を形成するので、突起電極の位置ずれ
を生じさせず且つ微細ピッチて突起電極を形成できる。
【００１４】本発明に係る半導体パッケージの製造方法
は、突起電極を形成したアウターリード部に延性弾性接
着剤を介して補強板を接着する工程を有する。突起電極
が形成されたアウターリード部に補強板を取付ける際、
延性弾性接着剤を介して接着することにより、爾後の補
強板と回路配線基板間での熱膨張差によるストレスをこ
の延性弾性接着剤で緩和することができる。従って、半
導体パッケージの実装後の信頼性を向上できる。
【００１５】本発明に係る半導体パッケージの放熱方法
は、半導体チップの裏面に接着するように、良熱伝導性
の補強板をアウターリード部に接着し、半導体チップの
熱を直接、補強板を通じて放散するようになす。この放
熱方法では、半導体チップで発生した熱は直接リードの
補強板を通じて放散するので、半導体パッケージ自体の
放熱性を向上することができ、半導体素子の高速性に寄
与する。
【００１６】
【発明の実施の形態】本発明に係る半導体パッケージ
は、絶縁性保持膜にて保持された複数のリードの各アウ
ターリード部に突起電極が形成され、リードのインナー
リード部に半導体チップが接合され、突起電極が絶縁膜
の開口に臨むパッド部上に一部絶縁膜上に跨がってパッ
ド部より広面積の下地膜を介して形成された構成とす
る。
【００１７】本発明に係る半導体パッケージは、絶縁性
保持膜にて保持された複数のリードの各アウターリード
部に突起電極が形成され、リードのインナーリード部に
半導体チップが接合され、アウターリード部に延性弾性
接着剤を介して補強板が接着された構成とする。
【００１８】本発明に係る半導体パッケージは、絶縁性
保持膜にて保持された複数のリードの各アウターリード
部に突起電極が形成され、リードのインナーリード部に
半導体チップが接合され、半導体チップの裏面に接着す
るようにアウターリード部に補強板兼放熱板が接着され
た構成とする。
【００１９】本発明に係る半導体パッケージの製造方法
は、金属ベースの面上に複数のリードを形成し、各リー
ドを保持するための絶縁性保持膜を形成する工程と、絶
縁膜の開口に臨むリードのパッド部上にメッキ法により
一部絶縁膜上に跨がるパッド部より広面積の下地膜を形
成し、この下地膜上にメッキ法により突起電極を形成す
る工程と、金属ベースを選択的に除去して各リードを分
離する工程と、リードのインナーリード部と半導体チッ
プを接合する工程を有する。
【００２０】本発明に係る半導体パッケージの製造方法
は、金属ベースの面上に複数のリードを形成し、各リー
ドを保持するための絶縁性保持膜を形成する工程と、リ
ードのアウターリード部に突起電極を形成する工程と、
金属ベースを選択的に除去して各リードを分離する工程
と、リードのインナーリード部と半導体チップを接合す
る工程と、アウターリード部に延性弾性接着剤を介して
補強板を接着する工程を有する。
【００２１】本発明に係る半導体パッケージの放熱方法
は、絶縁性保持膜にて保持された複数のリードの各アウ
ターリードに突起電極を形成し、リードのインナーリー
ド部に半導体チップを接合してなる半導体パッケージに
おいて、半導体チップの裏面に接着するように良熱伝導
性の補強板をアウターリード部に接着して、半導体チッ
プの熱を直接、補強板を通じて放散するようになす。
【００２２】以下、図面を参照して本発明の実施例を説
明する。
【００２３】図１及び図２は、本発明に係る半導体パッ
ケージの一例を示す。本例の半導体パッケージ１は、リ
ードフレーム（厳密にはリードフレームの連結部が切除
され後のリード構体を指す）２と、このリードフレーム
２の各リード３のインナーリード部３ｉと接合されたＬ
ＳＩ等の半導体チップ４と、補強板５とから成る。
【００２４】リードフレーム２は、例えば電解銅メッキ
により形成された多数のリード３を有し、そのリード３
のアウターリード部３ｏの端部に半田ボールによる突起
電極７が形成され、リード３のインナーリード部３ｉと
アウターリード部３ｏの中間部に各リードを連結保持す
るための例えばポリイミド膜からなる絶縁性保持膜６が
被着されて構成される。
【００２５】リード３は、その線幅が例えば２０〜１０
０μｍ、ピッチが例えば５０〜１００μｍ、厚さが例え
ば線幅の０．７〜２．０倍、例えば３０μｍで形成され
る。リード３は半導体チップ４の４辺に形成された電極
に対応して四方に延長されるように多数形成される。
【００２６】絶縁性保持膜６は四角形の枠状に形成さ
れ、リード３のインナーリード部３ｉはこの絶縁性保持
膜６の内側空間に延長するように形成され、そのインナ
ーリード部３ｉの先端部が半導体チップ４の電極に接合
される。リード３を含む全面上には、突起電極７が形成
されるパッド部（図８参照）８を除いてソルダーレジス
ト膜９が形成される。
【００２７】ソルダーレジスト膜９は突起電極７の形成
に際して隣接リード間の半田ブリッジの発生防止及び電
極間、リード間の絶縁の役割を果たす。具体的には例え
ば１０〜５０μｍ程度の厚さのポリイミド膜或いはエポ
キシ樹脂膜等の絶縁膜からなる。ソルダーレジスト膜９
は突起電極７を形成すべき部分に開口ができるようにパ
ターニングされている。
【００２８】突起電極７は、ソルダーレジスト膜９の開
口に臨むパッド部８上に、この開口より一部ソルダーレ
ジスト膜９上に跨がるように、従って、ソルダーレジス
ト膜９を介して隣接リード３（いわゆるリードの引き回
しパターン）上に跨がるように形成される（図９Ｂ参
照）。突起電極７の形成は、ソルダーレジスト膜９をマ
スクとしてアウターリード部３ｏの端部において露出す
るパッド部８上に先ず例えば銅（Ｃｕ）或いはニッケル
（Ｎｉ）、金（Ａｕ）等の金属を電解メッキして下地膜
１１を形成し、さらにこの下地膜１１上に電解メッキ法
によりＳｎＰｂ合金による半田１２を被着しリフローし
てボール状に形成する方法で行う。下地膜１１はソルダ
ーレジスト膜９上に一部跨がるように、パッド部８より
広い面積で形成される。この突起電極７は格子状に多数
形成される。
【００２９】補強板５は放熱性のよい、即ち良熱伝導性
のある金属の剛性板、例えばアルミニウム板で形成され
る。この補強板５は図示の例では断面凹型状に形成さ
れ、その凹部内底面に半導体チップ４の裏面が熱伝導性
ペースト１４を介して接着するようにしてリード３のア
ウターリード部３ｏの全体にわたって接着される。補強
板５は、熱伝導性を有する延性弾性接着剤１３、例えば
ポリオレフィン系接着剤（いわゆるゴム性の接着剤）を
介して接着される。
【００３０】そして、補強板５を接着した後、その凹部
内の半導体チップ４を樹脂３２で封止して半導体パッケ
ージ１が完成される。なお、補強板５の平坦な外面に必
要に応じて更に放熱フィン１５を接合することもでき
る。
【００３１】この実施例によれば、補強板５を熱放散性
の高い金属で形成し、しかも断面凹型状に形成してこの
凹部内底面に直接半導体チップ４を接着しているので、
半導体チップ４に発生した熱は補強板５を通じて外面よ
り放散され（熱の流れｎ1 参照）、或いは補強板５を通
じて突起電極７を通じて外部に放散され（熱の流れｎ 2
参照）ることになる。従って、多ピン系の半導体パッケ
ージの放熱を良好にし、半導体素子の高速化を図ること
ができる。
【００３２】補強板５が金属による剛性板で形成される
ので、半導体パッケージ１自体に反り等の変形が生じな
い。このため、図１０に示すように、この半導体パッケ
ージを配線パターン１７ａを有する回路配線基板１７に
実装したときに、突起電極７と回路配線基板１７側の配
線パターン１８との接続を良好に行うことができる。
【００３３】補強板５が断面凹型状に形成され、平坦な
外面５ａを有しているので、必要に応じて放熱フィン１
５を取付ける場合にも、その平坦な外面５ａに容易に放
熱フィン１５を取付けることができ、更なる放熱効果が
期待できる。
【００３４】補強板５は延性弾性接着剤１３を介してリ
ード３に接着されているので、図１０に示すように、半
導体パッケージ１を回路配線基板１７に実装した後にお
いて、例えばアルミニウム板による補強板５の熱膨張Ａ
1 と回路配線基板１７の熱膨張Ａ2 に差があることによ
って（通常Ａ1 ＞Ａ2 である。）、ストレスが生じ、回
路配線基板１７に接合されている突起電極７と補強板５
側のパッド部８間での接合劣化が発生せんとするも、こ
のストレスが延性弾性接着剤１３によって吸収され緩和
されることで、突起電極７の接合劣化が阻止され、接合
の信頼性を向上することができる。
【００３５】突起電極７は電解メッキにて形成されるの
で、所定位置に正確に形成され、位置ずれすることがな
い。突起電極７は、下地膜１１を介してソルダーレジス
ト膜９上に一部跨がるように形成することにより、図９
Ｂに示すように、リード３のいわゆる引き回しパターン
上に跨がって形成されることになり、突起電極９のピッ
チの縮小化を促進し、高密度多ピン系の半導体パッケー
ジ１を提供することができる。
【００３６】突起電極７としては、その半田ボール１２
の下地を銅メッキなどの下地膜１１によって延性強靱化
することによって、半田ボール１２とその下地との界面
の接合性を向上することができる。従って、回路配線基
板１７への実装後の突起電極７に対するストレスによる
接合劣化を防止することができる。
【００３７】従って、信頼性の高い、多ピン化、小型化
された半導体パッケージ１が得られる。
【００３８】次に、図３〜図５を用いて上述の半導体パ
ッケージ１の製造方法の一例を工程順に説明する。
【００３９】本例においては、先ず図３Ａに示すように
金属ベース２１を用意する。この金属ベース２１は、厚
さ例えば１５０μｍ程度の例えば銅又は銅合金からなる
薄板（以下銅基板という）２２の表面に、例えば厚さ３
μｍ程度のアルミニウム膜２３を形成し、更に、このア
ルミニウム膜２３の表面に、例えば厚さ２μｍ程度の薄
い銅膜２４を形成した３層構造の積層板である。
【００４０】アルミニウム膜２３は、後に銅基板２２を
エッチングするときにベース２１の表面側がエッチング
されないようにするためのエッチングストップ膜として
の役割を果たすと共に、インナーリード部先端のバンプ
の形成に供される。薄い銅膜２４はリードを形成するた
めの銅メッキの下地としての役割を果たし、これがない
と良好なメッキが難しい。金属ベース２１は、それ自身
がリードとならず最終的には必要なくなるが、しかし、
非常に薄いリードを形成するにあたって基板として、ま
たその後においてリードフレームとして過渡的に必要な
ものであり、いわゆるリード形成用基板となるものであ
る。
【００４１】次に、図３Ｂ及び図８に示すように、金属
ベース２１の表面、即ち薄い銅膜２４の表面に選択メッ
キ法により銅からなる多数のリード即ち、先端に突起電
極（即ち半田ボール）形成用のパッド部８を一体に有す
る多数のリード３を形成する。
【００４２】リード３は半導体チップの４辺に形成され
た電極に対応して四方に延長されるように多数形成さ
れ、その先端のパッド部８は外周囲に格子状に配列形成
される。
【００４３】尚、図３では簡略化してあるためにパッド
部８（図示せず）を２列にしたが、図８では実際に合わ
せてパッド部８を５列にして示してある。
【００４４】上記選択メッキは、表面をレジスト膜等に
より選択的に覆い、このレジスト膜をマスクとして電解
メッキすることにより行う。このように金属ベース２１
上に電解メッキ法により銅を選択メッキすることによ
り、膜質を良くしつつファインパターン化したリード３
を形成することができる。この場合、リード３は例えば
１００μｍピッチで形成される。
【００４５】次に、図３Ｃに示すように、選択エッチン
グにより、金属ベース２１に製造をやり易くするための
孔２６（図７参照）や、リードフレームのチップ毎の外
形を規定するためのスリット２７を形成する。
【００４６】次に、図４Ｄに示すように、金属ベース２
１のリード３が形成された側の面上に、各リード３のイ
ンナーリード部３ｉとアウターリード部３ｏの中間に位
置して最終的に各リード３を互いに連結保持するための
絶縁性保持膜、例えばポリイミド膜６を積層する。この
ポリイミド膜６は、図２に示すように四角形の枠状に形
成される。さらに、インナーリード部３ｉ、アウターリ
ード部３ｏのパッド部８を除く全面にソルダーレジスト
膜９を形成する。
【００４７】次に、図４Ｅ及び図７に示すように、各リ
ード３のアウターリード部先端のパッド部８上にメッキ
法により半田ボールによる突起電極７を形成する。突起
電極７は、図９Ａに示すように、銅のパッド部８上に電
解メッキ法により例えば銅（Ｃｕ）、或いはニッケル
（Ｎｉ）、金（Ａｕ）等の金属の下地膜１１を形成し、
この下地膜１１上に電解メッキ法によりＳｎＰｂ合金
（Ｓｎ：Ｐｂが１：９又は６：４等）の半田１２を形成
した後、図９Ｂに示すように半田１２をリフローしてボ
ール状に形成する。
【００４８】下地膜１１はパッド部８からソルダーレジ
スト膜９の表面に跨がるように形成され、即ちパッド部
８より広い面積で形成され、この下地膜９が突起電極
７、即ち半田ボール１２を形成する実質的なパッド部と
なる。
【００４９】尚、下地膜１１をＳｎＰｂ合金（Ｓｎ：Ｐ
ｂが１：９又は６：４等）で形成して、その上に同組成
の半田１２を形成して半田ボールを形成することもでき
る。しかし、この下地膜１１は、パッド部８との接合性
を考慮すると銅、ニッケル等の方が良い。
【００５０】次に、図４Ｆに示すように、外周の連結部
２８を残すように、金属ベース２１の銅基板２２を選択
エッチングで除去する。このエッチング時、アルミニウ
ム膜２３がエッチングストッパーとして作用し、銅基板
２２のみを除去することができる。
【００５１】続いて、図５Ｇに示すように、金属ベース
２１のアルミニウム膜２３及び薄い銅膜２４を選択エッ
チングにて除去し、各リード３を分離する。このアルミ
ニウム膜２３及び薄い銅膜２４のエッチング時、インナ
ーリード部３ｉの先端にアルミニウム膜２３によるバン
プ３０が残るように選択エッチングする。
【００５２】ここで、金属ベース２１による外周の連結
部２８は、ソルダーレジスト膜９によって保持されてい
る。このようにして、多数のリード３とそのアウターリ
ード部３ｏ端に形成した突起電極７を有するリードフレ
ーム２が形成される。
【００５３】次に、図５Ｈに示すように、このリードフ
レーム２に、半導体チップ４を接合する。即ち、各イン
ナーリード部３ｉの先端のバンプ３０を直接、半導体チ
ップ４の電極に接続する。
【００５４】次に、図５Ｉに示すように、半導体チップ
４を収納するように断面凹型状の補強板１５、本例では
アルミニウムの剛性板をリードフレーム２のアウターリ
ード部３ｏに対応する裏面に接着剤１３を介して接着す
る。接着剤１３としては、放熱性にすぐれた延性弾性接
着剤、例えばポリオレフィン系接着剤を用いる。
【００５５】一方、半導体チップ４は、その裏面を熱伝
導性ペースト１４を介して直接補強板１５の凹部内底面
に接着するようになされる。そして、樹脂３２により半
導体チップ４を封止した後、リードフレーム２の連結部
２８が切除されるように、図５Ｈの鎖線位置ａから切断
する。
【００５６】これによって、図１及び図２に示す突起電
極７が格子状に多数形成され超多ピン化されると共に熱
放散性のよい補強板５にて補強された目的とする半導体
パッケージ１が得られる。
【００５７】この半導体パッケージの製造方法によれ
ば、突起電極７の形成に際して、下地を銅メッキなどの
下地膜１１によって延性強靱化することにより、下地膜
１１とこの上に形成される半田ボール１２との界面の接
合性が向上すると共に、低温リフローで半田ボール１２
を形成することができる。
【００５８】突起電極７を電解メッキにより形成するこ
とにより、位置ずれすることなく所定位置に正確に形成
することができる。
【００５９】下地膜１１をパッド部８より広い面積で形
成し、この上に半田ボール１２を形成するので、下地膜
１１が実質的なパッド部となり、半田ボール１２とパッ
ド部との接合強度が向上する。パッド部８間のリードの
引き回し本数が多い場合にも、突起電極７をより微細ピ
ッチで形成することができる。
【００６０】リード３に補強板５を接着するに際して、
延性弾性接着剤１３を介して接着するので、爾後、回路
配線基板１７に実装した後の補強板５と回路配線基板１
７との熱膨張差によるストレスをこの接着剤１３で吸収
することができ、半導体パッケージ１の高信頼性化を図
ることができる。
【００６１】図６は本発明に係る半導体パッケージの他
の実施例を示す。この例の半導体パッケージ３２は、補
強板として図１の断面凹型状の補強板５に代えて、放熱
性のよい例えばアルミニウム等の金属による枠状の補強
板３３を接着し、その補強板３３の裏面と半導体チップ
４の裏面が同一面上となるように且つ半導体チップ４の
裏面が外部に臨むように樹脂１７にて封止して構成され
る。
【００６２】その他の構成は図１の場合と同様なので、
図１と対応する部分には同一符号を付して重複説明を省
略する。また、この半導体パッケージ３２の製法も、図
３〜図５と同様にして製造できる。
【００６３】この半導体パッケージ３２によれば、半導
体チップ４の裏面が外部に露出しているので、半導体チ
ップ４で発生した熱は良好に放散され、放熱性にすぐれ
る。また半導体パッケージ３２の突起電極７と反対側の
面が補強板３３から半導体チップ４にわたる全面で平坦
状に形成されるので、半導体チップ４の面に必要に応じ
て放熱フィンを取付ける場合にも容易に取付けることが
できる。その他、図１の半導体パッケージ１で説明した
と同様の作用効果を奏する。
【００６４】
【発明の効果】本発明に係る半導体パッケージによれ
ば、リードのパッド部上に一部絶縁膜上に跨がるよう
に、パッド部より広面積の突起電極を有することによ
り、突起電極の微細ピッチ化が可能となり、超多ピン構
造の半導体パッケージが得られる。
【００６５】アウターリード部に延性弾性接着剤を介し
て補強板を接着した構成とすることにより、この延性弾
性接着剤がストレス緩和に作用し、実装後の補強板と回
路配線基板間に発生するストレスを緩和し突起電極の接
合劣化を防止することができる。即ち突起電極の接合信
頼性を向上することができる。
【００６６】補強板兼放熱板を半導体チップの裏面が接
着するようにしてアウターリード部に装着した構成をと
るときには、半導体チップの熱がこの補強板兼放熱板を
通じて良好に放散される。即ち、半導体素子の高速化を
可能にする熱放散性の高い超多ピン系の半導体パッケー
ジを提供できる。
【００６７】本発明に係る半導体パッケージの製造方法
によれば、単一層のリードにより超多ピン構造の半導体
パッケージを製造でき、製造の単純化を図ることができ
る。突起電極をパッド部上に広面積の下地膜を介して形
成することにより、突起電極とその下地との界面での接
合強度を向上することができる。また、突起電極をメッ
キ法により形成するので、突起電極を所定位置に正確に
形成することができる。さらに、突起電極を微細ピッチ
で形成することができる。
【００６８】補強板をアウターリードに延性弾性接着剤
を介して接着する工程を有することにより、爾後、半導
体パッケージを回路配線基板に実装した後の補強板と回
路配線基板図の熱膨張差に基づくストレスを緩和するこ
とができる。
【００６９】本発明に係る半導体パッケージの放熱方法
によれば、半導体チップから発生した熱をパッケージの
補強板を通じて直接放散するようにしているので、超多
ピン構造の半導体パッケージの放熱を良好にすることが
できる。従って、高密度化された信頼性の高いこの種の
半導体パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの一例を示す断
面図である。
【図２】本発明に係る半導体パッケージの一例を示す底
面図である。
【図３】Ａ 本発明に係る半導体パッケージの製造方法
の一例を示す製造工程図である。 Ｂ 本発明に係る半導体パッケージの製造方法の一例を
示す製造工程図である。 Ｃ 本発明に係る半導体パッケージの製造方法の一例を
示す製造工程図である。
【図４】Ｄ 本発明に係る半導体パッケージの製造方法
の一例を示す製造工程図である。 Ｅ 本発明に係る半導体パッケージの製造方法の一例を
示す製造工程図である。 Ｆ 本発明に係る半導体パッケージの製造方法の一例を
示す製造工程図である。
【図５】Ｇ 本発明に係る半導体パッケージの製造方法
の一例を示す製造工程図である。 Ｈ 本発明に係る半導体パッケージの製造方法の一例を
示す製造工程図である。 Ｉ 本発明に係る半導体パッケージの製造方法の一例を
示す製造工程図である。
【図６】本発明に係る半導体パッケージの他の例を示す
断面図である。
【図７】図４Ｅの工程図に対応する要部の平面図であ
る。
【図８】図３Ｂの工程に対応するリード、パッド部の具
体的パターンを示す要部の平面図である。
【図９】Ａ 突起電極の形成工程図である。 Ｂ 突起電極の形成工程図である。
【図１０】本発明に係る半導体パッケージを回路配線基
板に実装した状態の断面図である。
【図１１】従来のＢＧＡパッケージの断面図である。
【符号の説明】
１ 半導体パッケージ ２ リードフレーム ３ リード ３ｉ インナーリード部 ３ｏ アウターリード部 ４ 半導体チップ ５ 補強板 ６ 絶縁性保持膜 ７ 突起電極 ９ ソルダーレジスト膜 １１ 下地膜 １２ 半田 １３ 延性弾性接着剤 １７ 樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性保護膜にて保持された複数のリー
    ドの各アウターリード部に突起電極が形成され、 前記リードのインナーリード部に半導体チップが接合さ
    れ、 前記突起電極が絶縁膜の開口に臨むパッド部上に一部前
    記絶縁膜上に跨がって該パッド部より広面積の下地膜を
    介して形成されて成ることを特徴とする半導体パッケー
    ジ。
  2. 【請求項２】 絶縁性保護膜にて保持された複数のリー
    ドの各アウターリード部に突起電極が形成され、 前記リードのインナーリード部に半導体チップが接合さ
    れ、 前記アウターリード部に延性弾性接着剤を介して補強板
    が接着されて成ることを特徴とする半導体パッケージ。
  3. 【請求項３】 絶縁性保護膜にて保持された複数のリー
    ドの各アウターリード部に突起電極が形成され、 前記リードのインナーリードリード部に半導体チップが
    接合され、 前記半導体チップの裏面に接着するように前記アウター
    リード部に補強板兼放熱板が接着されて成ることを特徴
    とする半導体パッケージ。
  4. 【請求項４】 金属ベースの面上に複数のリードを形成
    し、各リードを保持するための絶縁性保護膜を形成する
    工程と、 絶縁膜の開口に臨む前記リードのパッド部上にメッキ法
    により一部前記絶縁膜上に跨がるパッド部より広面積の
    下地膜を形成し、該下地膜上にメッキ法により突起電極
    を形成する工程と、 前記金属ベースを選択的に除去して前記各リードを分離
    する工程と、 前記リードのインナーリード部と半導体チップを接合す
    る工程を有することを特徴とする半導体パッケージの製
    造方法。
  5. 【請求項５】 金属ベースの面上に複数のリードを形成
    し、各リードを保持するための絶縁性保持膜を形成する
    工程と、 前記リードのアウターリード部に突起電極を形成する工
    程と、 金属ベースを選択的に除去して前記各リードを分離する
    工程と、 前記リードのインナーリード部と半導体チップを接合す
    る工程と、 前記アウターリード部に延性弾性接着剤を介して補強板
    を接着する工程を有することを特徴とする半導体パッケ
    ージの製造方法。
  6. 【請求項６】 絶縁性保護膜にて保持された複数のリー
    ドの各アウターリード部に突起電極を形成し、リードの
    インナーリード部に半導体チップを接合してなる半導体
    パッケージにおいて、 前記半導体チップの裏面に接触するように、良熱伝導性
    の補強板を前記アウターリード部に接着して、前記半導
    体チップの熱を直接、前記補強板を通じて放散すること
    を特徴とする半導体パッケージの放熱方法。
JP7241967A 1995-09-20 1995-09-20 半導体パッケージ及びその製造方法 Expired - Fee Related JP2970491B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7241967A JP2970491B2 (ja) 1995-09-20 1995-09-20 半導体パッケージ及びその製造方法
US08/714,307 US5886399A (en) 1995-09-20 1996-09-18 Lead frame and integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7241967A JP2970491B2 (ja) 1995-09-20 1995-09-20 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0982839A true JPH0982839A (ja) 1997-03-28
JP2970491B2 JP2970491B2 (ja) 1999-11-02

Family

ID=17082251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7241967A Expired - Fee Related JP2970491B2 (ja) 1995-09-20 1995-09-20 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US5886399A (ja)
JP (1) JP2970491B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036450A1 (en) * 1997-02-13 1998-08-20 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US7053493B2 (en) 2004-08-27 2006-05-30 Fujitsu Limited Semiconductor device having stiffener

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
US5923081A (en) * 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
KR100509874B1 (ko) * 1998-07-01 2005-08-25 세이코 엡슨 가부시키가이샤 반도체 장치 제조 방법
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW497371B (en) * 2000-10-05 2002-08-01 Sanyo Electric Co Semiconductor device and semiconductor module
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US6808959B2 (en) * 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
DE102004029765A1 (de) * 2004-06-21 2006-03-16 Infineon Technologies Ag Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
US7405102B2 (en) * 2006-06-09 2008-07-29 Freescale Semiconductor, Inc. Methods and apparatus for thermal management in a multi-layer embedded chip structure
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
KR20130113376A (ko) * 2012-04-05 2013-10-15 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
US10707157B2 (en) 2016-06-15 2020-07-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
TW263596B (ja) * 1992-12-28 1995-11-21 Mitsui Mining & Smelting Co
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5633533A (en) * 1995-07-26 1997-05-27 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036450A1 (en) * 1997-02-13 1998-08-20 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US7053493B2 (en) 2004-08-27 2006-05-30 Fujitsu Limited Semiconductor device having stiffener

Also Published As

Publication number Publication date
US5886399A (en) 1999-03-23
JP2970491B2 (ja) 1999-11-02

Similar Documents

Publication Publication Date Title
JP2970491B2 (ja) 半導体パッケージ及びその製造方法
JP2894254B2 (ja) 半導体パッケージの製造方法
KR100553405B1 (ko) 반도체소자 탑재용 배선기판과 그 제조방법
US6406942B2 (en) Flip chip type semiconductor device and method for manufacturing the same
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
KR100225468B1 (ko) 반도체 집적회로의 전극구조 및 그 패키지 형성방법
KR100414383B1 (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP3996315B2 (ja) 半導体装置およびその製造方法
US6258631B1 (en) Semiconductor package and the manufacturing method
US6074898A (en) Lead frame and integrated circuit package
JP3422144B2 (ja) 半導体パッケージの製造方法
JP4190659B2 (ja) 配線基板とその製造方法
JP4494249B2 (ja) 半導体装置
JP2002026186A (ja) 半導体装置
JP2000164786A (ja) 半導体パッケージ及び半導体装置
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP4362463B2 (ja) 配線基板とその製造方法
JP7416607B2 (ja) 半導体装置
JPH11204565A (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JPH06104375A (ja) 半導体集積回路装置
JP2917932B2 (ja) 半導体パッケージ
JP3336909B2 (ja) ボールグリッドアレイパッケージの実装構造、ボールグリッドアレイパッケージ実装用多層基板および実装方法
JP2000299399A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees