JPH098276A

JPH098276A - 半導体機能素子

Info

Publication number: JPH098276A
Application number: JP7154675A
Authority: JP
Inventors: Kunihiro Arai; 邦博荒井
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1995-06-21
Filing date: 1995-06-21
Publication date: 1997-01-10
Also published as: US5825048A

Abstract

(57)【要約】【目的】電流電圧特性が単一のピークを持ち、印加電圧
がヴァレイ電圧より大きいときの電流の増大が十分に抑
制された半導体機能素子を提案し、設計余裕と製作余裕
の大きな半導体機能素子電子回路の実現に資する。【構成】半絶縁性半導体基板上のｎ型のコレクタ層の一
部の上に、二重障壁構造を含む多層構造層と、その上に
ｎ型のエミッタ層とエミッタ電極を形成し、かつ上記コ
レクタ層の上にコレクタ電極を形成した共鳴トンネル構
造を有する半導体機能素子において、半絶縁性半導体基
板とコレクタ層との間にアンドープ半導体のバリヤ層を
設けた構造を備えるとともに、エミッタ電極の幅に対応
するコレクタ層の厚さおよび不純物濃度を、エミッタ電
極からエミッタ層と上記多層構造層およびコレクタ層を
介してコレクタ電極との間に生ずる電位差がヴァレイ電
圧に同等のとき、コレクタ層がピンチオフするよう選択
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特に特異の電流電圧特
性を有する高機能の半導体素子に関する。

【０００２】

【従来の技術】本発明に近い第一の従来技術例として、
ＩｎＧａＡｓ／ＡｌＡｓ系の共鳴トンネル素子がある。
この素子の断面構造を図６に示す。この素子の半導体多
層構造を表１に示す。

【０００３】

【表１】

【０００４】エミッタ電極１１、およびコレクタ電極１
２は、各々、ｎ型ＩｎＧａＡｓ層１０、およびｎ型Ｉｎ
ＧａＡｓ層３にオーミック接触している。該ｎ型ＩｎＧ
ａＡｓ層３の厚さは十分に厚く、不純物濃度は十分に大
きく選んであるため、該エミッタ電極１１を接地し、該
コレクタ電極１２に正の電圧を印加したときに、該エミ
ッタ電極１１から流れ込んだ電子が、層１０、９、８、
７、６、５、４を介して該ｎ型ＩｎＧａＡｓ層３に流れ
込み、さらに、該ｎ型ＩｎＧａＡｓ層３中を横方向に流
れて該コレクタ電極１２に達する過程において、該エミ
ッタ電極１１の直下の該ｎ型ＩｎＧａＡｓ層３の内部で
の横方向の電圧降下は実質的にゼロと見做せる。このと
き、本従来素子に流れる電流と印加電圧の関係は、層１
０、９、８、７、６、５、４、３よりなる共鳴トンネル
構造の電流電圧特性を直接反映して、図７に示すように
なる。すなわち、印加電圧がピーク電圧Ｖｐより小さい
とき、電流は単調に増加し、印加電圧がピーク電圧Ｖｐ
より大きくヴァレイ電圧Ｖｖより小さいとき、電流は単
調に減少して負性微分抵抗を示し、印加電圧がヴァレイ
電圧Ｖｖより大きいとき電流は単調に増大する。これ
は、電子が、層７、６、５からなる二重障壁構造を透過
する際の透過率が、二重障壁における共鳴散乱効果によ
り、印加電圧に依存して図７に相当する形で変化するた
めである。

【０００５】本従来技術例は、電流電圧特性に上述のよ
うにヴァレイ（谷）を持つため、低消費電力回路への応
用が期待されている。しかし、本従来技術例では印加電
圧がヴァレイ電圧からずれると電流が増大するため、ヴ
ァレイ電圧を動作点の一つとする電子回路を構成した場
合、電源電圧の変動、素子特性のバラツキ等の理由によ
り動作点がずれると、電流が急増加し消費電力の増大を
招く。したがって、電子回路を製作する場合に、設計余
裕や製作余裕が大きくとれないという問題点があった。

【０００６】本発明に近い第二の従来技術例として、第
一の従来技術例で示された共鳴トンネル素子１８と飽和
型非線型抵抗特性を有する抵抗体１７を直列に結合した
図８に示す回路がある。本第二の従来技術例の動作原理
について説明する。本第二の従来技術例の両端に印加電
圧Ｖｄを印加したときに流れる電流Ｉは、図９−１ａに
示すように第一の従来技術で示された共鳴トンネル素子
１８の電流電圧特性曲線１９が、抵抗体１７の電流電圧
特性よりなる負荷曲線と交わる点で与えられる。負荷曲
線の例として、印加電圧Ｖｄが、各々、０．５、１．
０、１．５、２．０ボルトの場合の負荷曲線２０、２
１、２２、２３を示した。図９−１ｂに、印加電圧の関
数として本従来技術例の電流値の計算結果を示す。図
中、安定状態を、太線２４で、不安定状態を細線２５で
示す。ヴァレイ電圧より大きな印加電圧で電流が顕著に
増大し、十分大きな電圧を印加すれば、ピーク電流値Ｉ
ｐより大きい電流が流れるに至ることが判る。この計算
例では、飽和型非線型抵抗特性を有する抵抗体１７の抵
抗値を小さく選んであるため、印加電圧が２ボルト以下
では第一の従来技術１８の電流電圧特性曲線１９と概ね
一致する電流電圧特性となっている。図９−２ａ、図９
−２ｂに飽和型非線型抵抗特性を有する抵抗体１７の飽
和電流値がより小さい場合についての計算結果を示す。
同様に、ヴァレイ電圧より大きな印加電圧で電流が増大
し、十分大きな印加電圧でピーク電流値Ｉｐより大きい
電流が流れるが、その度合は図９−１ｂと比べてやや小
さくなる。また、電流電圧特性に双安定性を示す印加電
圧領域が生じる。図９−３ａ、図９−３ｂに、飽和型非
線型抵抗特性を有する抵抗体１７の飽和電流値がさらに
小さい場合についての計算結果を示す。双安定性を示す
印加電圧領域が顕著に増大している。また、この計算例
では明示されていないが、この場合にも、印加電圧が十
分に大きいとき、ピーク電流Ｉｐより大きい電流が流れ
る。以上に述べたように、本第二の従来技術例によれ
ば、印加電圧がヴァレイ電圧より大きいときの電流の増
大は一応は抑制されるが、印加電圧が十分大きいとき、
ピーク電流値以上の値まで必ず増大する。しかも、電流
の抑制を強めるため、飽和電流値が小さな飽和型非線型
抵抗特性を有する抵抗体１７を用いると、大きな双安定
領域の出現という新たな問題点が生ずる。

【０００７】もし、印加電圧がヴァレイ電圧より大きい
ときの電流の増大が十分に抑制された素子が存在すれ
ば、上記の問題点は解消する。しかし、現在のところそ
のような電流電圧特性を持つ電子素子は知られていな
い。

【０００８】

【発明が解決しようとする課題】以上に述べたように、
従来の技術は、第一の従来技術例で示したように印加電
圧がヴァレイ電圧より大きいとき電流が急激に増加しピ
ーク電流を越えるか、あるいは、第二の従来技術例で示
したように、印加電圧がヴァレイ電圧より大きいときの
急激な電流増加を抑制し得ても電流をピーク電流値以下
に抑制するのは困難、という問題点があった。

【０００９】本発明の目的は、電流電圧特性が単一のピ
ークを持ち、印加電圧がヴァレイ電圧より大きいときの
電流の増大が十分に抑制された半導体機能素子を提案
し、設計余裕と製作余裕の大きな半導体機能素子電子回
路の実現に資することである。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
め、本発明では、例えば図１に示すように、半絶縁性半
導体基板１の上のｎ型のコレクタ層３の一部の上に、ウ
エル層６を挟む複数のバリヤ層５と７からなる二重障壁
構造を含む多層構造層（図１では４〜８の構造層）と、
またその上にｎ型のエミッタ層９を形成し、かつ上記コ
レクタ層３とエミッタ層９の上にそれぞれコレクタ電極
１２とエミッタ電極１１を形成した共鳴トンネル構造を
有する半導体機能素子において、上記半絶縁性半導体基
板１と上記コレクタ層３との間に不純物元素を添加しな
いアンドープ半導体のバリヤ層２を設けた構造を備える
とともに、上記エミッタ電極１１の幅に対応し、上記コ
レクタ層３の厚さおよび不純物濃度は、エミッタ電極１
１から流入する電子がエミッタキャップ層１０およびエ
ミッタ層９と上記多層構造層８〜４およびコレクタ層３
を介してコレクタ電極１２に到達する過程で、上記エミ
ッタキャップ層１０およびエミッタ層９とコレクタ層３
との間に生ずる電位差が、上記エミッタキャップ層１０
およびエミッタ層９とコレクタ層３間の共鳴トンネル構
造の電流電圧特性のヴァレイ電圧に同等となるとき、上
記コレクタ層３がピンチオフするよう選択するものであ
る。

【００１１】あるいは、本発明では、例えば図５に示す
ように、半絶縁性半導体基板１上に形成した第１の半導
体層（図５では２、１４、１５、１６を含む半導体層）
の一部の上に、ウエル層６を挟む複数のバリヤ層５と７
からなる二重障壁構造を含む多層構造層（図５では５〜
８の構造層）と、またその上にｎ型のエミッタ層９を形
成し、かつ上記第１の半導体層とエミッタ層９の上にそ
れぞれコレクタ電極１２とエミッタ電極１１を形成した
共鳴トンネル構造を有する半導体機能素子において、上
記第１の半導体層として、不純物元素を添加しないアン
ドープ半導体のバリヤ層２と、該バリヤ層２の上に、ｎ
型半導体のバリヤ層１４およびアンドープ半導体のバリ
ヤ層１５とアンドープ半導体層１６からなる逆ヘムト
（ＨＥＭＴ）構造を備えるとともに、上記エミッタ電極
１１の幅に対応し、上記逆ヘムト構造内のｎ型半導体の
バリヤ層１４の厚さおよび不純物濃度は、エミッタ電極
１１から流入する電子がエミッタキャップ層１０および
エミッタ層９と上記多層構造層８〜５および逆ヘムト構
造内のアンドープ半導体層１６中の２次元電子ガス層を
介してコレクタ電極１２に到達する過程で、上記エミッ
タキャップ層１０およびエミッタ層９と逆ヘムト構造内
のアンドープ半導体層１６中の２次元電子ガス層との間
に生ずる電位差が、上記エミッタキャップ層１０および
エミッタ層９と逆ヘムト構造内のアンドープ半導体層１
６中の２次元電子ガス層の間の共鳴トンネル構造の電流
電圧特性のヴァレイ電圧に同等となるとき、上記逆ヘム
ト構造内のアンドープ半導体層１６中の２次元電子ガス
層がピンチオフするよう選択するものである。

【００１２】ここで、上記コレクタ層３または上記逆ヘ
ムト構造１４〜１６内のｎ型半導体層１４の膜厚と不純
物濃度の設定値は、３ミクロン以下のエミッタ電極幅に
対して、膜厚は３００ナノメータ以下、不純物濃度は５
×１０¹⁸ｃｍ~³以下の大きさを有するものである。

【００１３】この場合に、上記半絶縁性半導体基板１上
に形成したアンドープ半導体のバリヤ層２、その上の順
次、コレクタ層３、二重障壁構造としての複数の同じ材
料のバリヤ層５、７とこれに挟まれたウエル層６、なら
びにエミッタ層９はそれぞれＩｎＡｌＡｓ、ＩｎＧａＡ
ｓ、ＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓとし、また
上記逆ヘムト構造１４〜１６内のｎ型半導体のバリヤ層
１４はＩｎＡｌＡｓ、およびアンドープ半導体のバリヤ
層１５、アンドープ半導体層１６は各々ＩｎＡｌＡｓ、
ＩｎＧａＡｓからなるとすればよい。

【００１４】あるいは、この場合に、上記半絶縁性半導
体基板１上に形成したアンドープ半導体のバリヤ層２、
その上の順次、コレクタ層３、二重障壁構造としての複
数の同じ材料のバリヤ層５、７とこれに挟まれたウエル
層６、ならびにエミッタ層９はそれぞれＡｌＧａＡｓ、
ＧａＡｓ、ＡｌＡｓ、ＧａＡｓ、ＧａＡｓとし、また上
記逆ヘムト構造１４〜１６内のｎ型半導体のバリヤ層１
４はＡｌＧａＡｓおよびアンドープ半導体のバリヤ層１
５、アンドープ半導体１６は各々ＡｌＧａＡｓ、ＧａＡ
ｓからなるとすることもできる。

【００１５】さらに、このような場合に、上記二重障壁
構造を含む多層構造層を、例えば図２に示すように、エ
ミッタ電極１１の直下の領域のみならず、エミッタ電極
１１とコレクタ電極１２との間隙の一部にまで伸ばした
領域に設ける構造とすれば、エミッタとコレクタの電極
間距離を実質的に短くできることとなり、電極間抵抗を
小さくできる利点がある。

【００１６】あるいはまた、上記二重障壁構造を含む多
層構造層の領域の両側に間隙を介してコレクタ電極１２
を備えるとともに、上記多層構造層をエミッタ電極１１
の直下の領域に、または、該領域のみならず、エミッタ
電極１１とコレクタ電極１２との間隙の一部にまで伸ば
した領域に設けることとすれば、エミッタ電極幅が実質
的に小さくなり、単一ピーク電流特性が得やすくなり、
あるいはさらに電極間抵抗を低減できる利点がある。

【００１７】

【作用】以下、本発明の第一の実施例の断面図の図１を
引用して作用を説明する。本発明で、基板と該ｎ型Ｉｎ
ＧａＡｓ層３の間に、アンドープＩｎＡｌＡｓ層２を挿
入することは、電子が基板側に洩れることを防止する障
壁を設けることとなり、電子をｎ型ＩｎＧａＡｓ層３内
に確実に閉じこめることにより、ｎ型ＩｎＧａＡｓ層３
中を横方向に流れる電子に対するピンチオフ効果を強め
ることが可能になる。つまり、これにより、後述で詳述
するピンチオフ電圧以上の電圧を印加した場合の電流増
大を十分に抑制することができ、単一のピーク電流特性
を持つ電流電圧特性を実現しやすくすることになる。

【００１８】次に、エミッタ電極の大きさに対応する、
ｎ型ＩｎＧａＡｓ層３の厚さ、不純物濃度に関する条件
について以下に概念的に述べる。なお、本発明の作用を
説明する上で重要なのは、エミッタ電極１１の直下の部
分であるので、以下では、その部分についてのみ説明す
る。例えば層３はエミッタ電極の直下だけでなくコレク
タ電極１２の下まで伸びているが、以下の説明ではエミ
ッタ電極１１の直下の部分についてのみ説明する。層３
の他の部分では抵抗値が十分小さいため電圧降下がゼ
ロ、すなわち、電位が一定とみなして大きな間違いはな
い。本発明では、第一の従来技術と異なり、ｎ型ＩｎＧ
ａＡｓ層３の抵抗を無制限に小さく選ぶことはしない。
このため、エミッタ電極１１を接地しコレクタ電極１２
に正の電圧を印加すると、ｎ型ＩｎＧａＡｓ層３の内部
に横方向の電界、すなわち、電位分布が発生する。該ｎ
型ＩｎＧａＡｓ層３中を横方向に流れる電流に対するチ
ャネル開口は、該層３の横方向の各位置において、その
位置の該ｎ型ＩｎＧａＡｓ層３の電位によって定まる。
ここで電位とは、接地したエミッタ電極に対する電位を
いう。チャネル開口は、該電位が増大すると単調に減少
する。該電位は、エミッタ電極からコレクタ電極に向か
う方向に単調に増大するため、チャネル開口はエミッタ
電極直下のコレクタ電極に近い端で最小となる。

【００１９】以下では、エミッタ電極の大きさを所与と
したときに、該ｎ型ＩｎＧａＡｓ層３の膜厚、および不
純物濃度が電流電圧特性に与える影響を、三つの場合、
「場合Ａ」、「場合Ｂ」、「場合Ｃ」に分類して述べ
る。第一に、該ｎ型ＩｎＧａＡｓ層３の膜厚、および不
純物濃度が十分小さい場合について述べる「場合Ａ」。
エミッタ電極を接地した状態で、コレクタ電極に印加す
る電圧を零ボルトから徐々に正方向に増大すると、電圧
が十分小さい間は、エミッタ電極とコレクタ電極間に流
れる電流は、印加電圧とともに単調に増大する。印加電
圧をさらに大きくして行くと、ある印加電圧を境に印加
電圧をそれ以上増大しても電流は変化しなくなる。これ
は、エミッタ電極直下のｎ型ＩｎＧａＡｓ層３のコレク
タ電極に近い端で、チャネル開口が限界まで縮小する
（ピンチオフする）ためである。この境となる電圧をピ
ンチオフ電圧という。ｎ型ＩｎＧａＡｓ層３の膜厚、お
よび不純物濃度は十分小さいので、この時の電流値は十
分小さい。従って、該層１０、と該層３の間に生ずる電
位差は、該層１０、９、８、７、６、５、４、３よりな
る共鳴トンネル構造のピーク電圧Ｖｐより小さい。よっ
て、この場合、共鳴トンネル構造の負性微分抵抗は、電
流電圧特性に実質上は反映しない。すなわち、電流電圧
特性は、電流が、印加電圧とともに最初は単調に増大す
るものの、ある印加電圧を境に印加電圧によらない一定
の値をとるという、電流飽和型の非線型抵抗体のものと
なる。

【００２０】第二に、ｎ型ＩｎＧａＡｓ層３の膜厚、お
よび不純物濃度が十分大きい場合について述べる「場合
Ｂ」。この場合は、第一の従来例と近い。従って、電流
電圧特性は概ね図７と同様になる。すなわち、印加電圧
を増大してゆくと、電流は極大値、極小値を順に経たの
ち単調に増大してゆく。ｎ型ＩｎＧａＡｓ層３の膜厚、
および不純物濃度が十分大きいため、層１０と層３の間
に生ずる電位差が、層１０、９、８、７、６、５、４、
３よりなる共鳴トンネル構造のヴァレイ電圧より大きく
なっても、ｎ型ＩｎＧａＡｓ層３がピンチオフしないた
めである。しかし、該ｎ型ＩｎＧａＡｓ層３は、結局は
ある印加電圧でピンチオフし、電流値はこの印加電圧以
上の電圧を印加してもほとんど増大しなくなる。従っ
て、電流電圧特性は、電流が印加電圧とともに最初は単
調に増大し、極大値をとった後に単調に減少し、極小値
をとった後に再び単調に増大し、結局はある一定値をと
るというものになる。

【００２１】第三に、ｎ型ＩｎＧａＡｓ層３の膜厚、お
よび不純物濃度が第一の場合ほどには小さくなく、か
つ、第二の場合ほどには大きくない場合について述べる
「場合Ｃ」。この場合には、電流電圧特性は、電流が印
加電圧とともに最初は単調に増大し、極大値を経た後、
単調に減少し、極小値を経た後、やや増加はするもの
の、実質上極小値と見做せる値に留まるというものにな
る。すなわち、単一ピーク型の電流電圧特性が実現でき
る。

【００２２】以上から、エミッタ電極の大きさを所与と
した時、ｎ型ＩｎＧａＡｓ層３の厚さ、および不純物濃
度が、第三の場合「場合Ｃ」の条件を満たすとき、単一
ピーク型の電流電圧特性が得られることがわかる。エミ
ッタ電極の大きさが異なれば、上記条件を満たす、ｎ型
ＩｎＧａＡｓ層３の厚さ、および不純物濃度の具体的な
値は異なるが、基本的な考え方は変化しない。

【００２３】単一ピーク型の電流電圧特性が得られるた
めの、ｎ型ＩｎＧａＡｓ層３の厚さ、および不純物濃度
の具体的な値は、詳細な計算により求められる。以下
に、本発明の電流電圧特性の計算例を示す。計算は、共
鳴トンネル構造中を縦方向に流れる共鳴トンネル電流と
ｎ型ＩｎＧａＡｓ層３中を横方向に流れる電流の双方を
考慮した一次元分布定数解析により行なった。用いたパ
ラメータは表２のとおりである。なお、同表中のＰ／Ｖ
比とは、ピーク電流とヴァレイ電流との比をいう。

【００２４】

【表２】

【００２５】エミッタ電極の幅を０．２８μｍに固定
し、ｎ型ＩｎＧａＡｓ層のコレクタ層３の不純物濃度を
１×１０¹⁸個／ｃｍ³に固定した場合の、本発明の電流
電圧特性を図１０ａに示す。ｎ型ＩｎＧａＡｓ層３の厚
さが４０ｎｍから４４ｎｍの間の場合には、良好な単一
ピーク型の特性が得られることがわかる。コレクタ層の
厚さが４４ｎｍ以上のときには、上述の「場合Ｂ」に相
当し、単一ピーク型の良好な特性は得られず、また、コ
レクタ層の厚さが４０ｎｍ以下のときには、上述の「場
合Ａ」に相当して、単一ピーク型の特性は得られず、電
流電圧特性は、飽和型の非線型抵抗と同様の特性とな
る。ｎ型ＩｎＧａＡｓ層のコレクタ層３の膜厚を４０ｎ
ｍに固定し、不純物濃度を１×１０¹⁸個／ｃｍ³に固定
してエミッタ電極の幅をパラメータとした場合の、本発
明の電流電圧特性を図１０ｂに示す。エミッタ電極の幅
が０．２８μｍ以下の場合には、該電極幅の広い範囲に
わたって良好な単一ピーク型の特性が得られることがわ
かる。該電極幅が０．３２μｍのときには、上述の「場
合Ａ」に相当して、単一ピーク型の特性は得られず、電
流電圧特性は、飽和型の非線型抵抗と同様の特性とな
る。

【００２６】図１０の例では、エミッタ電極の幅が０．
２８μｍ以下の大きさに対応して、コレクタ層３の膜厚
が４０ｎｍで、不純物濃度が１×１０¹⁸個／ｃｍ³であ
る場合は、エミッタ層とコレクタ層との間に生ずる電位
差と、エミッタ層とコレクタ層間の共鳴トンネル構造の
電流電圧特性のヴァレイ電圧とがほぼ等しい状態でコレ
クタ層がピンチオフしていることを意味し、これによ
り、素子の電流電圧特性が単一のピークを持ち、印加電
圧がヴァレイ電圧より大きいときの電流の増大を十分抑
制することができることになる。そしてこれにより、設
計余裕や製作余裕の大きな半導体機能素子電子回路の実
現に資することが可能になる。

【００２７】ここに挙げた計算結果はあくまで一例であ
って、ここのパラメータの値には絶対的な意味はなく、
一つの近似的な結果と考えるべきものである。より詳細
かつ厳密な計算を実行すれば細部につき多少異なった結
果が得られることは十分にあり得る。しかし、定性的に
は、ここで述べた結果が変更を受けることはない。

【００２８】本計算で用いた、ｎ型ＩｎＧａＡｓ層３の
不純物濃度、共鳴トンネル構造のパラメータ（ピーク電
流密度、ピーク電圧、ヴァレイ電圧、Ｐ／Ｖ比）等は、
あくまで一例であり、他のパラメータ値でも同様の特性
が得られることは勿論言うまでもない。従って、本特許
がこれらのパラメータ値に限定されるものでないことは
言うまでもない。

【００２９】

【実施例】本発明の最も典型的な第一の実施例の断面図
を図１に示した。本発明の特性上の基本的な特徴は、電
流電圧特性が単一のピークを持ち、印加電圧がヴァレイ
電圧より大きいときの電流がピーク電流値以下の十分小
さな値に抑制可能な点である。この点で、本発明は従来
の技術と異なる。また、図１の本発明の構造上の基本的
な特徴は、図６の第一の従来技術との比較で述べると、
（１）エミッタ電極の幅に対応し、ｎ型ＩｎＧａＡｓ層
のコレクタ層３の厚さ、およびその不純物濃度を、エミ
ッタ層とコレクタ層間の電位差がヴァレイ電圧とほぼ等
しい電圧でコレクタ層がピンチオフするよう選択してい
る点、および（２）基板と該ｎ型ＩｎＧａＡｓ層３の間
に、アンドープＩｎＡｌＡｓ層２が挿入されている点、
の二点である。これら以外の点では、図６、および表１
に示した第一の従来技術と同じである。

【００３０】使用する半導体多層構造の一例を表３に示
す。この半導体多層構造は例えば分子線エピタキシ法
（ＭＢＥ）で成長可能である。

【００３１】

【表３】

【００３２】動作原理については、前項の中で説明した
通りである。

【００３３】本発明では、コレクタ層の膜厚と不純物濃
度の設定値は、３ミクロン以下のエミッタ電極幅に対し
て、膜厚は３００ナノメータ以下、不純物濃度は５×１
０¹⁸ｃｍ~³以下の大きさを有する。

【００３４】図２に本発明の第二の実施例の断面図を示
す。本実施例は次の一点を除いて第一の実施例と同じで
ある。すなわち、第一の実施例では該層１０、９、８、
７、６、５、４が該エミッタ電極１１の直下の領域にの
み存在するが、第二の実施例では、該層１０、９、８、
７、６、５、４が該エミッタ電極１１の直下の領域のみ
でなく、該エミッタ電極と該コレクタ電極１２の間の領
域まで含めた領域に存在する。但し、該層１０、９、
８、７、６、５、４は、該コレクタ電極の手前で途切れ
ており、該コレクタ電極１２と接することはない。本実
施例では、エミッタ電極の幅は、実質上、該層１０、
９、８、７、６、５、４の幅と考えて差し支えない。該
層１０、９の抵抗率を十分小さく選んであるため、該エ
ミッタ電極の直下でない領域の該層１０、９の電位も、
該エミッタ電極の直下の領域の該層１０、９の電位と等
しいと見做せるためである。この実施例の特長は次のと
おりである。すなわち、該エミッタ電極と、該コレクタ
電極の距離が、実質上、第一の実施例に比べて小さくで
きるため、該エミッタ電極と該コレクタ電極の間に存在
する寄生抵抗を小さくできる。

【００３５】図３に本発明の第三の実施例の断面図を示
す。本実施例は、コレクタ電極が、エミッタ電極の片側
だけでなく、両側に設けられている点でのみ、第一の実
施例と異なる。本実施例の長所は次のとおりである。す
なわち、本実施例は左右対称なため、エミッタ電極から
流入する電子は、対称面の右側では右側のコレクタ電極
１２へ、対称面の左側では左側のコレクタ電極１３へ流
入する。ところで、対称面の右側の電位／電流分布は、
図１の第一の実施例でエミッタ電極の幅を二分の一にし
たときの電位／電流分布と同じである。従って、本実施
例では、第一の実施例でエミッタ電極幅を二分の一にし
たときと同様の電流電圧特性が得られる。ところで、前
項の図１０の説明で述べたように、本発明で良好な単一
ピーク型の電流電圧特性を得るためにはエミッタ電極の
幅を十分小さくする必要がある。本実施例は、エミッタ
電極の実質的な幅が実質的に小さい素子を容易に作製可
能という長所をもつ。

【００３６】図４に本発明の第四の実施例の断面図を示
す。本実施例は、次の一点を除いて第三の実施例と同じ
である。すなわち、第三の実施例では該層１０、９、
８、７、６、５、４が該エミッタ電極１１の直下の領域
にのみ存在するが、本実施例では、該層１０、９、８、
７、６、５、４が該エミッタ電極１１の直下の領域のみ
でなく、該エミッタ電極１１と該コレクタ電極１２、ま
たは１３の間の領域まで含めた領域に存在する。但し、
該層１０、９、８、７、６、５、４は、該コレクタ電極
１２、または１３の手前で途切れており、該コレクタ電
極と接することはない。本実施例では、エミッタ電極の
幅は、実質上、該層１０、９、８、７、６、５、４の幅
と考えて差し支えない。該層１０、９の抵抗率を十分小
さく選んであるため、該エミッタ電極の直下でない領域
の該層１０、９の電位も、該エミッタ電極の直下の領域
の該層１０、９の電位と等しいと見做せるためである。
本実施例の長所は、第二の実施例の説明で述べたのと同
様に寄生抵抗が低減できることにある。

【００３７】以上、第一、第二、第三、第四の実施例に
ついて説明したが、これらの実施例で層１０、８、４は
必ずしも必須ではない。これらの層がなくても、本発明
は原理的に動作可能である。従って、これらの層の一部
または全部を除去したものも、実施例に含まれることは
言うまでもない。但し、第一、第二、第三、第四の実施
例でこれらの層を設けたのは、層１０は、エミッタ電極
とのオーミック接触を改善するため、層８、４は、共鳴
トンネル構造を再現良く作製する上で有益なためであ
る。

【００３８】図５に本発明の第五の実施例を示す。本実
施例は次の諸点を除いて第一の実施例と同じである。す
なわち、層４が除去されており、ｎ型ＩｎＧａＡｓ層３
の代わりにアンドープＩｎＧａＡｓ層１６が設けられて
おり、該アンドープ層１６とアンドープＩｎＡｌＡｓ層
２の間に、ｎ型ＩｎＡｌＡｓ層１４と、アンドープＩｎ
ＡｌＡｓ層のバリヤ層１５が挿入されている点を除い
て、第一の実施例と同じである。本実施例では、アンド
ープＩｎＡｌＡｓ層２上の、ｎ型ＩｎＡｌＡｓ層１４、
アンドープＩｎＡｌＡｓ層のバリヤ層１５、アンドープ
ＩｎＧａＡｓ層１６により形成される逆ＨＥＭＴ構造に
より、アンドープＩｎＧａＡｓ層１６中に２次元電子ガ
スが蓄積され、これが、アンドープＩｎＧａＡｓ層１６
中の横方向の電流を担う。つまり、第一の実施例におけ
る、ｎ型ＩｎＧａＡｓ層３中の電子と同様の役割を担
う。

【００３９】本実施例の動作原理は第一の実施例と本質
的に同じである。但し、本実施例においては、ｎ型Ｉｎ
ＡｌＡｓ層１４の膜厚と不純物濃度を次のように選択す
る。すなわち、上記エミッタ電極１１の幅に対応し、上
記逆ヘムト構造内のｎ型半導体のバリヤ層１４の厚さお
よび不純物濃度を、エミッタ電極１１から流入する電子
がエミッタキャップ層１０およびエミッタ層９と上記多
層構造層８〜５および逆ヘムト構造内のアンドープ半導
体層１６中の２次元電子ガス層を介してコレクタ電極１
２に到達する過程で、上記エミッタキャップ層１０およ
びエミッタ層９と逆ヘムト構造内のアンドープ半導体層
１６中の２次元電子ガス層との間に生ずる電位差が、上
記エミッタキャップ層１０およびエミッタ層９と逆ヘム
ト構造内のアンドープ半導体層１６中の２次元電子ガス
層の間の共鳴トンネル構造の電流電圧特性のヴァレイ電
圧に同等となるとき、上記逆ヘムト構造内のアンドープ
半導体層１６中の２次元電子ガス層がピンチオフするよ
う選択する。

【００４０】ｎ型ＩｎＡｌＡｓ層１４、アンドープＩｎ
ＡｌＡｓ層のバリヤ層１５、アンドープＩｎＧａＡｓ層
１６の各々の膜厚の例は２０ｎｍ、２ｎｍ、１５ｎｍで
ある。またｎ型ＩｎＡｌＡｓ層１４の不純物濃度の例は
２×１０¹⁸個／ｃｍ³である。

【００４１】本実施例の長所はアンドープＩｎＧａＡｓ
層１６中の２次元電子ガスの移動度が、ｎ型ＩｎＧａＡ
ｓ層３中の電子の移動度より大きいため、本実施例の方
が第一の実施例よりも寄生抵抗が小さい点である。

【００４２】第一の実施例から、第二、第三、第四の実
施例が派生したように、第五の実施例からも相当する実
施例が派生する。また、この場合の逆ヘムト構造内のｎ
型半導体層の膜厚と不純物濃度について設定値も、３ミ
クロン以下のエミッタ電極幅に対して、膜厚は３００ナ
ノメータ以下、不純物濃度は５×１０¹⁸ｃｍ~³以下の大
きさを有することは前記したところと同様である。これ
らも、本特許の実施例として含まれることは言うまでも
ない。

【００４３】以上では、ＩｎＧａＡｓ／ＩｎＡｌＡｓ／
ＡｌＡｓ系の材料系による実施例を示したが、ＩｎＧａ
ＡｓをＧａＡｓに置き換え、ＩｎＡｌＡｓをＡｌＧａＡ
ｓに置き換えた、ＧａＡｓ／ＡｌＧａＡｓ／ＡｌＡｓ系
の材料系を用いても同様の特性は実現可能である。これ
らも本特許の実施例に含まれることは勿論である。

【００４４】さらに以上では、半導体層の導電型につい
てｎ型のものを扱ったが、異なる導電型の場合として上
述中の「ｎ型」を「ｐ型」に置き換え、説明中の「電
子」を「正孔」に置き換えても同様な効果を実現でき
る。

【００４５】

【発明の効果】以上述べたように、本発明では、電流電
圧特性が単一のピークを持ち、印加電圧がヴァレイ電圧
より大きいときの電流の増大が十分に抑制された半導体
機能素子を提案した。本発明を、半導体機能素子電子回
路に適用すれば、消費電力が小さく、かつ、設計余裕／
製作余裕の大きな回路を実現可能となる。

【図面の簡単な説明】

【図１】本発明の典型である、第一の実施例の断面図。

【図２】第二の実施例の断面図。

【図３】第三の実施例の断面図。

【図４】第四の実施例の断面図。

【図５】第五の実施例の断面図。

【図６】第一の従来技術例の断面図。

【図７】第一の従来技術例の特性例。

【図８】第二の従来技術例の回路図。

【図９】第二の従来技術例の特性図。

【図１０】本発明の特性の計算結果を示す図。

【符号の説明】

１…半絶縁性ＩｎＰ基板２…アンドープＩｎＡｌＡｓ層３…ｎ型ＩｎＧａＡｓ層４…アンドープＩｎＧａＡｓ層５…アンドープＡｌＡｓ層６…アンドープＩｎＧａＡｓ層７…アンドープＡｌＡｓ層８…アンドープＩｎＧａＡｓ層９…ｎ型ＩｎＧａＡｓ層１０…高濃度ｎ型ＩｎＧａＡｓ層１１…エミッタ電極１２…コレクタ電極１３…追加されたコレクタ電極１４…ｎ型ＩｎＡｌＡｓ層１５…アンドープＩｎＡｌＡｓ層１６…アンドープＩｎＧａＡｓ層

Claims

【特許請求の範囲】

【請求項１】半絶縁性半導体基板上のｎ型のコレクタ層
の一部の上に、ウエル層を挟む複数のバリヤ層からなる
二重障壁構造を含む多層構造層と、またその上にｎ型の
エミッタ層を形成し、かつ上記コレクタ層とエミッタ層
の上にそれぞれコレクタ電極とエミッタ電極を形成した
共鳴トンネル構造を有する半導体機能素子において、上記半絶縁性半導体基板と上記コレクタ層との間に不純
物元素を添加しないアンドープ半導体のバリヤ層を設け
た構造を備えるとともに、上記エミッタ電極の幅に対応し、上記コレクタ層の厚さ
および不純物濃度は、エミッタ電極から流入する電子が
エミッタ層と上記多層構造層およびコレクタ層を介して
コレクタ電極に到達する過程で、上記エミッタ層とコレ
クタ層との間に生ずる電位差が、上記エミッタ層とコレ
クタ層間の共鳴トンネル構造の電流電圧特性のヴァレイ
電圧に同等となるとき、上記コレクタ層がピンチオフす
るよう選択するものであることを特徴とする半導体機能
素子。
【請求項２】半絶縁性半導体基板上に形成した第１の半
導体層の一部の上に、ウエル層を挟む複数のバリヤ層か
らなる二重障壁構造を含む多層構造層と、またその上に
ｎ型のエミッタ層を形成し、かつ上記第１の半導体層と
エミッタ層の上にそれぞれコレクタ電極とエミッタ電極
を形成した共鳴トンネル構造を有する半導体機能素子に
おいて、上記第１の半導体層として、不純物元素を添加しないア
ンドープ半導体のバリヤ層と、該バリヤ層の上に、ｎ型
半導体のバリヤ層およびアンドープ半導体のバリヤ層と
アンドープ半導体層からなる逆ヘムト（ＨＥＭＴ）構造
を備えるとともに、上記エミッタ電極の幅に対応し、上記逆ヘムト構造内の
ｎ型半導体のバリヤ層の厚さおよび不純物濃度は、エミ
ッタ電極から流入する電子がエミッタ層と上記多層構造
層および逆ヘムト構造内のアンドープ半導体層中の２次
元電子ガス層を介してコレクタ電極に到達する過程で、
上記エミッタ層と逆ヘムト構造内のアンドープ半導体層
中の２次元電子ガス層との間に生ずる電位差が、上記エ
ミッタ層と逆ヘムト構造内のアンドープ半導体層中の２
次元電子ガス層の間の共鳴トンネル構造の電流電圧特性
のヴァレイ電圧に同等となるとき、上記逆ヘムト構造内
のアンドープ半導体層中の２次元電子ガス層がピンチオ
フするよう選択するものであることを特徴とする半導体
機能素子。
【請求項３】請求項１または請求項２記載の半導体機能
素子において、上記コレクタ層または上記逆ヘムト構造
内のｎ型半導体層の膜厚と不純物濃度の設定値は、３ミ
クロン以下のエミッタ電極幅に対して、膜厚は３００ナノメータ以下、不純物濃度は５×１０¹⁸ｃｍ~³以下の大きさを有するも
のであることを特徴とする半導体機能素子。
【請求項４】請求項１から請求項３の何れかに記載の半
導体機能素子において、上記半絶縁性半導体基板上に形
成したアンドープ半導体のバリヤ層、その上の順次、コ
レクタ層、二重障壁構造としての複数の同じ材料のバリ
ヤ層とこれに挟まれたウエル層、ならびにエミッタ層は
それぞれＩｎＡｌＡｓ、ＩｎＧａＡｓ、ＡｌＡｓ、Ｉｎ
ＧａＡｓ、ＩｎＧａＡｓであり、また上記逆ヘムト構造
内のｎ型半導体のバリヤ層はＩｎＡｌＡｓおよびアンド
ープ半導体のバリヤ層、アンドープ半導体層は各々Ｉｎ
ＡｌＡｓ、ＩｎＧａＡｓからなることを特徴とする半導
体機能素子。
【請求項５】請求項１から請求項３の何れかに記載の半
導体機能素子において、上記半絶縁性半導体基板上に形
成したアンドープ半導体のバリヤ層、その上の順次、コ
レクタ層、二重障壁構造としての複数の同じ材料のバリ
ヤ層とこれに挟まれたウエル層、ならびにエミッタ層は
それぞれＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＧａＡ
ｓ、ＧａＡｓであり、また上記逆ヘムト構造内のｎ型半
導体のバリヤ層はＡｌＧａＡｓおよびアンドープ半導体
のバリヤ層、アンドープ半導体層は各々ＡｌＧａＡｓ、
ＧａＡｓからなることを特徴とする半導体機能素子。
【請求項６】請求項１から請求項５の何れかに記載の半
導体機能素子において、上記二重障壁構造を含む多層構
造層を、上記エミッタ電極の直下の領域のみならず、上
記エミッタ電極と上記コレクタ電極との間隙の一部にま
で伸ばした領域に設けることを特徴とする半導体機能素
子。
【請求項７】請求項１から請求項５の何れかに記載の半
導体機能素子において、上記二重障壁構造を含む多層構
造層の領域の両側に間隙を介して上記コレクタ電極を備
えるとともに、上記多層構造層を上記エミッタ電極直下
の領域に、または、該領域のみならず、上記エミッタ電
極とコレクタ電極との間隙の一部にまで伸ばした領域に
設けることを特徴とする半導体機能素子。