JPH0945922A - 多結晶シリコン膜の形成方法 - Google Patents
多結晶シリコン膜の形成方法Info
- Publication number
- JPH0945922A JPH0945922A JP19204495A JP19204495A JPH0945922A JP H0945922 A JPH0945922 A JP H0945922A JP 19204495 A JP19204495 A JP 19204495A JP 19204495 A JP19204495 A JP 19204495A JP H0945922 A JPH0945922 A JP H0945922A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- forming
- temperature
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 気相からの堆積法を用いるＣＶＤ法等に比べ
容易かつ確実な多結晶シリコン膜の形成方法及び、容易
かつ確実な多結晶シリコン薄膜トランジスタの形成方法
を提供する。 【解決手段】 基板上に液体状の水素化珪素を塗布した
後、昇温過程を含む熱履歴を経させ、塗布膜内で分解反
応させることにより形成したａ−Ｓｉ膜にエネルギービ
ームを照射して多結晶シリコン膜を形成する。または、
多結晶シリコン薄膜トランジスタの形成工程において基
板上に液体状の水素化珪素を塗布した後、昇温過程を含
む熱履歴を経させ、塗布膜内で分解反応させることによ
り形成したａ−Ｓｉ膜にエネルギービームを照射して多
結晶シリコン薄膜トランジスタを形成する。
容易かつ確実な多結晶シリコン膜の形成方法及び、容易
かつ確実な多結晶シリコン薄膜トランジスタの形成方法
を提供する。 【解決手段】 基板上に液体状の水素化珪素を塗布した
後、昇温過程を含む熱履歴を経させ、塗布膜内で分解反
応させることにより形成したａ−Ｓｉ膜にエネルギービ
ームを照射して多結晶シリコン膜を形成する。または、
多結晶シリコン薄膜トランジスタの形成工程において基
板上に液体状の水素化珪素を塗布した後、昇温過程を含
む熱履歴を経させ、塗布膜内で分解反応させることによ
り形成したａ−Ｓｉ膜にエネルギービームを照射して多
結晶シリコン薄膜トランジスタを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜半導体素子に用
いられる多結晶シリコン（以下「ｐｏｌｙ−Ｓｉ」と略
称する。）の形成方法、また前記ｐｏｌｙ−Ｓｉ膜をア
クティブマトリックス型の液晶ディスプレイ（Liquid C
rystal Display: 以下、「ＬＣＤ」と略称する。）を構
成するための電界効果型の薄膜トランジスタ（Thin Fil
m Transistor：以下、「ＴＦＴ」と略称する。）のチャ
ネル半導体層に用いた多結晶シリコン薄膜トランジスタ
の形成方法に関するものである。
いられる多結晶シリコン（以下「ｐｏｌｙ−Ｓｉ」と略
称する。）の形成方法、また前記ｐｏｌｙ−Ｓｉ膜をア
クティブマトリックス型の液晶ディスプレイ（Liquid C
rystal Display: 以下、「ＬＣＤ」と略称する。）を構
成するための電界効果型の薄膜トランジスタ（Thin Fil
m Transistor：以下、「ＴＦＴ」と略称する。）のチャ
ネル半導体層に用いた多結晶シリコン薄膜トランジスタ
の形成方法に関するものである。
【０００２】
【従来の技術】従来、ＴＦＴのチャネル半導体膜として
用いられるシリコン薄膜としてアモルファスシリコン
（以下「ａ−Ｓｉ」という）膜やｐｏｌｙ−Ｓｉ膜等が
ある。一般にａ−Ｓｉ膜をチャネル半導体層に使用した
ＴＦＴは、ＬＣＤやイメージセンサー等に広く用いられ
ている。特にＴＦＴをスイッチング素子に用いたＬＣＤ
はノート型パソコン等に広く利用されているが、近年低
コスト化、高精細化の要求が高まっており、ｐｏｌｙ−
Ｓｉ膜をＴＦＴのチャネル半導体層に使用することが検
討されている。これにより高移動度のＴＦＴが形成で
き、ａ−Ｓｉ膜では実現できなかったドライバー内蔵型
ＬＣＤが形成でき、ＬＣＤの低コスト化が可能となる。
またｐｏｌｙ−ＳｉＴＦＴを画素用として用いた場合、
ＴＦＴを小型化できること等から高開口率のＬＣＤが形
成でき、ＬＣＤの高精細化が可能となる。
用いられるシリコン薄膜としてアモルファスシリコン
（以下「ａ−Ｓｉ」という）膜やｐｏｌｙ−Ｓｉ膜等が
ある。一般にａ−Ｓｉ膜をチャネル半導体層に使用した
ＴＦＴは、ＬＣＤやイメージセンサー等に広く用いられ
ている。特にＴＦＴをスイッチング素子に用いたＬＣＤ
はノート型パソコン等に広く利用されているが、近年低
コスト化、高精細化の要求が高まっており、ｐｏｌｙ−
Ｓｉ膜をＴＦＴのチャネル半導体層に使用することが検
討されている。これにより高移動度のＴＦＴが形成で
き、ａ−Ｓｉ膜では実現できなかったドライバー内蔵型
ＬＣＤが形成でき、ＬＣＤの低コスト化が可能となる。
またｐｏｌｙ−ＳｉＴＦＴを画素用として用いた場合、
ＴＦＴを小型化できること等から高開口率のＬＣＤが形
成でき、ＬＣＤの高精細化が可能となる。
【０００３】従来ＴＦＴにおけるチャネル半導体膜とし
て用いられるｐｏｌｙ−Ｓｉ膜の形成方法としては、
（１）熱ＣＶＤ法（Kern,Wら：J.Vac.Sci.Technol.,14
(5)巻(1977 年）第1082頁参照）、（２）ａ−Ｓｉ膜の
熱処理による固相結晶化法(Nakazawa,K ら：Jpn.J.App
l.Phys.28巻(1989 年）第569 頁参照）、または（３）
ａ−Ｓｉ膜のレーザーアニールによる結晶化法(Sameshi
ma,Tら：Jpn.J.Appl.Phys.28巻(1989 年）第1789頁参
照）等の開発が行なわれている。
て用いられるｐｏｌｙ−Ｓｉ膜の形成方法としては、
（１）熱ＣＶＤ法（Kern,Wら：J.Vac.Sci.Technol.,14
(5)巻(1977 年）第1082頁参照）、（２）ａ−Ｓｉ膜の
熱処理による固相結晶化法(Nakazawa,K ら：Jpn.J.App
l.Phys.28巻(1989 年）第569 頁参照）、または（３）
ａ−Ｓｉ膜のレーザーアニールによる結晶化法(Sameshi
ma,Tら：Jpn.J.Appl.Phys.28巻(1989 年）第1789頁参
照）等の開発が行なわれている。
【０００４】特に、ａ−Ｓｉ膜は400nm 以下の紫外光に
対しての吸収係数が大きいため、（３）の方法において
はエキシマーレーザーを用いることで基板の温度上昇を
防ぐことができ、耐熱性の低い無アルカリガラス等の基
板を使用することができる。また、前記（２）及び
（３）の方法によるｐｏｌｙ−Ｓｉ膜の形成で用いる、
ａ−Ｓｉ膜の形成方法としては、水素化珪素ガスを用い
た（Ａ）熱ＣＶＤ法（Chemical Vapor Deposition ）、
（Ｂ）プラズマＣＶＤ法（Spear,W.E.ら:Solid State C
om.,17巻(1975 年）第1193頁参照）等の利用が検討され
ている。
対しての吸収係数が大きいため、（３）の方法において
はエキシマーレーザーを用いることで基板の温度上昇を
防ぐことができ、耐熱性の低い無アルカリガラス等の基
板を使用することができる。また、前記（２）及び
（３）の方法によるｐｏｌｙ−Ｓｉ膜の形成で用いる、
ａ−Ｓｉ膜の形成方法としては、水素化珪素ガスを用い
た（Ａ）熱ＣＶＤ法（Chemical Vapor Deposition ）、
（Ｂ）プラズマＣＶＤ法（Spear,W.E.ら:Solid State C
om.,17巻(1975 年）第1193頁参照）等の利用が検討され
ている。
【０００５】（Ａ）からｐｏｌｙ−Ｓｉ膜を形成する具
体例としては、水素化珪素ガスとしてジシラン（Ｓｉ2
Ｈ6 ）を用い４００℃以上の温度でａ−Ｓｉ膜を形成し
た後、レーザー照射を行なう（Shimizu,K ら：Jpn.J.Ap
pl.Phys.30巻(1991 年）第3704頁参照）方法が、また、
（Ｂ）からｐｏｌｙ−Ｓｉ膜を形成する具体例として
は、２００〜３００℃の温度でａ−Ｓｉ膜を形成した
後、４００℃以上での熱処理を行なった後、レーザー照
射を行なう（特開平７−０６６４１５公報参照）方法が
開示されている。
体例としては、水素化珪素ガスとしてジシラン（Ｓｉ2
Ｈ6 ）を用い４００℃以上の温度でａ−Ｓｉ膜を形成し
た後、レーザー照射を行なう（Shimizu,K ら：Jpn.J.Ap
pl.Phys.30巻(1991 年）第3704頁参照）方法が、また、
（Ｂ）からｐｏｌｙ−Ｓｉ膜を形成する具体例として
は、２００〜３００℃の温度でａ−Ｓｉ膜を形成した
後、４００℃以上での熱処理を行なった後、レーザー照
射を行なう（特開平７−０６６４１５公報参照）方法が
開示されている。
【０００６】一方、前記（Ａ）、（Ｂ）に示した、従来
のＣＶＤ法以外のａ−Ｓｉ膜の形成法としては、高次の
水素化珪素を用いる熱ＣＶＤ法が有り、その具体例とし
ては、（ａ）高次水素化珪素ガスを大気圧以上の圧力下
で熱分解する方法（特公平４−６２０７３号公報参
照）、環状水素化珪素ガスを熱分解する方法（特公平５
−４６９号公報参照）、（ｂ）分岐水素化珪素を用いる
方法（特開昭６０−２６６６５号公報参照）、（ｃ）ト
リシラン以上の高次の水素化珪素ガスを４８０℃以下で
熱ＣＶＤを行なう方法（特公平５−５６８５２号公報参
照）等が開示されている。
のＣＶＤ法以外のａ−Ｓｉ膜の形成法としては、高次の
水素化珪素を用いる熱ＣＶＤ法が有り、その具体例とし
ては、（ａ）高次水素化珪素ガスを大気圧以上の圧力下
で熱分解する方法（特公平４−６２０７３号公報参
照）、環状水素化珪素ガスを熱分解する方法（特公平５
−４６９号公報参照）、（ｂ）分岐水素化珪素を用いる
方法（特開昭６０−２６６６５号公報参照）、（ｃ）ト
リシラン以上の高次の水素化珪素ガスを４８０℃以下で
熱ＣＶＤを行なう方法（特公平５−５６８５２号公報参
照）等が開示されている。
【０００７】さらに、液体状の水素化珪素を用いるａ−
Ｓｉ膜の形成法として、（ｄ）ガス状の原料を冷却した
基板上に液状化して吸着させ、化学的に活性な原子状の
水素と反応させてシリコン系の薄膜を堆積させる方法
（特開平１−２９６６１１号公報参照）等が提案されて
いるが、これら（ａ）〜（ｄ）はいずれもｐｏｌｙ−Ｓ
ｉ膜の形成で用いるａ−Ｓｉ膜の形成方法としての検討
は不十分である。
Ｓｉ膜の形成法として、（ｄ）ガス状の原料を冷却した
基板上に液状化して吸着させ、化学的に活性な原子状の
水素と反応させてシリコン系の薄膜を堆積させる方法
（特開平１−２９６６１１号公報参照）等が提案されて
いるが、これら（ａ）〜（ｄ）はいずれもｐｏｌｙ−Ｓ
ｉ膜の形成で用いるａ−Ｓｉ膜の形成方法としての検討
は不十分である。
【０００８】
【発明が解決しようとする課題】従来のＣＶＤ法
（Ａ）、（Ｂ）を用いてａ−Ｓｉ膜を形成する場合、及
びＴＦＴを製造する場合には、気相反応を用いるため
気相で粒子が発生し装置の汚染、デバイスの歩留まりが
低い、膜形成速度が小さくスループットが低い等の、
さらにプラズマＣＶＤ法においては高周波発生装置等
複雑で高価な装置が必要となる、高価な高真空装置が
必要である、等の問題点がある。
（Ａ）、（Ｂ）を用いてａ−Ｓｉ膜を形成する場合、及
びＴＦＴを製造する場合には、気相反応を用いるため
気相で粒子が発生し装置の汚染、デバイスの歩留まりが
低い、膜形成速度が小さくスループットが低い等の、
さらにプラズマＣＶＤ法においては高周波発生装置等
複雑で高価な装置が必要となる、高価な高真空装置が
必要である、等の問題点がある。
【０００９】また、従来の液体状水素化珪素を用いるａ
−Ｓｉ膜形成法（ｄ）には、原料の気化と冷却を続け
て行なうため、気化や冷却のための複雑で高価な装置が
必要であり、膜厚の制御も困難である、塗布膜への成
膜エネルギーが原子状の水素からのみ与えられるため膜
形成速度が遅くスループットが悪い、等の問題点があ
る。
−Ｓｉ膜形成法（ｄ）には、原料の気化と冷却を続け
て行なうため、気化や冷却のための複雑で高価な装置が
必要であり、膜厚の制御も困難である、塗布膜への成
膜エネルギーが原子状の水素からのみ与えられるため膜
形成速度が遅くスループットが悪い、等の問題点があ
る。
【００１０】一方、耐熱性の低い無アルカリガラス等の
基板を使用するためには、プロセスの最高温度を４００
℃以下にすることが望まれているが、ジシランを用いた
熱ＣＶＤ法では４００℃以上の分解温度が必要であり、
不可能である。
基板を使用するためには、プロセスの最高温度を４００
℃以下にすることが望まれているが、ジシランを用いた
熱ＣＶＤ法では４００℃以上の分解温度が必要であり、
不可能である。
【００１１】また、プラズマＣＶＤ法では２００℃ない
し３００℃前後の温度でａ−Ｓｉ膜を形成した後、レー
ザー照射前に４００℃以上での熱処理を行なう必要があ
る。すなわち、ａ−Ｓｉ膜を結晶化する際に、その昇温
過程においてまず水素が離脱するが、水素は４００℃前
後から抜け始め、結晶化後はほぼ０ａｔｍ％となる。プ
ラズマＣＶＤ法で２００℃ないし３００℃前後の温度で
形成したａ−Ｓｉ膜のように膜中に水素が過剰に含有す
る場合、レーザー等を照射すると、急激な昇温により水
素が突沸し、膜表面の荒れ等が発生する。これを防ぐた
めにレーザー照射前に４００℃以上での熱処理を行な
い、余分な水素を追い出すことが必要である。よって、
従来の方法では、プロセスの最高温度を４００℃未満に
下げるのは困難であった。
し３００℃前後の温度でａ−Ｓｉ膜を形成した後、レー
ザー照射前に４００℃以上での熱処理を行なう必要があ
る。すなわち、ａ−Ｓｉ膜を結晶化する際に、その昇温
過程においてまず水素が離脱するが、水素は４００℃前
後から抜け始め、結晶化後はほぼ０ａｔｍ％となる。プ
ラズマＣＶＤ法で２００℃ないし３００℃前後の温度で
形成したａ−Ｓｉ膜のように膜中に水素が過剰に含有す
る場合、レーザー等を照射すると、急激な昇温により水
素が突沸し、膜表面の荒れ等が発生する。これを防ぐた
めにレーザー照射前に４００℃以上での熱処理を行な
い、余分な水素を追い出すことが必要である。よって、
従来の方法では、プロセスの最高温度を４００℃未満に
下げるのは困難であった。
【００１２】さらに、従来のＣＶＤ法で得られたａ−Ｓ
ｉ膜では、気相中のＳｉＨn （ただし、ｎは１≦ｎ≦３
のような整数）が主な膜の前駆体となるため、膜中のＳ
ｉとＨの結合状態として、一般に１つのＳｉ原子の４本
の結合手のうち３本は他のＳｉ原子と、１本はＨと結合
している場合が多い。このため、ａ−Ｓｉ膜を結晶化す
る際の昇温過程において、まず水素が離脱した直後は、
Ｓｉ原子の３本の手はまだ他のＳｉ原子と結合している
ため、さらに溶融して再結合化する際に制限を受ける。
このため、従来のＣＶＤ法で得られたａ−Ｓｉ膜はレー
ザーアニールによりｐｏｌｙ−Ｓｉ膜化することは困難
である。
ｉ膜では、気相中のＳｉＨn （ただし、ｎは１≦ｎ≦３
のような整数）が主な膜の前駆体となるため、膜中のＳ
ｉとＨの結合状態として、一般に１つのＳｉ原子の４本
の結合手のうち３本は他のＳｉ原子と、１本はＨと結合
している場合が多い。このため、ａ−Ｓｉ膜を結晶化す
る際の昇温過程において、まず水素が離脱した直後は、
Ｓｉ原子の３本の手はまだ他のＳｉ原子と結合している
ため、さらに溶融して再結合化する際に制限を受ける。
このため、従来のＣＶＤ法で得られたａ−Ｓｉ膜はレー
ザーアニールによりｐｏｌｙ−Ｓｉ膜化することは困難
である。
【００１３】本発明は、以上の各問題点を解決するため
になされたものであり、容易かつ確実な多結晶シリコン
膜、及び多結晶シリコン薄膜トランジスタの形成方法を
提供することを目的とする。
になされたものであり、容易かつ確実な多結晶シリコン
膜、及び多結晶シリコン薄膜トランジスタの形成方法を
提供することを目的とする。
【００１４】
【課題を解決するための手段】課題を解決するため、本
発明は基板上にｐｏｌｙ−Ｓｉ膜を形成する方法におい
て、基板上にＳｉm Ｈ2m+2あるいはＳｉn Ｈ2n（ただ
し、ｍ、ｎはｍ≧５、ｎ≧４であるような整数）を含有
する液体状の水素化珪素を塗布した後、昇温過程を含む
熱履歴を経させ、塗布膜内で分解反応させることにより
形成したａ−Ｓｉ膜にレーザー等のエネルギービームを
照射して形成するように構成される。
発明は基板上にｐｏｌｙ−Ｓｉ膜を形成する方法におい
て、基板上にＳｉm Ｈ2m+2あるいはＳｉn Ｈ2n（ただ
し、ｍ、ｎはｍ≧５、ｎ≧４であるような整数）を含有
する液体状の水素化珪素を塗布した後、昇温過程を含む
熱履歴を経させ、塗布膜内で分解反応させることにより
形成したａ−Ｓｉ膜にレーザー等のエネルギービームを
照射して形成するように構成される。
【００１５】また、基板上にｐｏｌｙ−Ｓｉ膜を形成す
る方法において、ａ−Ｓｉ膜を形成する際の、昇温過程
における最高温度を５５０℃未満とするように構成して
もよい。また、基板上にｐｏｌｙ−Ｓｉ膜を形成する方
法において、エネルギービームとしてエキシマーレーザ
ーを用いるように構成してもよい。
る方法において、ａ−Ｓｉ膜を形成する際の、昇温過程
における最高温度を５５０℃未満とするように構成して
もよい。また、基板上にｐｏｌｙ−Ｓｉ膜を形成する方
法において、エネルギービームとしてエキシマーレーザ
ーを用いるように構成してもよい。
【００１６】また、基板、ゲート電極、ゲート絶縁膜、
チャネル半導体膜としての多結晶シリコン膜、ソース電
極、及びドレイン電極を有して構成される多結晶シリコ
ン薄膜トランジスタの形成方法において、前記チャネル
半導体膜としてのｐｏｌｙ−Ｓｉ膜を、前記基板上にＳ
ｉm Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、ｍ、ｎはｍ≧
５、ｎ≧４であるような整数）を含有する液体状の水素
化珪素を塗布した後、昇温過程を含む熱履歴を経させ、
塗布膜内で分解反応させることにより形成したａ−Ｓｉ
膜に、エネルギービームを照射して形成するように構成
される。
チャネル半導体膜としての多結晶シリコン膜、ソース電
極、及びドレイン電極を有して構成される多結晶シリコ
ン薄膜トランジスタの形成方法において、前記チャネル
半導体膜としてのｐｏｌｙ−Ｓｉ膜を、前記基板上にＳ
ｉm Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、ｍ、ｎはｍ≧
５、ｎ≧４であるような整数）を含有する液体状の水素
化珪素を塗布した後、昇温過程を含む熱履歴を経させ、
塗布膜内で分解反応させることにより形成したａ−Ｓｉ
膜に、エネルギービームを照射して形成するように構成
される。
【００１７】
【作用】レーザーを照射してａ−Ｓｉ膜を結晶化する際
に、その昇温過程でまず水素が離脱する。基板上にＳｉ
m Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、ｍ、ｎはｍ≧
５、ｎ≧４であるような整数）を含有する液体状の水素
化珪素を塗布した後、昇温過程を含む熱履歴を経させ、
塗布膜内で分解反応させることにより形成したａ−Ｓｉ
膜では、原料である液体状の水素化珪素が昇温過程を含
む熱履歴を経る際に、熱エネルギーにより不均化反応を
経て塗布膜内でａ−Ｓｉ膜を形成する。
に、その昇温過程でまず水素が離脱する。基板上にＳｉ
m Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、ｍ、ｎはｍ≧
５、ｎ≧４であるような整数）を含有する液体状の水素
化珪素を塗布した後、昇温過程を含む熱履歴を経させ、
塗布膜内で分解反応させることにより形成したａ−Ｓｉ
膜では、原料である液体状の水素化珪素が昇温過程を含
む熱履歴を経る際に、熱エネルギーにより不均化反応を
経て塗布膜内でａ−Ｓｉ膜を形成する。
【００１８】すなわちａ−Ｓｉ膜の形成において、昇温
の中間過程では膜中に（−ＳｉＨ2−）n （ｎは１また
はｎ≧２の整数）結合が多く存在する。すなわちこの方
法で形成したａ−Ｓｉ膜を結晶化する際の昇温過程にお
いて、まず水素が離脱した直後は、１つのＳｉの４本の
結合手のうち２本だけが他のＳｉ原子と結合している場
合が多い。このため結晶化に際しての再結合や構造緩和
が容易に起こり、結晶粒径が大きく、かつ格子欠陥の少
ないｐｏｌｙ−Ｓｉ膜を形成することができる。
の中間過程では膜中に（−ＳｉＨ2−）n （ｎは１また
はｎ≧２の整数）結合が多く存在する。すなわちこの方
法で形成したａ−Ｓｉ膜を結晶化する際の昇温過程にお
いて、まず水素が離脱した直後は、１つのＳｉの４本の
結合手のうち２本だけが他のＳｉ原子と結合している場
合が多い。このため結晶化に際しての再結合や構造緩和
が容易に起こり、結晶粒径が大きく、かつ格子欠陥の少
ないｐｏｌｙ−Ｓｉ膜を形成することができる。
【００１９】本法で得られたａ−Ｓｉ膜の結晶化の方法
として、エネルギービームを照射して行なうことができ
る。ここでいうエネルギービームとは、光エネルギーと
してａ−Ｓｉ膜に吸収され、ａ−Ｓｉ膜の結晶化を起こ
させるような光ビームを称し、一般にはレーザー光が用
いられる。特にエネルギービームとしてエキシマーレー
ザーを用いた場合、レーザー光がａ−Ｓｉ膜の表面層で
吸収されるため、基板の温度上昇を小さくでき、耐熱性
の低い無アルカリガラス等の基板を用いることができ
る。
として、エネルギービームを照射して行なうことができ
る。ここでいうエネルギービームとは、光エネルギーと
してａ−Ｓｉ膜に吸収され、ａ−Ｓｉ膜の結晶化を起こ
させるような光ビームを称し、一般にはレーザー光が用
いられる。特にエネルギービームとしてエキシマーレー
ザーを用いた場合、レーザー光がａ−Ｓｉ膜の表面層で
吸収されるため、基板の温度上昇を小さくでき、耐熱性
の低い無アルカリガラス等の基板を用いることができ
る。
【００２０】また、本法で得られたａ−Ｓｉ膜は前記で
述べた構造的特徴によりレーザー光の吸収係数が、従来
のＣＶＤ法で得られたａ−Ｓｉ膜より大きく、より効率
的に結晶化ができる。さらに、本法でａ−Ｓｉ膜を得る
際の、昇温過程における最高温度は５５０℃未満であれ
ばよいが、耐熱性の低い無アルカリガラス等の基板を用
いるために、最高温度を４００℃以下としても構わな
い。
述べた構造的特徴によりレーザー光の吸収係数が、従来
のＣＶＤ法で得られたａ−Ｓｉ膜より大きく、より効率
的に結晶化ができる。さらに、本法でａ−Ｓｉ膜を得る
際の、昇温過程における最高温度は５５０℃未満であれ
ばよいが、耐熱性の低い無アルカリガラス等の基板を用
いるために、最高温度を４００℃以下としても構わな
い。
【００２１】したがって、特にＴＦＴ製造におけるｐｏ
ｌｙ−Ｓｉ膜の形成方法として、気相からの堆積方法を
用いる従来のＣＶＤ法、あるいは従来のＣＶＤ法で得た
ａ−Ｓｉ膜をｐｏｌｙ化する方法等と比較して、容易か
つ確実な多結晶シリコン膜の形成方法、及び多結晶シリ
コン薄膜トランジスタの形成方法を提供することができ
る。
ｌｙ−Ｓｉ膜の形成方法として、気相からの堆積方法を
用いる従来のＣＶＤ法、あるいは従来のＣＶＤ法で得た
ａ−Ｓｉ膜をｐｏｌｙ化する方法等と比較して、容易か
つ確実な多結晶シリコン膜の形成方法、及び多結晶シリ
コン薄膜トランジスタの形成方法を提供することができ
る。
【００２２】以下、図面に基づき本発明を説明する。図
１は本発明のｐｏｌｙ−Ｓｉ膜の前段階のａ−Ｓｉ膜を
形成するためのａ−Ｓｉ膜形成装置の構成を示す図であ
る。図１に示すように、このａ−Ｓｉ膜形成装置１００
は、液塗布室１０１と、薄膜形成室１０２を備えてお
り、これらは基板１０５を搬送可能な搬送路１０３と搬
送路１０３を開閉可能なゲートバルブ１０３Ｇにより接
続されている。基板１０５は基板そのものの他に、基板
上にゲート電極、ゲート絶縁膜、あるいはソース電極及
びドレイン電極等が既に形成されているものも含まれ
る。
１は本発明のｐｏｌｙ−Ｓｉ膜の前段階のａ−Ｓｉ膜を
形成するためのａ−Ｓｉ膜形成装置の構成を示す図であ
る。図１に示すように、このａ−Ｓｉ膜形成装置１００
は、液塗布室１０１と、薄膜形成室１０２を備えてお
り、これらは基板１０５を搬送可能な搬送路１０３と搬
送路１０３を開閉可能なゲートバルブ１０３Ｇにより接
続されている。基板１０５は基板そのものの他に、基板
上にゲート電極、ゲート絶縁膜、あるいはソース電極及
びドレイン電極等が既に形成されているものも含まれ
る。
【００２３】液塗布室１０１には、基板１０５を載置し
回転させながら水素化珪素液を塗布するためのスピナー
１０４が設置されている。スピナー１０４は、回転軸１
０４Ａにより回転駆動可能なように構成されている。
回転させながら水素化珪素液を塗布するためのスピナー
１０４が設置されている。スピナー１０４は、回転軸１
０４Ａにより回転駆動可能なように構成されている。
【００２４】また、液塗布室１０１には、室内に水素化
珪素液を送る水素化珪素液パイプ１０７と、開閉により
液供給量の調節を行うための水素化珪素液調節バルブ１
０７Ｖと、水素化珪素液量計１０７Ｍからなる水素化珪
素導入系が設けられるほか、室内に不活性ガスを送る不
活性ガスパイプ１０８と開閉によりガス供給量の調節を
行なうための不活性ガス調節バルブ１０８Ｖと、不活性
ガス流量計１０８Ｍからなる不活性ガス導入系が設けら
れ、さらに排気パイプ１１０と排気バルブ１１０Ｖから
なる排気系が設けられている。
珪素液を送る水素化珪素液パイプ１０７と、開閉により
液供給量の調節を行うための水素化珪素液調節バルブ１
０７Ｖと、水素化珪素液量計１０７Ｍからなる水素化珪
素導入系が設けられるほか、室内に不活性ガスを送る不
活性ガスパイプ１０８と開閉によりガス供給量の調節を
行なうための不活性ガス調節バルブ１０８Ｖと、不活性
ガス流量計１０８Ｍからなる不活性ガス導入系が設けら
れ、さらに排気パイプ１１０と排気バルブ１１０Ｖから
なる排気系が設けられている。
【００２５】また、薄膜形成室１０２には、室内に不活
性ガスを送る不活性ガスパイプ１０９と、開閉によりガ
ス供給量の調節を行うための不活性ガス調節バルブ１０
９Ｖと、不活性ガス流量計１０９Ｍからなる不活性ガス
導入系が設けられ、さらに排気パイプ１１１と排気バル
ブ１１１Ｖからなる排気系が設けられている。また、薄
膜形成室１０２には、基板１０５を載置するための基板
台１０６が設けられている。
性ガスを送る不活性ガスパイプ１０９と、開閉によりガ
ス供給量の調節を行うための不活性ガス調節バルブ１０
９Ｖと、不活性ガス流量計１０９Ｍからなる不活性ガス
導入系が設けられ、さらに排気パイプ１１１と排気バル
ブ１１１Ｖからなる排気系が設けられている。また、薄
膜形成室１０２には、基板１０５を載置するための基板
台１０６が設けられている。
【００２６】次に、ａ−Ｓｉ膜形成装置１００における
ａ−Ｓｉ膜の形成方法について説明する。まず、基板１
０５をスピナー１０４上に固定し、不活性ガスパイプ１
０８と排気パイプ１１０とを併用して液塗布室１０１内
の空気を不活性ガスで置換する。その後、水素化珪素液
量計１０７Ｍにより監視しながら所定量の水素化珪素液
を直下の基板１０５上に滴下する。その後、スピナー１
０４を所定の回転数、および所定時間回転させ、基板１
０５表面に所定の水素化珪素塗布膜を形成する。
ａ−Ｓｉ膜の形成方法について説明する。まず、基板１
０５をスピナー１０４上に固定し、不活性ガスパイプ１
０８と排気パイプ１１０とを併用して液塗布室１０１内
の空気を不活性ガスで置換する。その後、水素化珪素液
量計１０７Ｍにより監視しながら所定量の水素化珪素液
を直下の基板１０５上に滴下する。その後、スピナー１
０４を所定の回転数、および所定時間回転させ、基板１
０５表面に所定の水素化珪素塗布膜を形成する。
【００２７】次に、不活性ガスパイプ１０９と排気パイ
プ１１１とを併用して薄膜形成室１０２内の空気を不活
性ガスで置換する。その後、水素化珪素液が塗布された
基板１０５は、搬送路１０３とゲートバルブ１０３Ｇを
通って薄膜形成室１０２内へ搬送され、基板台１０６上
に載置され保持される。
プ１１１とを併用して薄膜形成室１０２内の空気を不活
性ガスで置換する。その後、水素化珪素液が塗布された
基板１０５は、搬送路１０３とゲートバルブ１０３Ｇを
通って薄膜形成室１０２内へ搬送され、基板台１０６上
に載置され保持される。
【００２８】基板台１０６にはヒーター等の図示しない
加熱手段が設けられており、所定の基板温度に到達する
まで昇温され保持される。所定の基板温度に到達した後
は加熱を停止し、基板１０５は室温付近にまで降温され
る。その後、基板１０５は薄膜形成室１０２から取り出
されるか、あるいは、次の処理工程等へと搬送される
が、その前に、不活性ガスパイプ１０９と排気パイプ１
１１とを併用し、薄膜形成室１０２内に残留している水
素化珪素等の未反応の原料を排出しつつ室内を不活性ガ
スで置換する。
加熱手段が設けられており、所定の基板温度に到達する
まで昇温され保持される。所定の基板温度に到達した後
は加熱を停止し、基板１０５は室温付近にまで降温され
る。その後、基板１０５は薄膜形成室１０２から取り出
されるか、あるいは、次の処理工程等へと搬送される
が、その前に、不活性ガスパイプ１０９と排気パイプ１
１１とを併用し、薄膜形成室１０２内に残留している水
素化珪素等の未反応の原料を排出しつつ室内を不活性ガ
スで置換する。
【００２９】以上の工程により、基板１０５上に液体状
の水素化珪素を塗布した後、加熱手段により昇温し、昇
温過程を含む熱履歴を経させて塗布膜内で分解反応をさ
せ、基板１０５上にｐｏｌｙ−Ｓｉ膜の前段階のａ−Ｓ
ｉ膜を形成することができる。
の水素化珪素を塗布した後、加熱手段により昇温し、昇
温過程を含む熱履歴を経させて塗布膜内で分解反応をさ
せ、基板１０５上にｐｏｌｙ−Ｓｉ膜の前段階のａ−Ｓ
ｉ膜を形成することができる。
【００３０】次にａ−Ｓｉ膜から形成されるｐｏｌｙ−
Ｓｉ膜を用いることにより得られるＴＦＴの構造例につ
いて図を参照しつつ説明する。図２は、逆スタガー型の
ＴＦＴ１０を示したものであり、ガラス基板等の絶縁基
板１１上に、ゲート電極１２としてＣｒ等の金属膜をス
パッタリング法等により形成し、その上にゲート絶縁膜
１３として窒化シリコン膜、酸化シリコン膜、等をＣＶ
Ｄ法、プラズマＣＶＤ法等により形成する。このゲート
絶縁膜１３の上に、液体状態の水素化珪素の熱分解法に
よるａ−Ｓｉ膜を形成した後、エキシマーレーザー等の
エネルギービームを照射してｐｏｌｙ−Ｓｉ膜１４を形
成し、次いで金属膜等によるソース電極１５とドレイン
電極１６とを形成する。各膜のパターニングはフォトリ
ソグラフィー等により行なう。
Ｓｉ膜を用いることにより得られるＴＦＴの構造例につ
いて図を参照しつつ説明する。図２は、逆スタガー型の
ＴＦＴ１０を示したものであり、ガラス基板等の絶縁基
板１１上に、ゲート電極１２としてＣｒ等の金属膜をス
パッタリング法等により形成し、その上にゲート絶縁膜
１３として窒化シリコン膜、酸化シリコン膜、等をＣＶ
Ｄ法、プラズマＣＶＤ法等により形成する。このゲート
絶縁膜１３の上に、液体状態の水素化珪素の熱分解法に
よるａ−Ｓｉ膜を形成した後、エキシマーレーザー等の
エネルギービームを照射してｐｏｌｙ−Ｓｉ膜１４を形
成し、次いで金属膜等によるソース電極１５とドレイン
電極１６とを形成する。各膜のパターニングはフォトリ
ソグラフィー等により行なう。
【００３１】図３は、コプレーナー型のＴＦＴ２０を示
したものであり、各層は図２に示す逆スタガー型ＴＦＴ
１０とほぼ同様にして形成するが、一般にソース電極２
５としては金属膜が、ドレイン電極２６としては画素電
極としてＩＴＯ膜が用いられる。また、図２に示す逆ス
タガー型ＴＦＴ１０とは異なり、層間絶縁膜２８が形成
され、ソース電極２５とドレイン電極２６の下には高ド
ープのｐｏｌｙ−Ｓｉ等によるソース・ドレイン領域２
７が形成される。
したものであり、各層は図２に示す逆スタガー型ＴＦＴ
１０とほぼ同様にして形成するが、一般にソース電極２
５としては金属膜が、ドレイン電極２６としては画素電
極としてＩＴＯ膜が用いられる。また、図２に示す逆ス
タガー型ＴＦＴ１０とは異なり、層間絶縁膜２８が形成
され、ソース電極２５とドレイン電極２６の下には高ド
ープのｐｏｌｙ−Ｓｉ等によるソース・ドレイン領域２
７が形成される。
【００３２】図４は、低抵抗シリコン基板３２がゲート
電極を兼ねた構造のＴＦＴ３０を示したもので、ゲート
絶縁膜３３は低抵抗シリコン基板の表面熱酸化等により
形成される。この型のＴＦＴはＴＦＴ材料としてのシリ
コン薄膜の評価用として用いられる場合が多い。
電極を兼ねた構造のＴＦＴ３０を示したもので、ゲート
絶縁膜３３は低抵抗シリコン基板の表面熱酸化等により
形成される。この型のＴＦＴはＴＦＴ材料としてのシリ
コン薄膜の評価用として用いられる場合が多い。
【００３３】前記の各形式のＴＦＴにおいて、チャネル
半導体膜としてのｐｏｌｙ−Ｓｉ膜１４、２４、３４に
ついては、前述したａ−Ｓｉ膜形成装置１００にて形成
したａ−Ｓｉ膜に、エキシマーレーザー等のエネルギー
ビームを照射してｐｏｌｙ化を行なうことにより形成す
る。
半導体膜としてのｐｏｌｙ−Ｓｉ膜１４、２４、３４に
ついては、前述したａ−Ｓｉ膜形成装置１００にて形成
したａ−Ｓｉ膜に、エキシマーレーザー等のエネルギー
ビームを照射してｐｏｌｙ化を行なうことにより形成す
る。
【００３４】次に、ａ−Ｓｉ膜を形成するための出発物
質に用いる液体状の水素化珪素について説明する。水素
化珪素とは、一般式Ｓｉm Ｈ2m+2、あるいはＳｉn Ｈ2n
で表されるものである。ただし、前記におけるｍ、ｎは
ｍ≧３、ｎ≧４であるような整数である。具体的には、
一般式Ｓｉm Ｈ2m+2で表されるものとしては、トリシラ
ン（Ｓｉ3Ｈ8 ）、ノーマルテトラシラン（ｎ−Ｓｉ4
Ｈ10）、イソテトラシラン（ｉｓｏ−Ｓｉ4 Ｈ10）、ノ
ーマルペンタシラン（ｎ−Ｓｉ5 Ｈ12）、イソペンタシ
ラン（ｉｓｏ−Ｓｉ5 Ｈ12）、ネオペンタシラン（ｎｅ
ｏ−Ｓｉ5 Ｈ12）、ノーマルペンタシラン（ｎ−Ｓｉ6
Ｈ14）、ノーマルヘプタシラン（ｎ−Ｓｉ7 Ｈ16）、ノ
ーマルオクタシラン（ｎ−Ｓｉ8 Ｈ18）、ノーマルノナ
シラン（ｎ−Ｓｉ9 Ｈ20）などが挙げられ、前記のもの
の異性体も含まれる。
質に用いる液体状の水素化珪素について説明する。水素
化珪素とは、一般式Ｓｉm Ｈ2m+2、あるいはＳｉn Ｈ2n
で表されるものである。ただし、前記におけるｍ、ｎは
ｍ≧３、ｎ≧４であるような整数である。具体的には、
一般式Ｓｉm Ｈ2m+2で表されるものとしては、トリシラ
ン（Ｓｉ3Ｈ8 ）、ノーマルテトラシラン（ｎ−Ｓｉ4
Ｈ10）、イソテトラシラン（ｉｓｏ−Ｓｉ4 Ｈ10）、ノ
ーマルペンタシラン（ｎ−Ｓｉ5 Ｈ12）、イソペンタシ
ラン（ｉｓｏ−Ｓｉ5 Ｈ12）、ネオペンタシラン（ｎｅ
ｏ−Ｓｉ5 Ｈ12）、ノーマルペンタシラン（ｎ−Ｓｉ6
Ｈ14）、ノーマルヘプタシラン（ｎ−Ｓｉ7 Ｈ16）、ノ
ーマルオクタシラン（ｎ−Ｓｉ8 Ｈ18）、ノーマルノナ
シラン（ｎ−Ｓｉ9 Ｈ20）などが挙げられ、前記のもの
の異性体も含まれる。
【００３５】また、一般式Ｓｉn Ｈ2nで表わされるもの
としては、シクロテトラシラン（Ｓｉ4 Ｈ8 ）、シクロ
ペンタシラン（Ｓｉ5 Ｈ10）、シクロヘキサシラン（Ｓ
ｉ6Ｈ12）、シクロヘプタシラン（Ｓｉ7 Ｈ14）などが
挙げられ、前記のものの異性体も含まれる。さらに、以
上に挙げた一般式Ｓｉm Ｈ2m+2、あるいはＳｉn Ｈ2nで
表されるもの（ただし、ｍ、ｎはｍ≧３、ｎ≧４である
ような整数）を混合したような混合物も含まれる。以上
に挙げた水素化珪素のうち代表的なものの沸点を表１に
示す。
としては、シクロテトラシラン（Ｓｉ4 Ｈ8 ）、シクロ
ペンタシラン（Ｓｉ5 Ｈ10）、シクロヘキサシラン（Ｓ
ｉ6Ｈ12）、シクロヘプタシラン（Ｓｉ7 Ｈ14）などが
挙げられ、前記のものの異性体も含まれる。さらに、以
上に挙げた一般式Ｓｉm Ｈ2m+2、あるいはＳｉn Ｈ2nで
表されるもの（ただし、ｍ、ｎはｍ≧３、ｎ≧４である
ような整数）を混合したような混合物も含まれる。以上
に挙げた水素化珪素のうち代表的なものの沸点を表１に
示す。
【００３６】
【表１】
【００３７】なお、使用する液体中には、モノシラン
（ＳｉＨ4 ）およびジシラン（Ｓｉ2Ｈ6 ）を含有して
も構わない。ただし、液体状の水素化珪素は、常温で蒸
気圧が大気圧以下であることが取扱い上好ましい。ま
た、以上に挙げた水素化珪素は、水素化珪素を可溶でか
つ反応性のない溶媒に溶解した溶液の状態で塗布液とし
て用いることもできる。
（ＳｉＨ4 ）およびジシラン（Ｓｉ2Ｈ6 ）を含有して
も構わない。ただし、液体状の水素化珪素は、常温で蒸
気圧が大気圧以下であることが取扱い上好ましい。ま
た、以上に挙げた水素化珪素は、水素化珪素を可溶でか
つ反応性のない溶媒に溶解した溶液の状態で塗布液とし
て用いることもできる。
【００３８】一方、塗布する液体状の水素化珪素中には
ｍ、ｎがｍ≧５、ｎ≧４なる整数であるようなＳｉm Ｈ
2m+2あるいはＳｉn Ｈ2nが含まれていることが必要であ
る。前記したもののうち、トリシラン、テトラシラン
は、塗布液成分としては有用であるが、それらのみでは
沸点が比較的高く、また分解温度も比較的高いため、目
的を達成する際に困難を生じる場合があるからである。
ｍ、ｎがｍ≧５、ｎ≧４なる整数であるようなＳｉm Ｈ
2m+2あるいはＳｉn Ｈ2nが含まれていることが必要であ
る。前記したもののうち、トリシラン、テトラシラン
は、塗布液成分としては有用であるが、それらのみでは
沸点が比較的高く、また分解温度も比較的高いため、目
的を達成する際に困難を生じる場合があるからである。
【００３９】またｍ、ｎがｍ≧５、ｎ≧４なる整数であ
るようなＳｉm Ｈ2m+2あるいはＳｉn Ｈ2nの含有量は、
好ましくは０．５％以上であり、より好ましくは２％以
上である。０．５％未満の場合には、塗布液成分として
は有用であるが、それらのみでは沸点が比較的低く、ま
た分解温度も比較的高いため、目的を達成する際に困難
を生じる場合があるからである。
るようなＳｉm Ｈ2m+2あるいはＳｉn Ｈ2nの含有量は、
好ましくは０．５％以上であり、より好ましくは２％以
上である。０．５％未満の場合には、塗布液成分として
は有用であるが、それらのみでは沸点が比較的低く、ま
た分解温度も比較的高いため、目的を達成する際に困難
を生じる場合があるからである。
【００４０】また膜の形成性を良くするためにも、ｍ、
ｎがｍ≧５、ｎ≧４なる整数であるようなＳｉm Ｈ2m+2
あるいはＳｉn Ｈ2nがより多く含まれていることが好ま
しく、また昇温熱履歴を経させる過程においてシリコン
薄膜形成前にｍ、ｎの値の小さい水素化珪素類を減少せ
しめることが好ましい。
ｎがｍ≧５、ｎ≧４なる整数であるようなＳｉm Ｈ2m+2
あるいはＳｉn Ｈ2nがより多く含まれていることが好ま
しく、また昇温熱履歴を経させる過程においてシリコン
薄膜形成前にｍ、ｎの値の小さい水素化珪素類を減少せ
しめることが好ましい。
【００４１】次に、各工程についてさらに詳細に説明す
る。本法では、一般に行われているＣＶＤ法のようにガ
ス状の水素化珪素を供給するのではなく、液体状の水素
化珪素を基板に塗布した後、昇温過程を含む熱履歴を経
させることによりａ−Ｓｉ膜を形成させる。
る。本法では、一般に行われているＣＶＤ法のようにガ
ス状の水素化珪素を供給するのではなく、液体状の水素
化珪素を基板に塗布した後、昇温過程を含む熱履歴を経
させることによりａ−Ｓｉ膜を形成させる。
【００４２】まず、液塗布室１０１におけるａ−Ｓｉ膜
形成工程において、最初に基板上に液体状の水素化珪素
を薄膜状に塗布する。塗布の方法として、前述した工程
では「スピンコート法」を採用しているが、これには限
定されず、液体状水素化珪素中に基板を浸漬した後に基
板を引き上げることにより塗布を行う「ディップコート
法」、あるいは、液体状水素化珪素を霧状にして基板上
に噴霧することにより塗布を行う「スプレー法」等の一
般的塗布方法を用いてもかまわない。スピンコート法を
用いる場合のスピナーの回転数は、形成する膜の厚み、
塗布液組成により決まるが一般には１００〜１００００
ｒ．ｐ．ｍ．（回転数／秒）、好ましくは２００〜６０
００ｒ．ｐ．ｍ．が用いられる。
形成工程において、最初に基板上に液体状の水素化珪素
を薄膜状に塗布する。塗布の方法として、前述した工程
では「スピンコート法」を採用しているが、これには限
定されず、液体状水素化珪素中に基板を浸漬した後に基
板を引き上げることにより塗布を行う「ディップコート
法」、あるいは、液体状水素化珪素を霧状にして基板上
に噴霧することにより塗布を行う「スプレー法」等の一
般的塗布方法を用いてもかまわない。スピンコート法を
用いる場合のスピナーの回転数は、形成する膜の厚み、
塗布液組成により決まるが一般には１００〜１００００
ｒ．ｐ．ｍ．（回転数／秒）、好ましくは２００〜６０
００ｒ．ｐ．ｍ．が用いられる。
【００４３】また、水素化珪素液の塗布は、一般には基
板の温度が室温以上の温度で行われる。基板の温度が室
温であるとは、基板に加熱あるいは冷却を加えない状態
の基板の温度をいう。室温より低い温度では、前記の
ｍ、ｎの数によってｍ、ｎの値が大きいときに凝固する
場合があり、またｍ、ｎの値が小さいときに冷却装置が
さらに必要となる、等の問題点が生じる場合があるから
である。また室温以上であっても、ｍ、ｎの値が大きい
ときに凝固する場合があるが、この場合は、用いる水素
化珪素液の凝固温度より高い温度に基板を加熱して塗布
を行なえばよい。
板の温度が室温以上の温度で行われる。基板の温度が室
温であるとは、基板に加熱あるいは冷却を加えない状態
の基板の温度をいう。室温より低い温度では、前記の
ｍ、ｎの数によってｍ、ｎの値が大きいときに凝固する
場合があり、またｍ、ｎの値が小さいときに冷却装置が
さらに必要となる、等の問題点が生じる場合があるから
である。また室温以上であっても、ｍ、ｎの値が大きい
ときに凝固する場合があるが、この場合は、用いる水素
化珪素液の凝固温度より高い温度に基板を加熱して塗布
を行なえばよい。
【００４４】さらに、水素化珪素液塗布は、ａ−Ｓｉ膜
形成室中で行なうか、あるいはａ−Ｓｉ膜形成室外で不
活性ガス雰囲気中で行なって、その後ａ−Ｓｉ膜形成室
中に搬送する形式のいずれでもよい。
形成室中で行なうか、あるいはａ−Ｓｉ膜形成室外で不
活性ガス雰囲気中で行なって、その後ａ−Ｓｉ膜形成室
中に搬送する形式のいずれでもよい。
【００４５】ａ−Ｓｉ膜を形成する際の、昇温過程にお
ける最高温度は、使用する水素化珪素の種類とその蒸気
圧によって異なるが、好ましくは２００℃〜５５０℃、
より好ましくは３００℃〜５５０℃を最高温度とする。
最高温度が２００℃未満の場合は、水素化珪素の分解が
十分に進行せず、十分な厚さのａ−Ｓｉ膜を形成できな
い場合があるからである。
ける最高温度は、使用する水素化珪素の種類とその蒸気
圧によって異なるが、好ましくは２００℃〜５５０℃、
より好ましくは３００℃〜５５０℃を最高温度とする。
最高温度が２００℃未満の場合は、水素化珪素の分解が
十分に進行せず、十分な厚さのａ−Ｓｉ膜を形成できな
い場合があるからである。
【００４６】本法の特徴の一つは、分解反応が塗布膜内
で行なわれる点が挙げられるが、ここで言う塗布膜内と
は、塗布された液体状の膜の内部及び表面とその数分子
層内での近傍を称する。
で行なわれる点が挙げられるが、ここで言う塗布膜内と
は、塗布された液体状の膜の内部及び表面とその数分子
層内での近傍を称する。
【００４７】また昇温過程における加熱方法は、所定の
温度が得られればいかなる方法でも構わないが、一般に
は基板台ヒーター加熱、あるいは赤外線ランプ加熱等の
方法が用いられる。またａ−Ｓｉ膜を形成する際のａ−
Ｓｉ膜形成室内の圧力は、いかなる圧力をも用いること
ができるが、常圧ないし０．１気圧程度の微加圧が装置
設計上および操作上好ましい。
温度が得られればいかなる方法でも構わないが、一般に
は基板台ヒーター加熱、あるいは赤外線ランプ加熱等の
方法が用いられる。またａ−Ｓｉ膜を形成する際のａ−
Ｓｉ膜形成室内の圧力は、いかなる圧力をも用いること
ができるが、常圧ないし０．１気圧程度の微加圧が装置
設計上および操作上好ましい。
【００４８】次に、前記方法によって得られたｐｏｌｙ
−Ｓｉ膜の前段階のａ−Ｓｉ膜をｐｏｌｙ化する手段と
しては、そのａ−Ｓｉ膜にＡｒＦ、ＫｒＦ、ＸｅＦ、Ｘ
ｅＣｌ等のエキシマーレーザーまたはＡｒレーザー等の
エネルギービームを照射すればよい。例えばエキシマー
レーザーを照射する場合は、レーザーエネルギー密度
は、ａ−Ｓｉの膜厚、形成時の到達温度、エキシマーレ
ーザーの波長等によって異なるが、結晶性の良いｐｏｌ
ｙ−Ｓｉを得るためには、一般に好ましくは１００ｍＪ
／ｃｍ2 以上、また膜表面の荒れを防ぐためには一般に
好ましくは６００ｍＪ／ｃｍ2 以下が用いられる。以下
に、前記装置および方法を用いてシリコン薄膜を形成し
た実施例を示す。
−Ｓｉ膜の前段階のａ−Ｓｉ膜をｐｏｌｙ化する手段と
しては、そのａ−Ｓｉ膜にＡｒＦ、ＫｒＦ、ＸｅＦ、Ｘ
ｅＣｌ等のエキシマーレーザーまたはＡｒレーザー等の
エネルギービームを照射すればよい。例えばエキシマー
レーザーを照射する場合は、レーザーエネルギー密度
は、ａ−Ｓｉの膜厚、形成時の到達温度、エキシマーレ
ーザーの波長等によって異なるが、結晶性の良いｐｏｌ
ｙ−Ｓｉを得るためには、一般に好ましくは１００ｍＪ
／ｃｍ2 以上、また膜表面の荒れを防ぐためには一般に
好ましくは６００ｍＪ／ｃｍ2 以下が用いられる。以下
に、前記装置および方法を用いてシリコン薄膜を形成し
た実施例を示す。
【００４９】
【実施例】実施例において使用した液体状の水素化珪素
の組成を表２に示す。
の組成を表２に示す。
【００５０】
【表２】
【００５１】実施例１〜８において得られたＴＦＴに関
して次の特性の測定を行なった。その結果を表３に示
す。 電子移動度（ｃｍ2 ／ｖｏｌｔ・秒） オン電流（ドレイン電圧：５Ｖ、ゲート電圧：３０Ｖ
におけるドレイン電流（Ａ）） オフ電流（ドレイン電圧：５Ｖ、ゲート電圧：０Ｖに
おけるドレイン電流（Ａ））
して次の特性の測定を行なった。その結果を表３に示
す。 電子移動度（ｃｍ2 ／ｖｏｌｔ・秒） オン電流（ドレイン電圧：５Ｖ、ゲート電圧：３０Ｖ
におけるドレイン電流（Ａ）） オフ電流（ドレイン電圧：５Ｖ、ゲート電圧：０Ｖに
おけるドレイン電流（Ａ））
【００５２】
【表３】
【００５３】（実施例１）液体状の水素化珪素として表
２のＮｏ．１の組成のものを用い、実験装置として前記
図１に示す実施例のａ−Ｓｉ膜形成装置１０１を使用し
た。基板１０５として１００ｎｍ（ナノメータ）の熱酸
化膜を形成したシリコン単結晶ｎ型ウエハーを用い、低
抵抗シリコン基板がゲート電極を兼ねた構造のＴＦＴ３
０を形成した。まず液塗布室１０１中でヘリウムガス雰
囲気、室温、常圧下で基板１０５上に水素化珪素液Ｎ
ｏ．１を水素化珪素液量計１０７Ｍで計量しながら０．
２ｃｃ滴下し、スピナー１０４にて５００ｒ．ｐ．ｍ．
で３秒間回転し、その後２０００ｒ．ｐ．ｍ．で１０秒
間回転し塗布膜を形成した。
２のＮｏ．１の組成のものを用い、実験装置として前記
図１に示す実施例のａ−Ｓｉ膜形成装置１０１を使用し
た。基板１０５として１００ｎｍ（ナノメータ）の熱酸
化膜を形成したシリコン単結晶ｎ型ウエハーを用い、低
抵抗シリコン基板がゲート電極を兼ねた構造のＴＦＴ３
０を形成した。まず液塗布室１０１中でヘリウムガス雰
囲気、室温、常圧下で基板１０５上に水素化珪素液Ｎ
ｏ．１を水素化珪素液量計１０７Ｍで計量しながら０．
２ｃｃ滴下し、スピナー１０４にて５００ｒ．ｐ．ｍ．
で３秒間回転し、その後２０００ｒ．ｐ．ｍ．で１０秒
間回転し塗布膜を形成した。
【００５４】次に、ヘリウムで置換されたシリコン薄膜
形成室１０２内の基板台１０６の上に基板１０５を搬送
設置する。次に不活性ガス流量計１０９Ｍによりヘリウ
ムガスにて圧力を常圧に調整した後、ヘリウムガスを２
００ｃｃ／分で流しながら、基板台１０６の温度を室温
から３８０℃まで昇温した後３０分間保持し、基板１０
５上にａ−Ｓｉ膜を形成させた。その後室温まで放冷
し、次にヘリウムガスで系内を置換した後に基板１０５
を取り出した。この結果、ＴＦＴ用に十分なａ−Ｓｉ膜
が形成された。
形成室１０２内の基板台１０６の上に基板１０５を搬送
設置する。次に不活性ガス流量計１０９Ｍによりヘリウ
ムガスにて圧力を常圧に調整した後、ヘリウムガスを２
００ｃｃ／分で流しながら、基板台１０６の温度を室温
から３８０℃まで昇温した後３０分間保持し、基板１０
５上にａ−Ｓｉ膜を形成させた。その後室温まで放冷
し、次にヘリウムガスで系内を置換した後に基板１０５
を取り出した。この結果、ＴＦＴ用に十分なａ−Ｓｉ膜
が形成された。
【００５５】次にエキシマーレーザー光としてＸｅＦエ
キシマーレーザー光を基板１０５上に照射して、ａ−Ｓ
ｉ膜をｐｏｌｙ−Ｓｉチャネル半導体膜３４にした。こ
のときのレーザーエネルギー密度は１４０〜２００ｍＪ
／ｃｍ2 とした。次に３５０℃の温度にて水素プラズマ
雰囲気の中に基板をさらす処理を３０分間行なった。こ
れにより溶融ｐｏｌｙ化されたｐｏｌｙ−Ｓｉ膜の粒界
に存在するダングリングボンドをＨ原子でターミネート
しＴＦＴ特性の向上を図る。
キシマーレーザー光を基板１０５上に照射して、ａ−Ｓ
ｉ膜をｐｏｌｙ−Ｓｉチャネル半導体膜３４にした。こ
のときのレーザーエネルギー密度は１４０〜２００ｍＪ
／ｃｍ2 とした。次に３５０℃の温度にて水素プラズマ
雰囲気の中に基板をさらす処理を３０分間行なった。こ
れにより溶融ｐｏｌｙ化されたｐｏｌｙ−Ｓｉ膜の粒界
に存在するダングリングボンドをＨ原子でターミネート
しＴＦＴ特性の向上を図る。
【００５６】次にＡｌ蒸着によりソース電極３５および
ドレイン電極３６を形成し、図４の型のＴＦＴ３０を作
成した。この時のチャネル長は５０μｍ（マイクロメー
タ）、チャネル幅は２５μｍとした。
ドレイン電極３６を形成し、図４の型のＴＦＴ３０を作
成した。この時のチャネル長は５０μｍ（マイクロメー
タ）、チャネル幅は２５μｍとした。
【００５７】（実施例２）液体状の水素化珪素として表
２のＮｏ．２の組成のものを用いた他は実施例１と同じ
条件にしてＴＦＴを作成した。
２のＮｏ．２の組成のものを用いた他は実施例１と同じ
条件にしてＴＦＴを作成した。
【００５８】（実施例３）液体状の水素化珪素として表
２のＮｏ．３の組成のものを用いた他は実施例１と同じ
条件にしてＴＦＴを作成した。
２のＮｏ．３の組成のものを用いた他は実施例１と同じ
条件にしてＴＦＴを作成した。
【００５９】（実施例４）昇温過程における到達温度を
３５０℃としたことの他は実施例１と同じ条件にしてＴ
ＦＴを作成した。
３５０℃としたことの他は実施例１と同じ条件にしてＴ
ＦＴを作成した。
【００６０】（実施例５）昇温過程における到達温度を
４８０℃としたことの他は実施例１と同じ条件にしてＴ
ＦＴを作成した。
４８０℃としたことの他は実施例１と同じ条件にしてＴ
ＦＴを作成した。
【００６１】（実施例６）エキシマーレーザー光として
ＫｒＦエキシマーレーザー光を用い、このときのレーザ
ーエネルギー密度を１４０〜２００ｍＪ／ｃｍ2 とした
したことの他は実施例１と同じ条件にしてＴＦＴを作成
した。
ＫｒＦエキシマーレーザー光を用い、このときのレーザ
ーエネルギー密度を１４０〜２００ｍＪ／ｃｍ2 とした
したことの他は実施例１と同じ条件にしてＴＦＴを作成
した。
【００６２】（実施例７）図２の型のＴＦＴ１０を作成
した例を示す。絶縁基板１１としてコーニング７０５９
ガラスを用い、その上にゲート電極１２としてＣｒ（ク
ロム）をスパッタリングにより２００ｎｍ堆積させ所定
の形状にエッチングし、さらにその上にゲート絶縁膜１
３として窒化シリコン薄膜をＳｉＨ4 とＮＨ3 のプラズ
マＣＶＤ法により２００ｎｍ堆積させたものを基板１０
５として用いた他は、実施例１と同じにしてａ−Ｓｉ膜
を形成した。この結果、ＴＦＴ用に十分なａ−Ｓｉ膜が
形成された。
した例を示す。絶縁基板１１としてコーニング７０５９
ガラスを用い、その上にゲート電極１２としてＣｒ（ク
ロム）をスパッタリングにより２００ｎｍ堆積させ所定
の形状にエッチングし、さらにその上にゲート絶縁膜１
３として窒化シリコン薄膜をＳｉＨ4 とＮＨ3 のプラズ
マＣＶＤ法により２００ｎｍ堆積させたものを基板１０
５として用いた他は、実施例１と同じにしてａ−Ｓｉ膜
を形成した。この結果、ＴＦＴ用に十分なａ−Ｓｉ膜が
形成された。
【００６３】次に実施例１と同様にエキシマーレーザー
（ＸｅＦ）光を基板１０５上に照射して、ａ−Ｓｉ膜を
ｐｏｌｙ−Ｓｉチャネル半導体膜１４にした。次に３５
０℃の温度にて水素プラズマ雰囲気の中に基板をさらす
処理を３０分間行なった。
（ＸｅＦ）光を基板１０５上に照射して、ａ−Ｓｉ膜を
ｐｏｌｙ−Ｓｉチャネル半導体膜１４にした。次に３５
０℃の温度にて水素プラズマ雰囲気の中に基板をさらす
処理を３０分間行なった。
【００６４】次にＡｌを３００ｎｍ蒸着し、フォトリソ
グラフィーによりソース電極１５およびドレイン電極１
６を形成し図２の型のＴＦＴを形成した。この時のチャ
ネル長は１０μｍ、チャネル幅は５０μｍとした。
グラフィーによりソース電極１５およびドレイン電極１
６を形成し図２の型のＴＦＴを形成した。この時のチャ
ネル長は１０μｍ、チャネル幅は５０μｍとした。
【００６５】（実施例８）図３の型のＴＦＴ２０を作成
した例を示す。絶縁基板２１にコーニング７０５９ガラ
スを用い基板１０５とした他は、実施例１と同じにして
ａ−Ｓｉ膜を形成した。この結果、ＴＦＴ用に十分なａ
−Ｓｉ膜が形成された。
した例を示す。絶縁基板２１にコーニング７０５９ガラ
スを用い基板１０５とした他は、実施例１と同じにして
ａ−Ｓｉ膜を形成した。この結果、ＴＦＴ用に十分なａ
−Ｓｉ膜が形成された。
【００６６】次に実施例１と同様にエキシマーレーザー
（ＸｅＦ）光を基板１０５上に照射して、ａ−Ｓｉ膜を
ｐｏｌｙ−Ｓｉチャネル半導体膜２４にした。次にゲー
ト絶縁膜２３としてＳｉＯ2 膜を２００ｎｍ常圧ＣＶＤ
装置で堆積した。さらにゲート電極としてＣｒを２００
ｎｍスパッタリングにより堆積させ、所定の形状にエッ
チングした。
（ＸｅＦ）光を基板１０５上に照射して、ａ−Ｓｉ膜を
ｐｏｌｙ−Ｓｉチャネル半導体膜２４にした。次にゲー
ト絶縁膜２３としてＳｉＯ2 膜を２００ｎｍ常圧ＣＶＤ
装置で堆積した。さらにゲート電極としてＣｒを２００
ｎｍスパッタリングにより堆積させ、所定の形状にエッ
チングした。
【００６７】次にｎ+ イオンとしてＰ（リン）を、水素
希釈したＰＨ3 をプラズマにより分解活性化させ注入す
るドーピング方法によりゲート絶縁膜２３を通してｐｏ
ｌｙ−Ｓｉ膜中に不純物の注入を行ないソース・ドレイ
ン領域２７を形成した。この時ゲート電極２２がマスク
となってｐｏｌｙ−Ｓｉチャネル半導体膜２４には不純
物の注入が生じないため、セルフアラインでソース・ド
レイン領域２７が形成できる。この時のチャネル長は１
０μｍ、チャネル幅は５０μｍとした。
希釈したＰＨ3 をプラズマにより分解活性化させ注入す
るドーピング方法によりゲート絶縁膜２３を通してｐｏ
ｌｙ−Ｓｉ膜中に不純物の注入を行ないソース・ドレイ
ン領域２７を形成した。この時ゲート電極２２がマスク
となってｐｏｌｙ−Ｓｉチャネル半導体膜２４には不純
物の注入が生じないため、セルフアラインでソース・ド
レイン領域２７が形成できる。この時のチャネル長は１
０μｍ、チャネル幅は５０μｍとした。
【００６８】次に層間絶縁膜２８としてＳｉＯ2 膜を２
００ｎｍ常圧ＣＶＤ装置で堆積した。次にゲート絶縁膜
２３と層間絶縁膜２８の所定の位置に電極取り出しよう
の穴をエッチングにより形成した後、３５０℃の温度に
て水素プラズマ雰囲気の中に基板をさらす処理を３０分
間行なった。
００ｎｍ常圧ＣＶＤ装置で堆積した。次にゲート絶縁膜
２３と層間絶縁膜２８の所定の位置に電極取り出しよう
の穴をエッチングにより形成した後、３５０℃の温度に
て水素プラズマ雰囲気の中に基板をさらす処理を３０分
間行なった。
【００６９】次にＡｌを３００ｎｍ蒸着し、フォトリソ
グラフィーによりソース電極２５およびドレイン電極２
６を形成し図３の型のＴＦＴを形成した。
グラフィーによりソース電極２５およびドレイン電極２
６を形成し図３の型のＴＦＴを形成した。
【００７０】（比較例１）液体状の水素化珪素として表
２のＮｏ．４の組成のものを用いた他は実施例１と同じ
条件にして行なったが、ＴＦＴ用に十分なａ−Ｓｉ膜は
形成できなかった。
２のＮｏ．４の組成のものを用いた他は実施例１と同じ
条件にして行なったが、ＴＦＴ用に十分なａ−Ｓｉ膜は
形成できなかった。
【００７１】以上の各実施例１〜８で作成したＴＦＴ膜
をオージェ分光法によって測定した結果、シリコンの薄
膜であることが確認された。また、薄膜Ｘ線回折測定に
よりｐｏｌｙ−Ｓｉ膜であることが確認された。
をオージェ分光法によって測定した結果、シリコンの薄
膜であることが確認された。また、薄膜Ｘ線回折測定に
よりｐｏｌｙ−Ｓｉ膜であることが確認された。
【００７２】なお、本発明は、前記実施例に限定される
ものではない。前記実施例は、例示であり、本発明の特
許請求の範囲に記載された技術的思想と実質的に同一な
構成を有し、同様な作用効果を奏するものは、いかなる
ものであっても本発明の技術的範囲に包含される。
ものではない。前記実施例は、例示であり、本発明の特
許請求の範囲に記載された技術的思想と実質的に同一な
構成を有し、同様な作用効果を奏するものは、いかなる
ものであっても本発明の技術的範囲に包含される。
【００７３】
【発明の効果】以上説明したように、本発明によれば、
基板上に多結晶シリコン膜を形成する方法において、前
記基板上にＳｉm Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、
ｍ、ｎはｍ≧５、ｎ≧４であるような整数）を含有する
液体状の水素化珪素を塗布した後、昇温過程を含む熱履
歴を経させ、塗布膜内で分解反応させることにより形成
したａ−Ｓｉ膜にレーザー等のエネルギービームを照射
して形成することができる。
基板上に多結晶シリコン膜を形成する方法において、前
記基板上にＳｉm Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、
ｍ、ｎはｍ≧５、ｎ≧４であるような整数）を含有する
液体状の水素化珪素を塗布した後、昇温過程を含む熱履
歴を経させ、塗布膜内で分解反応させることにより形成
したａ−Ｓｉ膜にレーザー等のエネルギービームを照射
して形成することができる。
【００７４】また、基板、ゲート電極、ゲート絶縁膜、
チャネル半導体膜としての多結晶シリコン膜、ソース電
極、及びドレイン電極を有して構成される多結晶シリコ
ン薄膜トランジスタの形成方法において、前記チャネル
半導体膜としての多結晶シリコン膜を、前記基板上にＳ
ｉm Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、ｍ、ｎはｍ≧
５、ｎ≧４であるような整数）を含有する液体状の水素
化珪素を塗布した後、昇温過程を含む熱履歴を経させ、
塗布膜内で分解反応させることにより形成したアモルフ
ァスシリコン膜に、レーザー等のエネルギービームを照
射して形成することができる。
チャネル半導体膜としての多結晶シリコン膜、ソース電
極、及びドレイン電極を有して構成される多結晶シリコ
ン薄膜トランジスタの形成方法において、前記チャネル
半導体膜としての多結晶シリコン膜を、前記基板上にＳ
ｉm Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、ｍ、ｎはｍ≧
５、ｎ≧４であるような整数）を含有する液体状の水素
化珪素を塗布した後、昇温過程を含む熱履歴を経させ、
塗布膜内で分解反応させることにより形成したアモルフ
ァスシリコン膜に、レーザー等のエネルギービームを照
射して形成することができる。
【００７５】したがって、ＴＦＴ製造におけるｐｏｌｙ
−Ｓｉ膜として一定温度に加熱保持された基板上への気
相からの堆積方法を用いる、従来のＣＶＤ法等で得られ
たａ−Ｓｉ膜をｐｏｌｙ−Ｓｉ膜の前段階の膜とする方
法と比較して、容易かつ確実にｐｏｌｙ−Ｓｉ膜を形成
しうる方法の提供、およびｐｏｌｙ−ＳｉＴＦＴの製造
方法等を提供することができ、ＴＦＴの製造方法に広く
利用できる、という利点がある。
−Ｓｉ膜として一定温度に加熱保持された基板上への気
相からの堆積方法を用いる、従来のＣＶＤ法等で得られ
たａ−Ｓｉ膜をｐｏｌｙ−Ｓｉ膜の前段階の膜とする方
法と比較して、容易かつ確実にｐｏｌｙ−Ｓｉ膜を形成
しうる方法の提供、およびｐｏｌｙ−ＳｉＴＦＴの製造
方法等を提供することができ、ＴＦＴの製造方法に広く
利用できる、という利点がある。
【図１】本発明の実施例であるａ−Ｓｉ膜形成装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の実施例において形成される逆スタガー
型薄膜トランジスタの構成例を示す断面図である。
型薄膜トランジスタの構成例を示す断面図である。
【図３】本発明の実施例において形成されるコプレーナ
ー型薄膜トランジスタの構成例を示す断面図である。
ー型薄膜トランジスタの構成例を示す断面図である。
【図４】本発明の実施例において形成される低抵抗シリ
コン基板がゲート電極を兼ねた構造の薄膜トランジスタ
の構成例を示す断面図である。
コン基板がゲート電極を兼ねた構造の薄膜トランジスタ
の構成例を示す断面図である。
１０ 逆スタガー型ＴＦＴ １１ 絶縁基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ ｐｏｌｙ−Ｓｉチャネル半導体膜 １５ ソース電極 １６ ドレイン電極 ２０ コプレーナー型ＴＦＴ ２１ 絶縁基板 ２２ ゲート電極 ２３ ゲート絶縁膜 ２４ ｐｏｌｙ−Ｓｉチャネル半導体膜 ２５ ソース電極 ２６ ドレイン電極 ２７ ソース・ドレイン領域 ２８ 層間絶縁膜 ３０ 低抵抗シリコン基板がゲート電極を兼ねた構造の
ＴＦＴ ３２ ゲート電極を兼ねた低抵抗シリコン基板 ３３ ゲート絶縁膜 ３４ ｐｏｌｙ−Ｓｉチャネル半導体膜 ３５ ソース電極 ３６ ドレイン電極 １００ ａ−Ｓｉ膜形成装置 １０１ 液塗布室 １０２ シリコン薄膜形成室 １０３ 搬送路 １０３Ｇ ゲートバルブ １０４ スピナー １０４Ａ 回転軸 １０５ 基板 １０６ 基板台 １０７ 水素化珪素液パイプ １０７Ｍ 水素化珪素液量計 １０７Ｖ 水素化珪素液調節バルブ １０８ 不活性ガスパイプ １０８Ｍ 不活性ガス流量計 １０８Ｖ 不活性ガス調節バルブ １０９ 不活性ガスパイプ １０９Ｍ 不活性ガス流量計 １０９Ｖ 不活性ガス調節バルブ １１０ 排気パイプ １１０Ｖ 排気バルブ １１１ 排気パイプ １１１Ｖ 排気バルブ
ＴＦＴ ３２ ゲート電極を兼ねた低抵抗シリコン基板 ３３ ゲート絶縁膜 ３４ ｐｏｌｙ−Ｓｉチャネル半導体膜 ３５ ソース電極 ３６ ドレイン電極 １００ ａ−Ｓｉ膜形成装置 １０１ 液塗布室 １０２ シリコン薄膜形成室 １０３ 搬送路 １０３Ｇ ゲートバルブ １０４ スピナー １０４Ａ 回転軸 １０５ 基板 １０６ 基板台 １０７ 水素化珪素液パイプ １０７Ｍ 水素化珪素液量計 １０７Ｖ 水素化珪素液調節バルブ １０８ 不活性ガスパイプ １０８Ｍ 不活性ガス流量計 １０８Ｖ 不活性ガス調節バルブ １０９ 不活性ガスパイプ １０９Ｍ 不活性ガス流量計 １０９Ｖ 不活性ガス調節バルブ １１０ 排気パイプ １１０Ｖ 排気バルブ １１１ 排気パイプ １１１Ｖ 排気バルブ
フロントページの続き (72)発明者 川崎 計二 神奈川県川崎市川崎区扇町５番１号 昭和 電工株式会社化学品研究所内
Claims (4)
- 【請求項１】 基板上に多結晶シリコン膜を形成する方
法において、前記基板上にＳｉm Ｈ2m+2あるいはＳｉn
Ｈ2n（ただし、ｍ、ｎはｍ≧５、ｎ≧４であるような整
数）を含有する液体状の水素化珪素を塗布した後、昇温
過程を含む熱履歴を経させ、塗布膜内で分解反応させる
ことにより形成したアモルファスシリコン膜に、エネル
ギービームを照射することを特徴とする多結晶シリコン
膜の形成方法。 - 【請求項２】 アモルファスシリコン膜を形成する際
の、昇温過程における最高温度を５５０℃未満とするこ
とを特徴とする、請求項１に記載した多結晶シリコン膜
の形成方法。 - 【請求項３】 エネルギービームとして、エキシマーレ
ーザーを用いることを特徴とする、請求項１に記載した
多結晶シリコン膜の形成方法。 - 【請求項４】 基板、ゲート電極、ゲート絶縁膜、チャ
ネル半導体膜としての多結晶シリコン膜、ソース電極、
及びドレイン電極を有して構成される多結晶シリコン薄
膜トランジスタの形成方法において、前記チャネル半導
体膜としての多結晶シリコン膜を、前記基板上にＳｉm
Ｈ2m+2あるいはＳｉn Ｈ2n（ただし、ｍ、ｎはｍ≧５、
ｎ≧４であるような整数）を含有する液体状の水素化珪
素を塗布した後、昇温過程を含む熱履歴を経させ、塗布
膜内で分解反応させることにより形成したアモルファス
シリコン膜に、エネルギービームを照射して形成するこ
とを特徴とする多結晶シリコン薄膜トランジスタの形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19204495A JPH0945922A (ja) | 1995-07-27 | 1995-07-27 | 多結晶シリコン膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19204495A JPH0945922A (ja) | 1995-07-27 | 1995-07-27 | 多結晶シリコン膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945922A true JPH0945922A (ja) | 1997-02-14 |
Family
ID=16284684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19204495A Pending JPH0945922A (ja) | 1995-07-27 | 1995-07-27 | 多結晶シリコン膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945922A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059040A1 (en) * | 1999-03-30 | 2000-10-05 | Seiko Epson Corporation | Method of manufacturing thin-film transistor |
| WO2000059041A1 (en) * | 1999-03-30 | 2000-10-05 | Seiko Epson Corporation | Method of manufacturing thin-film transistor |
| US6271542B1 (en) | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
| JP2001253706A (ja) * | 2000-03-13 | 2001-09-18 | Jsr Corp | シリルシクロペンタシランおよびその用途 |
| US7314513B1 (en) | 2004-09-24 | 2008-01-01 | Kovio, Inc. | Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions |
| US7422708B2 (en) | 2003-07-08 | 2008-09-09 | Kovio, Inc. | Compositions for forming a semiconducting and/or silicon-containing film, and structures formed therefrom |
| US7485691B1 (en) | 2004-10-08 | 2009-02-03 | Kovio, Inc | Polysilane compositions, methods for their synthesis and films formed therefrom |
| US7498015B1 (en) | 2004-02-27 | 2009-03-03 | Kovio, Inc. | Method of making silane compositions |
| US7674926B1 (en) | 2004-10-01 | 2010-03-09 | Kovio, Inc. | Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions |
| US7943721B2 (en) | 2005-10-05 | 2011-05-17 | Kovio, Inc. | Linear and cross-linked high molecular weight polysilanes, polygermanes, and copolymers thereof, compositions containing the same, and methods of making and using such compounds and compositions |
| DE102009053806A1 (de) | 2009-11-18 | 2011-05-19 | Evonik Degussa Gmbh | Verfahren zur Herstellung von Siliciumschichten |
| US8092867B2 (en) | 2006-10-06 | 2012-01-10 | Kovio, Inc. | Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers |
| WO2012043363A1 (ja) * | 2010-09-28 | 2012-04-05 | エスアイアイ・ナノテクノロジー株式会社 | 荷電粒子ビーム装置、薄膜作製方法、欠陥修正方法及びデバイス作製方法 |
| US8211396B1 (en) | 2004-09-24 | 2012-07-03 | Kovio, Inc. | Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions |
| EP2655685A1 (de) * | 2010-12-23 | 2013-10-30 | Johann Wolfgang Goethe-Universität Frankfurt am Main | Verfahren und vorrichtung zur abscheidung von silizium auf einem substrat |
| US8624049B2 (en) | 2010-01-18 | 2014-01-07 | Kovio, Inc. | Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions |
| DE102013010102A1 (de) | 2013-06-18 | 2014-12-18 | Evonik Industries Ag | Formulierungen umfassend Hydridosilane und Hydridosilan-Oligomere, Verfahren zu ihrer Herstellung und ihrer Verwendung |
| DE102013010101A1 (de) | 2013-06-18 | 2014-12-18 | Evonik Industries Ag | Formulierungen umfassend Hydridosilane und Hydridosilan-Oligomere, Verfahren zu ihrer Herstellung und ihrer Verwendung |
-
1995
- 1995-07-27 JP JP19204495A patent/JPH0945922A/ja active Pending
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271542B1 (en) | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
| US6620659B2 (en) | 1997-12-08 | 2003-09-16 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
| US6767775B1 (en) | 1999-03-30 | 2004-07-27 | Seiko Epson Corporation | Method of manufacturing thin-film transistor |
| WO2000059040A1 (en) * | 1999-03-30 | 2000-10-05 | Seiko Epson Corporation | Method of manufacturing thin-film transistor |
| US6514801B1 (en) | 1999-03-30 | 2003-02-04 | Seiko Epson Corporation | Method for manufacturing thin-film transistor |
| WO2000059041A1 (en) * | 1999-03-30 | 2000-10-05 | Seiko Epson Corporation | Method of manufacturing thin-film transistor |
| KR100412743B1 (ko) * | 1999-03-30 | 2003-12-31 | 세이코 엡슨 가부시키가이샤 | 박막 트랜지스터의 제조 방법 |
| KR100412744B1 (ko) * | 1999-03-30 | 2003-12-31 | 세이코 엡슨 가부시키가이샤 | 박막 트랜지스터의 제조 방법 |
| CN100385683C (zh) * | 1999-03-30 | 2008-04-30 | 精工爱普生株式会社 | 薄膜晶体管的制造方法 |
| CN100385682C (zh) * | 1999-03-30 | 2008-04-30 | 精工爱普生株式会社 | 薄膜晶体管的制造方法 |
| JP2001253706A (ja) * | 2000-03-13 | 2001-09-18 | Jsr Corp | シリルシクロペンタシランおよびその用途 |
| JP4518222B2 (ja) * | 2000-03-13 | 2010-08-04 | Ｊｓｒ株式会社 | シリルシクロペンタシランおよびその用途 |
| US7553545B2 (en) | 2003-07-08 | 2009-06-30 | Kovio, Inc. | Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom |
| US7422708B2 (en) | 2003-07-08 | 2008-09-09 | Kovio, Inc. | Compositions for forming a semiconducting and/or silicon-containing film, and structures formed therefrom |
| US7879696B2 (en) | 2003-07-08 | 2011-02-01 | Kovio, Inc. | Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom |
| US7767261B2 (en) | 2003-07-08 | 2010-08-03 | Kovio, Inc. | Methods for forming passivated semiconductor nanoparticles |
| US8367031B1 (en) | 2004-02-27 | 2013-02-05 | Kovio, Inc. | Silane compositions, methods of making the same, method for forming a semiconducting and/or silicon-containing film, and thin film structures formed therefrom |
| US7799302B1 (en) | 2004-02-27 | 2010-09-21 | Kovio, Inc. | Silane compositions, methods of making the same, method for forming a semiconducting and/or silicon-containing film, and thin film structures formed therefrom |
| US8603426B1 (en) | 2004-02-27 | 2013-12-10 | Kovio, Inc. | Method of making a silicon-containing film |
| US7498015B1 (en) | 2004-02-27 | 2009-03-03 | Kovio, Inc. | Method of making silane compositions |
| US8124040B1 (en) | 2004-02-27 | 2012-02-28 | Kovio, Inc. | Methods of making silane compositions |
| US7981482B1 (en) | 2004-09-24 | 2011-07-19 | Kovio, Inc. | Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions |
| US8840857B1 (en) | 2004-09-24 | 2014-09-23 | Thin Film Electronics Asa | Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions |
| US8372194B1 (en) | 2004-09-24 | 2013-02-12 | Kovio, Inc. | Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions |
| US7314513B1 (en) | 2004-09-24 | 2008-01-01 | Kovio, Inc. | Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions |
| US8211396B1 (en) | 2004-09-24 | 2012-07-03 | Kovio, Inc. | Heterocyclic semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions |
| US7674926B1 (en) | 2004-10-01 | 2010-03-09 | Kovio, Inc. | Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions |
| US7491782B1 (en) | 2004-10-08 | 2009-02-17 | Kovio, Inc. | Polysilane compositions, methods for their synthesis and films formed therefrom |
| US8057865B1 (en) | 2004-10-08 | 2011-11-15 | Kovio, Inc. | Polysilane compositions, methods for their synthesis and films formed therefrom |
| US7485691B1 (en) | 2004-10-08 | 2009-02-03 | Kovio, Inc | Polysilane compositions, methods for their synthesis and films formed therefrom |
| US7723457B1 (en) | 2004-10-08 | 2010-05-25 | Kovio, Inc. | Polysilane compositions, methods for their synthesis and films formed therefrom |
| US7951892B1 (en) | 2004-10-08 | 2011-05-31 | Kovio, Inc. | Doped polysilanes, compositions containing the same, methods for making the same, and films formed therefrom |
| US8236916B1 (en) | 2004-10-08 | 2012-08-07 | Kovio, Inc. | Polysilane compositions, methods for their synthesis and films formed therefrom |
| US8242227B2 (en) | 2004-10-08 | 2012-08-14 | Kovio, Inc. | Doped polysilanes, compositions containing the same, methods for making the same, and films formed therefrom |
| US8455604B1 (en) | 2004-10-08 | 2013-06-04 | Kovio, Inc. | Polysilane compositions, methods for their synthesis and films formed therefrom |
| US7943721B2 (en) | 2005-10-05 | 2011-05-17 | Kovio, Inc. | Linear and cross-linked high molecular weight polysilanes, polygermanes, and copolymers thereof, compositions containing the same, and methods of making and using such compounds and compositions |
| US8378050B2 (en) | 2005-10-05 | 2013-02-19 | Kovio, Inc. | Linear and cross-linked high molecular weight polysilanes, polygermanes, and copolymers thereof, compositions containing the same, and methods of making and using such compounds and compositions |
| US8092867B2 (en) | 2006-10-06 | 2012-01-10 | Kovio, Inc. | Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers |
| US8461284B2 (en) | 2006-10-06 | 2013-06-11 | Kovio, Inc. | Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers |
| US8846507B2 (en) | 2006-10-06 | 2014-09-30 | Thin Film Electronics Asa | Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers |
| WO2011061106A2 (de) | 2009-11-18 | 2011-05-26 | Evonik Degussa Gmbh | Verfahren zur herstellung von siliciumschichten |
| DE102009053806A1 (de) | 2009-11-18 | 2011-05-19 | Evonik Degussa Gmbh | Verfahren zur Herstellung von Siliciumschichten |
| US8624049B2 (en) | 2010-01-18 | 2014-01-07 | Kovio, Inc. | Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions |
| JP2012074194A (ja) * | 2010-09-28 | 2012-04-12 | Sii Nanotechnology Inc | 荷電粒子ビーム装置、薄膜作製方法、欠陥修正方法及びデバイス作製方法 |
| WO2012043363A1 (ja) * | 2010-09-28 | 2012-04-05 | エスアイアイ・ナノテクノロジー株式会社 | 荷電粒子ビーム装置、薄膜作製方法、欠陥修正方法及びデバイス作製方法 |
| US9257273B2 (en) | 2010-09-28 | 2016-02-09 | Hitachi High-Tech Science Corporation | Charged particle beam apparatus, thin film forming method, defect correction method and device forming method |
| EP2655685A1 (de) * | 2010-12-23 | 2013-10-30 | Johann Wolfgang Goethe-Universität Frankfurt am Main | Verfahren und vorrichtung zur abscheidung von silizium auf einem substrat |
| DE102013010102A1 (de) | 2013-06-18 | 2014-12-18 | Evonik Industries Ag | Formulierungen umfassend Hydridosilane und Hydridosilan-Oligomere, Verfahren zu ihrer Herstellung und ihrer Verwendung |
| DE102013010101A1 (de) | 2013-06-18 | 2014-12-18 | Evonik Industries Ag | Formulierungen umfassend Hydridosilane und Hydridosilan-Oligomere, Verfahren zu ihrer Herstellung und ihrer Verwendung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0945922A (ja) | 多結晶シリコン膜の形成方法 | |
| EP1085578B1 (en) | Method of manufacturing thin-film transistor | |
| US8394728B2 (en) | Film deposition method and manufacturing method of semiconductor device | |
| JP3517934B2 (ja) | シリコン膜の形成方法 | |
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| WO2002047137A1 (fr) | Procede de formation de couche mince a semi-conducteur, procedes de production pour dispositif a semi-conducteur et dispositif electrooptique, dispositifs utilises dans ces procedes, dispositif a semi-conducteur et dispositif electrooptique | |
| JPH07321323A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07221017A (ja) | 半導体装置およびその作製方法 | |
| JPH07140454A (ja) | シリコンデバイス用ガラスパネルの製造方法 | |
| JP3999138B2 (ja) | 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法 | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| JP3484815B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000208422A (ja) | 積層膜形成方法及び薄膜製造装置 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| US7435667B2 (en) | Method of controlling polysilicon crystallization | |
| JP2007250944A (ja) | 半導体薄膜の成膜方法および半導体薄膜の成膜装置 | |
| Hanna et al. | Early Stage of Polycrystalleve Growth of Ge and SiGe by Reactive Thermal CVD from GeF 4 and Si 2 H 6 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JP2000007317A (ja) | シリコン膜の形成方法 | |
| US6913986B2 (en) | Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same | |
| RU2333567C2 (ru) | Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов | |
| JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
| JP3599679B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JP3881715B2 (ja) | 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法 |