JPH09293932A - Semiconductor light emitting device and manufacture thereof - Google Patents
Semiconductor light emitting device and manufacture thereofInfo
- Publication number
- JPH09293932A JPH09293932A JP8107734A JP10773496A JPH09293932A JP H09293932 A JPH09293932 A JP H09293932A JP 8107734 A JP8107734 A JP 8107734A JP 10773496 A JP10773496 A JP 10773496A JP H09293932 A JPH09293932 A JP H09293932A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- light emitting
- emitting device
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Plasma Technology (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、いわゆる内部スト
ライプ構造を有するII−VI族化合物半導体レーザー
に適用して好適な半導体発光装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device suitable for application to a II-VI group compound semiconductor laser having a so-called internal stripe structure.
【0002】[0002]
【従来の技術】半導体発光装置において、そのしきい値
電流Ithの低減化をはかる上で、ストライプ状の電流通
路部いわゆる内部ストライプ部構造が採られる。この場
合、その内部ストライプ部を挟んでその両側に、電流狭
窄を行う電流狭窄層いわゆる電流ストップ層が設けられ
ることによって電流通路の制限がなされるものであり、
このように電流狭窄層の形成によって活性層の発振領域
に電流を集中させてキャリア注入の大なる部分、すなわ
ち利得分布が急峻に増大する部分を形成する利得導波機
能を有する構造とされる。この電流狭窄層は、通常プロ
トン、ボロンその他のイオン打ち込みによる高抵抗領域
を選択的に形成するとか、p−n接合による電流遮断領
域を形成するなどの構成によっている。2. Description of the Related Art In a semiconductor light emitting device, a stripe-shaped current passage portion, a so-called internal stripe portion structure, is adopted in order to reduce the threshold current I th . In this case, the current path is limited by providing a current confinement layer for so-called current confinement, that is, a current stop layer, on both sides of the internal stripe portion.
Thus, the structure having the gain guiding function is formed by forming the current confinement layer to concentrate the current in the oscillation region of the active layer and form a large portion of carrier injection, that is, a portion where the gain distribution sharply increases. This current confinement layer is normally formed by selectively forming a high resistance region by implanting protons, boron or other ions, or by forming a current blocking region by a pn junction.
【0003】しかしながら、このような電流狭窄部の構
成では、充分満足できる程度に確実に電流狭窄がなされ
るものではなく、若干の無効電流が発生する。However, such a structure of the current constriction portion does not ensure the current constriction to a sufficient degree, and some reactive current is generated.
【0004】[0004]
【発明が解決しようとする課題】本発明は、半導体発光
装置、例えばII−VI族化合物半導体レーザーにおい
て、効果的に電流の狭窄を行うことができ、無効電流を
効果的に低減化できるようして半導体発光装置例えば半
導体レーザーの高出力化、しきい値電流Ithの低減化を
はかることができるようにする。SUMMARY OF THE INVENTION The present invention is intended to enable effective current confinement and effective reduction of reactive current in a semiconductor light emitting device, for example, a II-VI group compound semiconductor laser. Thus, it is possible to increase the output of a semiconductor light emitting device such as a semiconductor laser and to reduce the threshold current I th .
【0005】また、本発明は、その電流狭窄部の形成を
再現性よく、特定した位置に確実に形成することのでき
る構成とする。Further, according to the present invention, the current constriction portion can be formed with high reproducibility and reliably at a specified position.
【0006】[0006]
【課題を解決するための手段】本発明による半導体発光
装置は、化合物半導体基板上に、少なくとも第1導電型
のクラッド層と、活性層と、第2導電型のクラッド層と
を有する積層半導体層が形成され、この積層半導体層の
少なくとも一部に電流通路を規制する電流狭窄部が形成
される。そして、電流狭窄部は、結晶欠陥が高密度に存
在し、他部との界面部に高抵抗領域が形成された構成と
する。A semiconductor light emitting device according to the present invention is a laminated semiconductor layer having at least a first conductivity type cladding layer, an active layer, and a second conductivity type cladding layer on a compound semiconductor substrate. Is formed, and a current constriction portion that restricts a current path is formed in at least a part of this laminated semiconductor layer. The current constriction portion has a high density of crystal defects, and a high resistance region is formed at the interface with another portion.
【0007】また、本発明による半導体発光装置の製造
方法においては、化合物半導体基板上に、少なくとも第
1導電型のクラッド層と、活性層と、第2導電型のクラ
ッド層とを有する積層半導体層を形成する工程を有し、
この積層半導体層の形成工程前もしくは形成工程中の一
工程において、電流狭窄部の形成部に、他部と結晶性を
異にする成長を行う下地面を形成して、これの上に結晶
欠陥が高密度に存在し、他部との界面部に高抵抗領域が
形成された電流狭窄部を形成する。In the method for manufacturing a semiconductor light emitting device according to the present invention, a laminated semiconductor layer having at least a first conductivity type clad layer, an active layer, and a second conductivity type clad layer on a compound semiconductor substrate. Has a step of forming
In the step before or during the step of forming this laminated semiconductor layer, a base surface for growth having a crystallinity different from that of the other portion is formed in the portion where the current confinement portion is formed, and a crystal defect is formed thereon. Form a current constriction portion in which a high resistance region is formed at the interface with other portions.
【0008】すなわち、本発明においては、電流狭窄部
として結晶欠陥密度が高い領域を形成するとともに、こ
の結晶欠陥密度の高い領域と他部すなわち結晶欠陥密度
の低い領域との界面部において生じる高抵抗領域を利用
して、内部ストライプ部すなわち電流通路部から他部へ
と広がる電流を効果的に阻止することができるようにし
て無効電流の発生を回避するものである。That is, in the present invention, a region having a high crystal defect density is formed as a current constriction portion, and a high resistance generated at the interface between the region having a high crystal defect density and another region, that is, a region having a low crystal defect density. By utilizing the region, it is possible to effectively prevent the current that spreads from the internal stripe portion, that is, the current passage portion to the other portion, thereby avoiding the generation of the reactive current.
【0009】[0009]
【発明の実施の形態】本発明による半導体発光装置、例
えば半導体レーザーは、化合物半導体基板上に、少なく
とも第1導電型のクラッド層と、活性層と、第2導電型
のクラッド層とを有する積層半導体層が形成され、この
積層半導体層の少なくとも一部に電流通路を規制する電
流狭窄部が形成され、この電流狭窄部は、結晶欠陥が高
密度に存在し、他部との界面部に高抵抗領域が形成され
てなる構成とする。BEST MODE FOR CARRYING OUT THE INVENTION A semiconductor light emitting device according to the present invention, for example, a semiconductor laser, is a laminated structure having at least a first conductivity type clad layer, an active layer, and a second conductivity type clad layer on a compound semiconductor substrate. A semiconductor layer is formed, and a current constriction portion that restricts a current path is formed in at least a part of the laminated semiconductor layer. The current constriction portion has high density of crystal defects and a high density at an interface portion with another portion. A resistance region is formed.
【0010】また、この構成による半導体発光装置を得
る、本発明による半導体発光装置の製造方法は、化合物
半導体基板上に、少なくとも第1導電型のクラッド層
と、活性層と、第2導電型のクラッド層とを有する積層
半導体層を形成する工程を有し、この積層半導体層の形
成工程中もしくは形成工程前に、電流狭窄部の形成部
に、他部と結晶性を異にする下地面を形成して、これの
上に結晶欠陥が高密度に存在し、他部との界面部に高抵
抗領域が形成された電流狭窄部を形成する。Further, in the method for manufacturing a semiconductor light emitting device according to the present invention for obtaining the semiconductor light emitting device having this structure, at least the first conductivity type cladding layer, the active layer, and the second conductivity type are provided on the compound semiconductor substrate. A step of forming a laminated semiconductor layer having a clad layer, and during or before the step of forming the laminated semiconductor layer, a base surface having a crystallinity different from that of other portions is formed in the current confinement portion forming portion. A current confinement portion is formed in which crystal defects are present at a high density and a high resistance region is formed at the interface with another portion.
【0011】本発明による半導体発光装置と、その製造
方法の実施例を図面を参照して説明する。この実施例に
おいては、II−VI族化合物半導体レーザーに適用し
た場合である。Embodiments of a semiconductor light emitting device and a method of manufacturing the same according to the present invention will be described with reference to the drawings. In this example, it is applied to a II-VI group compound semiconductor laser.
【0012】図1および図2を参照して本発明の一実施
例を説明する。この例においては、図1に示すように、
第1導電型例えばn型のII−VI族単結晶基板1例え
ばZnSe基板1を用意し、その一主面上に第2導電型
例えばp型のIII−V族化合物半導体のGaAs層に
よる電流ストップ層2を、例えばMBE(Molecular Be
am Epitaxy: 分子線エピタキシー)法によってエピタキ
シャル成長する第1のエピタキシャル成長を行う。そし
て、電流ストップ層2に対して、最終的で電流通路を形
成する部分すなわち内部ストライプ部を形成する部分に
ストライプ状の開口2Wを、例えばフォトリソグラフィ
によるパターンエッチングによって穿設する。言い換え
れば、最終的に電流狭窄部を形成する部分下に、下地面
として電流ストップ層2の形成を行う。An embodiment of the present invention will be described with reference to FIGS. 1 and 2. In this example, as shown in FIG.
A first-conductivity type, for example, n-type II-VI group single crystal substrate 1, for example, ZnSe substrate 1 is prepared, and a current stop is formed on a main surface of the second-conductivity type, for example, p-type III-V group compound semiconductor GaAs layer. Layer 2 is, for example, MBE (Molecular Be
am Epitaxy: First epitaxial growth is performed by the molecular beam epitaxy method. Then, a stripe-shaped opening 2W is formed in the current stop layer 2 at a final portion where a current passage is formed, that is, a portion where an internal stripe portion is formed by, for example, pattern etching by photolithography. In other words, the current stop layer 2 is formed as a base surface below the portion where the current constriction portion is finally formed.
【0013】次に、同様に例えばMBEによる第2のエ
ピタキシャル成長を行う。この第2のエピタキシャル成
長は、先ずストップ層2の開口2Wを通じて露出した基
板1上と、ストップ層2上とに跨がって第1導電型この
例ではn型のZnSSeによる第1導電型の第1クラッ
ド層3をエピタキシャル成長し、続いてこれの上に順
次、例えばZnMgSSeによる第1導電型の第2クラ
ッド層4、例えばZnSSeによる第1導電型ガイド層
5、例えばZnCdSeによる活性層6、第2導電型こ
の例ではp型の例えばZnSSeによる第2導電型ガイ
ド層7、例えばZnMgSSeによる第2導電型の第1
クラッド層8、例えばZnSSeによる第2導電型の第
2クラッド層9、第2導電型の例えばZnSe/ZnT
e超格子構造によるコンタクト層10、第2導電型の例
えばZnTeによるキャップ層11を連続エピタキシャ
ル成長によって形成する。Next, a second epitaxial growth is similarly performed by, for example, MBE. In this second epitaxial growth, first, the first conductivity type straddling the substrate 1 exposed through the opening 2W of the stop layer 2 and the stop layer 2 is the first conductivity type first n-type ZnSSe. 1 clad layer 3 is epitaxially grown, and subsequently, a second conductivity type second clad layer 4 of ZnMgSSe, a first conductivity type guide layer 5 of ZnSSe, an active layer 6 of ZnCdSe, a second Conductivity type In this example, a p-type second conductivity type guide layer 7 made of ZnSSe, for example, a second conductivity type first guide layer made of ZnMgSSe.
Cladding layer 8, for example ZnSSe second conductivity type second cladding layer 9, second conductivity type ZnSe / ZnT, for example
The contact layer 10 having the e superlattice structure and the cap layer 11 of the second conductivity type, for example, ZnTe, are formed by continuous epitaxial growth.
【0014】この場合、II−VI族化合物半導体層に
よる積層半導体層30を形成する第2のエピタキシャル
成長においては、図1で示したように、電流ストップ層
2によるGaAsIII−V族化合物半導体層上と、そ
の開口2Wを通じて臨む基板1のZnSeによるII−
VI族化合物半導体層上とに形成するものであるが、こ
のようにすることによって、積層半導体30の、電流ス
トップ層2上に成長した部分に関しては、少なくともそ
の成長初期の例えば第1導電型のクラッド層4に至る厚
さに渡る部分においては、積層欠陥が発生し、結晶欠陥
が高密度に存在する領域が形成される。本発明において
は、この領域を電流狭窄部32とするものである。すな
わち、本発明方法においては、電流狭窄部32の形成
は、II−VI族化合物半導体層の成膜における、II
−VI族半導体面とIII−V族半導体面とに対する反
応性の相違、具体的にはIII−V族化合物半導体に対
して反応性が高いために生じる積層欠陥の起点の発生を
利用して、このIII−V族化合物半導体の電流ストッ
プ層2上に、選択的に積層欠陥を発生させ、結晶欠陥が
高密度に存在する電流狭窄部32の形成を行うものであ
る。In this case, in the second epitaxial growth for forming the laminated semiconductor layer 30 made of the II-VI group compound semiconductor layer, as shown in FIG. 1, it is formed on the GaAs III-V group compound semiconductor layer by the current stop layer 2. , II- of ZnSe of the substrate 1 facing through the opening 2W
It is formed on the Group VI compound semiconductor layer. By doing so, at least the portion of the laminated semiconductor 30 grown on the current stop layer 2 is of, for example, the first conductivity type at the initial stage of its growth. A stacking fault occurs in a portion extending to the thickness of the clad layer 4, and a region in which crystal defects are present at a high density is formed. In the present invention, this region is used as the current constriction portion 32. That is, in the method of the present invention, the formation of the current constriction portion 32 is performed by forming II in the II-VI group compound semiconductor layer.
By utilizing the difference in reactivity between the -VI group semiconductor surface and the III-V group semiconductor surface, specifically, generation of the stacking fault starting point caused by high reactivity with the III-V group compound semiconductor, On the current stop layer 2 of the III-V group compound semiconductor, stacking faults are selectively generated to form the current confinement portion 32 having high density of crystal defects.
【0015】そして、この場合、ZnSeによる基板1
に対してのエピタキシャル成長部は、積層欠陥の発生が
殆どない、すぐれた結晶性を有するストライプ部31が
形成されるものである。Then, in this case, the substrate 1 made of ZnSe
On the other hand, in the epitaxial growth portion, the stripe portion 31 having excellent crystallinity in which the stacking fault is hardly generated is formed.
【0016】上述したように、この積層欠陥すなわち結
晶欠陥を高密度に有する領域を、電流狭窄部32とする
ものであるが、この場合、すでに知られているように、
結晶欠陥密度の高い部分と、結晶欠陥の少ない部分との
界面部には、高抵抗領域が発生することから、電流狭窄
部32には、電流ストップ層2との界面およびストライ
プ部31との界面に高抵抗領域が生じる。As described above, the region having the stacking faults, that is, the crystal defects at a high density is used as the current confinement portion 32. In this case, as already known,
Since a high resistance region is generated at the interface between the portion having high crystal defect density and the portion having few crystal defects, the current confinement portion 32 has an interface with the current stop layer 2 and an interface with the stripe portion 31. A high resistance region is generated at.
【0017】キャップ層11上には、例えばAl2 O3
による絶縁層12が被着形成され、ストライプ部31上
に対向してストライプ状の電極コンタクト窓12Wが、
フォトリソグラフィによるエッチングによって穿設され
る。On the cap layer 11, for example, Al 2 O 3 is used.
The insulating layer 12 is formed by deposition, and a striped electrode contact window 12W is formed on the striped portion 31 so as to face the striped portion 31.
It is formed by etching by photolithography.
【0018】そして、この絶縁層12上に、その電極コ
ンタクト窓12Wを通じてキャップ層11にオーミック
にコンタクトする一方の電極13を形成し、基板1の裏
面に他方の電極14をオーミックに被着形成する。Then, one electrode 13 that makes ohmic contact with the cap layer 11 through the electrode contact window 12W is formed on the insulating layer 12, and the other electrode 14 is ohmicly deposited on the back surface of the substrate 1. .
【0019】この構成において、両電極13および14
間に、通電を行うと、電流ストップ層2の存在ととも
に、これの上に形成され、結晶欠陥が高密度に存在する
電流狭窄部32によって挟みこまれたストライプ部31
に、通電が限定的になされ、活性層6の、このストライ
プ部31に対応する部分に電流の集中によるキャリアの
大なる部分を形成することができて、利得が急峻に増大
する部分を形成すること、すなわち利得導波機能を生じ
させ、高出力化と、低しきい値電流化がなされる。In this structure, both electrodes 13 and 14 are
When electricity is applied in the meantime, the current stop layer 2 is present and the stripe portion 31 formed on the current stop layer 2 is sandwiched by the current confinement portions 32 having high density of crystal defects.
In addition, the energization is limited, and a large portion of carriers due to current concentration can be formed in a portion of the active layer 6 corresponding to the stripe portion 31, and a portion in which the gain sharply increases is formed. That is, a gain guiding function is generated, and high output and low threshold current are achieved.
【0020】この構成によれば、電流ストップ層2を形
成するとともに、これの上にストライプ部31、すなわ
ち電流通路を挟んで結晶欠陥が高密度に存在する電流狭
窄部32を配置するものであり、この電流狭窄部32に
おいては、これ自体結晶欠陥密度が高く、キャリアの再
結合が大であって無効電流が流れにくいものであるとと
もに、前述したように、これと結晶欠陥が少ないすなわ
ち結晶性にすぐれた領域との界面部に高抵抗領域が発生
することから、よりストライプ部31からの電流の拡が
りを抑制する効果を有し、このため無効電流の発生を、
確実に回避できものである。According to this structure, the current stop layer 2 is formed, and the stripe portion 31, that is, the current confinement portion 32 in which crystal defects are present at a high density with the current passage interposed, is arranged on the current stop layer 2. In the current confinement part 32, the crystal defect density itself is high, the recombination of carriers is large, and the reactive current is hard to flow, and as described above, there are few crystal defects, that is, crystallinity. Since the high resistance region is generated at the interface with the excellent region, it has an effect of further suppressing the spread of the current from the stripe portion 31, and therefore, the generation of the reactive current is caused.
It can be certainly avoided.
【0021】図1および図2の半導体発光装置、この例
ではII−VI族半導体レーザーにおいては、少なくと
も第1導電型のクラッド層4、活性層6、第2導電型の
クラッド層8が形成される積層半導体層30の、いわば
基板1側に位置して電流狭窄部32を形成した構成とし
た場合であるが、基板1とは反対側に位置して電流狭窄
部を形成する構成とすることもできる。In the semiconductor light emitting device of FIGS. 1 and 2, in this example a II-VI semiconductor laser, at least the first conductivity type cladding layer 4, the active layer 6, and the second conductivity type cladding layer 8 are formed. This is a case where the current constriction portion 32 is formed so as to be located on the side of the substrate 1 of the laminated semiconductor layer 30 that is, but the current confinement portion is formed on the side opposite to the substrate 1. You can also
【0022】この場合の一例を図3を参照して説明す
る。この例においても、第1導電型をn型とし、第2導
電型をp型とする。この例では、n型のIII−V族の
GaAs単結晶によって基板1を構成した場合である。
そして、この基板1上に、例えばMBE法による第1の
エピタキシャル成長によって積層半導体層30を形成す
る。この場合においては、GaAs基板1上にn型のG
aAsによる第1バッファ層21と、これの上にn型の
II−VI族のZnSeによる第2バッファ層22をエ
ピタキシャル成長し、続いてこれの上に、順次n型Zn
SSeによる第1導電型の第1クラッド層3、n型Zn
MgSSeによる第1導電型の第2クラッド層4、n型
ZnSSeによる第1導電型ガイド層5、ZnCdSe
による活性層6、p型ZnSSeによるガイド層7、p
型ZnMgSSeによる第2導電型の第1クラッド層
8、p型ZnSSeによる第2導電型の第2クラッド層
9、n型GaAsのIII−V族化合物半導体層による
電流ストップ層2を連続エピタキシャル成長によって形
成する第1のエピタキシャル成長を行う。An example of this case will be described with reference to FIG. Also in this example, the first conductivity type is n-type and the second conductivity type is p-type. In this example, the substrate 1 is made of an n-type III-V group GaAs single crystal.
Then, the laminated semiconductor layer 30 is formed on the substrate 1 by the first epitaxial growth, for example, by the MBE method. In this case, n-type G on the GaAs substrate 1
The first buffer layer 21 made of aAs and the second buffer layer 22 made of n-type II-VI group ZnSe are epitaxially grown on the first buffer layer 21.
First clad layer 3 of the first conductivity type made of SSe, n-type Zn
The first conductivity type second cladding layer 4 made of MgSSe, the first conductivity type guide layer 5 made of n-type ZnSSe, and ZnCdSe.
Active layer 6 made of p-type ZnSSe, guide layer 7 made of p-type ZnSSe, p
-Type ZnMgSSe second conductivity-type first cladding layer 8, p-type ZnSSe second conductivity-type second cladding layer 9, and n-type GaAs III-V group compound semiconductor layer current stop layer 2 are formed by continuous epitaxial growth. First epitaxial growth is performed.
【0023】そして、電流ストップ層2に対して、最終
的で電流通路を形成する部分すなわち内部ストライプを
形成する部分にストライプ状の開口2Wを、例えばフォ
トリソグラフィによるパターンエッチングによって穿設
する。言い換えれば、最終的に電流狭窄部を形成する部
分に、電流ストップ層2の形成を行う。Then, a stripe-shaped opening 2W is formed in the current stop layer 2 at a final portion forming a current path, that is, a portion forming an internal stripe, for example, by pattern etching by photolithography. In other words, the current stop layer 2 is formed at the portion where the current constriction is finally formed.
【0024】次に、例えばMBE法による第2のエピタ
キシャル成長を行う。この第2のエピタキシャル成長
は、先ずストップ層2の開口2Wを通じて露出した第2
導電型の第2クラッド層9と、電流ストップ層2を下地
面とする部分上とに跨がってp型のZnSSeによる第
2導電型の第3クラッド層15をエピタキシャル成長
し、続いてこれの上に順次p型のZnSe/ZnTe超
格子構造によるコンタクト層10、p型の例えばZnT
eによるキャップ層11を連続エピタキシャル成長によ
って形成する。Next, a second epitaxial growth is performed by, for example, the MBE method. This second epitaxial growth is performed by first exposing the second epitaxial growth through the opening 2W of the stop layer 2.
A second conductivity-type third clad layer 15 made of p-type ZnSSe is epitaxially grown across the conductivity-type second clad layer 9 and a portion on which the current stop layer 2 serves as a base surface, and then this is grown. A contact layer 10 having a p-type ZnSe / ZnTe superlattice structure and a p-type ZnT, for example
The cap layer 11 of e is formed by continuous epitaxial growth.
【0025】この場合においても、II−VI族化合物
半導体層による第2のエピタキシャル成長においては、
電流ストップ層2によるGaAsIII−V族化合物半
導体層上と、その開口2Wを通じて臨むZnSSeによ
るII−VI族化合物半導体層上とに形成するものであ
る。すなわち、この場合においても、ZnSSeによる
クラッド層9に対してのエピタキシャル成長部は、積層
欠陥の発生が殆どないすぐれた結晶性を有するストライ
プ部31が形成されが、GaAsによるストップ層2に
対する成長は、積層欠陥が多く発生した領域となる。こ
の例においても、この積層欠陥すなわち結晶欠陥を高密
度に有する領域を、電流狭窄部32とするものである。
そして、この場合においても、結晶欠陥密度の高い部分
と、結晶欠陥の少ない部分との界面部には、高抵抗領域
が発生することから、電流狭窄部32には、電流ストッ
プ層2との界面およびストライプ部31との界面に高抵
抗領域が生じる。Also in this case, in the second epitaxial growth using the II-VI group compound semiconductor layer,
It is formed on the GaAs III-V group compound semiconductor layer by the current stop layer 2 and on the II-VI group compound semiconductor layer by ZnSSe exposed through the opening 2W. That is, also in this case, the stripe portion 31 having excellent crystallinity with almost no stacking fault is formed in the epitaxial growth portion of the ZnSSe on the cladding layer 9, but the growth of the GaAs on the stop layer 2 is This is an area where many stacking faults occur. Also in this example, the region having the stacking faults, that is, the crystal defects at a high density is the current constriction portion 32.
Also in this case, since a high resistance region is generated at the interface between the portion having a high crystal defect density and the portion having a small number of crystal defects, the current constriction portion 32 has an interface with the current stop layer 2. A high resistance region is generated at the interface with the stripe portion 31.
【0026】キャップ層11上には、例えばAl2 O3
による絶縁層12が被着形成され、ストライプ部31上
に対向してストライプ状の電極コンタクト窓12Wが、
フォトリソグラフィによるエッチングによって穿設され
る。On the cap layer 11, for example, Al 2 O 3 is used.
The insulating layer 12 is formed by deposition, and a striped electrode contact window 12W is formed on the striped portion 31 so as to face the striped portion 31.
It is formed by etching by photolithography.
【0027】そして、この絶縁層12上に、その電極コ
ンタクト窓12Wを通じてキャップ層11にオーミック
にコンタクトする一方の電極13を形成し、基板1の裏
面に他方の電極14をオーミックに被着形成する。Then, one electrode 13 that makes ohmic contact with the cap layer 11 through the electrode contact window 12W is formed on the insulating layer 12, and the other electrode 14 is ohmicly formed on the back surface of the substrate 1. .
【0028】この構成において、両電極13および14
間に、通電を行うと、電流ストップ層2の存在ととも
に、これの上に形成され、結晶欠陥が高密度に存在する
電流狭窄部32によって挟みこまれたストライプ部31
に、通電が限定的になされ、活性層6の、このストライ
プ部31に対応する部分に電流の集中によるキャリアの
大なる部分を形成することができて、利得が急峻に増大
する部分を形成すること、すなわち利得導波機能を生じ
させ、レーザー発光を低しきい値電流Ithをもって行わ
しめる。In this structure, both electrodes 13 and 14 are
When electricity is applied in the meantime, the current stop layer 2 is present and the stripe portion 31 formed on the current stop layer 2 is sandwiched by the current confinement portions 32 having high density of crystal defects.
In addition, the energization is limited, and a large portion of carriers due to current concentration can be formed in a portion of the active layer 6 corresponding to the stripe portion 31, and a portion in which the gain sharply increases is formed. That is, the gain guiding function is generated, and the laser emission is performed with the low threshold current I th .
【0029】この構成においても、電流ストップ層2を
形成するとともに、これの上にストライプ部31、すな
わち電流通路を挟んで結晶欠陥が高密度に存在する電流
狭窄部32を配置するものであり、この電流狭窄部32
においては、これ自体結晶欠陥密度が高く、キャリアの
再結合が大であって無効電流が流れにくいものであると
ともに、前述したように、これと結晶欠陥が少ないすな
わち結晶性にすぐれた領域との界面部に高抵抗領域が発
生することから、よりストライプ部31からの電流の拡
がりを抑制する効果を有し、このため無効電流の発生
を、確実に回避できものである。In this structure as well, the current stop layer 2 is formed, and the stripe portion 31, that is, the current constriction portion 32 in which crystal defects are present at a high density across the current passage is arranged on the current stop layer 2. This current constriction portion 32
In itself, the crystal defect density is high, the recombination of carriers is large, and the reactive current is difficult to flow, and as described above, this and the region with few crystal defects, that is, a region having excellent crystallinity, Since the high resistance region is generated at the interface portion, it has an effect of further suppressing the spread of the current from the stripe portion 31, and thus the generation of the reactive current can be surely avoided.
【0030】上述した各実施例における各MBE法によ
るエピタキシャル成長は、図4にその一例の概略構成図
を示すMBE装置によって行うことができる。このMB
E装置は、超高真空排気装置(図示せず)を備えた真空
チェンバー41を有し、このチェンバー41内に、被エ
ピタキシャル成長基板51すなわち図1および図2の例
ではZnSe基板1、図3の例では積層半導体層30が
形成さたGaAs基板1が保持される基板ホルダー42
が配置される。Epitaxial growth by each MBE method in each of the above-described embodiments can be performed by an MBE apparatus whose schematic configuration diagram is shown in FIG. This MB
The E apparatus has a vacuum chamber 41 equipped with an ultra-high vacuum exhaust device (not shown). In the chamber 41, the epitaxial growth substrate 51, that is, the ZnSe substrate 1 in the example of FIGS. In the example, a substrate holder 42 for holding the GaAs substrate 1 on which the laminated semiconductor layer 30 is formed
Is arranged.
【0031】チェンバー41には、基板51に向かって
化合物半導体の材料源の複数の分子線源43が配置され
る。また、このチェンバー41に、基板31に対してプ
ラズマ化したN(窒素)を照射するプラズマ発生源44
が設けられる。このプラズマ発生源44は、例えばEC
R(Electron Cyclotron Resonance:電子サイクロトロ
ン共鳴)セル構成による。このECRセル構成によるプ
ラズマ発生源44はマグネット45を有するプラズマ発
生室44Rに、マイクロ波を供給するマイクロ波端子4
6が配置されるとともに、窒素ガスを供給する窒素ガス
導入管47が設けられる。In the chamber 41, a plurality of molecular beam sources 43 which are compound semiconductor material sources are arranged toward the substrate 51. In addition, a plasma generation source 44 for irradiating the chamber 41 with N (nitrogen) plasmatized for the substrate 31.
Is provided. This plasma generation source 44 is, for example, an EC
R (Electron Cyclotron Resonance) cell configuration. The plasma generation source 44 having this ECR cell configuration includes a microwave terminal 4 for supplying microwaves to a plasma generation chamber 44R having a magnet 45.
6 is arranged, and a nitrogen gas introducing pipe 47 for supplying nitrogen gas is provided.
【0032】このようにして、分子線源43からの基板
51への分子線照射によって基板51上に、例えばII
−VI族化合物半導体をエピタキシーするものである
が、Nドープによるp型のII−VI族化合物半導体を
エピタキシーする場合、プラズマ発生源44において、
磁界およびマイクロ波の印加によって電子サイクロトロ
ン共鳴によってNガスのプラズマ化を行い、このプラズ
マ化したNをプラズマ発生源44のプラズマ放出口48
から導出して上述の分子線照射とともに基板に照射する
ことによって基板1上にNドープのII−VI族化合物
半導体をエピタキシャル成長することができるようにな
されている。また、チェンバー41には、このチェンバ
ー41に対して基板51を導出入するためのいわゆる予
備室49が設けられている。In this manner, the substrate 51 is irradiated with the molecular beam from the molecular beam source 43, so that, for example, II
-VI group compound semiconductor is epitaxy. When p-type II-VI group compound semiconductor by N-doping is epitaxy, in plasma generation source 44,
By applying a magnetic field and a microwave, N gas is turned into plasma by electron cyclotron resonance, and the turned N is turned into a plasma emission port 48 of a plasma generation source 44.
It is made possible to epitaxially grow the N-doped II-VI group compound semiconductor on the substrate 1 by irradiating the substrate with the above molecular beam irradiation. In addition, the chamber 41 is provided with a so-called preliminary chamber 49 for introducing the substrate 51 into and out of the chamber 41.
【0033】このMBE装置により、各半導体層のエピ
タキシャル成長がなされて、図2および図3で説明した
半導体発光装置をはじめとする本発明による半導体発光
装置を構成することができる。With this MBE device, each semiconductor layer is epitaxially grown, and the semiconductor light emitting device according to the present invention including the semiconductor light emitting device described in FIGS. 2 and 3 can be constructed.
【0034】上述した本発明方法および本発明による半
導体発光装置によれば、II−VI族化合物半導体層下
もしくはII−VI族化合物半導体層中に、ストライプ
状開口2Wが形成されて内部ストライプ部すなわちスト
ライプ状の電流通路を形成するもののその両側に位置し
て、導電型を異にするIII−V族化合物半導体による
電流ストップ層2を設けるので、これ自体で電流狭窄効
果を生じるとともに、さらにこれの上に跨がってII−
VI族化合物半導体層を形成したことによって、この部
分において選択的に積層欠陥を著しく発生させることが
できることから、この領域において、すなわち内部スト
ライプ部の両側において、結晶欠陥密度が高く、そして
他部の欠陥密度の低い結晶性にすぐれた領域との界面部
間に高抵抗領域を発生させる電流狭窄部32を形成した
ことにより、より無効電流の低減化をはかることができ
て、より電流集中効果を高めることができる。According to the above-described method of the present invention and the semiconductor light emitting device of the present invention, the stripe-shaped opening 2W is formed under the II-VI compound semiconductor layer or in the II-VI compound semiconductor layer to form the internal stripe portion, that is, Since the current stop layers 2 made of III-V group compound semiconductors having different conductivity types are provided on both sides of the striped current path, the current stop layer 2 itself produces a current constriction effect. II over the top
Since the group VI compound semiconductor layer is formed, stacking faults can be remarkably generated in this portion, so that the crystal defect density is high in this region, that is, both sides of the inner stripe portion, and By forming the current confinement portion 32 that generates a high resistance region between the interface with the region having a low defect density and excellent crystallinity, it is possible to further reduce the reactive current and further enhance the current concentration effect. Can be increased.
【0035】尚、本発明は、図示の例に限られるではな
く種々の構成による半導体レーザー等の半導体発光装置
に適用することができるものであり、また、上述した例
では、第1導電型がn型で、第2導電型がp型とした
が、第1導電型がp型で、第2導電型がn型とすること
もできる。The present invention is not limited to the illustrated example, but can be applied to semiconductor light emitting devices such as semiconductor lasers having various configurations. In the above-described example, the first conductivity type is Although the n-type and the second conductivity type are the p-type, the first conductivity type may be the p-type and the second conductivity type may be the n-type.
【0036】[0036]
【発明の効果】上述したように、本発明によれば、簡単
な製造方法をもって、結晶欠陥密度が高く、欠陥密度の
低い結晶性にすぐれた領域との間に高抵抗領域を発生さ
せる電流狭窄部を形成したことにより、無効電流の低減
化をはかることができることから、高出力発光、低しき
い値電流化をはかることができる。As described above, according to the present invention, with a simple manufacturing method, a current constriction for generating a high resistance region between a region having a high crystal defect density and a low defect density and excellent crystallinity is formed. Since the reactive current can be reduced by forming the portion, high output light emission and low threshold current can be achieved.
【0037】また、本発明製造方法によれば、上述の電
流狭窄部32を形成する際に、単にその下地面として、
電流ストップ層2を形成するのみでよいので、従来に比
し特段の作業数の増加を招くことなく、また電流ストッ
プ層2によるストライプ部31の形成すなわち電流通路
部と電流狭窄部32の位置整合は、自動的にすなわちセ
ルフアラインされることから、再現性よく、したがって
高い歩留りをもって、目的とする半導体発光装置を量産
的に製造することができる。Further, according to the manufacturing method of the present invention, when the above-mentioned current constriction portion 32 is formed, it is simply used as a base surface thereof.
Since it is only necessary to form the current stop layer 2, there is no particular increase in the number of operations as compared with the prior art, and the formation of the stripe portion 31 by the current stop layer 2, that is, the positional alignment between the current passage portion and the current constriction portion 32 is performed. Is automatically, that is, self-aligned, so that it is possible to mass-produce the desired semiconductor light emitting device with good reproducibility and thus high yield.
【図1】本発明による半導体発光装置の製造方法の一例
の一工程における概略断面図である。FIG. 1 is a schematic cross-sectional view in a step of an example of a method for manufacturing a semiconductor light emitting device according to the present invention.
【図2】本発明製造方法によって得た半導体発光装置の
一例の概略断面図である。FIG. 2 is a schematic cross-sectional view of an example of a semiconductor light emitting device obtained by the manufacturing method of the present invention.
【図3】本発明による半導体発光装置の他の例の概略断
面図である。FIG. 3 is a schematic sectional view of another example of the semiconductor light emitting device according to the present invention.
【図4】本発明製造方法を実施するMBE装置の一例の
構成図である。FIG. 4 is a configuration diagram of an example of an MBE device that carries out the manufacturing method of the present invention.
1 基板、2 電流ストップ層、3 第1導電型の第1
クラッド層、4 第1導電型の第2クラッド層、5 第
1導電型ガイド層、6 活性層、7 第2導電型ガイド
層、8 第2導電型の第1クラッド層、9 第2導電型
の第2クラッド層、10 コンタクト層、11 キャッ
プ層、12 絶縁層、13,14 電極、15 第2導
電型の第3クラッド層、30 積層半導体層、31 ス
トライプ部、32 電流狭窄部1 substrate 2 current stop layer 3 first conductivity type first
Clad layer, 4 first conductivity type second clad layer, 5 first conductivity type guide layer, 6 active layer, 7 second conductivity type guide layer, 8 second conductivity type first clad layer, 9 second conductivity type Second clad layer, 10 contact layer, 11 cap layer, 12 insulating layer, 13, 14 electrode, 15 second conductivity type third clad layer, 30 laminated semiconductor layer, 31 stripe portion, 32 current constriction portion
Claims (4)
導電型のクラッド層とを有する積層半導体層が形成さ
れ、 該積層半導体層の少なくとも一部に電流通路を規制する
電流狭窄部が形成され、 該電流狭窄部は、結晶欠陥が高密度に存在し、他部との
界面部に高抵抗領域が形成されてなることを特徴とする
半導体発光装置。1. A compound semiconductor substrate having at least a first conductivity type cladding layer, an active layer, and a second layer.
A laminated semiconductor layer having a conductive clad layer is formed, and a current constriction portion that regulates a current path is formed in at least a part of the laminated semiconductor layer. The current constriction portion has a high density of crystal defects. A semiconductor light emitting device, characterized in that a high resistance region is formed at an interface with another portion.
半導体からなることを特徴とする請求項1に記載の半導
体発光装置。2. The semiconductor light emitting device according to claim 1, wherein the laminated semiconductor layer is made of a II-VI group compound semiconductor.
導電型のクラッド層と、活性層と、第2導電型のクラッ
ド層とを有する積層半導体層を形成する工程を有し、 該積層半導体層の形成前もしくは形成工程中の工程にお
いて、電流狭窄部の形成部に、他部と結晶性を異にする
成長を行う下地面を形成して、これの上に結晶欠陥が高
密度に存在し、他部との界面部に高抵抗領域が形成され
た電流狭窄部を形成することを特徴とする半導体発光装
置の製造方法。3. The method according to claim 1, wherein the compound semiconductor substrate has at least a first
There is a step of forming a laminated semiconductor layer having a conductive type clad layer, an active layer, and a second conductive type clad layer, and the current constriction portion is formed before or during the formation of the laminated semiconductor layer. A base surface is formed in the area where the crystal is formed, where the crystallinity is different from that of the other area, and crystal defects are present at a high density on this, and a high resistance region is formed at the interface with the other area. A method of manufacturing a semiconductor light emitting device, comprising: forming a current constriction portion.
半導体層よりなり、上記下地面が、III−V族化合物
半導体層による電流ストップ層であることを特徴とする
請求項3に記載の半導体発光装置の製造方法。4. The semiconductor according to claim 3, wherein the laminated semiconductor layer is made of a II-VI group compound semiconductor layer, and the underlying surface is a current stop layer made of a III-V group compound semiconductor layer. A method for manufacturing a light emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8107734A JPH09293932A (en) | 1996-04-26 | 1996-04-26 | Semiconductor light emitting device and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8107734A JPH09293932A (en) | 1996-04-26 | 1996-04-26 | Semiconductor light emitting device and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09293932A true JPH09293932A (en) | 1997-11-11 |
Family
ID=14466603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8107734A Pending JPH09293932A (en) | 1996-04-26 | 1996-04-26 | Semiconductor light emitting device and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09293932A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291930A (en) * | 2000-04-06 | 2001-10-19 | Mitsubishi Chemicals Corp | Semiconductor optical device |
-
1996
- 1996-04-26 JP JP8107734A patent/JPH09293932A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291930A (en) * | 2000-04-06 | 2001-10-19 | Mitsubishi Chemicals Corp | Semiconductor optical device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100290076B1 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US6169296B1 (en) | Light-emitting diode device | |
US5889806A (en) | Group III nitride compound semiconductor laser diodes | |
KR19990068168A (en) | Semiconductor device and its manufacturing method | |
US5013684A (en) | Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth | |
KR980012751A (en) | GaN-based compound semiconductor laser and manufacturing method thereof | |
US6876002B2 (en) | Semiconductor laser device and method for manufacturing the same | |
US6928096B2 (en) | Nitride-based semiconductor laser device and method of fabricating the same | |
JP3735960B2 (en) | Semiconductor light emitting device | |
JPH11284280A (en) | Semiconductor laser device, its manufacture and manufacture of iii-v compound semiconductor element | |
US20030002554A1 (en) | Compound semiconductor light emitting device and process for producing the same | |
JPH09293932A (en) | Semiconductor light emitting device and manufacture thereof | |
JP2003282946A (en) | Light emitting diode unit and its manufacturing method | |
JPS6237829B2 (en) | ||
JP3792003B2 (en) | Semiconductor light emitting device | |
US5563094A (en) | Buried reverse bias junction configurations in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth and device structures utilizing the same | |
JPH09246670A (en) | Group-iii nitride semiconductor light emitting element | |
JPH10150219A (en) | Group iii nitride semiconductor laser element | |
JPH0846283A (en) | Manufacture of semiconductor laser | |
JPH1126866A (en) | Semiconductor laser and its manufacture | |
US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
JPH11233886A (en) | Semiconductor laser device | |
JP2956553B2 (en) | Surface emitting laser and method of manufacturing the same | |
JPH09237939A (en) | Ii-vi group compound semiconductor light-emitting device and manufacture thereof | |
JP2962639B2 (en) | Semiconductor light emitting device |