JPH0927516A - 電子部品の接続構造 - Google Patents
電子部品の接続構造Info
- Publication number
- JPH0927516A JPH0927516A JP20054095A JP20054095A JPH0927516A JP H0927516 A JPH0927516 A JP H0927516A JP 20054095 A JP20054095 A JP 20054095A JP 20054095 A JP20054095 A JP 20054095A JP H0927516 A JPH0927516 A JP H0927516A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- electronic component
- bump electrode
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】実装条件を広くし、導通不良やリーク電流を生
じさせないこと。 【構成】プラスチックフィルムから成る基板１上に、ア
ンテナ及び電子回路の配線、フリップチップ実装用のパ
ッドとしてのペースト２が所定の位置に設けられてい
る。ペースト２は、例えば、ＡｇペーストやＡｇ＋Ｃペ
ースト、Ｃｕペーストなどから構成されている。Ｓｉチ
ップ４に具備された金属製のバンプ電極３は、径が50〜
300 μm 、高さが30〜100 μｍの柱状を成している。Ｓ
ｉチップ４が加圧されることにより、バンプ電極３はペ
ースト２に２〜５μｍ程度食い込む。Ｓｉチップ４と基
板１とは、導電粒子が含まれていない絶縁性の熱硬化性
樹脂剤５により接着されている。
じさせないこと。 【構成】プラスチックフィルムから成る基板１上に、ア
ンテナ及び電子回路の配線、フリップチップ実装用のパ
ッドとしてのペースト２が所定の位置に設けられてい
る。ペースト２は、例えば、ＡｇペーストやＡｇ＋Ｃペ
ースト、Ｃｕペーストなどから構成されている。Ｓｉチ
ップ４に具備された金属製のバンプ電極３は、径が50〜
300 μm 、高さが30〜100 μｍの柱状を成している。Ｓ
ｉチップ４が加圧されることにより、バンプ電極３はペ
ースト２に２〜５μｍ程度食い込む。Ｓｉチップ４と基
板１とは、導電粒子が含まれていない絶縁性の熱硬化性
樹脂剤５により接着されている。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣカード、リモート
ＩＣカード、カード電卓、カードラジオなどの電子製品
に搭載するＩＣチップ等の電子部品の接続構造に関す
る。
ＩＣカード、カード電卓、カードラジオなどの電子製品
に搭載するＩＣチップ等の電子部品の接続構造に関す
る。
【０００２】
【従来の技術】近年、例えば、企業のセキュリティ管
理、航空手荷物等の物流管理、ＪＲや私鉄などの鉄道に
よる通勤、通学のために、リモートＩＣカード等のＩＣ
カードが普及しつつある。このＩＣカードへのＩＣチッ
プの実装方法の一つに、製品の軽薄短小化、高密度化に
適したフリップチップ実装方式が適用されている。この
方式による接続構造を図６に示す。フリップチップ実装
方式とは、プラスチックフィルム（例えばＰＥＴフィル
ム等）から成る基板１１上に、アンテナ及び電子回路部
の配線、ＩＣ実装用のパッドとして銀（Ａｇ）ペースト
１２（またはＡｇ＋Ｃペースト、または銅（Ｃｕ）ペー
スト）を印刷したものに、非導電性接着剤１５ｂ中に導
電粒子１５ａが混入された異方性導電フィルム１５（例
えば日立化成製アニソルムなど）を用いてバンプ電極１
３を具備したシリコン（Ｓｉ）チップ１４を実装すると
いうものである。
理、航空手荷物等の物流管理、ＪＲや私鉄などの鉄道に
よる通勤、通学のために、リモートＩＣカード等のＩＣ
カードが普及しつつある。このＩＣカードへのＩＣチッ
プの実装方法の一つに、製品の軽薄短小化、高密度化に
適したフリップチップ実装方式が適用されている。この
方式による接続構造を図６に示す。フリップチップ実装
方式とは、プラスチックフィルム（例えばＰＥＴフィル
ム等）から成る基板１１上に、アンテナ及び電子回路部
の配線、ＩＣ実装用のパッドとして銀（Ａｇ）ペースト
１２（またはＡｇ＋Ｃペースト、または銅（Ｃｕ）ペー
スト）を印刷したものに、非導電性接着剤１５ｂ中に導
電粒子１５ａが混入された異方性導電フィルム１５（例
えば日立化成製アニソルムなど）を用いてバンプ電極１
３を具備したシリコン（Ｓｉ）チップ１４を実装すると
いうものである。
【０００３】上記の接続構造の他には、図７に示される
ように日経マイクロデバイス1987年9月号に松下電器産
業（株）の畑田らが提案した接続構造が知られている。
この方法では、柱状のバンプ電極２３に金（Ａｕ）を用
い、バンプ電極２３の下にＡｕより固い材料から成る配
線電極２２を配することで、バンプ電極２３が0.5 〜1.
0 μｍ程度塑性変形する領域をＬＳＩチップ２４の加圧
領域として設定している（日経マイクロデバイス,No.2
7,P108,l30 ）。そして、チップ２４を加圧すると同時
に紫外線を照射させて光硬化性絶縁樹脂２５を硬化させ
ることにより、バンプ電極２３とガラスエポキシから成
る基板２１上に設けられた配線電極２２との接続を行う
構成としている。
ように日経マイクロデバイス1987年9月号に松下電器産
業（株）の畑田らが提案した接続構造が知られている。
この方法では、柱状のバンプ電極２３に金（Ａｕ）を用
い、バンプ電極２３の下にＡｕより固い材料から成る配
線電極２２を配することで、バンプ電極２３が0.5 〜1.
0 μｍ程度塑性変形する領域をＬＳＩチップ２４の加圧
領域として設定している（日経マイクロデバイス,No.2
7,P108,l30 ）。そして、チップ２４を加圧すると同時
に紫外線を照射させて光硬化性絶縁樹脂２５を硬化させ
ることにより、バンプ電極２３とガラスエポキシから成
る基板２１上に設けられた配線電極２２との接続を行う
構成としている。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示される接続構造では、バンプ電極１３の形状がきのこ
状であるために、Ｓｉチップ１４への加圧力が小さいと
バンプ電極１３がペースト１２に食い込まずに導通不良
が発生し、Ｓｉチップ１４への加圧力が大きいと、バン
プ電極１３はペースト１２に食い込むが、Ｓｉチップ１
４と基板１１との間の異方性導電フィルム１５中の導電
粒子１５ａの密度が大きくなるため、リーク電流が発生
してしまうという問題がある。また、きのこ状のバンプ
電極１３を用い、異方性導電フィルム１５を介してフリ
ップチップ実装を行うと、実装条件（特に、Ｓｉチップ
１４への加圧力）の許容範囲が狭くなってしまう。これ
は、Ｓｉチップ１４への加圧力が小さいと、バンプ電極
１３がペースト１２に食い込まないために、導通不良が
生じ、Ｓｉチップ１４への加圧力が大きいとバンプ電極
１３はペースト１２に食い込むが、異方性導電フィルム
１５中の導電粒子１５ａの密度が大きくなるためにリー
ク電流が発生してしまうためであり、即ち、異方性導電
フィルム１５中の導電粒子１５ａが電気特性に悪影響を
及ぼすためである。さらに、電極バンプ１３の微細化に
ついても、異方性導電フィルム１５を用いてフリップチ
ップ実装した場合、電極ピッチを小さくしていくと異方
性導電フィルム１５を介して隣接する電極と短絡してし
まうために、電極ピッチのレベルは100 μｍ程度が限界
であり、電子部品の高密度実装化が困難である。
示される接続構造では、バンプ電極１３の形状がきのこ
状であるために、Ｓｉチップ１４への加圧力が小さいと
バンプ電極１３がペースト１２に食い込まずに導通不良
が発生し、Ｓｉチップ１４への加圧力が大きいと、バン
プ電極１３はペースト１２に食い込むが、Ｓｉチップ１
４と基板１１との間の異方性導電フィルム１５中の導電
粒子１５ａの密度が大きくなるため、リーク電流が発生
してしまうという問題がある。また、きのこ状のバンプ
電極１３を用い、異方性導電フィルム１５を介してフリ
ップチップ実装を行うと、実装条件（特に、Ｓｉチップ
１４への加圧力）の許容範囲が狭くなってしまう。これ
は、Ｓｉチップ１４への加圧力が小さいと、バンプ電極
１３がペースト１２に食い込まないために、導通不良が
生じ、Ｓｉチップ１４への加圧力が大きいとバンプ電極
１３はペースト１２に食い込むが、異方性導電フィルム
１５中の導電粒子１５ａの密度が大きくなるためにリー
ク電流が発生してしまうためであり、即ち、異方性導電
フィルム１５中の導電粒子１５ａが電気特性に悪影響を
及ぼすためである。さらに、電極バンプ１３の微細化に
ついても、異方性導電フィルム１５を用いてフリップチ
ップ実装した場合、電極ピッチを小さくしていくと異方
性導電フィルム１５を介して隣接する電極と短絡してし
まうために、電極ピッチのレベルは100 μｍ程度が限界
であり、電子部品の高密度実装化が困難である。
【０００５】また、前述の「日経マイクロデバイス」誌
に開示されている技術では、チップ２４を加圧すること
によって、Ａｕから成る柱状のバンプ電極２３を約0.5
〜1.0 μｍだけ塑性変形する程度に、配線電極２２に当
接させる構成であるが、樹脂２５が絶縁性であるため、
バンプ電極２３と配線電極２２とを当接させるだけで
は、導通不良を生じかねないという問題がある。
に開示されている技術では、チップ２４を加圧すること
によって、Ａｕから成る柱状のバンプ電極２３を約0.5
〜1.0 μｍだけ塑性変形する程度に、配線電極２２に当
接させる構成であるが、樹脂２５が絶縁性であるため、
バンプ電極２３と配線電極２２とを当接させるだけで
は、導通不良を生じかねないという問題がある。
【０００６】従って、本発明の目的は、上記課題に鑑
み、フリップチップ実装における実装条件を広くし、導
通不良やリーク電流が生じることのない接続構造を提供
することであり、合わせて電子部品の高密度実装化を提
供することである。
み、フリップチップ実装における実装条件を広くし、導
通不良やリーク電流が生じることのない接続構造を提供
することであり、合わせて電子部品の高密度実装化を提
供することである。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の構成は、実装用のパッドとしてのペースト
或いは金属薄膜が形成された基板上に、バンプ電極が設
けられたＩＣチップなどの電子部品をフリップチップ実
装するための接続構造であって、バンプ電極をペースト
或いは金属薄膜に食い込ませて基板と電子部品とが電気
的に接続されるという技術的手段を採用するものであ
る。
め、本発明の構成は、実装用のパッドとしてのペースト
或いは金属薄膜が形成された基板上に、バンプ電極が設
けられたＩＣチップなどの電子部品をフリップチップ実
装するための接続構造であって、バンプ電極をペースト
或いは金属薄膜に食い込ませて基板と電子部品とが電気
的に接続されるという技術的手段を採用するものであ
る。
【０００８】また、第二の発明の構成は、電子部品に設
けられたバンプ電極は、先端部の断面積が根元部の断面
積より等しいか又は小である突起形状に形成されたとい
う技術的手段を採用するものである。
けられたバンプ電極は、先端部の断面積が根元部の断面
積より等しいか又は小である突起形状に形成されたとい
う技術的手段を採用するものである。
【０００９】第三の発明の構成は、基板のペースト或い
は金属薄膜が形成された側の面と、電子部品のバンプ電
極が形成された側の面との間に、絶縁性の熱硬化性樹脂
剤或いは光硬化性樹脂剤を配置し、電子部品を加熱しな
がら、或いは、電子部品に対し光を照射しながら加圧す
ることにより、バンプ電極をペースト或いは金属薄膜に
食い込ませて基板と電子部品とが電気的に接続されると
ともに、樹脂剤の硬化により基板と電子部品とが機械的
に接続されたという技術的手段を採用するものである。
は金属薄膜が形成された側の面と、電子部品のバンプ電
極が形成された側の面との間に、絶縁性の熱硬化性樹脂
剤或いは光硬化性樹脂剤を配置し、電子部品を加熱しな
がら、或いは、電子部品に対し光を照射しながら加圧す
ることにより、バンプ電極をペースト或いは金属薄膜に
食い込ませて基板と電子部品とが電気的に接続されると
ともに、樹脂剤の硬化により基板と電子部品とが機械的
に接続されたという技術的手段を採用するものである。
【００１０】
【作用及び効果】上記構成から成る本発明の第一の作用
は、バンプ電極を基板上に形成されたペースト或いは金
属薄膜に食い込ませて基板と電子部品とを電気的に接続
することであり、基板と電子部品との電気的接続を良好
なものとし、導通不良を生じることがないという効果が
ある。（請求項１）
は、バンプ電極を基板上に形成されたペースト或いは金
属薄膜に食い込ませて基板と電子部品とを電気的に接続
することであり、基板と電子部品との電気的接続を良好
なものとし、導通不良を生じることがないという効果が
ある。（請求項１）
【００１１】第二の作用は、電子部品に設けられたバン
プ電極を、先端部の断面積が根元部の断面積より等しい
か又は小である突起形状に形成することであり、加圧力
が小さくてもバンプ電極をペースト或いは金属薄膜に食
い込ませることができるため、加圧力の下限値を小さく
することができ、最適加圧力範囲を広くできるという効
果がある。（請求項２）
プ電極を、先端部の断面積が根元部の断面積より等しい
か又は小である突起形状に形成することであり、加圧力
が小さくてもバンプ電極をペースト或いは金属薄膜に食
い込ませることができるため、加圧力の下限値を小さく
することができ、最適加圧力範囲を広くできるという効
果がある。（請求項２）
【００１２】第三の作用は、基板のペースト或いは金属
薄膜が形成された側の面と、電子部品のバンプ電極が形
成された側の面との間に、絶縁性の熱硬化性樹脂剤或い
は光硬化性樹脂剤を配置する。そして、電子部品を加熱
しながら、或いは、電子部品に対し光を照射しながら加
圧することにより、バンプ電極をペースト或いは金属薄
膜に食い込ませて基板と電子部品とを電気的に接続する
とともに、樹脂剤の硬化により基板と電子部品とを機械
的に接続する。このような構成とすることで、絶縁性樹
脂を用いて基板と電子部品との接着を行うために、加圧
力が大きい場合においてもリーク電流が生じることがな
く、加圧力の上限値を大きくすることができ、最適加圧
力範囲を広くできるという効果がある。さらに、電極ピ
ッチを100 μｍ以下に小さくしても、隣接する電極と短
絡することがないため、電子部品の高密度実装化が可能
となる。（請求項３）
薄膜が形成された側の面と、電子部品のバンプ電極が形
成された側の面との間に、絶縁性の熱硬化性樹脂剤或い
は光硬化性樹脂剤を配置する。そして、電子部品を加熱
しながら、或いは、電子部品に対し光を照射しながら加
圧することにより、バンプ電極をペースト或いは金属薄
膜に食い込ませて基板と電子部品とを電気的に接続する
とともに、樹脂剤の硬化により基板と電子部品とを機械
的に接続する。このような構成とすることで、絶縁性樹
脂を用いて基板と電子部品との接着を行うために、加圧
力が大きい場合においてもリーク電流が生じることがな
く、加圧力の上限値を大きくすることができ、最適加圧
力範囲を広くできるという効果がある。さらに、電極ピ
ッチを100 μｍ以下に小さくしても、隣接する電極と短
絡することがないため、電子部品の高密度実装化が可能
となる。（請求項３）
【００１３】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は、本発明に係わる第一実施例の構成を示
したものである。軟性、弾性を有するプラスチックフィ
ルム（例えば、ＰＥＴフィルム等）から成る基板１（基
板に相当）上に、アンテナ及び電子回路の配線、チップ
実装用のパッドとしてのペースト２（ペーストに相当）
が所望の位置に設けられている。このペースト２は、例
えば、Ａｇペースト、Ａｇ＋Ｃペースト、Ｃｕペースト
などから構成されており、ＣｕやＡｕから成る金属薄膜
で代用してもよい。ＣｕやＡｕやＡｇやＩｎやはんだな
どから構成され、Ｓｉチップ４（電子部品に相当）に具
備されたバンプ電極３（バンプ電極に相当）は、径が50
〜300 μｍ、高さが30〜100 μｍで、根元部３ｂの断面
積と先端部３ａの断面積とが等しい柱状形状を成してい
る。Ｓｉチップ４が基板１に対して加圧されることによ
り、バンプ電極３はフリップチップ実装用パッドとして
印刷されたペースト２中に２〜５μｍ程度食い込んでい
る。Ｓｉチップ４と基板１とは、熱硬化性樹脂剤５によ
り接着されており、この樹脂剤５は導電粒子が含まれて
いない絶縁性の接着剤である。
明する。図１は、本発明に係わる第一実施例の構成を示
したものである。軟性、弾性を有するプラスチックフィ
ルム（例えば、ＰＥＴフィルム等）から成る基板１（基
板に相当）上に、アンテナ及び電子回路の配線、チップ
実装用のパッドとしてのペースト２（ペーストに相当）
が所望の位置に設けられている。このペースト２は、例
えば、Ａｇペースト、Ａｇ＋Ｃペースト、Ｃｕペースト
などから構成されており、ＣｕやＡｕから成る金属薄膜
で代用してもよい。ＣｕやＡｕやＡｇやＩｎやはんだな
どから構成され、Ｓｉチップ４（電子部品に相当）に具
備されたバンプ電極３（バンプ電極に相当）は、径が50
〜300 μｍ、高さが30〜100 μｍで、根元部３ｂの断面
積と先端部３ａの断面積とが等しい柱状形状を成してい
る。Ｓｉチップ４が基板１に対して加圧されることによ
り、バンプ電極３はフリップチップ実装用パッドとして
印刷されたペースト２中に２〜５μｍ程度食い込んでい
る。Ｓｉチップ４と基板１とは、熱硬化性樹脂剤５によ
り接着されており、この樹脂剤５は導電粒子が含まれて
いない絶縁性の接着剤である。
【００１４】次に、上記構成から成る基板１とＳｉチッ
プ４との実装方法について図２を用いて説明する。ま
ず、プラスチックフィルムから成り、ペースト２が印刷
された基板１上に、例えば、エポキシ樹脂のような熱硬
化性樹脂剤５を塗布、もしくは貼着する（図２
（ａ））。この熱硬化性樹脂剤５を備えた基板１上に、
バンプ電極３を具備したＳｉチップ４を、ペースト２の
パッド部上にバンプ電極３が配置されるように位置決め
する（図２（ｂ））。続いて、位置決めされたＳｉチッ
プ４に対して図中上方より加圧治具６を用いて、80〜20
0 ℃で10〜30秒間熱を付加しながら、0.1 〜2.0kgfの力
で加圧する（図２（ｃ））。この加圧治具６による加圧
により、バンプ電極３はペースト２中に２〜５μｍ程度
食い込み、また、熱の付加により熱硬化性樹脂剤５が硬
化し、基板１とＳｉチップ４との接着が行われる。加熱
及び加圧の後に、加圧治具６を上方に引き上げて加圧を
解除することにより、基板１とＳｉチップ４との実装が
終了する（図２（ｄ））。
プ４との実装方法について図２を用いて説明する。ま
ず、プラスチックフィルムから成り、ペースト２が印刷
された基板１上に、例えば、エポキシ樹脂のような熱硬
化性樹脂剤５を塗布、もしくは貼着する（図２
（ａ））。この熱硬化性樹脂剤５を備えた基板１上に、
バンプ電極３を具備したＳｉチップ４を、ペースト２の
パッド部上にバンプ電極３が配置されるように位置決め
する（図２（ｂ））。続いて、位置決めされたＳｉチッ
プ４に対して図中上方より加圧治具６を用いて、80〜20
0 ℃で10〜30秒間熱を付加しながら、0.1 〜2.0kgfの力
で加圧する（図２（ｃ））。この加圧治具６による加圧
により、バンプ電極３はペースト２中に２〜５μｍ程度
食い込み、また、熱の付加により熱硬化性樹脂剤５が硬
化し、基板１とＳｉチップ４との接着が行われる。加熱
及び加圧の後に、加圧治具６を上方に引き上げて加圧を
解除することにより、基板１とＳｉチップ４との実装が
終了する（図２（ｄ））。
【００１５】上記実装方法とすることにより、Ｓｉチッ
プ４を加圧する際の最適な加圧範囲を従来より広くする
ことができた。以下にその詳細を説明する。図３は、樹
脂剤５中の導電粒子の有無と、Ｓｉチップ４を加圧する
際の最適な加圧力の範囲との関係を示した図である。こ
のとき基板１の膜厚は75μｍとしたがこれに限るもので
はない。図３より、樹脂剤５中に導電粒子が有る場合
は、加圧力が大きいと樹脂剤５中の導電粒子の密度が大
きくなってリーク電流が発生してしまうために、加圧力
の上限が抑えられ、加圧力を0.3kgf近傍に精密に管理し
なければならない。一方、本実施例のように樹脂剤５中
に導電粒子を配せずに、バンプ電極３をペースト２中に
２〜５μｍ程度食い込ませる構成とすることにより、加
圧力の上限を1.0kgfに広げても、樹脂剤５中に導電粒子
が存在しないため、リーク電流は発生しない。また、加
圧力の下限は0.3kgf程度で、バンプ電極３はペースト２
中に２〜５μｍ程度食い込むため、導通不良も発生する
ことがない。このように、樹脂剤５中に導電粒子を配せ
ずに、バンプ電極３をペースト２中に２〜５μｍ程度食
い込ませることにより、最適な加圧力の範囲を0.3 〜1.
0kgfにまで広くすることができる。
プ４を加圧する際の最適な加圧範囲を従来より広くする
ことができた。以下にその詳細を説明する。図３は、樹
脂剤５中の導電粒子の有無と、Ｓｉチップ４を加圧する
際の最適な加圧力の範囲との関係を示した図である。こ
のとき基板１の膜厚は75μｍとしたがこれに限るもので
はない。図３より、樹脂剤５中に導電粒子が有る場合
は、加圧力が大きいと樹脂剤５中の導電粒子の密度が大
きくなってリーク電流が発生してしまうために、加圧力
の上限が抑えられ、加圧力を0.3kgf近傍に精密に管理し
なければならない。一方、本実施例のように樹脂剤５中
に導電粒子を配せずに、バンプ電極３をペースト２中に
２〜５μｍ程度食い込ませる構成とすることにより、加
圧力の上限を1.0kgfに広げても、樹脂剤５中に導電粒子
が存在しないため、リーク電流は発生しない。また、加
圧力の下限は0.3kgf程度で、バンプ電極３はペースト２
中に２〜５μｍ程度食い込むため、導通不良も発生する
ことがない。このように、樹脂剤５中に導電粒子を配せ
ずに、バンプ電極３をペースト２中に２〜５μｍ程度食
い込ませることにより、最適な加圧力の範囲を0.3 〜1.
0kgfにまで広くすることができる。
【００１６】また、バンプ電極３の形状を柱状とするこ
とによっても、Ｓｉチップ４を加圧する際の加圧範囲を
従来より広くすることができる。図４は、バンプ電極の
形状と、Ｓｉチップを加圧する際の最適な加圧力の範囲
との関係を示した図である。尚、今回は基板の膜厚は12
5 μｍとしたがこれに限るものではない。図４より、バ
ンプ電極の形状がきのこ状であると、Ｓｉチップへの最
適な加圧力の下限値が大きくなり（0.9kgf）、最適加圧
力は0.9 〜2.0kgfの範囲である。これは、図６に示され
るようにバンプ電極１３の形状がきのこ状である場合に
は、加圧力が小さいとバンプ電極１３の中心部に凹部が
存在するために、その凹部付近にペースト１２の空隙が
存在したり、ペースト１２への加圧力が分散されるた
め、バンプ電極１３がペースト１２に食い込みにくく、
導通不良を生じるためである。一方、本実施例のよう
に、柱状のバンプ電極３を用いることにより、Ｓｉチッ
プ４への最適な加圧力の下限を0.1kgfに広げても、バン
プ電極３の中心部に凹部が存在しないため、ペースト２
に空隙が生じたり、ペースト２への加圧力が分散される
ことがなく、バンプ電極３をペースト２中に２〜５μｍ
程度食い込ませることができ、導通不良も発生すること
がない。このように、バンプ電極３の形状をきのこ状か
ら柱状とすることにより、最適な加圧力の範囲を0.1 〜
2.0kgfに広くすることができる。
とによっても、Ｓｉチップ４を加圧する際の加圧範囲を
従来より広くすることができる。図４は、バンプ電極の
形状と、Ｓｉチップを加圧する際の最適な加圧力の範囲
との関係を示した図である。尚、今回は基板の膜厚は12
5 μｍとしたがこれに限るものではない。図４より、バ
ンプ電極の形状がきのこ状であると、Ｓｉチップへの最
適な加圧力の下限値が大きくなり（0.9kgf）、最適加圧
力は0.9 〜2.0kgfの範囲である。これは、図６に示され
るようにバンプ電極１３の形状がきのこ状である場合に
は、加圧力が小さいとバンプ電極１３の中心部に凹部が
存在するために、その凹部付近にペースト１２の空隙が
存在したり、ペースト１２への加圧力が分散されるた
め、バンプ電極１３がペースト１２に食い込みにくく、
導通不良を生じるためである。一方、本実施例のよう
に、柱状のバンプ電極３を用いることにより、Ｓｉチッ
プ４への最適な加圧力の下限を0.1kgfに広げても、バン
プ電極３の中心部に凹部が存在しないため、ペースト２
に空隙が生じたり、ペースト２への加圧力が分散される
ことがなく、バンプ電極３をペースト２中に２〜５μｍ
程度食い込ませることができ、導通不良も発生すること
がない。このように、バンプ電極３の形状をきのこ状か
ら柱状とすることにより、最適な加圧力の範囲を0.1 〜
2.0kgfに広くすることができる。
【００１７】尚、本実施例では、バンプ電極３をペース
ト２に２〜５μｍだけ食い込ませる構成としたが、本発
明はこれに限定されるものではなく、バンプ電極３がペ
ースト２に食い込んであればよく、その食い込み量は限
定しない。
ト２に２〜５μｍだけ食い込ませる構成としたが、本発
明はこれに限定されるものではなく、バンプ電極３がペ
ースト２に食い込んであればよく、その食い込み量は限
定しない。
【００１８】本実施例ではバンプ電極３を、根元部３ｂ
の断面積と先端部３ａの断面積とが等しい柱状形状とし
たが、本発明はこれに限定されるものではなく、円錐状
や角錐状など先端部３ａの断面積が根元部３ｂの断面積
より等しいか又は小である突起形状であればよい。例え
ば、図５に示すように、中心部がフラットで縁部が曲線
で構成されたもの（図５（ａ））、中心部から縁部にか
けて曲線で構成されたもの（図５（ｂ））、中心部から
縁部にかけて直線で構成されたもの（図５（ｃ））、三
角形状のもの（図５（ｄ））、台形形状のもの（図５
（ｅ））、中心部が曲線で縁部にかけて直線で構成され
たもの（図５（ｆ））などが、バンプ電極３の断面形状
として挙げられる。このように、バンプ電極３の形状
は、先端部３ｂの断面積が根元部３ｂの断面積より等し
いか又は小である突起状で、ペースト２のパッド部に食
い込みやすいものであればよく、その形状は限定しな
い。
の断面積と先端部３ａの断面積とが等しい柱状形状とし
たが、本発明はこれに限定されるものではなく、円錐状
や角錐状など先端部３ａの断面積が根元部３ｂの断面積
より等しいか又は小である突起形状であればよい。例え
ば、図５に示すように、中心部がフラットで縁部が曲線
で構成されたもの（図５（ａ））、中心部から縁部にか
けて曲線で構成されたもの（図５（ｂ））、中心部から
縁部にかけて直線で構成されたもの（図５（ｃ））、三
角形状のもの（図５（ｄ））、台形形状のもの（図５
（ｅ））、中心部が曲線で縁部にかけて直線で構成され
たもの（図５（ｆ））などが、バンプ電極３の断面形状
として挙げられる。このように、バンプ電極３の形状
は、先端部３ｂの断面積が根元部３ｂの断面積より等し
いか又は小である突起状で、ペースト２のパッド部に食
い込みやすいものであればよく、その形状は限定しな
い。
【００１９】本実施例では、熱硬化性樹脂剤５を用い
て、Ｓｉチップ４と基板１とを接着させる構成とした
が、接着剤に光硬化性樹脂剤を用い、加圧治具６による
Ｓｉチップ４の加圧時に、紫外線などの光を照射するこ
とにより樹脂剤を硬化させる構成としてもよい。また、
本実施例では、基板１にＰＥＴフィルムなどのプラスチ
ックフィルムを用いたが、本発明はこれに限定されるも
のではなく、基板１は軟性、弾性を有する樹脂薄膜であ
ればよく、さらには、セラミックのような軟性、弾性を
有しない材質でもよい。
て、Ｓｉチップ４と基板１とを接着させる構成とした
が、接着剤に光硬化性樹脂剤を用い、加圧治具６による
Ｓｉチップ４の加圧時に、紫外線などの光を照射するこ
とにより樹脂剤を硬化させる構成としてもよい。また、
本実施例では、基板１にＰＥＴフィルムなどのプラスチ
ックフィルムを用いたが、本発明はこれに限定されるも
のではなく、基板１は軟性、弾性を有する樹脂薄膜であ
ればよく、さらには、セラミックのような軟性、弾性を
有しない材質でもよい。
【００２０】本実施例では、Ｓｉチップ４の接続構造に
ついて説明したが、本発明の適用対象はこれに限定され
るものではなく、ＩＣカード、リモートＩＣカード、カ
ードラジオ、カード電卓などの接続構造に適用してもよ
く、電子部品であればその適用対象は限定しない。
ついて説明したが、本発明の適用対象はこれに限定され
るものではなく、ＩＣカード、リモートＩＣカード、カ
ードラジオ、カード電卓などの接続構造に適用してもよ
く、電子部品であればその適用対象は限定しない。
【００２１】上記に示されるように、本発明によれば、
バンプ電極を基板上に形成されたペースト或いは金属薄
膜に食い込ませて基板と電子部品とを電気的に接続する
ことにより、基板と電子部品との電気的接続を良好なも
のとし、導通不良を生じることがない。また、電子部品
に設けられたバンプ電極を、先端部の断面積が根元部の
断面積より等しいか又は小である突起形状に形成するこ
とにより、加圧力が小さくてもバンプ電極をペースト或
いは金属薄膜に食い込ませることができるため、加圧力
の下限値を小さくすることができ、最適加圧力範囲を広
くできる。さらに、基板のペースト或いは金属薄膜が形
成された側の面と、電子部品のバンプ電極が形成された
側の面との間に、絶縁性の熱硬化性樹脂剤或いは光硬化
性樹脂剤を配置し、電子部品を加熱しながら、或いは、
電子部品に対し光を照射しながら加圧し、バンプ電極を
ペースト或いは金属薄膜に食い込ませて基板と電子部品
とを電気的に接続すると共に、樹脂剤の硬化により基板
と電子部品とを機械的に接続することにより、絶縁性樹
脂を用いて基板と電子部品との接着を行うために、加圧
力が大きい場合においてもリーク電流が生じることがな
く、加圧力の上限値を大きくすることができ、最適加圧
力範囲を広くすることができる。加えて、電極ピッチを
100 μｍ以下に小さくしても、隣接する電極と短絡する
ことがないため、電子部品の高密度実装化が可能とな
る。
バンプ電極を基板上に形成されたペースト或いは金属薄
膜に食い込ませて基板と電子部品とを電気的に接続する
ことにより、基板と電子部品との電気的接続を良好なも
のとし、導通不良を生じることがない。また、電子部品
に設けられたバンプ電極を、先端部の断面積が根元部の
断面積より等しいか又は小である突起形状に形成するこ
とにより、加圧力が小さくてもバンプ電極をペースト或
いは金属薄膜に食い込ませることができるため、加圧力
の下限値を小さくすることができ、最適加圧力範囲を広
くできる。さらに、基板のペースト或いは金属薄膜が形
成された側の面と、電子部品のバンプ電極が形成された
側の面との間に、絶縁性の熱硬化性樹脂剤或いは光硬化
性樹脂剤を配置し、電子部品を加熱しながら、或いは、
電子部品に対し光を照射しながら加圧し、バンプ電極を
ペースト或いは金属薄膜に食い込ませて基板と電子部品
とを電気的に接続すると共に、樹脂剤の硬化により基板
と電子部品とを機械的に接続することにより、絶縁性樹
脂を用いて基板と電子部品との接着を行うために、加圧
力が大きい場合においてもリーク電流が生じることがな
く、加圧力の上限値を大きくすることができ、最適加圧
力範囲を広くすることができる。加えて、電極ピッチを
100 μｍ以下に小さくしても、隣接する電極と短絡する
ことがないため、電子部品の高密度実装化が可能とな
る。
【図１】本発明に係わる第一実施例の構成を示した断面
図。
図。
【図２】本発明に係わる第一実施例の実装方法を示した
説明図。
説明図。
【図３】本発明に係わる第一実施例において、接着剤中
の導電粒子の有無による最適加圧範囲を示した説明図。
の導電粒子の有無による最適加圧範囲を示した説明図。
【図４】本発明に係わる第一実施例において、バンプ電
極の形状の相違による最適加圧範囲を示した説明図。
極の形状の相違による最適加圧範囲を示した説明図。
【図５】本発明に係わる第一実施例におけるバンプ電極
の断面形状を示した模式図。
の断面形状を示した模式図。
【図６】従来のきのこ状バンプ電極による電子部品の接
続構造を示した断面図。
続構造を示した断面図。
【図７】従来の柱状バンプ電極による電子部品の接続構
造を示した断面図。
造を示した断面図。
１ 基板 ２ ペースト ３ バンプ電極 ３ａ バンプ電極先端部 ３ｂ バンプ電極根元部 ４ Ｓｉチップ ５ 熱硬化性樹脂剤 ６ 加圧治具
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神谷 忠行 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 中久木 清 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 岡本 順 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (3)
- 【請求項１】実装用のパッドとしてのペースト或いは金
属薄膜が形成された基板上に、バンプ電極が設けられた
ＩＣチップなどの電子部品をフリップチップ実装するた
めの接続構造であって、 前記バンプ電極を前記ペースト或いは前記金属薄膜に食
い込ませて前記基板と前記電子部品とが電気的に接続さ
れることを特徴とする電子部品の接続構造。 - 【請求項２】前記電子部品に設けられた前記バンプ電極
は、先端部の断面積が根元部の断面積より等しいか又は
小である突起形状に形成されたことを特徴とする請求項
１に記載の電子部品の接続構造。 - 【請求項３】前記基板の前記ペースト或いは前記金属薄
膜が形成された側の面と、前記電子部品の前記バンプ電
極が形成された側の面との間に、絶縁性の熱硬化性樹脂
剤或いは光硬化性樹脂剤を配置し、 前記電子部品を加熱しながら、或いは、前記電子部品に
対し光を照射しながら加圧することにより、前記バンプ
電極を前記ペースト或いは前記金属薄膜に食い込ませて
前記基板と前記電子部品とが電気的に接続されるととも
に、前記樹脂剤の硬化により前記基板と前記電子部品と
が機械的に接続されたことを特徴とする請求項１または
請求項２に記載の電子部品の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054095A JPH0927516A (ja) | 1995-07-12 | 1995-07-12 | 電子部品の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054095A JPH0927516A (ja) | 1995-07-12 | 1995-07-12 | 電子部品の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927516A true JPH0927516A (ja) | 1997-01-28 |
Family
ID=16426012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20054095A Pending JPH0927516A (ja) | 1995-07-12 | 1995-07-12 | 電子部品の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927516A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330161A (ja) * | 1998-05-18 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2001175829A (ja) * | 1999-10-08 | 2001-06-29 | Dainippon Printing Co Ltd | 非接触式データキャリアおよびｉｃチップ |
| JP2001307049A (ja) * | 2000-04-21 | 2001-11-02 | Dainippon Printing Co Ltd | 非接触式データキャリア |
| WO2001086716A1 (en) * | 2000-05-12 | 2001-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
| JP2001351075A (ja) * | 2000-06-05 | 2001-12-21 | Dainippon Printing Co Ltd | 非接触式データキャリア |
| JP2002140671A (ja) * | 2000-10-31 | 2002-05-17 | Toppan Forms Co Ltd | Ｉｃチップブリッジ型アンテナへのｉｃチップ取付方法 |
| JP2002231759A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002231757A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002231758A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2003006601A (ja) * | 2001-06-22 | 2003-01-10 | Toppan Forms Co Ltd | 絶縁性接着剤を用いたｒｆ−ｉｄメディアの形成方法 |
| WO2006030674A1 (ja) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法及びフリップチップ実装体 |
| KR100650492B1 (ko) * | 2004-11-25 | 2006-11-29 | 윤오필 | 플립칩의 실장구조 및 그 실장방법 |
| EP1947687A2 (en) * | 2007-01-18 | 2008-07-23 | Fujitsu Ltd. | Method and apparatus for manufacturing electronic device |
| CN100442468C (zh) * | 2004-09-15 | 2008-12-10 | 松下电器产业株式会社 | 倒装片安装方法 |
| JP2009116670A (ja) * | 2007-11-07 | 2009-05-28 | Fujitsu Ltd | Ｒｆｉｄタグ製造方法およびｒｆｉｄタグ |
| US7726545B2 (en) | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
| US7910403B2 (en) | 2005-03-09 | 2011-03-22 | Panasonic Corporation | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same |
| US8283246B2 (en) | 2005-04-06 | 2012-10-09 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US8709293B2 (en) | 2004-12-17 | 2014-04-29 | Panasonic Corporation | Flip-chip mounting resin composition and bump forming resin composition |
| EP3020258A1 (en) * | 2013-07-09 | 2016-05-18 | Koninklijke Philips N.V. | Method for manufacturing a printed circuit board assembly based on printed electronics and printed circuit board assembly |
| TWI677057B (zh) * | 2017-01-31 | 2019-11-11 | 美商格羅方德半導體公司 | 形成用於接合晶圓之積體電路結構之方法及所產生的結構 |
-
1995
- 1995-07-12 JP JP20054095A patent/JPH0927516A/ja active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330161A (ja) * | 1998-05-18 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2001175829A (ja) * | 1999-10-08 | 2001-06-29 | Dainippon Printing Co Ltd | 非接触式データキャリアおよびｉｃチップ |
| JP2001307049A (ja) * | 2000-04-21 | 2001-11-02 | Dainippon Printing Co Ltd | 非接触式データキャリア |
| WO2001086716A1 (en) * | 2000-05-12 | 2001-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
| US6909180B2 (en) | 2000-05-12 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
| JP2001351075A (ja) * | 2000-06-05 | 2001-12-21 | Dainippon Printing Co Ltd | 非接触式データキャリア |
| JP2002140671A (ja) * | 2000-10-31 | 2002-05-17 | Toppan Forms Co Ltd | Ｉｃチップブリッジ型アンテナへのｉｃチップ取付方法 |
| JP2002231759A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002231757A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2002231758A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法 |
| JP2003006601A (ja) * | 2001-06-22 | 2003-01-10 | Toppan Forms Co Ltd | 絶縁性接着剤を用いたｒｆ−ｉｄメディアの形成方法 |
| US7759162B2 (en) | 2004-09-15 | 2010-07-20 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| CN100442468C (zh) * | 2004-09-15 | 2008-12-10 | 松下电器产业株式会社 | 倒装片安装方法 |
| US8012801B2 (en) | 2004-09-15 | 2011-09-06 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| WO2006030674A1 (ja) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法及びフリップチップ実装体 |
| KR100650492B1 (ko) * | 2004-11-25 | 2006-11-29 | 윤오필 | 플립칩의 실장구조 및 그 실장방법 |
| US8709293B2 (en) | 2004-12-17 | 2014-04-29 | Panasonic Corporation | Flip-chip mounting resin composition and bump forming resin composition |
| US7910403B2 (en) | 2005-03-09 | 2011-03-22 | Panasonic Corporation | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same |
| US7726545B2 (en) | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
| US8283246B2 (en) | 2005-04-06 | 2012-10-09 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| EP1947687A3 (en) * | 2007-01-18 | 2009-03-11 | Fujitsu Ltd. | Method and apparatus for manufacturing electronic device |
| EP1947687A2 (en) * | 2007-01-18 | 2008-07-23 | Fujitsu Ltd. | Method and apparatus for manufacturing electronic device |
| JP2009116670A (ja) * | 2007-11-07 | 2009-05-28 | Fujitsu Ltd | Ｒｆｉｄタグ製造方法およびｒｆｉｄタグ |
| EP3020258A1 (en) * | 2013-07-09 | 2016-05-18 | Koninklijke Philips N.V. | Method for manufacturing a printed circuit board assembly based on printed electronics and printed circuit board assembly |
| JP2016525792A (ja) * | 2013-07-09 | 2016-08-25 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 印刷電子装置作製技術に基づいて印刷回路基板アセンブリを製造する方法及び印刷回路基板アセンブリ |
| TWI677057B (zh) * | 2017-01-31 | 2019-11-11 | 美商格羅方德半導體公司 | 形成用於接合晶圓之積體電路結構之方法及所產生的結構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0927516A (ja) | 電子部品の接続構造 | |
| US6981317B1 (en) | Method and device for mounting electronic component on circuit board | |
| US5918113A (en) | Process for producing a semiconductor device using anisotropic conductive adhesive | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH11191569A (ja) | フリップチップ実装方法および半導体装置 | |
| EP1432021A3 (en) | Manufacturing method for electronic component module and electromagnetically readable data carrier | |
| JP2000113919A (ja) | 電気的接続装置と電気的接続方法 | |
| JPH1032224A (ja) | 半導体装置及びその製造方法 | |
| KR20000067837A (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
| US7466030B2 (en) | Semiconductor device and fabrication process thereof | |
| US20020076537A1 (en) | Laminated structure | |
| JP2000299411A (ja) | チップ実装体及びその製造方法 | |
| US6897088B2 (en) | Method for connecting circuit devices | |
| JP3514649B2 (ja) | フリップチップ接続構造および接続方法 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JP2000151057A (ja) | 電子部品実装構造体およびその製造方法並びに無線ｉｃカードおよびその製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11111761A (ja) | 半導体チップ部品の実装体 | |
| JPH05235096A (ja) | 電子部品の基板への実装方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP2005019815A (ja) | 半導体装置およびその製造方法、回路基板ならびに電子機器 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JP2000012613A (ja) | 異方性導電接着剤および電子部品の実装方法 | |
| JPH11135925A (ja) | 電子部品の実装方法及び導電粒子の転写方法 |