JPH09261229A - Ａｔｍ通信装置 - Google Patents
Ａｔｍ通信装置Info
- Publication number
- JPH09261229A JPH09261229A JP6245596A JP6245596A JPH09261229A JP H09261229 A JPH09261229 A JP H09261229A JP 6245596 A JP6245596 A JP 6245596A JP 6245596 A JP6245596 A JP 6245596A JP H09261229 A JPH09261229 A JP H09261229A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- cell
- input
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
- H04L2012/562—Routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】
【課題】二重化された伝送路を収容したＡＴＭ通信装置
において、インターフェースの系切替時にユーザセル数
を合理的にカウントする。 【解決手段】現用系と待機系の回線インターフェース１
５で行うユーザセルのカウント動作の切替と、セレクタ
９によるＡＴＭスイッチ２への入力セル流の切替動作と
同期させるために、制御部４からの系切替指令に応じて
制御レジスタ２７に切替指示を設定し、このレジスタの
出力信号によってセレクタと各回線インターフェースに
切替指示を与える。また、系切替後に伝送路遅延差に応
じた保護期間Ｔｇを設け、遅れ位相側の系に接続された
インターフェースで、保護期間Ｔｇに入力されたセルに
カウント禁止ビットを付与し、カウント対象から外す。 【効果】系切替時にセルの二重カウントを防止できる。
において、インターフェースの系切替時にユーザセル数
を合理的にカウントする。 【解決手段】現用系と待機系の回線インターフェース１
５で行うユーザセルのカウント動作の切替と、セレクタ
９によるＡＴＭスイッチ２への入力セル流の切替動作と
同期させるために、制御部４からの系切替指令に応じて
制御レジスタ２７に切替指示を設定し、このレジスタの
出力信号によってセレクタと各回線インターフェースに
切替指示を与える。また、系切替後に伝送路遅延差に応
じた保護期間Ｔｇを設け、遅れ位相側の系に接続された
インターフェースで、保護期間Ｔｇに入力されたセルに
カウント禁止ビットを付与し、カウント対象から外す。 【効果】系切替時にセルの二重カウントを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明はパケット通信装置に
関し、更に詳しくは、回線インターフェイス部に系切り
換えのための冗長構成を持つ非同期転送モード（ＡＴ
Ｍ：AsynchronousTransfer Mode)の固定長パケット通信
装置に関する。
関し、更に詳しくは、回線インターフェイス部に系切り
換えのための冗長構成を持つ非同期転送モード（ＡＴ
Ｍ：AsynchronousTransfer Mode)の固定長パケット通信
装置に関する。
【０００２】
【従来の技術】固定長のパケット（以下、セルという）
によって情報を転送するＡＴＭ通信装置は、例えば、図
２に符号１１で示すように、伝送路（入力回線と出力回
線）７を収容するための複数の回線インターフェースボ
ード（以下、ラインカードという）１（１−１〜１−
ｎ）と、各ラインカードを通過した入力セルを各セルヘ
ッダに付されたルーチング情報に従って他の何れかのラ
インカードにスイッチングするＡＴＭスイッチ（ＡＴＭ
ＳＷ）２と、上記各ラインカード１およびＡＴＭスイ
ッチ２に制御系転送路６によって接続された制御部４と
からなる。各ラインカード１には、例えば、光／電気変
換やその逆変換のように、伝送路７との間で送受信され
る信号について物理レイヤの信号処理を行う物理レイヤ
処理機能と、例えば、セルヘッダの更新等、送受信セル
についてＡＴＭレイヤでの信号処理を行うＡＴＭレイヤ
処理機能とを備えた入／出力回線対応の回線インターフ
ェース回路（以下、インターフェース回路という）１５
が搭載されている。この図では、各ラインカードに１つ
のインターフェース回路を搭載した構成を示している
が、同一ラインカード上に複数のインターフェース回路
を搭載することによって、１つのラインカードで複数の
伝送路を収容するができる。制御部４は、呼（コネクシ
ョン）制御と、呼設定に伴う各インターフェース回路１
５のヘッダ変換テーブル情報の書替え、スイッチ２の動
作を含むＡＴＭ通信装置全体の状態監視、各インターフ
ェース回路１５で取得する各種性能情報の収集等を行
う。上記制御部４は、ネットワーク管理用の通信路８を
介してネットワーク管理装置５と接続されており、ネッ
トワーク管理装置５からの指令に応答して、監視／障害
情報等を上位装置であるネットワーク管理装置５に送信
する。
によって情報を転送するＡＴＭ通信装置は、例えば、図
２に符号１１で示すように、伝送路（入力回線と出力回
線）７を収容するための複数の回線インターフェースボ
ード（以下、ラインカードという）１（１−１〜１−
ｎ）と、各ラインカードを通過した入力セルを各セルヘ
ッダに付されたルーチング情報に従って他の何れかのラ
インカードにスイッチングするＡＴＭスイッチ（ＡＴＭ
ＳＷ）２と、上記各ラインカード１およびＡＴＭスイ
ッチ２に制御系転送路６によって接続された制御部４と
からなる。各ラインカード１には、例えば、光／電気変
換やその逆変換のように、伝送路７との間で送受信され
る信号について物理レイヤの信号処理を行う物理レイヤ
処理機能と、例えば、セルヘッダの更新等、送受信セル
についてＡＴＭレイヤでの信号処理を行うＡＴＭレイヤ
処理機能とを備えた入／出力回線対応の回線インターフ
ェース回路（以下、インターフェース回路という）１５
が搭載されている。この図では、各ラインカードに１つ
のインターフェース回路を搭載した構成を示している
が、同一ラインカード上に複数のインターフェース回路
を搭載することによって、１つのラインカードで複数の
伝送路を収容するができる。制御部４は、呼（コネクシ
ョン）制御と、呼設定に伴う各インターフェース回路１
５のヘッダ変換テーブル情報の書替え、スイッチ２の動
作を含むＡＴＭ通信装置全体の状態監視、各インターフ
ェース回路１５で取得する各種性能情報の収集等を行
う。上記制御部４は、ネットワーク管理用の通信路８を
介してネットワーク管理装置５と接続されており、ネッ
トワーク管理装置５からの指令に応答して、監視／障害
情報等を上位装置であるネットワーク管理装置５に送信
する。
【０００３】公衆ネットワークにように高い信頼性が要
求されるＡＴＭネットワークでは、例えば、障害発生時
の迂回や、保守、点検に備えて、主要伝送系路が二重化
（冗長化）される。図３は、このような冗長化されたＡ
ＴＭネットワーク構成の１例として、ＡＴＭ通信装置１
１（１１Ａ〜１１Ｃ）間を接続している伝送路（中継
網）７−ｂが二重化されたネットワーク構成を示す。各
ＡＴＭ通信装置１１は、中継網７−ｂが二重化されたこ
とに伴って、これらの中継網（二重化伝送路）を収容す
るラインカード１−ｂを二重化し、そのうちの一方を現
用系、他方を待機系または予備系として選択的に動作さ
せる構成となっている。７−ａは加入者側の伝送路を示
す。この例では、１つのラインカード１−ａで複数の加
入者回線を収容し、加入者回線については待機系回線を
もたない構成となっているが、通信の信頼性確保のため
に、これら加入者回線についても冗長化構成を採用する
場合がある。
求されるＡＴＭネットワークでは、例えば、障害発生時
の迂回や、保守、点検に備えて、主要伝送系路が二重化
（冗長化）される。図３は、このような冗長化されたＡ
ＴＭネットワーク構成の１例として、ＡＴＭ通信装置１
１（１１Ａ〜１１Ｃ）間を接続している伝送路（中継
網）７−ｂが二重化されたネットワーク構成を示す。各
ＡＴＭ通信装置１１は、中継網７−ｂが二重化されたこ
とに伴って、これらの中継網（二重化伝送路）を収容す
るラインカード１−ｂを二重化し、そのうちの一方を現
用系、他方を待機系または予備系として選択的に動作さ
せる構成となっている。７−ａは加入者側の伝送路を示
す。この例では、１つのラインカード１−ａで複数の加
入者回線を収容し、加入者回線については待機系回線を
もたない構成となっているが、通信の信頼性確保のため
に、これら加入者回線についても冗長化構成を採用する
場合がある。
【０００４】図４は、二重化した伝送路７を収容するＡ
ＴＭ通信装置１１の構成を示す。１（１−１〜１−ｎ）
は、インターフェース回路１５を搭載したラインカード
であり、伝送路が二重化されたことに伴って、０系と１
系の２つのインターフェース回路を組（対）にして、回
路ボード（以下、セレクタカードという）３上に設けた
切り換えスイッチ（セレクタ）９（９−１〜９−ｊ）に
よって、何れかの一方の系からの入力セル流をＡＴＭス
イッチ２に導くように構成してある。以下の説明では、
０系と１系の２つの系統のうち、セレクタで選択した系
を現用系（ＡＣＴ）、非選択の系を待機系（ＳＢＹ）と
言う。ＡＣＴ側の回線インターフェースを通過した入力
セルは、セレクタカード３を介してＡＴＭスイッチ２の
入力ポートに入力され、セルヘッダの内容によって決ま
る何れかの出力ポートにスイッチングされる。出力セル
は、セレクタカードを通過して、上記出力ポートと対応
するＡＣＴ／ＳＢＹの２つ系のラインカードにブロード
キャストされ、それぞれの伝送路に送出される。ＡＣＴ
側伝送路に障害が検出されたり、定時切替や保守切替等
の理由によって伝送系の切替が必要となった場合は、ネ
ットワーク管理装置５からの指令あるいは制御部４の判
断によって、セレクタに系に切替が指令される。ＡＴＭ
通信装置１１では、各伝送路上に多重化されたパスやコ
ネクションの状態を監視するために、各インターフェー
ス回路１５で計測された性能情報の収集が必要となる。
性能情報としては、例えば、各インターフェース回路の
ＡＴＭレイヤ処理部でカウントするコネクション別のユ
ーザーセルのカウント値、無効セルのカウント値、アン
アサインドセルのカウント値、ＯＡＭセルのカウント
値、等がある。これらの性能情報のうち、特にコネクシ
ョン／パス別のユーザセルのカウント値（以下、ユーザ
セル数と呼ぶ）は、課金計算の基礎データとして利用さ
れるため、系の切替時に同一セルが二重カウントされる
ことのないよう、配慮しておく必要がある。
ＴＭ通信装置１１の構成を示す。１（１−１〜１−ｎ）
は、インターフェース回路１５を搭載したラインカード
であり、伝送路が二重化されたことに伴って、０系と１
系の２つのインターフェース回路を組（対）にして、回
路ボード（以下、セレクタカードという）３上に設けた
切り換えスイッチ（セレクタ）９（９−１〜９−ｊ）に
よって、何れかの一方の系からの入力セル流をＡＴＭス
イッチ２に導くように構成してある。以下の説明では、
０系と１系の２つの系統のうち、セレクタで選択した系
を現用系（ＡＣＴ）、非選択の系を待機系（ＳＢＹ）と
言う。ＡＣＴ側の回線インターフェースを通過した入力
セルは、セレクタカード３を介してＡＴＭスイッチ２の
入力ポートに入力され、セルヘッダの内容によって決ま
る何れかの出力ポートにスイッチングされる。出力セル
は、セレクタカードを通過して、上記出力ポートと対応
するＡＣＴ／ＳＢＹの２つ系のラインカードにブロード
キャストされ、それぞれの伝送路に送出される。ＡＣＴ
側伝送路に障害が検出されたり、定時切替や保守切替等
の理由によって伝送系の切替が必要となった場合は、ネ
ットワーク管理装置５からの指令あるいは制御部４の判
断によって、セレクタに系に切替が指令される。ＡＴＭ
通信装置１１では、各伝送路上に多重化されたパスやコ
ネクションの状態を監視するために、各インターフェー
ス回路１５で計測された性能情報の収集が必要となる。
性能情報としては、例えば、各インターフェース回路の
ＡＴＭレイヤ処理部でカウントするコネクション別のユ
ーザーセルのカウント値、無効セルのカウント値、アン
アサインドセルのカウント値、ＯＡＭセルのカウント
値、等がある。これらの性能情報のうち、特にコネクシ
ョン／パス別のユーザセルのカウント値（以下、ユーザ
セル数と呼ぶ）は、課金計算の基礎データとして利用さ
れるため、系の切替時に同一セルが二重カウントされる
ことのないよう、配慮しておく必要がある。
【０００５】図５は、二重化された伝送路と通常の伝送
路とを混在して収容したＡＴＭ通信装置１１におけるユ
ーザセル数の取得ポイントを示す。図において、１−１
と１−２は、それぞれ二重化された伝送路と接続される
０系／１系の１対のラインカードを示し、セレクタ９に
よって系の切替が行われる。１−３は、二重化されてい
ない通常の伝送路と接続されたラインカードを示す。こ
こでは、セルの流れを判り易くするために、ＡＴＭコネ
クション１０に関与する３つのラインカード１−１〜１
−３を左右に配置し、セレクタカード３を二重化伝送路
側３−１と通常伝送路側３−２に分割した形で示してあ
る。ＡＴＭ通信装置１１では、各コネクション毎のユー
ザーセルの数を入力側のインタフェース回路と出力側の
インターフェース回路でカウントしている。ラインカー
ドが二重化されている場合、ユーザセルのカウントはＡ
ＣＴ系において行われる。
路とを混在して収容したＡＴＭ通信装置１１におけるユ
ーザセル数の取得ポイントを示す。図において、１−１
と１−２は、それぞれ二重化された伝送路と接続される
０系／１系の１対のラインカードを示し、セレクタ９に
よって系の切替が行われる。１−３は、二重化されてい
ない通常の伝送路と接続されたラインカードを示す。こ
こでは、セルの流れを判り易くするために、ＡＴＭコネ
クション１０に関与する３つのラインカード１−１〜１
−３を左右に配置し、セレクタカード３を二重化伝送路
側３−１と通常伝送路側３−２に分割した形で示してあ
る。ＡＴＭ通信装置１１では、各コネクション毎のユー
ザーセルの数を入力側のインタフェース回路と出力側の
インターフェース回路でカウントしている。ラインカー
ドが二重化されている場合、ユーザセルのカウントはＡ
ＣＴ系において行われる。
【０００６】図５において、０系のラインカード１−１
をＡＣＴ系と仮定すると、性能情報取得ポイントＰＭ
は、０系ラインカード１−１内の入力側ＰＭ（ａ）：４
０−ａおよび出力側ＰＭ（ｄ）：４０−ｄと、ラインカ
ード１−３内の入力側ＰＭ（ｂ）：４０−ｂおよび出力
側ＰＭ（ｃ）：４０−ｃとなる。もし、セレクタ９で系
の切替が行われた場合、それまでＳＢＹ状態にあった１
系ラインカード１−２がＡＣＴ系に切替られ、性能情報
取得ポイントは、ラインカード１−２内のＰＭ（ａ）：
４０−ａとＰＭ（ｄ）：４０−ｄに移る。上述した系の
切替を行った時、それまでＡＣＴ系でカウントされてい
たユーザセル数を新たな取得ポイントに引き継ぐ必要が
ある。
をＡＣＴ系と仮定すると、性能情報取得ポイントＰＭ
は、０系ラインカード１−１内の入力側ＰＭ（ａ）：４
０−ａおよび出力側ＰＭ（ｄ）：４０−ｄと、ラインカ
ード１−３内の入力側ＰＭ（ｂ）：４０−ｂおよび出力
側ＰＭ（ｃ）：４０−ｃとなる。もし、セレクタ９で系
の切替が行われた場合、それまでＳＢＹ状態にあった１
系ラインカード１−２がＡＣＴ系に切替られ、性能情報
取得ポイントは、ラインカード１−２内のＰＭ（ａ）：
４０−ａとＰＭ（ｄ）：４０−ｄに移る。上述した系の
切替を行った時、それまでＡＣＴ系でカウントされてい
たユーザセル数を新たな取得ポイントに引き継ぐ必要が
ある。
【０００７】図６に、系切替時に行う入力側インターフ
ェース回路のユーザセル数の引き継ぎの動作を示す。図
では、時間経過を横軸にとって、カウント対象となるＡ
ＴＭセル５０の流れをモデル化してある。５１−０と５
１−１は、それぞれ０系、１系の各インターフェース回
路１５−１、１５−２における入力セル５０、５０’の
流れ、５１−２は、セレクタを通過してＡＴＭスイッチ
２に入力されるセルの流れ、＊印は入力側インターフェ
ースでカウントされたセルを示す。今、０系インターフ
ェース回路１５−１がＡＣＴ状態にある時、制御部４か
らの指示によって、セレクタ９が系の切替（矢印５２）
を行い、遅延時間Ｔが経過した時点（矢印５５）で、ユ
ーザセルのカウント動作が１系インターフェース回路１
５−２に切替られた場合を想定する。上記遅延時間Ｔ
は、制御部４が多数のラインカード１との間で制御指令
や性能情報を所定の通信プロトコルに従って交信する場
合に必然的に発生する。
ェース回路のユーザセル数の引き継ぎの動作を示す。図
では、時間経過を横軸にとって、カウント対象となるＡ
ＴＭセル５０の流れをモデル化してある。５１−０と５
１−１は、それぞれ０系、１系の各インターフェース回
路１５−１、１５−２における入力セル５０、５０’の
流れ、５１−２は、セレクタを通過してＡＴＭスイッチ
２に入力されるセルの流れ、＊印は入力側インターフェ
ースでカウントされたセルを示す。今、０系インターフ
ェース回路１５−１がＡＣＴ状態にある時、制御部４か
らの指示によって、セレクタ９が系の切替（矢印５２）
を行い、遅延時間Ｔが経過した時点（矢印５５）で、ユ
ーザセルのカウント動作が１系インターフェース回路１
５−２に切替られた場合を想定する。上記遅延時間Ｔ
は、制御部４が多数のラインカード１との間で制御指令
や性能情報を所定の通信プロトコルに従って交信する場
合に必然的に発生する。
【０００８】もし、０系／１系の両方のインターフェー
ス回路でセル流に位相差がなく、且つ、定期的な保守目
的で系を切替た場合のように、系を切替た後でも上記両
系にセルが正常に流入し続けた場合は、図示したよう
に、セレクタ９がセル流を切替てからカウンタ動作が切
替る迄の切替通知遅延時間Ｔ内に、０系インターフェー
ス回路１５−１が入力セル５０（４番、５番）をカウン
トすることができる。このため、この期間に１系インタ
ーフェース回路１５−２がカウントしないままセレクタ
を通過した入力セル５０'(４番、５番）を入力側でカウ
ント漏れとすることなく、０系から１系へカウント動作
を引き継ぐことができる。すなわち、制御部４が、０系
インターフェース回路１５−１から、５番セルまでのユ
ーザセル数を取得し、系切替後に１系インターフェース
回路がカウントした６番セル以降のユーザーセル数に加
算することにより、ＡＴＭ通信装置１１に入力されたユ
ーザセル数を正しく把握することができる。また、セレ
クタ９は、０系インターフェース回路からの最後の入力
セル５０（３番）に続いて、１系インターフェース回路
から、セル落ちすることなく、後続セル５０'(４番、…
…）を受信できているため、ＡＴＭスイッチの出力側に
あるインターフェース回路１５−３においても、出力ユ
ーザセル数を正しくカウントすることができる。
ス回路でセル流に位相差がなく、且つ、定期的な保守目
的で系を切替た場合のように、系を切替た後でも上記両
系にセルが正常に流入し続けた場合は、図示したよう
に、セレクタ９がセル流を切替てからカウンタ動作が切
替る迄の切替通知遅延時間Ｔ内に、０系インターフェー
ス回路１５−１が入力セル５０（４番、５番）をカウン
トすることができる。このため、この期間に１系インタ
ーフェース回路１５−２がカウントしないままセレクタ
を通過した入力セル５０'(４番、５番）を入力側でカウ
ント漏れとすることなく、０系から１系へカウント動作
を引き継ぐことができる。すなわち、制御部４が、０系
インターフェース回路１５−１から、５番セルまでのユ
ーザセル数を取得し、系切替後に１系インターフェース
回路がカウントした６番セル以降のユーザーセル数に加
算することにより、ＡＴＭ通信装置１１に入力されたユ
ーザセル数を正しく把握することができる。また、セレ
クタ９は、０系インターフェース回路からの最後の入力
セル５０（３番）に続いて、１系インターフェース回路
から、セル落ちすることなく、後続セル５０'(４番、…
…）を受信できているため、ＡＴＭスイッチの出力側に
あるインターフェース回路１５−３においても、出力ユ
ーザセル数を正しくカウントすることができる。
【０００９】
【発明が解決しようとする課題】然るに、図６に示した
例では、（１）０系と１系に位相差なくセルが流入する
こと、（２）セレクタで系を切替た後も、両系にセルが
流入し続けること、を前提としているため、これらの前
提が崩れるとセルのカウント動作を正しく行えないとい
う問題がある。例えば、ＡＣＴ状態にある伝送路で障害
が発生した場合は、少なくともセレクタが切替動作した
時点５２では、０系インターフェース回路でのセル流５
１−０はなくなっているため、切替遅延時間Ｔ５内に１
系インターフェース回路からセレクタに入力させるセル
５０（４番、５番）を、０系インターフェース回路でカ
ウントすることができない。また、二重化された伝送路
上でのセル伝送遅延時間に差がある場合は、ＡＴＭ通信
装置の入力側のインターフェース回路において、０系と
１系とで入力セルに位相差が生ずる。例えば、図７に示
すように、大阪と東京にある２つのＡＴＭ通信装置１１
−１と１１−２を結ぶ伝送路７が二重化され、１系とな
る伝送路１３−１が、金沢と前橋に設置された伝送装置
１２、１２’を経由し、０系となる他方の伝送路１３−
０が、東海道に沿って敷設されていると仮定した場合、
両系の伝送路長の違いと経由するノード装置の違いによ
って、伝送経路に無視できない遅延差が生ずる。
例では、（１）０系と１系に位相差なくセルが流入する
こと、（２）セレクタで系を切替た後も、両系にセルが
流入し続けること、を前提としているため、これらの前
提が崩れるとセルのカウント動作を正しく行えないとい
う問題がある。例えば、ＡＣＴ状態にある伝送路で障害
が発生した場合は、少なくともセレクタが切替動作した
時点５２では、０系インターフェース回路でのセル流５
１−０はなくなっているため、切替遅延時間Ｔ５内に１
系インターフェース回路からセレクタに入力させるセル
５０（４番、５番）を、０系インターフェース回路でカ
ウントすることができない。また、二重化された伝送路
上でのセル伝送遅延時間に差がある場合は、ＡＴＭ通信
装置の入力側のインターフェース回路において、０系と
１系とで入力セルに位相差が生ずる。例えば、図７に示
すように、大阪と東京にある２つのＡＴＭ通信装置１１
−１と１１−２を結ぶ伝送路７が二重化され、１系とな
る伝送路１３−１が、金沢と前橋に設置された伝送装置
１２、１２’を経由し、０系となる他方の伝送路１３−
０が、東海道に沿って敷設されていると仮定した場合、
両系の伝送路長の違いと経由するノード装置の違いによ
って、伝送経路に無視できない遅延差が生ずる。
【００１０】上記伝送遅延差をＴｄとし、この伝送遅延
差によって、例えば、図８に示すように、０系／１系の
インターフェース回路１５−１／１５−２で、入力セル
流に１セル分以上（この例では２セル分）の位相差が発
生したと仮定すると、図６と同様の手法で、時刻５２で
セレクタ９を切替た場合、０系インターフェース回路で
カウントして既にＡＴＭスイッチに入力済のセル５０
（４番、５番）が、１系インターフェース回路に遅れて
到着し、ＡＴＭスイッチに重複して入力されてしまうと
言う不都合が生ずる。従って、ＡＴＭスイッチの出力側
でユーザセルを実際の値よりも多くカウントし、課金に
誤りが発生する。また、系の切替が、仮に伝送路障害の
ない状態で行われたとしても、入力側で０系インターフ
ェース回路が最後にカウントしたセル５０（７番）と、
１系インターフェース回路で最初にカウントしたセル５
０'(６番）との間に、セル番号の連続性が保証されな
い。従って、制御部４でこれら２つのカウント値を加算
しても、正しいユーザセル数を得られない。
差によって、例えば、図８に示すように、０系／１系の
インターフェース回路１５−１／１５−２で、入力セル
流に１セル分以上（この例では２セル分）の位相差が発
生したと仮定すると、図６と同様の手法で、時刻５２で
セレクタ９を切替た場合、０系インターフェース回路で
カウントして既にＡＴＭスイッチに入力済のセル５０
（４番、５番）が、１系インターフェース回路に遅れて
到着し、ＡＴＭスイッチに重複して入力されてしまうと
言う不都合が生ずる。従って、ＡＴＭスイッチの出力側
でユーザセルを実際の値よりも多くカウントし、課金に
誤りが発生する。また、系の切替が、仮に伝送路障害の
ない状態で行われたとしても、入力側で０系インターフ
ェース回路が最後にカウントしたセル５０（７番）と、
１系インターフェース回路で最初にカウントしたセル５
０'(６番）との間に、セル番号の連続性が保証されな
い。従って、制御部４でこれら２つのカウント値を加算
しても、正しいユーザセル数を得られない。
【００１１】本発明の目的は、障害線走路の迂回あるい
は保守点検のためにインターフェース回路を多重化構成
（以下、冗長構成という）としたＡＴＭ通信装置におい
て、系の切替時にユーザセルの二重カウントを防止し、
信頼性のある性能情報を取得できるようにすることにあ
る。
は保守点検のためにインターフェース回路を多重化構成
（以下、冗長構成という）としたＡＴＭ通信装置におい
て、系の切替時にユーザセルの二重カウントを防止し、
信頼性のある性能情報を取得できるようにすることにあ
る。
【００１２】本発明の他の目的は、装置内部で使用する
特定のセル識別子を利用してユーザセルのカウント動作
を制御し、二重カウントの防止と特殊コネクションにお
ける課金サービスを行えるＡＴＭ通信装置を提供するこ
とにある。
特定のセル識別子を利用してユーザセルのカウント動作
を制御し、二重カウントの防止と特殊コネクションにお
ける課金サービスを行えるＡＴＭ通信装置を提供するこ
とにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、二重化された１対のインターフェース回
路とＡＴＭスイッチとの間に系切替のためのセレクタ手
段を備え、制御装置からの系切替指令に応じて上記セレ
クタ手段を動作させ、ＡＴＭスイッチに接続すべきイン
ターフェース回路を切替るようにしたＡＴＭ通信装置に
おいて、上記系切替指令に応じて状態値が変更されるレ
ジスタ手段を有し、上記レジスタ手段から出力される系
切替信号に応じて、上記セレクタ手段による系切替と、
系切替対象となる１組のインターフェース回路における
ユーザセルのカウント動作の切替とを行うようにしたこ
とを特徴とする。
に、本発明は、二重化された１対のインターフェース回
路とＡＴＭスイッチとの間に系切替のためのセレクタ手
段を備え、制御装置からの系切替指令に応じて上記セレ
クタ手段を動作させ、ＡＴＭスイッチに接続すべきイン
ターフェース回路を切替るようにしたＡＴＭ通信装置に
おいて、上記系切替指令に応じて状態値が変更されるレ
ジスタ手段を有し、上記レジスタ手段から出力される系
切替信号に応じて、上記セレクタ手段による系切替と、
系切替対象となる１組のインターフェース回路における
ユーザセルのカウント動作の切替とを行うようにしたこ
とを特徴とする。
【００１４】本発明の好ましい実施例では、それぞれが
少なくとも１つのインターフェイス回路を搭載した０系
および１系の回線インターフェースボード（ラインカー
ド）と、複数のセレクタを搭載したセレクタボード（セ
レクタカード）とを有し、上記各ラインカードおよびセ
レクタカードに、それぞれ上位の制御装置（例えば、呼
制御用プロセッサ）と通信するための通信インターフェ
ースと、上記通信インターフェースに接続されたマイク
ロプロセッサとを搭載する。各ラインカードのマイクロ
プロセッサは、同一カード上の各インターフェース回路
からセルカウント値を含む状態情報を周期的に収集し、
上記通信インターフェースを介して制御装置から受信し
た制御指令に応答して、同一カード上の各インターフェ
ース回路への制御情報（例えば、ヘッダ変換情報）の配
送と、上記制御装置への状態情報の送信を行う。一方、
上記セレクタカード上には、各セレクタと対応した複数
の系切替信号を出力するレジスタ手段が搭載され、上記
マイクロプロセッサが、通信インターフェースを介して
制御装置から受信した系切替指令に応じて上記レジスタ
手段の状態値を変更する。
少なくとも１つのインターフェイス回路を搭載した０系
および１系の回線インターフェースボード（ラインカー
ド）と、複数のセレクタを搭載したセレクタボード（セ
レクタカード）とを有し、上記各ラインカードおよびセ
レクタカードに、それぞれ上位の制御装置（例えば、呼
制御用プロセッサ）と通信するための通信インターフェ
ースと、上記通信インターフェースに接続されたマイク
ロプロセッサとを搭載する。各ラインカードのマイクロ
プロセッサは、同一カード上の各インターフェース回路
からセルカウント値を含む状態情報を周期的に収集し、
上記通信インターフェースを介して制御装置から受信し
た制御指令に応答して、同一カード上の各インターフェ
ース回路への制御情報（例えば、ヘッダ変換情報）の配
送と、上記制御装置への状態情報の送信を行う。一方、
上記セレクタカード上には、各セレクタと対応した複数
の系切替信号を出力するレジスタ手段が搭載され、上記
マイクロプロセッサが、通信インターフェースを介して
制御装置から受信した系切替指令に応じて上記レジスタ
手段の状態値を変更する。
【００１５】上記レジスタ手段から出力される系切替信
号は、それぞれ該当するセレクタに入力され、これと平
行して、例えば各対毎に個別に設けられた信号線を介し
て、０系／１系の各ラインカード上の該当インターフェ
ース回路に供給される。各ラインカードへの系切替信号
の供給は、例えば、０系、１系の各ラインカード上に、
複数のインターフェース回路に系切替信号を分配するた
めのバスインターフェースを搭載し、セレクタカード上
にもバスインターフェースを搭載して、これらのバスイ
ンターフェース間を内部バスで結合しておき、セレクタ
カード側のマイクロプロセッサが、制御装置から受信し
た系切替指令に応答して、上記レジスタ手段に系切替デ
ータを設定する時、この系切替データを上記内部バスを
介して各ラインインターフェースの送信するようにして
もよい。
号は、それぞれ該当するセレクタに入力され、これと平
行して、例えば各対毎に個別に設けられた信号線を介し
て、０系／１系の各ラインカード上の該当インターフェ
ース回路に供給される。各ラインカードへの系切替信号
の供給は、例えば、０系、１系の各ラインカード上に、
複数のインターフェース回路に系切替信号を分配するた
めのバスインターフェースを搭載し、セレクタカード上
にもバスインターフェースを搭載して、これらのバスイ
ンターフェース間を内部バスで結合しておき、セレクタ
カード側のマイクロプロセッサが、制御装置から受信し
た系切替指令に応答して、上記レジスタ手段に系切替デ
ータを設定する時、この系切替データを上記内部バスを
介して各ラインインターフェースの送信するようにして
もよい。
【００１６】本発明のＡＴＭ通信装置の他の特徴は、伝
送路遅延によってセル流が遅れ位相となるインターフェ
ース回路側で、系切替信号により切替が指示されてから
所定時間（保護時間）後にカウント動作を切替るための
切替遅延手段を備えた点にある。上記切替遅延手段によ
って、０系と１系でのカウント動作を入力セル流の同期
点で切替ることができ、切替前の現用系インターフェー
ス回路でのカウント値と、新たに現用系となるインター
フェース回路でのカウント値との間に整合性が得られ
る。本発明のＡＴＭ通信装置における更に他の特徴は、
上述した切替遅延手段による保護時間中に、新たに現用
系となるインターフェース回路を通過してセレクタに流
入するセルに対してカウント禁止表示ビットを付加し、
出力側のインターフェース回路が、上記表示ビットをも
つユーザセルをカウント対象から除外することによって
二重カウントを回避するようにした点にある。なお、上
記カウント禁止表示ビットは、例えば、付加対象を保護
期間に関係なく、警察用などの特殊なコネクションのユ
ーザセルに拡張することによって、特別な課金サービス
を実現することもできる。
送路遅延によってセル流が遅れ位相となるインターフェ
ース回路側で、系切替信号により切替が指示されてから
所定時間（保護時間）後にカウント動作を切替るための
切替遅延手段を備えた点にある。上記切替遅延手段によ
って、０系と１系でのカウント動作を入力セル流の同期
点で切替ることができ、切替前の現用系インターフェー
ス回路でのカウント値と、新たに現用系となるインター
フェース回路でのカウント値との間に整合性が得られ
る。本発明のＡＴＭ通信装置における更に他の特徴は、
上述した切替遅延手段による保護時間中に、新たに現用
系となるインターフェース回路を通過してセレクタに流
入するセルに対してカウント禁止表示ビットを付加し、
出力側のインターフェース回路が、上記表示ビットをも
つユーザセルをカウント対象から除外することによって
二重カウントを回避するようにした点にある。なお、上
記カウント禁止表示ビットは、例えば、付加対象を保護
期間に関係なく、警察用などの特殊なコネクションのユ
ーザセルに拡張することによって、特別な課金サービス
を実現することもできる。
【００１７】
【発明の実施の形態】以下、発明の実施例を図面を参照
して説明する。図１は、本発明によるＡＴＭ通信装置に
おける主要部の１実施例を示す。１−１、１−２は、そ
れぞれ現用系／待機系となる冗長構成の伝送路７−１、
７−２を収容するインターフェイス回路１５が搭載さ
れ、互いに対をなす回路ボード（ラインカード）、３
は、上記２つインターフェイス回路の何れかの出力を選
択してＡＴＭスイッチ２の入力ポートに供給するセレク
タ９が搭載された回路ボード（セレクタカード）を示
す。ＡＴＭ通信装置の全体構成は、図４に示したものと
同様、複数対のラインカード１−１〜１−ｎと、複数の
セレクタ９１〜１−ｊを搭載したセレクタカードと、Ａ
ＴＭスイッチ２と、制御部４とからなる。
して説明する。図１は、本発明によるＡＴＭ通信装置に
おける主要部の１実施例を示す。１−１、１−２は、そ
れぞれ現用系／待機系となる冗長構成の伝送路７−１、
７−２を収容するインターフェイス回路１５が搭載さ
れ、互いに対をなす回路ボード（ラインカード）、３
は、上記２つインターフェイス回路の何れかの出力を選
択してＡＴＭスイッチ２の入力ポートに供給するセレク
タ９が搭載された回路ボード（セレクタカード）を示
す。ＡＴＭ通信装置の全体構成は、図４に示したものと
同様、複数対のラインカード１−１〜１−ｎと、複数の
セレクタ９１〜１−ｊを搭載したセレクタカードと、Ａ
ＴＭスイッチ２と、制御部４とからなる。
【００１８】各ラインカード１には、０系または１系と
なるインターフェイス回路１５の他に、マイクロプロセ
ッサ（ＭＰＵ）２２と、上記ＭＰＵがデータ処理用に使
用するＲＡＭ２３と、通信インターフェイスＬＳＩ２５
とを備え、これらの要素は内部バス２４によって相互に
接続されている。なお、ＭＰＵの制御動作を規定するソ
フトウエア（ファームウエア）は、ＭＰＵ２２の一部と
して扱い、図面から省略してある。インターフェース回
路１５は、主として物理レイヤのオーバーヘッド処理、
性能監視、障害監視等を行うための物理レイヤ処理部２
０と、ＡＴＭヘッダ変換、ＵＰＣ（Usage Parameter Co
ntrol）処理、内部ルーティングタグ付与、性能監視、
障害監視等を行うためのＡＴＭレイヤ処理部２１とから
なる。また、ＭＰＵ２２は、通信インターフェースＬＳ
Ｉ２５と制御系転送路６を介して制御部４から受信した
制御情報に基づいて、上記インターフェイス回路１５を
制御し、インターフェイス回路１５で検出または収集さ
れた障害情報と性能情報を制御部４に報告する。
なるインターフェイス回路１５の他に、マイクロプロセ
ッサ（ＭＰＵ）２２と、上記ＭＰＵがデータ処理用に使
用するＲＡＭ２３と、通信インターフェイスＬＳＩ２５
とを備え、これらの要素は内部バス２４によって相互に
接続されている。なお、ＭＰＵの制御動作を規定するソ
フトウエア（ファームウエア）は、ＭＰＵ２２の一部と
して扱い、図面から省略してある。インターフェース回
路１５は、主として物理レイヤのオーバーヘッド処理、
性能監視、障害監視等を行うための物理レイヤ処理部２
０と、ＡＴＭヘッダ変換、ＵＰＣ（Usage Parameter Co
ntrol）処理、内部ルーティングタグ付与、性能監視、
障害監視等を行うためのＡＴＭレイヤ処理部２１とから
なる。また、ＭＰＵ２２は、通信インターフェースＬＳ
Ｉ２５と制御系転送路６を介して制御部４から受信した
制御情報に基づいて、上記インターフェイス回路１５を
制御し、インターフェイス回路１５で検出または収集さ
れた障害情報と性能情報を制御部４に報告する。
【００１９】セレクタカード３は、上記１対のインター
フェース回路１５を通過した２つの入力セル流のうちの
一方を選択して、ＡＴＭスイッチ２の入力ポートに供給
するセレクタ９と、上記セレクタ９の選択信号を出力す
るセレクタ制御レジスタ２７と、上記セレクタ制御レジ
スタ２７に系指定のための状態値を設定するＭＰＵ２８
と、上記ＭＰＵが使用するＲＡＭ２９および通信インタ
ーフェースＬＳＩ２５−３を含む。
フェース回路１５を通過した２つの入力セル流のうちの
一方を選択して、ＡＴＭスイッチ２の入力ポートに供給
するセレクタ９と、上記セレクタ９の選択信号を出力す
るセレクタ制御レジスタ２７と、上記セレクタ制御レジ
スタ２７に系指定のための状態値を設定するＭＰＵ２８
と、上記ＭＰＵが使用するＲＡＭ２９および通信インタ
ーフェースＬＳＩ２５−３を含む。
【００２０】図では、セレクタカード３上に１つのセレ
クタ９しか示していないが、実際のＡＴＭ通信装置にお
いては、図４に示した複数対のインターフェイス回路と
対応する複数のセレクタが搭載され、これらがＭＰＵ２
８で選択的に制御される。この場合、各セレクタをレジ
スタ２７の各ビットと対応させ、複数ビットのレジスタ
からビット対応の複数の系切替信号を発生させればよ
い。上記ＭＰＵ２８は、通信インターフェイスＬＳＩ２
５−３と制御系転送路６を介して制御部４と接続されて
いる。制御部４がセレクタカードに系切替指令を発行す
ると、これが制御転送路６と通信インターフェース２５
−３を介してＭＰＵ２８に伝えられる。ＭＰＵ２８は、
上記切替指令に応じて、特定の伝送路と対応するセレク
タ制御レジスタ２７の状態値を切替る。
クタ９しか示していないが、実際のＡＴＭ通信装置にお
いては、図４に示した複数対のインターフェイス回路と
対応する複数のセレクタが搭載され、これらがＭＰＵ２
８で選択的に制御される。この場合、各セレクタをレジ
スタ２７の各ビットと対応させ、複数ビットのレジスタ
からビット対応の複数の系切替信号を発生させればよ
い。上記ＭＰＵ２８は、通信インターフェイスＬＳＩ２
５−３と制御系転送路６を介して制御部４と接続されて
いる。制御部４がセレクタカードに系切替指令を発行す
ると、これが制御転送路６と通信インターフェース２５
−３を介してＭＰＵ２８に伝えられる。ＭＰＵ２８は、
上記切替指令に応じて、特定の伝送路と対応するセレク
タ制御レジスタ２７の状態値を切替る。
【００２１】上記構成から理解できるように、制御部４
と各ラインカード１との間では、それぞれのカード上に
搭載された通信インターフェースＬＳＩ２５によって決
まる所定の通信プロトコルに従って、制御指令、カウン
ト値を含む性能情報、ヘッダ変換情報等を交信するよう
になっている。従って、制御部４が、制御系転送路６を
介して、セレクタカード３に特定パスについての系の切
替を指令し、これとは別に、上記切替パスに該当する１
対のラインカード１−１、１−２にカウント動作の切替
を指令する制御方式にすると、各カードへの指令の到着
に上記通信プロトコルによって決まる時間差が発生し、
セレクタによる系の切替時刻と、各インターフェース回
路におけるカウント動作の切替時刻との間に無視できな
い遅延時間が発生する。本発明では、上述した問題点を
解消するために、制御部４が、セレクタカード３に対し
てのみ系の切替指令を発行させる。上記切替指令によっ
て、セレクタカード上のセレクタ制御レジスタ２７の状
態値が変更され、このレジスタから出力される系切替信
号によってセレクタ９が系を切替る。本実施例の特徴
は、ラインカードとセレクタカード間にインターフェー
ス回路対毎に個別の信号線２６を敷設し、系切替信号を
上記個別信号線を介して、各インターフェース回路に与
えることによって、セレクタ９による系の切替と上記各
インターフェース回路におけるユーザセルのカウント動
作切替とを同期させる点にある。
と各ラインカード１との間では、それぞれのカード上に
搭載された通信インターフェースＬＳＩ２５によって決
まる所定の通信プロトコルに従って、制御指令、カウン
ト値を含む性能情報、ヘッダ変換情報等を交信するよう
になっている。従って、制御部４が、制御系転送路６を
介して、セレクタカード３に特定パスについての系の切
替を指令し、これとは別に、上記切替パスに該当する１
対のラインカード１−１、１−２にカウント動作の切替
を指令する制御方式にすると、各カードへの指令の到着
に上記通信プロトコルによって決まる時間差が発生し、
セレクタによる系の切替時刻と、各インターフェース回
路におけるカウント動作の切替時刻との間に無視できな
い遅延時間が発生する。本発明では、上述した問題点を
解消するために、制御部４が、セレクタカード３に対し
てのみ系の切替指令を発行させる。上記切替指令によっ
て、セレクタカード上のセレクタ制御レジスタ２７の状
態値が変更され、このレジスタから出力される系切替信
号によってセレクタ９が系を切替る。本実施例の特徴
は、ラインカードとセレクタカード間にインターフェー
ス回路対毎に個別の信号線２６を敷設し、系切替信号を
上記個別信号線を介して、各インターフェース回路に与
えることによって、セレクタ９による系の切替と上記各
インターフェース回路におけるユーザセルのカウント動
作切替とを同期させる点にある。
【００２２】図９は、図１におけるＡＴＭレイヤ処理部
２１（２１−１、２１−２）の詳細構成を示す。物理レ
イヤ処理部２０から入力されたユーザセルと制御セル
は、入力側セルのカウント処理部４０−１において識別
され、コネクション別のユーザセル数、ＯＡＭセル数、
アンアサインドセル数等がカウントされる。上記セルカ
ウント処理部４０−１を通過した入力セルは、次段のヘ
ッダ変換処理部４１において、ＡＴＭヘッダ変換と、Ａ
ＴＭスイッチ２が必要とするルーティングタグ等を含む
内部セルヘッダ付与を受けた後、セレクタカード３に送
出される。一方、セレクタカード３側から流入するＡＴ
Ｍスイッチ２の出力セルは、内部セルヘッダ処理部４２
によって内部セルヘッダを除去した後、出力側セルのカ
ウント処理部４０−２に入力され、コネクション別のユ
ーザセル数、ＯＡＭセル数、アンアサインドセル数等が
カウントされる。カウント処理を終えたセルは、物理レ
イヤ処理部２０に転送される。
２１（２１−１、２１−２）の詳細構成を示す。物理レ
イヤ処理部２０から入力されたユーザセルと制御セル
は、入力側セルのカウント処理部４０−１において識別
され、コネクション別のユーザセル数、ＯＡＭセル数、
アンアサインドセル数等がカウントされる。上記セルカ
ウント処理部４０−１を通過した入力セルは、次段のヘ
ッダ変換処理部４１において、ＡＴＭヘッダ変換と、Ａ
ＴＭスイッチ２が必要とするルーティングタグ等を含む
内部セルヘッダ付与を受けた後、セレクタカード３に送
出される。一方、セレクタカード３側から流入するＡＴ
Ｍスイッチ２の出力セルは、内部セルヘッダ処理部４２
によって内部セルヘッダを除去した後、出力側セルのカ
ウント処理部４０−２に入力され、コネクション別のユ
ーザセル数、ＯＡＭセル数、アンアサインドセル数等が
カウントされる。カウント処理を終えたセルは、物理レ
イヤ処理部２０に転送される。
【００２３】上記セルカウント処理部４０−１、４０−
２と、ヘッダ変換処理部４１は、ＭＰＵインターフェー
ス４３を介して、各ラインカード上に搭載されたＭＰＵ
２２と接続され、各カウント値のＭＰＵへの収集と、Ｍ
ＰＵによるヘッダ変換テーブル上のヘッダ情報の書替え
等を行えるようになっている。伝送路を冗長構成とした
場合、上述したユーザセルのカウント動作は、ＡＣＴ系
インターフェイス回路のＡＴＭレイヤ処理部２１で行わ
れる。本実施例では、各ＡＴＭレイヤ処理部２１に、１
ビットのカウントイネーブル情報を設定するためのレジ
スタ４４を設け、このレジスタの出力信号の状態
（「０」または「１」）によって、セルカウント処理部
４０−１、４０−２にカウント動作すべきか否かを指示
するようにしている。
２と、ヘッダ変換処理部４１は、ＭＰＵインターフェー
ス４３を介して、各ラインカード上に搭載されたＭＰＵ
２２と接続され、各カウント値のＭＰＵへの収集と、Ｍ
ＰＵによるヘッダ変換テーブル上のヘッダ情報の書替え
等を行えるようになっている。伝送路を冗長構成とした
場合、上述したユーザセルのカウント動作は、ＡＣＴ系
インターフェイス回路のＡＴＭレイヤ処理部２１で行わ
れる。本実施例では、各ＡＴＭレイヤ処理部２１に、１
ビットのカウントイネーブル情報を設定するためのレジ
スタ４４を設け、このレジスタの出力信号の状態
（「０」または「１」）によって、セルカウント処理部
４０−１、４０−２にカウント動作すべきか否かを指示
するようにしている。
【００２４】制御部４からの指令によって、セレクタカ
ード３上のセレクタ制御レジスタ２７の設定値が切り替
わると、信号線２６の信号状態が反転する。上記信号線
２６の状態変化は、各ＡＴＭレイヤ処理部２１に設けら
れた切替指示検出回路４５で検出され、上記検出回路４
５からカウントイネーブル設定レジスタ４４に反転指示
が出力される。これによって、それまでＡＣＴ系となっ
ていたＡＴＭレイヤ処理部２１ではセルカウント動作が
停止し、新たにＡＣＴ系となったインターフェイス回路
のＡＴＭレイヤ処理部でセルのカウント動作が開始され
る。
ード３上のセレクタ制御レジスタ２７の設定値が切り替
わると、信号線２６の信号状態が反転する。上記信号線
２６の状態変化は、各ＡＴＭレイヤ処理部２１に設けら
れた切替指示検出回路４５で検出され、上記検出回路４
５からカウントイネーブル設定レジスタ４４に反転指示
が出力される。これによって、それまでＡＣＴ系となっ
ていたＡＴＭレイヤ処理部２１ではセルカウント動作が
停止し、新たにＡＣＴ系となったインターフェイス回路
のＡＴＭレイヤ処理部でセルのカウント動作が開始され
る。
【００２５】図１０は、上記実施例のＡＴＭ通信装置に
おいて、０系、１系の各インターフェース回路１５−
１、１５−２に入力されるセル流５１−０、５１−１
と、セルのカウント動作（＊印を付したセル）と、セレ
クタ９からの出力セル流５１−２の関係をモデル的に示
した図である。図６と同様に、横軸が時間経過を示し、
０系と１系の入力セル流には位相差がないものとする。
ＡＣＴ状態にあった０系インターフェース回路１５−１
が、５番目の入力セル５０をカウントした時点（５２）
でセレクタ９が系を切替た場合、これと略同時に、０系
インターフェース回路１５−１がセルのカウント動作を
停止し、新たにＡＣＴ系となった１系インターフェース
回路１５−２がセルのカウント動作を開始する。この結
果、＊印セルのセル番号から分かるように、１系インタ
ーフェース回路は、０系が最後にカウントしたセル５０
（５番目）に連続する次のセル５０'(６番目）からカウ
ント動作を開始できる。また、セレクタ９から出力され
るセル流は、入力側でカウント済のセルと一致している
ため、出力側のインターフェース回路においてセルを正
しくカウントできる。
おいて、０系、１系の各インターフェース回路１５−
１、１５−２に入力されるセル流５１−０、５１−１
と、セルのカウント動作（＊印を付したセル）と、セレ
クタ９からの出力セル流５１−２の関係をモデル的に示
した図である。図６と同様に、横軸が時間経過を示し、
０系と１系の入力セル流には位相差がないものとする。
ＡＣＴ状態にあった０系インターフェース回路１５−１
が、５番目の入力セル５０をカウントした時点（５２）
でセレクタ９が系を切替た場合、これと略同時に、０系
インターフェース回路１５−１がセルのカウント動作を
停止し、新たにＡＣＴ系となった１系インターフェース
回路１５−２がセルのカウント動作を開始する。この結
果、＊印セルのセル番号から分かるように、１系インタ
ーフェース回路は、０系が最後にカウントしたセル５０
（５番目）に連続する次のセル５０'(６番目）からカウ
ント動作を開始できる。また、セレクタ９から出力され
るセル流は、入力側でカウント済のセルと一致している
ため、出力側のインターフェース回路においてセルを正
しくカウントできる。
【００２６】図１１は、ＡＴＭスイッチ２の或る出力ポ
ートにおけるセル流５１−３と、０系、１系の各インタ
ーフェース回路１５−１、１５−２における出力セル流
５１−４、５１−５の関係をモデル的に示した図であ
る。０系、１系の各インターフェースには、ＡＴＭスイ
ッチからの出力セル流５１−３がそのまま供給される。
これらのセル流のうち、５番目までのセルは、ＡＣＴ状
態にあった０系インターフェース回路１５−１でカウン
トされ、時刻５２で系が切替ると、６番目以降のセル
は、１系のインターフェース回路１５−２でカウントさ
れる。これにより、出力側でも、正しいセル数がカウン
トされることが分かる。
ートにおけるセル流５１−３と、０系、１系の各インタ
ーフェース回路１５−１、１５−２における出力セル流
５１−４、５１−５の関係をモデル的に示した図であ
る。０系、１系の各インターフェースには、ＡＴＭスイ
ッチからの出力セル流５１−３がそのまま供給される。
これらのセル流のうち、５番目までのセルは、ＡＣＴ状
態にあった０系インターフェース回路１５−１でカウン
トされ、時刻５２で系が切替ると、６番目以降のセル
は、１系のインターフェース回路１５−２でカウントさ
れる。これにより、出力側でも、正しいセル数がカウン
トされることが分かる。
【００２７】図１２は、制御部４と、セレクタカード３
と、０系、１系の各ラインカード１−１、１−２との間
で行われる情報収集と系の切替の制御シーケンスの１例
を示す。各インターフェース回路のＭＰＵ（ファームウ
ェア）２２は、性能情報の加算を行うカウンタエリアを
２面持ち、制御部４から与えられる性能情報収集面の切
替指示９１に応じてカウンタエリアを切替る。
と、０系、１系の各ラインカード１−１、１−２との間
で行われる情報収集と系の切替の制御シーケンスの１例
を示す。各インターフェース回路のＭＰＵ（ファームウ
ェア）２２は、性能情報の加算を行うカウンタエリアを
２面持ち、制御部４から与えられる性能情報収集面の切
替指示９１に応じてカウンタエリアを切替る。
【００２８】８６で示すように、制御部４は、ＡＣＴ状
態のラインカード（この例では、０系ラインカード１−
１）に対して、一定時間間隔（この例では、１５分間
隔）で性能情報収集面の切替指示９１を発行する。ＡＣ
Ｔ系のラインカードでは、上記切替指示９１を受ける
と、ＭＰＵがカウンタエリアを切り替え、前のカウンタ
エリアに累積されているカウント値を制御部４に通知す
る（性能情報取得９２）。上記ＡＣＴ系のＭＰＵは、一
定時間（この例では、３０秒）毎に、ＡＴＭレイヤ処理
部（ハードウエア）１５からカウント値を読み出し（９
０）、新たなカウンタエリアでセル数の加算を行う。な
お、ＡＴＭレイヤ処理部のカウンタは、ＭＰＵによって
カウント値が読み出される度にカウント値がリセットさ
れる。
態のラインカード（この例では、０系ラインカード１−
１）に対して、一定時間間隔（この例では、１５分間
隔）で性能情報収集面の切替指示９１を発行する。ＡＣ
Ｔ系のラインカードでは、上記切替指示９１を受ける
と、ＭＰＵがカウンタエリアを切り替え、前のカウンタ
エリアに累積されているカウント値を制御部４に通知す
る（性能情報取得９２）。上記ＡＣＴ系のＭＰＵは、一
定時間（この例では、３０秒）毎に、ＡＴＭレイヤ処理
部（ハードウエア）１５からカウント値を読み出し（９
０）、新たなカウンタエリアでセル数の加算を行う。な
お、ＡＴＭレイヤ処理部のカウンタは、ＭＰＵによって
カウント値が読み出される度にカウント値がリセットさ
れる。
【００２９】８７は、定時切替や保守切替等によって、
性能情報の収集サイクルの途中で系の切替が行われた場
合の制御シーケンスを示す。制御部４が、セレクタカー
ド３に系の切替指示９３を指令すると、セレクタ制御レ
ジスタの設定値が切替られ、信号線２６の信号状態が変
化する。上記信号線２６の状態変化は、系切替通知９４
となってセレクタを切替る。これと同時に、０系ハード
ウェア（インターフェース回路１−１のＡＴＭレイヤ処
理部）がセルのカウント動作を停止し（９５）、新たに
ＡＣＴ系となる１系のハードウエア（インターフェース
回路１−２のＡＴＭレイヤ処理部）でセルのカウント動
作を開始する（９６）。各ＡＴＭレイヤ処理部における
系の切替は、カウントイネーブル設定レジスタ４４とＭ
ＰＵインターフェース４３を介して、ＭＰＵ（ファーム
ウェア）に通知される（９８）。
性能情報の収集サイクルの途中で系の切替が行われた場
合の制御シーケンスを示す。制御部４が、セレクタカー
ド３に系の切替指示９３を指令すると、セレクタ制御レ
ジスタの設定値が切替られ、信号線２６の信号状態が変
化する。上記信号線２６の状態変化は、系切替通知９４
となってセレクタを切替る。これと同時に、０系ハード
ウェア（インターフェース回路１−１のＡＴＭレイヤ処
理部）がセルのカウント動作を停止し（９５）、新たに
ＡＣＴ系となる１系のハードウエア（インターフェース
回路１−２のＡＴＭレイヤ処理部）でセルのカウント動
作を開始する（９６）。各ＡＴＭレイヤ処理部における
系の切替は、カウントイネーブル設定レジスタ４４とＭ
ＰＵインターフェース４３を介して、ＭＰＵ（ファーム
ウェア）に通知される（９８）。
【００３０】上記切替によってＳＢＹ状態となった０系
ラインカード１−１では、セルカウント動作の停止後、
ＭＰＵによって１回だけカウンタ値が読み出され（９
０）、これが制御部４に通知される（９７）。一方、新
たにＡＣＴ状態となった１系ラインカードでは、ＭＰＵ
が定期的なカウンタの読み出し動作（９０）を開始し、
制御部４から性能情報収集面の切替指示９１を受ける
と、カウントエリアを切替た後、カウント情報を制御部
に通知する（９２）。制御部４は、新ＡＣＴ系から収集
したカウント情報を旧ＡＣＴ系からの受信したカウント
情報と加算することによって、この期間における性能情
報とする。以上の制御シーケンスにより、カウント漏れ
や２重カウントを起こすことなく、ユーザセルのカウン
ト動作を切替ることができる。
ラインカード１−１では、セルカウント動作の停止後、
ＭＰＵによって１回だけカウンタ値が読み出され（９
０）、これが制御部４に通知される（９７）。一方、新
たにＡＣＴ状態となった１系ラインカードでは、ＭＰＵ
が定期的なカウンタの読み出し動作（９０）を開始し、
制御部４から性能情報収集面の切替指示９１を受ける
と、カウントエリアを切替た後、カウント情報を制御部
に通知する（９２）。制御部４は、新ＡＣＴ系から収集
したカウント情報を旧ＡＣＴ系からの受信したカウント
情報と加算することによって、この期間における性能情
報とする。以上の制御シーケンスにより、カウント漏れ
や２重カウントを起こすことなく、ユーザセルのカウン
ト動作を切替ることができる。
【００３１】図１３は、２つの伝送路に伝送遅延差があ
る場合に有効となるＡＴＭレイヤ処理部２１の実施例を
示す。このＡＴＭレイヤ処理部２１が適用されるライン
カード１は、図１に示したものと同一でよく、切替指示
検出回路４５は、図１に示したセレクタカード上の制御
レジスタ２７から信号線２６に出力される系切替信号の
状態変化を検出する。
る場合に有効となるＡＴＭレイヤ処理部２１の実施例を
示す。このＡＴＭレイヤ処理部２１が適用されるライン
カード１は、図１に示したものと同一でよく、切替指示
検出回路４５は、図１に示したセレクタカード上の制御
レジスタ２７から信号線２６に出力される系切替信号の
状態変化を検出する。
【００３２】制御部４が系切替を指令し、信号線２６の
信号状態が変化すると、切替指示検出回路４５が系切替
を検出し、カウントイネーブル設定レジスタ４４の設定
値を反転させ、これと同時に、切替タイマ４７を起動す
る。この時、上記切替タイマ４７には、ＭＰＵ２２が予
め切替タイマ設定レジスタ４６に設定しておいた保護時
間Ｔｇがセットされ、保護時間Ｔｇが経過すると、切替
タイマからタイムアウト信号が出力される。上記保護時
間Ｔｇは、伝送遅延差を吸収するためのものであり、例
えば、図１４に示すように、０系、１系となる２つの伝
送路の距離差７０によって異なる推奨値７１を予め用意
しておく。ここに示した推奨値７１は、光伝送路上の遅
延時間を約５ｎｓ／ｍとして計算されている。伝送路が
長く、セル位相が遅れ側となるインターフェース回路
で、距離差に対応したタイマ推奨値を切替タイマ設定レ
ジスタ４６に設定し、進み位相側のインターフェース回
路では、切替タイマ設定レジスタ４６にＴｇ＝０の値を
設定しておく。
信号状態が変化すると、切替指示検出回路４５が系切替
を検出し、カウントイネーブル設定レジスタ４４の設定
値を反転させ、これと同時に、切替タイマ４７を起動す
る。この時、上記切替タイマ４７には、ＭＰＵ２２が予
め切替タイマ設定レジスタ４６に設定しておいた保護時
間Ｔｇがセットされ、保護時間Ｔｇが経過すると、切替
タイマからタイムアウト信号が出力される。上記保護時
間Ｔｇは、伝送遅延差を吸収するためのものであり、例
えば、図１４に示すように、０系、１系となる２つの伝
送路の距離差７０によって異なる推奨値７１を予め用意
しておく。ここに示した推奨値７１は、光伝送路上の遅
延時間を約５ｎｓ／ｍとして計算されている。伝送路が
長く、セル位相が遅れ側となるインターフェース回路
で、距離差に対応したタイマ推奨値を切替タイマ設定レ
ジスタ４６に設定し、進み位相側のインターフェース回
路では、切替タイマ設定レジスタ４６にＴｇ＝０の値を
設定しておく。
【００３３】本実施例において、ＡＣＴ状態にあったイ
ンターフェース回路では、カウントイネーブル設定レジ
スタ４４の出力信号の状態が変化すると、セルカウント
処理部４０−１、４０−２がカウント動作を停止し、ヘ
ッダ変換処理部４１が、入力ユーザセルへのカウント停
止ビットの付加動作を開始する。上記カウント停止ビッ
トは、各セルの装置内ヘッダ部に付加され、保護時間Ｔ
ｇが経過して切替タイマ４７からタイムオーバー信号が
出力されと、このカウント停止ビットの付加動作は止
む。一方、ＳＢＹ状態にあったインターフェース回路で
は、カウントイネーブル設定レジスタ４４の出力信号の
状態が変化すると、ヘッダ変換処理部４１が、入力ユー
ザセルへのカウント停止ビットの付加動作を開始し、切
替タイマ４７からタイムオーバー信号が出力された時点
で、セルカウント処理部４０−１、４０−２がセルのカ
ウント動作を開始する。上記カウント停止ビットは、切
替タイマ４７からタイムオーバー信号が出力されるまで
継続される。出力側のセルカウント処理部４０−２は、
カウント停止ビットが付加されたユーザセルは、カウン
ト対象外として、セルのカウント動作を行う。
ンターフェース回路では、カウントイネーブル設定レジ
スタ４４の出力信号の状態が変化すると、セルカウント
処理部４０−１、４０−２がカウント動作を停止し、ヘ
ッダ変換処理部４１が、入力ユーザセルへのカウント停
止ビットの付加動作を開始する。上記カウント停止ビッ
トは、各セルの装置内ヘッダ部に付加され、保護時間Ｔ
ｇが経過して切替タイマ４７からタイムオーバー信号が
出力されと、このカウント停止ビットの付加動作は止
む。一方、ＳＢＹ状態にあったインターフェース回路で
は、カウントイネーブル設定レジスタ４４の出力信号の
状態が変化すると、ヘッダ変換処理部４１が、入力ユー
ザセルへのカウント停止ビットの付加動作を開始し、切
替タイマ４７からタイムオーバー信号が出力された時点
で、セルカウント処理部４０−１、４０−２がセルのカ
ウント動作を開始する。上記カウント停止ビットは、切
替タイマ４７からタイムオーバー信号が出力されるまで
継続される。出力側のセルカウント処理部４０−２は、
カウント停止ビットが付加されたユーザセルは、カウン
ト対象外として、セルのカウント動作を行う。
【００３４】図１５は、図１３のＡＴＭレイヤ処理部２
１によるユーザセルのカウント動作の切替と、セレクタ
出力との関係を示す。＊印を付したセルはカウントされ
たものであり、セルの先頭に付されたＴＡＧ６６はカウ
ント停止ビットの内容を示す。この例では、０系のイン
ターフェイス回路１５−１のセル流５１−０が、１系の
インターフェイス回路１５−１のセル流５１−１よりも
進み位相となっており、０系インターフェース回路では
保護時間がゼロに設定されている。遅れ位相側の１系イ
ンターフェース回路では、保護時間Ｔｇとして、上記２
つのセル流の位相差に見合った値が設定されている。
１によるユーザセルのカウント動作の切替と、セレクタ
出力との関係を示す。＊印を付したセルはカウントされ
たものであり、セルの先頭に付されたＴＡＧ６６はカウ
ント停止ビットの内容を示す。この例では、０系のイン
ターフェイス回路１５−１のセル流５１−０が、１系の
インターフェイス回路１５−１のセル流５１−１よりも
進み位相となっており、０系インターフェース回路では
保護時間がゼロに設定されている。遅れ位相側の１系イ
ンターフェース回路では、保護時間Ｔｇとして、上記２
つのセル流の位相差に見合った値が設定されている。
【００３５】最初、ＡＣＴ状態にある０系インターフェ
ース１−１が通過ユーザセルをカウント動作し、カウン
トされたセルがセレクタ９の出力セル流５１−２となっ
ている。時刻に５２で系の切替が指示されると、セレク
タ９が切替るため、セレクタの出力セル流は、０系のセ
ルから１系のセルに切替られる。これと同時に、上記切
替指示が０系、１系の２つのインターフェース回路に通
知され、各インターフェース回路で、切替タイマ４７が
スタートし、保護時間Ｔｇが計測され、保護時間Ｔｇが
経過すると、タイムオーバー信号が発生する。
ース１−１が通過ユーザセルをカウント動作し、カウン
トされたセルがセレクタ９の出力セル流５１−２となっ
ている。時刻に５２で系の切替が指示されると、セレク
タ９が切替るため、セレクタの出力セル流は、０系のセ
ルから１系のセルに切替られる。これと同時に、上記切
替指示が０系、１系の２つのインターフェース回路に通
知され、各インターフェース回路で、切替タイマ４７が
スタートし、保護時間Ｔｇが計測され、保護時間Ｔｇが
経過すると、タイムオーバー信号が発生する。
【００３６】保護時間がゼロの０系インターフェイス回
路１５−１では、セルのカウント動作を直ちに停止す
る。一方、新たにＡＣＴ状態となる１系インターフェー
ス回路１５−２では、セル４、セル５に示すように、入
力セルへのカウント禁止ビット付加動作を開始し、保護
時間Ｔｇが経過すると、通過するユーザセルのカウント
動作を開始する。セレクタ９を通過したセル５１−２
は、ＡＴＭスイッチ２において、各セルのヘッダ部に付
されたルーチング情報によって決まる出力ポートに振り
分けられ、何れかのインターフェース回路１５−ｉの出
力側セルカウント処理部４０−２でカウント処理され
る。出力側インターフェース回路１５−ｉでは、カウン
トイネーブル設定レジスタ４４がカウント可の状態を示
し、入力されたセルにカウント禁止ビットが付与されて
いない事を条件に、ユーザセルのカウント動作を行う。
従って、図１５に示したセレクタの出力セル流５１−２
のうち、保護時間Ｔｇにセレクタを通過したカウント禁
止ビット付きの２つセル５０'(４番、５番）は、出力側
のインターフェース回路ででカウント対象から外され
る。
路１５−１では、セルのカウント動作を直ちに停止す
る。一方、新たにＡＣＴ状態となる１系インターフェー
ス回路１５−２では、セル４、セル５に示すように、入
力セルへのカウント禁止ビット付加動作を開始し、保護
時間Ｔｇが経過すると、通過するユーザセルのカウント
動作を開始する。セレクタ９を通過したセル５１−２
は、ＡＴＭスイッチ２において、各セルのヘッダ部に付
されたルーチング情報によって決まる出力ポートに振り
分けられ、何れかのインターフェース回路１５−ｉの出
力側セルカウント処理部４０−２でカウント処理され
る。出力側インターフェース回路１５−ｉでは、カウン
トイネーブル設定レジスタ４４がカウント可の状態を示
し、入力されたセルにカウント禁止ビットが付与されて
いない事を条件に、ユーザセルのカウント動作を行う。
従って、図１５に示したセレクタの出力セル流５１−２
のうち、保護時間Ｔｇにセレクタを通過したカウント禁
止ビット付きの２つセル５０'(４番、５番）は、出力側
のインターフェース回路ででカウント対象から外され
る。
【００３７】図１６は、カウント禁止ビットの付加を可
能とするＡＴＭ通信装置内のセルフォーマットの１例を
示す。ＡＴＭ通信装置の内部では、伝送路で５３バイト
（オクテット）長をもつ各入力セル６０の先頭に、例え
ば、４バイト長の内部セルヘッダ６４を付与したものを
使う。内部セルヘッダ６４には、セルの出力ポートを示
すルーティングタグ（ＲＴＧ）６７等の情報が設定され
るが、例えば、内部セルヘッダの第１バイト目のＭＳＢ
（第８ビット）を上述したカウント停止ビット（ＳＣ
Ｂ）６６に割り当てる。
能とするＡＴＭ通信装置内のセルフォーマットの１例を
示す。ＡＴＭ通信装置の内部では、伝送路で５３バイト
（オクテット）長をもつ各入力セル６０の先頭に、例え
ば、４バイト長の内部セルヘッダ６４を付与したものを
使う。内部セルヘッダ６４には、セルの出力ポートを示
すルーティングタグ（ＲＴＧ）６７等の情報が設定され
るが、例えば、内部セルヘッダの第１バイト目のＭＳＢ
（第８ビット）を上述したカウント停止ビット（ＳＣ
Ｂ）６６に割り当てる。
【００３８】図１７は、本発明の他の実施例を示す。本
実施例では、０系、１系の各ラインカード１−１、１−
２上に、それぞれのインターフェース回路に系切替信号
を分配するためのバスインターフェース回路３３を設
け、セレクタカード３上に、ＭＰＵ２８と接続されたバ
スインターフェース回路３２を設け、これらのバスイン
ターフェース間をカード間接続バス３１によって接続す
ることによって、セレクタカード３側からバス３１に出
力した系切替データを２つのラインカード１−１、１−
２にブロードキャストできるようにしている。セレクタ
カード側のＭＰＵ２８は、通信インターフェイス２５−
３を介して、制御装置４から系の切替指令を受信する
と、セレクタ制御レジスタ２７に系切替データを設定す
ると共に、バスインターフェース３２を介して、バス３
１に系切替データを含む系切替指示を送出する。各ライ
ンカードのバスインターフェース回路３３は、上記系切
替指示を受信すると、系切替データに応じて異なる個別
の系切替信号を発生し、各インターフェース回路のＡＴ
Ｍレイヤ処理部２１に与える。なお、ＡＴＭレイヤ処理
部２１には、図１または図１３に示したものと同様の構
成を適用できる。
実施例では、０系、１系の各ラインカード１−１、１−
２上に、それぞれのインターフェース回路に系切替信号
を分配するためのバスインターフェース回路３３を設
け、セレクタカード３上に、ＭＰＵ２８と接続されたバ
スインターフェース回路３２を設け、これらのバスイン
ターフェース間をカード間接続バス３１によって接続す
ることによって、セレクタカード３側からバス３１に出
力した系切替データを２つのラインカード１−１、１−
２にブロードキャストできるようにしている。セレクタ
カード側のＭＰＵ２８は、通信インターフェイス２５−
３を介して、制御装置４から系の切替指令を受信する
と、セレクタ制御レジスタ２７に系切替データを設定す
ると共に、バスインターフェース３２を介して、バス３
１に系切替データを含む系切替指示を送出する。各ライ
ンカードのバスインターフェース回路３３は、上記系切
替指示を受信すると、系切替データに応じて異なる個別
の系切替信号を発生し、各インターフェース回路のＡＴ
Ｍレイヤ処理部２１に与える。なお、ＡＴＭレイヤ処理
部２１には、図１または図１３に示したものと同様の構
成を適用できる。
【００３９】本実施例のように、カード間接続バス３１
を介してラインカードに系切替を指示する構成にする
と、セレクタカード３側で、セレクタ制御レジスタ２７
に系切替データを設定してからラインカード側に切替指
示が到達する迄に、遅れ時間（以下、バス転送時間とい
う）Ｔｂが発生し、カウント動作の切替が遅れる可能性
がある。
を介してラインカードに系切替を指示する構成にする
と、セレクタカード３側で、セレクタ制御レジスタ２７
に系切替データを設定してからラインカード側に切替指
示が到達する迄に、遅れ時間（以下、バス転送時間とい
う）Ｔｂが発生し、カウント動作の切替が遅れる可能性
がある。
【００４０】上記バス転送時間Ｔｂの影響は、例えば、
図示したように、セレクタ制御レジスタ２７とセレクタ
９の間に遅延時間Ｔｂをもつ遅延回路３０を設け、セレ
クタカード側で切替指示信号が発生してから一定時間後
にセレクタ９を動作させ、セレクタの切替とラインカー
ド側の各インターフェース回路への系切替指示信号の到
着とを同期させることによって解消できる。遅延回路３
０を設ける代わりに、ＭＰＵ２８がソフトウエア的に時
間を制御してもよい。すなわち、系切替指令を先にバス
３１に送信し、遅延時間Ｔｂに相当する期間が経過した
後に、レジスタ２７に系切替データを設定するようにし
てもよい。なお、遅延回路３０またはＭＰＵによる遅延
時間Ｔｗをバス転送時間Ｔｂに一致させることが困難な
場合は、例えば、遅延時間Ｔｗをバス転送時間Ｔｂより
も大きく選ぶことによって、ユーザセルのカウント動作
の切替とセレクタ出力との関係を図１８に示すように制
御できる。
図示したように、セレクタ制御レジスタ２７とセレクタ
９の間に遅延時間Ｔｂをもつ遅延回路３０を設け、セレ
クタカード側で切替指示信号が発生してから一定時間後
にセレクタ９を動作させ、セレクタの切替とラインカー
ド側の各インターフェース回路への系切替指示信号の到
着とを同期させることによって解消できる。遅延回路３
０を設ける代わりに、ＭＰＵ２８がソフトウエア的に時
間を制御してもよい。すなわち、系切替指令を先にバス
３１に送信し、遅延時間Ｔｂに相当する期間が経過した
後に、レジスタ２７に系切替データを設定するようにし
てもよい。なお、遅延回路３０またはＭＰＵによる遅延
時間Ｔｗをバス転送時間Ｔｂに一致させることが困難な
場合は、例えば、遅延時間Ｔｗをバス転送時間Ｔｂより
も大きく選ぶことによって、ユーザセルのカウント動作
の切替とセレクタ出力との関係を図１８に示すように制
御できる。
【００４１】ＭＰＵ２８が、時点５７で制御部から切替
指示を受け、セレクタ制御レジスタ２７に系切替データ
を設定した後、バス転送時間Ｔｂが経過した時点（５
８）で、各インターフェイス回路に切替指示が到達す
る。ラインカード側では、それまでＡＣＴ状態にあった
０系インターフェース回路がカウント動作を停止し、１
系インターフェース回路が、カウント禁止ビットの付加
動作を開始する。１系インターフェース回路は、保護時
間Ｔｇが経過した時点でカウント禁止ビットの付加動作
を停止し、セルのカウント動作を開始する。セレクタカ
ード側では、遅延回路３０によって、セレクタ９が、上
記切替指示からＴｗ後に系の切替を行うため、０系イン
ターフェース回路がカウント停止した後の入力セル５０
（６番）がセレクタを通過することになる。この場合、
入力側でのカウント値がユーザセルの実際の個数よりも
少なくなるだけであり、セル落ちは避けられるため、ユ
ーザに不利益を与えることにはならない。カード間接続
用のバス３１を用いた構成にすると、ラインカード上の
各ＭＰＵ２２とセレクタカード上のＭＰＵ２８が、上記
バス３１を介して、障害通知などの情報をタイムシェア
リングで通信することもできる。従って、ラインカード
側で伝送路障害を検出した時、ＭＰＵ２２からセレクタ
カード側のＭＰＵ２８に通知して、制御部４の指令を受
けることなく、自律的な系の切替も可能となる。
指示を受け、セレクタ制御レジスタ２７に系切替データ
を設定した後、バス転送時間Ｔｂが経過した時点（５
８）で、各インターフェイス回路に切替指示が到達す
る。ラインカード側では、それまでＡＣＴ状態にあった
０系インターフェース回路がカウント動作を停止し、１
系インターフェース回路が、カウント禁止ビットの付加
動作を開始する。１系インターフェース回路は、保護時
間Ｔｇが経過した時点でカウント禁止ビットの付加動作
を停止し、セルのカウント動作を開始する。セレクタカ
ード側では、遅延回路３０によって、セレクタ９が、上
記切替指示からＴｗ後に系の切替を行うため、０系イン
ターフェース回路がカウント停止した後の入力セル５０
（６番）がセレクタを通過することになる。この場合、
入力側でのカウント値がユーザセルの実際の個数よりも
少なくなるだけであり、セル落ちは避けられるため、ユ
ーザに不利益を与えることにはならない。カード間接続
用のバス３１を用いた構成にすると、ラインカード上の
各ＭＰＵ２２とセレクタカード上のＭＰＵ２８が、上記
バス３１を介して、障害通知などの情報をタイムシェア
リングで通信することもできる。従って、ラインカード
側で伝送路障害を検出した時、ＭＰＵ２２からセレクタ
カード側のＭＰＵ２８に通知して、制御部４の指令を受
けることなく、自律的な系の切替も可能となる。
【００４２】上述したように、保護期間内にインターフ
ェース回路を通過した入力セルにカウント禁止ビットを
付与し、出力側インターフェース回路でのユーザセルの
カウント動作を抑制する方式は、インターフェース回路
における系切替時以外にも応用できる。例えば、入力側
のインターフェース回路で伝送路の品質を計測してお
き、品質が一定値以下になった場合に、各入力セルの内
部ヘッダに品質劣化を示すタグを付与し、出力側インタ
ーフェースで、品質劣化タグをもつセルについては課金
用のカウント対象から外すようにしてもよい。また、福
祉用、警察用といった特殊サービス用の回線からの入力
セル、あるいは呼設定時に識別された特別なコネクショ
ンに属する入力セルについて、インターフェース回路で
各入力セルにカウント禁止フラグを意味するタグを付
け、出力側で課金用のカウント対象から外すようにして
もよい。
ェース回路を通過した入力セルにカウント禁止ビットを
付与し、出力側インターフェース回路でのユーザセルの
カウント動作を抑制する方式は、インターフェース回路
における系切替時以外にも応用できる。例えば、入力側
のインターフェース回路で伝送路の品質を計測してお
き、品質が一定値以下になった場合に、各入力セルの内
部ヘッダに品質劣化を示すタグを付与し、出力側インタ
ーフェースで、品質劣化タグをもつセルについては課金
用のカウント対象から外すようにしてもよい。また、福
祉用、警察用といった特殊サービス用の回線からの入力
セル、あるいは呼設定時に識別された特別なコネクショ
ンに属する入力セルについて、インターフェース回路で
各入力セルにカウント禁止フラグを意味するタグを付
け、出力側で課金用のカウント対象から外すようにして
もよい。
【００４３】
【発明の効果】以上の説明から明らかなように、本発明
の構成によれば、回線インターフェースに冗長構成を持
つＡＴＭ通信装置において、伝送系の切替時に、合理的
な性能情報の取得が可能となる。また、二重化された伝
送路でセルに位相差が発生する場合でも、系の切替前後
でユーザーセルのカウントに代表される性能情報の取得
に継続性をもたせることが可能となる。
の構成によれば、回線インターフェースに冗長構成を持
つＡＴＭ通信装置において、伝送系の切替時に、合理的
な性能情報の取得が可能となる。また、二重化された伝
送路でセルに位相差が発生する場合でも、系の切替前後
でユーザーセルのカウントに代表される性能情報の取得
に継続性をもたせることが可能となる。
【図１】本発明によるＡＴＭ通信装置の主要部である回
線インターフェースを搭載したラインカード１と系切替
のためのセレクタを搭載したセレクタカード３の１実施
例を示す図。
線インターフェースを搭載したラインカード１と系切替
のためのセレクタを搭載したセレクタカード３の１実施
例を示す図。
【図２】ＡＴＭ通信装置の基本的な構成の１例を示す
図。
図。
【図３】伝送路を二重化したＡＴＭネットワークの構成
の１例を示す図。
の１例を示す図。
【図４】二重化された伝送路を収容するＡＴＭ通信装置
の従来の構成の１例を示す図。
の従来の構成の１例を示す図。
【図５】ＡＴＭ通信装置におけるコネクションの性能情
報取得ポイントを説明するための図。
報取得ポイントを説明するための図。
【図６】従来のＡＴＭ通信装置におけるユーザセル数の
カウント系切替との関係を説明するための図。
カウント系切替との関係を説明するための図。
【図７】伝送遅延差をもつＡＴＭネットワークの１例を
示す図。
示す図。
【図８】伝送遅延差がある場合の従来のＡＴＭ通信装置
における系切替の性能情報の取得方法を説明するための
図。
における系切替の性能情報の取得方法を説明するための
図。
【図９】本発明のＡＴＭ通信装置におけるＡＴＭレイヤ
処理部２１の第１の実施例を示すブロック図。
処理部２１の第１の実施例を示すブロック図。
【図１０】本発明によるＡＴＭ通信装置における入力側
でのセル数のカウントと系切替との関係を説明するため
の図。
でのセル数のカウントと系切替との関係を説明するため
の図。
【図１１】本発明によるＡＴＭ通信装置における出力側
でのセル数のカウントと系切替との関係を説明するため
の図。
でのセル数のカウントと系切替との関係を説明するため
の図。
【図１２】本発明のＡＴＭ通信装置における系の切替と
性能情報の収集のための制御シーケンスを示す図。
性能情報の収集のための制御シーケンスを示す図。
【図１３】本発明のＡＴＭ通信装置におけるＡＴＭレイ
ヤ処理部の第２の実施例を示すブロック図。
ヤ処理部の第２の実施例を示すブロック図。
【図１４】伝送遅延差を吸収するためのタイマ設定値の
推奨値と伝送路距離差との関係を示す図。
推奨値と伝送路距離差との関係を示す図。
【図１５】本発明の第２実施例のＡＴＭレイヤ処理部を
備えたＡＴＭ通信装置における入力側でのセル数のカウ
ントと系切替との関係を説明するための図。
備えたＡＴＭ通信装置における入力側でのセル数のカウ
ントと系切替との関係を説明するための図。
【図１６】本発明のＡＴＭ通信装置で使用する内部セル
のフォーマットの１例を示す図。
のフォーマットの１例を示す図。
【図１７】本発明のＡＴＭ通信装置におけるラインカー
ドとセレクタカードの他の実施例を示す図。
ドとセレクタカードの他の実施例を示す図。
【図１８】図１７のＡＴＭ通信装置における入力側での
セル数のカウントと系切替との関係を説明するための
図。
セル数のカウントと系切替との関係を説明するための
図。
１…ラインカード、２…ＡＴＭスイッチ、３…セレクタ
カード、４…制御部、７…伝送路、９…セレクタ、１５
…インターフェース回路、２０…物理レイヤ処理部、２
１…ＡＴＭレイヤ処理部。
カード、４…制御部、７…伝送路、９…セレクタ、１５
…インターフェース回路、２０…物理レイヤ処理部、２
１…ＡＴＭレイヤ処理部。
Claims (18)
- 【請求項１】複数の入力ポートと複数の出力ポートとを
備え、各入力ポートからの入力セルをヘッダ情報によっ
て決まる何れかの出力ポートに振り分けるスイッチ手段
と、 二重化された入出力伝送路に接続される少なくとも１対
のインターフェース回路と、 上記各インターフェース回路と上記スイッチ手段との間
に接続された系切替のためのセレクタ手段とからなり、 制御装置からの系切替指令に応じて上記セレクタ手段を
動作させ、上記スイッチ手段の入力ポートに結合すべき
インターフェース回路を切替るようにした非同期転送モ
ード（ＡＴＭ）通信装置において、 上記系切替指令に応じて状態値が変更されるレジスタ手
段を有し、上記レジスタ手段から出力される系切替信号
に応じて、上記セレクタ手段による系切替と、系切替対
象となる各インターフェース回路におけるセルのカウン
ト動作の切替とを行うことを特徴とするＡＴＭ通信装
置。 - 【請求項２】前記１対のインターフェース回路が、それ
ぞれ通信インターフェースを備える第１、第２のマイク
ロプロセッサと接続され、 前記レジスタ手段が、通信インターフェースを備える第
３のマイクロプロセッサと接続され、 前記制御装置が、制御用伝送路を介して所定の通信プロ
トコルで上記各マイクロプロセッサと交信し、上記第３
のマイクロプロセッサが、前記系切替指令に応答して前
記レジスタ手段の状態値を変更し、上記レジスタ手段の
出力信号が、上記制御用伝送路とは独立した信号線を介
して、前記セレクタ手段と前記各インターフェース回路
に入力されるようにしたことを特徴とする請求項１に記
載のＡＴＭ通信装置。 - 【請求項３】前記１対のインターフェース回路が、それ
ぞれ通信インターフェースを備える第１、第２のマイク
ロプロセッサと接続され、 前記レジスタ手段が、通信インターフェースを備える第
３のマイクロプロセッサと接続され、 前記制御装置が、制御用伝送路を介して所定の通信プロ
トコルで上記各マイクロプロセッサと交信し、上記第３
のマイクロプロセッサが、前記系切替指令に応答して前
記レジスタ手段の状態値を変更し、 前記レジスタ手段の出力信号が前記セレクタ手段に入力
され、前記制御用伝送路とは独立した伝送路を介して、
所定の通信プロトコルで前記各インターフェース回路に
も入力されるようにしたことを特徴とする請求項１に記
載のＡＴＭ通信装置。 - 【請求項４】前記レジスタ手段の出力信号が、所定の遅
延時間をもつ遅延手段を介して前記セレクタ手段に入力
されるようにしたことを特徴とする請求項３に記載のＡ
ＴＭ通信装置。 - 【請求項５】前記各インターフェース回路が、入力伝送
路からの入力セルについて所定のカウント機能をもつ第
１のセル処理手段と、出力伝送路に送出すべき出力セル
について所定のカウント機能をもつ第２のセル処理手段
とを有し、 前記セレクタ手段が、前記１対のインターフェース回路
における上記第１のセル処理手段を通過した入力セル流
の一方を前記スイッチ手段の何れかの入力ポートに供給
し、前記スイッチ手段の何れかの出力ポートから出力さ
れた出力セル流を上記１対のインターフェース回路にお
ける上記第２のセル処理手段に並列的に導くことを特徴
とする請求項１〜請求項４の何れかに記載のＡＴＭ通信
装置。 - 【請求項６】前記第１のセル処理手段が、入力伝送路か
らの入力セルについて所定のカウント動作を行う第１の
カウント処理部と、各入力セルについて所定のヘッダ変
換を行う第１のヘッダ処理部とからなり、 前記第２のセル処理手段が、各出力セルについて所定の
ヘッダ変換を行う第２のヘッダ処理部と、各出力セルに
ついて所定のカウント動作を行う第２のカウント処理部
とからなり、 前記第１、第２のマイクロプロセッサが、それぞれのイ
ンターフェイス回路における上記第１、第２のカウント
処理部からセルのカウント値を周期的に収集し、前記制
御装置からの要求に応答して、上記収集結果を上記制御
装置に送信することを特徴とする請求項５に記載のＡＴ
Ｍ通信装置。 - 【請求項７】前記１対のインターフェース回路のうち、
伝送路遅延によって入力セル流が遅れ位相となる側のイ
ンターフェース回路に、上記レジスタ手段から出力され
る前記系切替信号による切替指示から所定の保護時間が
経過した後に前記カウント動作を切替るための切替遅延
手段を備えたことを特徴とする請求項１〜請求項６の何
れかに記載のＡＴＭ通信装置。 - 【請求項８】前記１対のインターフェース回路のうち、
伝送路遅延によって入力セル流が遅れ位相となる側のイ
ンターフェース回路が、前記切替遅延手段による保護時
間中に通過する入力セルに対してカウント禁止を示す制
御ビットを付加するための手段を備え、各インターフェ
ース回路が、上記カウント禁止を示す制御ビットをもっ
た出力セルをカウント対象から除外することを特徴とす
る請求項７に記載のＡＴＭ通信装置。 - 【請求項９】複数の入力ポートと複数の出力ポートとを
備え、各入力ポートからの入力セルをヘッダ情報によっ
て決まる何れかの出力ポートに振り分けるスイッチ手段
と、 それぞれ二重化された入出力伝送路に接続される０系、
１系の複数対のインターフェース回路と、 上記インターフェース回路の対毎に上記スイッチ手段と
の間に接続された系切替のための複数のセレクタとから
なり、 制御装置からの系切替指令に応じて上記セレクタを動作
させ、上記スイッチ手段の入力ポートに結合すべきイン
ターフェース回路を選択的に切替るようにした非同期転
送モード（ＡＴＭ）通信装置において、 それぞれが複数のインターフェース回路と、上記制御装
置と通信するための通信インターフェースと、上記複数
のインターフェース回路および通信インターフェースに
接続されたマイクロプロセッサとを搭載した０系および
１系の回線インターフェースボードと、 上記複数のセレクタと、各セレクタと対応した複数の系
切替信号を出力するレジスタ手段と、上記制御装置と通
信するための通信インターフェースと、上記レジスタ手
段および通信インターフェースに接続されたマイクロプ
ロセッサとを搭載したセレクタボードとを有し、 上記各回線インターフェースボードのマイクロプロセッ
サが、同一ボード上の上記通信インターフェースを介し
て上記制御装置と所定の通信プロトコルで交信し、上記
制御装置から受信した制御指令に応じて、同一ボード上
の各インターフェース回路への制御情報の配送動作およ
び上記各インターフェース回路から収集した状態情報の
上記制御装置への送信を行い、 上記セレクタボードのマイクロプロセッサが、同一ボー
ド上の上記通信インターフェースを介して上記制御装置
から系の切替指令を受信し、該切替指令に応じて上記レ
ジスタ手段の設定値を変更し、上記レジスタ手段から出
力される系切替信号によって、上記セレクタによる系切
替と、系切替対象となる１対のインターフェース回路に
おけるセルカウント動作の切替とを行うようにしたこと
を特徴とするＡＴＭ通信装置。 - 【請求項１０】前記各回線インターフェースボード上の
インターフェース回路に対して、前記レジスタ手段から
出力される系切替信号を対毎に個別の信号線を介して分
配することを特徴とする請求項９に記載のＡＴＭ通信装
置。 - 【請求項１１】複数の入力ポートと複数の出力ポートと
を備え、各入力ポートからの入力セルをヘッダ情報によ
って決まる何れかの出力ポートに振り分けるスイッチ手
段と、 それぞれ二重化された入出力伝送路に接続される０系、
１系の複数対のインターフェース回路と、 上記インターフェース回路の対毎に上記スイッチ手段と
の間に接続された系切替のための複数のセレクタとから
なり、 制御装置からの系切替指令に応じて上記セレクタを動作
させ、上記スイッチ手段の入力ポートに結合すべきイン
ターフェース回路を選択的に切替るようにした非同期転
送モード（ＡＴＭ）通信装置において、 それぞれが複数のインターフェイス回路と、上記制御装
置と通信するための通信インターフェースと、上記複数
のインターフェイス回路および通信インターフェースに
接続されたマイクロプロセッサと、上記各インターフェ
ース回路に系切替信号を分配するバスインターフェース
手段とを搭載した０系および１系の回線インターフェー
スボードと、 上記複数のセレクタと、各セレクタと対応した複数の系
切替信号を出力するレジスタ手段と、上記制御装置と通
信するための通信インターフェースと、上記レジスタ手
段および通信インターフェースに接続されたマイクロプ
ロセッサと、上記マイクロプロセッサに接続されたバス
インターフェース手段とを搭載したセレクタボードと、 上記各回線インターフェースボード上のバスインターフ
ェース手段と上記セレクタボード上のバスインターフェ
ース手段とを結合する内部バスと、 上記各回線インターフェースボードおよびセレクタボー
ドの通信インターフェースと上記制御装置とを結合する
制御用伝送路とを有し、 上記各回線インターフェースボードのマイクロプロセッ
サが、同一ボード上の上記通信インターフェースを介し
て上記制御装置と交信し、上記制御装置から受信した制
御指令に応じて、同一ボード上の各インターフェース回
路への制御情報の配送と上記各インターフェース回路か
ら収集した状態情報の上記制御装置への送信を行い、 上記セレクタボードのマイクロプロセッサが、同一ボー
ド上の上記通信インターフェースを介して上記制御装置
から系の切替指令を受信し、該切替指令に応じて、上記
レジスタ手段へ系切替信号を変更するための系切替デー
タを設定すると共に、上記バスインターフェース手段を
介して、上記内部バスに系切替データを送出するように
したことを特徴とするＡＴＭ通信装置。 - 【請求項１２】前記レジスタ手段から出力された系切替
信号によって前記セレクタが行う系のの切替と、各回線
インターフェースボードのバスインターフェース手段か
ら分配される系切替信号によって１対のインターフェー
ス回路が行うセルカウント動作の切替との間の時間差を
調整するための手段を備えたことを特徴とする請求項１
１に記載のＡＴＭ通信装置。 - 【請求項１３】前記各インターフェース回路が、入力伝
送路からの入力セルについて所定のカウント機能をもつ
第１のセル処理手段と、出力伝送路に送出すべき出力セ
ルについて所定のカウント機能をもつ第２のセル処理手
段とを有し、 前記各セレクタが、０系、１系インターフェース回路に
おける第１のセル処理手段を通過した入力セル流の一方
を前記スイッチ手段の何れかの入力ポートに供給し、前
記スイッチ手段の何れかの出力ポートから出力された出
力セル流を上記１対のインターフェース回路における上
記第２のセル処理手段に並列的に導くことを特徴とする
請求項９〜請求項１２の何れかに記載のＡＴＭ通信装
置。 - 【請求項１４】前記第１のセル処理手段が、入力伝送路
からの入力セルについて所定のカウント動作を行う第１
のカウント処理部と、各入力セルについて所定のヘッダ
変換を行う第１のヘッダ処理部とからなり、 前記第２のセル処理手段が、各出力セルについて所定の
ヘッダ変換を行う第２のヘッダ処理部と、各出力セルに
ついて所定のカウント動作を行う第２のカウント処理部
とからなり、 前記各回線インターフェースボードのマイクロプロセッ
サが、同一ボード上の各インターフェイス回路における
上記第１、第２のカウント処理部からセルのカウント値
を周期的に収集し、前記制御装置からの要求に応答して
上記収集結果を上記制御装置に送信することを特徴とす
る請求項１３に記載のＡＴＭ通信装置。 - 【請求項１５】互いに対をなす前記０系、１系の２つの
インターフェース回路のうち、伝送路遅延によって入力
セル流が遅れ位相となる側のインターフェース回路に、
上記レジスタ手段から出力される前記系切替信号による
切替指示から所定の保護時間が経過した後に前記カウン
ト動作を切替るための切替遅延手段を備えたことを特徴
とする請求項９〜請求項１４の何れかに記載のＡＴＭ通
信装置。 - 【請求項１６】前記各対のインターフェース回路のう
ち、伝送路遅延によって入力セル流が遅れ位相となる側
のインターフェース回路が、前記切替遅延手段による保
護時間中に通過する入力セルに対してカウント禁止を示
す制御ビットを付加するための手段を備え、各インター
フェース回路が、上記カウント禁止を示す制御ビットを
もった出力セルをカウント対象から除外することを特徴
とする請求項１５に記載のＡＴＭ通信装置。 - 【請求項１７】それぞれ伝送路を収容する複数のインタ
ーフェース回路を有し、各インターフェース回路で受信
された入力セルを何れかのインターフェース回路に出力
セルとして振り分ける非同期転送モード（ＡＴＭ）通信
装置において、 上記何れかのインターフェース回路が、 特定の入力セルに対して、装置内部で使用する特定のセ
ル識別子を付与するための第１手段と、 上記特定のセル識別子に応じて課金のための出力セルの
カウント動作を制御するための第２手段とを備えたこと
を特徴とするＡＴＭ通信装置。 - 【請求項１８】前記第１手段が、緊急サービスもしくは
福祉サービスのためのコネクションについて、前記特定
のセル識別子を付与し、前記第１手段が、上記特定のセ
ル識別子に応じて、通常コネクションの通信よりも低い
課金となるように前記出力セルのカウント動作を行うこ
とを特徴とする請求項１７に記載のＡＴＭ通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6245596A JPH09261229A (ja) | 1996-03-19 | 1996-03-19 | Ａｔｍ通信装置 |
| US08/820,834 US6075767A (en) | 1996-03-19 | 1997-03-19 | Asynchronous transmission mode (ATM) handler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6245596A JPH09261229A (ja) | 1996-03-19 | 1996-03-19 | Ａｔｍ通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09261229A true JPH09261229A (ja) | 1997-10-03 |
Family
ID=13200700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6245596A Pending JPH09261229A (ja) | 1996-03-19 | 1996-03-19 | Ａｔｍ通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6075767A (ja) |
| JP (1) | JPH09261229A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141753A (ja) * | 2006-11-29 | 2008-06-19 | Fujitsu Ltd | マルチサービスプラットフォームとローカルエリアネットワークとの間の接続を保護する方法、マルチサービスプラットフォーム及びシステム |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3068512B2 (ja) * | 1997-07-01 | 2000-07-24 | 日本電気株式会社 | データリンクレイヤ処理装置の切替方式 |
| JPH11127157A (ja) * | 1997-10-20 | 1999-05-11 | Fujitsu Ltd | Ａｔｍ交換機 |
| JP3442278B2 (ja) * | 1998-03-13 | 2003-09-02 | 富士通株式会社 | Ａｔｍ交換機のスイッチ系切り換えシステム |
| JPH11275077A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | Ａｔｍネットワークシステム及びそのクロック供給ルート変更方法 |
| JPH11317746A (ja) * | 1998-05-06 | 1999-11-16 | Fujitsu Ltd | 二重化ａｔｍ交換機の品質監視方法及び品質監視装置 |
| US6426941B1 (en) * | 1999-02-12 | 2002-07-30 | Megaxess, Inc. | Hitless ATM cell transport for reliable multi-service provisioning |
| US7551549B1 (en) * | 1999-03-24 | 2009-06-23 | Alcatel-Lucent Canada Inc. | Method and apparatus for line card redundancy in a communication switch |
| US7065037B1 (en) * | 1999-03-25 | 2006-06-20 | Samsung Electronics Co., Ltd. | Method and apparatus to provide facility and module redundancy in telecommunication switching equipment |
| US7006530B2 (en) | 2000-12-22 | 2006-02-28 | Wi-Lan, Inc. | Method and system for adaptively obtaining bandwidth allocation requests |
| US6906998B1 (en) * | 1999-08-13 | 2005-06-14 | Nortel Networks Limited | Switching device interfaces |
| US6868057B1 (en) * | 1999-12-08 | 2005-03-15 | Lucent Technologies Inc. | Automatic protection switch decision engine |
| US7463581B1 (en) * | 2000-02-07 | 2008-12-09 | Cisco Technology, Inc. | Re-routing connections using redundant path connections and loopbacks |
| JP3589149B2 (ja) * | 2000-04-12 | 2004-11-17 | 日本電気株式会社 | Ａｔｍ交換機の回線切替え用ヘッダ変換回路及びそれに用いるヘッダ変換方法 |
| US7151773B1 (en) | 2000-05-05 | 2006-12-19 | Fujitsu Limited | System and method for connectionless/connection oriented signal transport |
| US7173912B2 (en) * | 2000-05-05 | 2007-02-06 | Fujitsu Limited | Method and system for modeling and advertising asymmetric topology of a node in a transport network |
| US7075927B2 (en) * | 2000-05-05 | 2006-07-11 | Fujitsu Limited | Method and system for quality of service (QoS) support in a packet-switched network |
| US7133403B1 (en) | 2000-05-05 | 2006-11-07 | Fujitsu Limited | Transport network and method |
| US6693909B1 (en) | 2000-05-05 | 2004-02-17 | Fujitsu Network Communications, Inc. | Method and system for transporting traffic in a packet-switched network |
| US7047176B2 (en) * | 2000-05-05 | 2006-05-16 | Fujitsu Limited | Method and system for hardware simulation |
| US6775229B1 (en) | 2000-05-05 | 2004-08-10 | Fujitsu Network Communications, Inc. | Method and system for providing a protection path for connection-oriented signals in a telecommunications network |
| US7058730B2 (en) * | 2000-05-05 | 2006-06-06 | Fujitsu Limited | Unique address space and method for a transport network |
| US7385917B1 (en) | 2000-05-05 | 2008-06-10 | Fujitsu Limited | Method and system for providing a protection path for connectionless signals in a telecommunications network |
| US6515966B1 (en) | 2000-05-05 | 2003-02-04 | Fujitsu Network Communications, Inc. | System and method for application object transport |
| US6834038B1 (en) * | 2000-08-11 | 2004-12-21 | Orckit Communications Ltd. | Protection against master unit failure in remote network access multiplexing |
| US7054263B1 (en) * | 2000-10-16 | 2006-05-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Synchronous change of switchplane |
| US6914878B1 (en) * | 2000-10-16 | 2005-07-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Fault detection in multi-plane switch |
| US7324500B1 (en) * | 2000-10-31 | 2008-01-29 | Jeremy Benjamin As Receiver For Chiaro Networks Ltd. | Router network protection using multiple facility interfaces |
| US6856626B2 (en) * | 2000-12-18 | 2005-02-15 | Marconi Communications, Inc. | Billing redundant ATM connections |
| US7065038B1 (en) * | 2001-02-28 | 2006-06-20 | Cisco Technology, Inc. | Automatic protection switching line card redundancy within an intermediate network node |
| US7054264B2 (en) * | 2001-07-24 | 2006-05-30 | Corrigent Systems Ltd. | Interconnect and gateway protection in bidirectional ring networks |
| US7061859B2 (en) * | 2001-08-30 | 2006-06-13 | Corrigent Systems Ltd. | Fast protection in ring topologies |
| US7184431B2 (en) * | 2001-09-18 | 2007-02-27 | Nortel Networks Limited | Rotator communication switch having redundant elements |
| JP2003124979A (ja) * | 2001-10-10 | 2003-04-25 | Nec Corp | 交換機におけるセレクタおよび回線冗長方法およびそのシステム |
| US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
| US6917759B2 (en) * | 2002-01-31 | 2005-07-12 | Nortel Networks Limited | Shared mesh signaling algorithm and apparatus |
| JP3896879B2 (ja) * | 2002-03-22 | 2007-03-22 | 日本電気株式会社 | トラヒック監視システム |
| US7336622B1 (en) * | 2003-09-08 | 2008-02-26 | Cisco Technology, Inc. | Method and system for resolving switch number conflicts in a stackable switch system |
| US7424652B2 (en) | 2003-11-19 | 2008-09-09 | Alcatel Lucent | Method and apparatus for detection of transmission unit loss and/or replication |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2677418B2 (ja) * | 1989-06-22 | 1997-11-17 | 富士通株式会社 | Ａｔｍスイッチの系切換方式 |
| US5436886A (en) * | 1994-07-14 | 1995-07-25 | Northern Telecom Limited | ATM switch in dual switch plane operation |
| JP3623997B2 (ja) * | 1994-12-28 | 2005-02-23 | 富士通株式会社 | デジタル交換機間中継方式及びデジタル交換機 |
-
1996
- 1996-03-19 JP JP6245596A patent/JPH09261229A/ja active Pending
-
1997
- 1997-03-19 US US08/820,834 patent/US6075767A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141753A (ja) * | 2006-11-29 | 2008-06-19 | Fujitsu Ltd | マルチサービスプラットフォームとローカルエリアネットワークとの間の接続を保護する方法、マルチサービスプラットフォーム及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6075767A (en) | 2000-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09261229A (ja) | Ａｔｍ通信装置 | |
| US6026098A (en) | Line multiplexing system | |
| JPH11341015A (ja) | デ―タネットワ―クファブリック装置 | |
| CN103428114A (zh) | 一种atca万兆交换板及系统 | |
| JPH02135833A (ja) | 複数チヤネルを有するネツトワークの伝送方式 | |
| WO1997017782A1 (fr) | Systeme de communication | |
| JP2003124979A (ja) | 交換機におけるセレクタおよび回線冗長方法およびそのシステム | |
| JP2000059395A (ja) | Ｖｐプロテクションシステム及び方法 | |
| JP2004080240A (ja) | 二重化ネットワーク計算機システム及び計算機システムのネットワーク二重化方法 | |
| JP2009225285A (ja) | イーサネットの伝送方法、伝送装置およびシステム | |
| JP3510984B2 (ja) | 非同期転送モード（ａｔｍ）スイッチング・ネットワークの制御 | |
| JP2795375B2 (ja) | Ａｔｍ交換装置及びその現用／予備切替え方法 | |
| JP3442278B2 (ja) | Ａｔｍ交換機のスイッチ系切り換えシステム | |
| JP2003273902A (ja) | パケット通信装置、および、パケット通信網の回線切替方法 | |
| JPH09247162A (ja) | 伝送品質監視ｏａｍ機能の無瞬断二重化切替回路 | |
| JP3110061B2 (ja) | 回線切り替え方式 | |
| JP3045144B2 (ja) | Ａｔｍ交換機 | |
| KR100211023B1 (ko) | 초고속 응용 서비스를 지원하는 에이.티.엠(atm) 서비스 노드 장치 및 그 운용방법 | |
| JPH11215233A (ja) | 系切替装置、系切替方法及び通信装置 | |
| JPS62284539A (ja) | ル−プネツトワ−ク装置 | |
| JP3257756B2 (ja) | バーチャルパス切替え方式 | |
| JP3776267B2 (ja) | 多重化装置 | |
| JPH05130086A (ja) | 多重化装置 | |
| JPH07177151A (ja) | Ａｔｍ交換装置 | |
| JPH09284324A (ja) | ループ状バスを用いたａｔｍ通信システムおよびその切替方法 |